CN114338837A - 一种基于zynq的hdlc通讯转换控制器 - Google Patents

Abstract

一种基于ZYNQ的HDLC通讯转换控制器，通过ZYNQ处理器中双核ARM作为串口接收来自PC端的指令数据并进行CRC校验，校验后的数据发送给FPGA进行插值操作并加入帧头帧尾，随后经接口电路模块发送给被控设备，被控设备的反馈数据在去除帧头帧尾操作后进行CRC校验，随后发送给ARM上传至外部PC端。

Description

一种基于ZYNQ的HDLC通讯转换控制器

技术领域

本发明涉及一种基于ZYNQ的HDLC通讯转换控制器，属于HDLC控制器结构设计领域。

背景技术

HDLC作为一种面向比特层的同步通讯协议,具有对任何一种字符编码的自主性，数据报文传输的透明性,易于硬件设计实现及强大差错检测能力等特性，在数据链路通信方面得到广泛应用。

当前采用FPGA实现HDLC控制器的方法通常有FPGA+DSP架构及FPGA+ARM架构等方法。在FPGA+DSP架构中FPGA可以看作是一个HDLC专用芯片，DSP完成控制及CRC校验，但此架构只能实现单路双向数据通讯。FPGA+ARM架构中FPGA作为多路HDLC协议通讯转换器，ARM实现设备控制算法，该架构可实现多路HDLC数据通讯。但设备体积大，接口电路较多。

由于ZYNQ在单芯片内集成了双核ARM的处理器系统(PS)和大规模可编程逻辑资源(PL)系统，PS与PL之间通过AXI总线实现高速数据互联。大大简化了FPGA+ARM双芯片模式的硬件结构，集成度高，减少了接口电路设计，节省了通信总线的资源消耗，可以在芯片内部进行数据交互，比外部数据传输更快速、稳定，同时满足了产品小型化设计的需求。

发明内容

本发明解决的技术问题是：针对目前现有技术中，专用HDLC芯片存在存储容量低同时难于服务不同协议版本的问题，而使用主控芯片的传统架构设计存在的结构复杂，设备体积大，接口电路多，数据传输不稳定等问题。因此提出了一种基于ZYNQ的HDLC通讯转换控制器。

本发明解决上述技术问题是通过如下技术方案予以实现的：

一种基于ZYNQ的HDLC通讯转换控制器，包括USB串口模块、协议转换模块、接口电路模块，其中：

USB串口模块、协议转换模块、接口电路模块组成的通讯转换控制器用于进行外部PC端与被控设备间的信息交互，PC端经由通讯转换控制器向被控设备发送控制指令，控制被控设备进行动作，通讯转换控制器通过USB串口模块接收控制指令，于协议转换模块进行协议转换，通过接口电路模块向被控设备发送。

所述协议转换模块包括ZYNQ处理器，所述ZYNQ处理器包括PS端、PL端，PS端用于接收USB串口模块发送的数据，并进行CRC校验，PL端为FPGA处理器，接收PS端发送的CRC校验后数据，并进行插帧操作，将插帧后数据发送至接口电路模块。

所述接口电路模块接收插帧后数据，进行通讯转换后发送给被控设备，被控设备将反馈数据返送至FPGA处理器，FPGA处理器对反馈数据进行除帧头帧尾处理后发送至PS端，通过PS端发送至USB串口模块。

所述ZYNQ处理器内，PS端与PL端通过AXI总线实现信息交互，PS端还包括DDR3存储器、AXI DMA、FIFO处理器，PS端的串口接收数据时，PS端启动中断，将接收到的串口数据存入DDR3存储器中，AXI DMA用于读取DDR3存储器中的数据，并写入FIFO处理器中。

所述PS端的串口发送数据时，待发送数据暂时存入FIFO处理器，通过AXI DMA读取FIFO处理器中的数据，并存入DDR3存储器中。

所述DDR3存储器在存储数据写入过程中，当写入最后一个字节带有标志位的数据时，AXI DMA触发PS端终端，DDR3存储器中的数据通过PS端以串口数据形式发送至外部PC端。

所述接口电路模块包括电源转换模块、收发芯片、光耦，接口电路了模块对通讯协议转换器及被控设备间进行信息交互，电源转换模块将外部电压转换为指定电压，为收发芯片供电，收发芯片将接收到的数据信号转换为差分数据信号，所述光耦用于收发芯片与FPGA处理器的IO端口间进行电平转换及信号隔离。

本发明与现有技术相比的优点在于：

(1)本发明提供的一种基于ZYNQ的HDLC通讯转换控制器，PS与PL之间通过AXI总线实现高速数据互联，使数据传输更加快速、稳定，降低误码率，提高产品可靠性，同时使用ARM作为串口，数据配置更加灵活，可以进行不同格式的CRC校验，同时可以实现任意字节数据的通讯转换，大大增加了HDLC通讯转换器的通用性；

(2)本发明使用的硬件电路结构简单、成本低。设备只用了单个ZYNQ芯片及用收、发芯片及隔离芯片组成的485接口电路进行通讯转换，能够实现RS232到RS485的通讯协议转换，具有节省空间和成本低的优点，并通过ZYNQ简化了FPGA+ARM双芯片模式的硬件结构，集成度高，减少了接口电路设计，节省了通信总线的资源消耗，减小了产品体积，能够应用于更加广泛的场景。

附图说明

图1为发明提供的通讯转换控制器结构示意图；

图2为发明提供的通讯转换控制器共组流程示意图；

图3为发明提供的PS与PL端互联结构示意图；

图4为发明提供的接口电路模块示意图；

具体实施方式

一种基于ZYNQ的HDLC通讯转换控制器，简化传统架构的硬件结构，减少接口电路设计，满足产品小型化设计的需求，具体结构如下：

通讯转换控制器包括USB串口模块、协议转换模块、接口电路模块，USB串口模块、协议转换模块、接口电路模块组成的通讯转换控制器用于进行外部PC端与被控设备间的信息交互，PC端经由通讯转换控制器向被控设备发送控制指令，控制被控设备进行动作，通讯转换控制器通过USB串口模块接收控制指令，于协议转换模块进行协议转换，通过接口电路模块向被控设备发送；

协议转换模块包括ZYNQ处理器，所述ZYNQ处理器包括PS端、PL端，PS端用于接收USB串口模块发送的数据，并进行CRC校验，PL端为FPGA处理器，接收PS端发送的CRC校验后数据，并进行插帧操作，将插帧后数据发送至接口电路模块；

接口电路模块接收插帧后数据，进行通讯转换后发送给被控设备，被控设备将反馈数据返送至FPGA处理器，FPGA处理器对反馈数据进行除帧头帧尾处理，并进行CRC校验后发送至PS端，通过PS端发送至USB串口模块；

ZYNQ处理器内，PS端与PL端通过AXI总线实现信息交互，PS端还包括DDR3存储器、AXI DMA、FIFO处理器，PS端的串口接收数据时，PS端启动中断，将接收到的串口数据存入DDR3存储器中，AXI DMA用于读取DDR3存储器中的数据，并写入FIFO处理器中；

PS端的串口发送数据时，待发送数据暂时存入FIFO处理器，通过AXI DMA读取FIFO处理器中的数据，并存入DDR3存储器中；

DDR3存储器在存储数据写入过程中，当写入最后一个字节带有标志位的数据时，AXI DMA触发PS端终端，DDR3存储器中的数据通过PS端以串口数据形式发送至外部PC端；

接口电路模块包括电源转换模块、收发芯片、光耦，接口电路了模块对通讯协议转换器及被控设备间进行信息交互，电源转换模块将外部电压转换为指定电压，为收发芯片供电，收发芯片将接收到的数据信号转换为差分数据信号，所述光耦用于收发芯片与FPGA处理器的IO端口间进行电平转换及信号隔离。

下面根据具体实施例进行进一步说明：

在当前实施例中，通过ZYNQ处理器中的双核ARM作为串口接收来自PC端的指令数据并进行CRC校验，校验后的数据发送给FPGA进行插“0”操作并加入帧头帧尾，随后经接口电路发送给被控设备，被控设备的反馈数据在去除帧头帧尾后进行去“0”及CRC校验，随后发送给ARM上传至PC端。

HDLC通讯转控制器整体设计方案如图1所示，HDLC通讯转换控制器用于PC端与被控设备间的信息交互，PC端发送指令经HDLC通讯转换控制器到达被控设备，使其动作，被控设备反馈状态信息再经该通讯转换控制器返回上位机。其中，USB/串口模块为RS232通讯协议，接口电路为RS485半双工收发电路。

HDLC通讯转换控制器软件设计流程如图2所示，控制器基于ZYNQ实现，ZYNQ分为PS端与PL端，PS端为ARM用于串口发送与接收，同时完成数据的CRC校验，PL端为FPGA,当数据到达PL端，由FPGA进行插入帧头尾及插“0”操作后发送至接口电路，由接口电路反馈回FPGA的数据经过相反操作返回上位机。

ZYNQ内部PS端与PL端通过AXI总线实现交互，如图3所示。PS串口接收数据时，PS端启动中断，将串口接收数据存入DDR3中；PS控制AXI DMA读取写入DDR3中的数据，并将其写入FIFO中。串口发送数据时，数据暂时存入FIFO,AXI DMA读取FIFO中的数据，并存入内存DDR3中，最后一个字节的数据带有标志位，当写入最后一个数据时，AXIDMA触发PS中断，PS程序将内存DDR3中的数据通过串口的方式传递给PC机。

接口电路主要由电源转换模块，收发芯片及光耦组成，用于完成HDLC通讯转换控制器与被控设备之间的信息交互。如图4所示。通过接口电路实现通讯协议转换器与被控设备之间的信息交互。电源转换模块将外部电压转换为5VDC，为控制器内芯片供电。收发芯片为满足EIA-485标准的高速差分线路接收器，用于增大电流保证数据有效传输，同时将输入信号转换为差分信号。光耦用于收发芯片与FPGA的IO端口之间的电平转换及信号隔离。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

本发明说明书中未作详细描述的内容属于本领域技术人员的公知技术。

Claims (7)

1.一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：

包括USB串口模块、协议转换模块、接口电路模块，其中：

USB串口模块、协议转换模块、接口电路模块组成的通讯转换控制器用于进行外部PC端与被控设备间的信息交互，PC端经由通讯转换控制器向被控设备发送控制指令，控制被控设备进行动作，通讯转换控制器通过USB串口模块接收控制指令，于协议转换模块进行协议转换，通过接口电路模块向被控设备发送。

2.根据权利要求1所述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：

所述协议转换模块包括ZYNQ处理器，所述ZYNQ处理器包括PS端、PL端，PS端用于接收USB串口模块发送的数据，并进行CRC校验，PL端为FPGA处理器，接收PS端发送的CRC校验后数据，并进行插帧操作，将插帧后数据发送至接口电路模块。

3.根据权利要求2所述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：

所述接口电路模块接收插帧后数据，进行通讯转换后发送给被控设备，被控设备将反馈数据返送至FPGA处理器，FPGA处理器对反馈数据进行除帧头帧尾处理后发送至PS端，通过PS端发送至USB串口模块。

4.根据权利要求3所述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：

所述ZYNQ处理器内，PS端与PL端通过AXI总线实现信息交互，PS端还包括DDR3存储器、AXIDMA、FIFO处理器，PS端的串口接收数据时，PS端启动中断，将接收到的串口数据存入DDR3存储器中，AXIDMA用于读取DDR3存储器中的数据，并写入FIFO处理器中。

5.根据权利要求4所述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：

所述PS端的串口发送数据时，待发送数据暂时存入FIFO处理器，通过AXIDMA读取FIFO处理器中的数据，并存入DDR3存储器中。

6.据权利要求5述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：

所述DDR3存储器在存储数据写入过程中，当写入最后一个字节带有标志位的数据时，AXIDMA触发PS端终端，DDR3存储器中的数据通过PS端以串口数据形式发送至外部PC端。

7.据权利要求6述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：

所述接口电路模块包括电源转换模块、收发芯片、光耦，接口电路了模块对通讯协议转换器及被控设备间进行信息交互，电源转换模块将外部电压转换为指定电压，为收发芯片供电，收发芯片将接收到的数据信号转换为差分数据信号，所述光耦用于收发芯片与FPGA处理器的IO端口间进行电平转换及信号隔离。

Images