CN112564882B - 一种基于ahb总线的单线数字通讯接口 - Google Patents

一种基于ahb总线的单线数字通讯接口 Download PDF

Info

Publication number
CN112564882B
CN112564882B CN202011342608.4A CN202011342608A CN112564882B CN 112564882 B CN112564882 B CN 112564882B CN 202011342608 A CN202011342608 A CN 202011342608A CN 112564882 B CN112564882 B CN 112564882B
Authority
CN
China
Prior art keywords
data
register
interface
ahb
digital communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011342608.4A
Other languages
English (en)
Other versions
CN112564882A (zh
Inventor
邢艳辉
徐建皓
万培元
杨江
李珍
陈志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN202011342608.4A priority Critical patent/CN112564882B/zh
Publication of CN112564882A publication Critical patent/CN112564882A/zh
Application granted granted Critical
Publication of CN112564882B publication Critical patent/CN112564882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种基于AHB总线的单线数字通讯接口，采用半双工模式，实现主机与多个从机之间的组网通信。单线数字通讯接口由AHB的接口模块和数据收发模块构成。在数据传输过程中以字节为单位，具有独特的起始、结束方式以及本身特有的数据帧格式。单线传输要求所有的数据通信必须严格按照规定的时序进行。为了保证数据的正确性，采用CRC校验来对每一帧数据进行校验，并且作为芯片的I/O口，还有滤除毛刺的filter滤波模块，最终确保通信的稳定可靠。相比于其他通信接口，线路简单，节约了I/O口资源，降低了硬件成本。同时，接口可由AHB总线对其数据进行配置以及对接口状态信息进行读取，有着较强的灵活性与可监测性。

Description

一种基于AHB总线的单线数字通讯接口
技术领域
本发明涉及一种基于AHB总线的SOC单线数字接口，属于数据处理技术领域，能够实现半双工单线通信。
背景技术
数据通信是通信技术和计算机技术相结合的新型通信方式。要在两地间传输信息必须有传输信道,随着半导体工艺技术的快速发展、SOC规模越来越大、复杂度越来越高,串行通信接口技术已成为业界的焦点。其通过传输信道将数据终端与计算机联结起来,而使不同地点的数据终端实现软、硬件和信息资源的共享，因此在现代工业生产、生活中有着广泛使用。目前,各种不同的通用串行通信接口越来越多地被集成到SoC中。虽然市场上有多种多样的通信接口IP核供选择,但是这样的现成IP核大多由国外EDA或IP厂商所提供,价格相对较高,提升了SoC的成本。因此，自主研制通信总线接口具有重要的应用意义。
串行通信接口因其结构简洁，使用方便,在各类MCU、DSP芯片设计中得到广泛的应用。常用的有线通信包括UART、SPI、IIC等。UART是一种异步串行通信总线，该总线双向通信，可以实现全双工传输和接收。SPI是串行外围设备接口，是一种高速同步串行口，3～4线接口，收发独立，主要应用在EEPROM，FLASH，还有数字信号处理器和数字信号解码器之间，是一种高速的，全双工，同步的通信总线。IIC总线是PHILIPS公司推出的一种串行总线。它是具备多主机系统所需的包括总线裁决和高低速设备同步等功能的高性能串行总线，该总线有两根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。
尽管常用的串行接口有着各种优点。但是以上串行通信方式都需要多根物理数据线以及时钟线才能实现正确正确通信，需要过多的引脚资源和时钟资源，因此对资源消耗较大。并且在实际使用过程中建设费用大。需要检查有线通信链路的维护情况，故障发生时通常很难找到故障点。因此常用的串行通信对资源和维护要求较高。
发明内容
针对上述常用串行通信接口存在多根数据线和时钟线，导致资源浪费的问题，本发明对此进行改进，只通过一根公用的数据线实现主机与一个或多个从器件之间的半双工双向通信。相比于其他通信接口，线路简单，节约了I/O口资源，降低了硬件成本。同时，接口可由AHB总线对其数据进行配置以及对接口状态信息进行读取，有着较强的灵活性与可监测性。
为了实现本发明的上述目的，将采用以下技术方案：
一种基于AHB总线的单线数字通讯接口，所述的单线数字通讯接口采用半双工模式，实现主机与多个从机之间的组网通信。单线数字通讯接口由AHB的接口模块和数据收发模块构成。其中AHB的接口模块用于AHB总线配置和读取数据，数据收发模块用于与外界进行单线通信以发送读取数据。在数据传输过程中以字节为单位，具有独特的起始、结束方式以及本身特有的数据帧格式。单线传输要求所有的数据通信必须严格按照规定的时序进行。为了保证数据的正确性，采用CRC校验来对每一帧数据进行校验，并且作为芯片的I/O口，还有滤除毛刺的filter滤波模块，最终确保通信的稳定可靠。
所述的单线接口模块结构如图1所示，AHB总线的接口是整个单线接口控制与AHB总线的连接部分，负责实现与AHB总线的数据交换。在AHB接口模块里设计有接口寄存器，包括控制寄存器、状态寄存器和读数据寄存器以及写数据寄存器。AHB总线通过配置控制接口寄存器对模块的主从模式、波特率、传输字节数等进行配置。
所述的数据寄存器包括DATA1和DATA0。DATA1为写数据寄存器，用来存放要发送的数据；DATA0为读数据寄存器，用来存放接口模块接收的数据，DATA1和DATA0由FIFO组成。
所述的状态寄存器status存储是单线接口模块的运行状态信息，通过读取状态寄存器的状态确定数字通讯接口的工作状态。在每次开始数据传输前，MCU会通过AHB总线将寄存器里的控制位都配置好，然后MCU在传输过程不断读取状态位，根据状态位信息对数字通讯接口的工作情况进行监控。
所述的状态机STATE是整个单线接口控制的核心部分，产生控制逻辑控制着数据的接收与发送。数据的接收和发送通过接收移位寄存器与发送移位寄存器实现。
所述的filter滤波模块中，当接收数据时，由于滤波模块作为芯片I/O口，所以在接收数据会存在很多干扰导致接收的数据存在毛刺噪声，如果不经过滤波，直接将收到的数据给后级的寄存器则会出现亚稳态，导致系统结果出错。
所述的单线数字通讯接口的输入为OWI_IN，经过滤波电路并被解析识别成相应的数据位，之后被送入接收移位寄存器。模块的输出为OWI_OUT、BUS_SEL。发数控制逻辑将要发送的数据位按照一定规则转换成总线上的电平信号，通过OWI_OUT引脚发送出去。输出控制模块OUT_ctrl通过产生BUS_SEL信号控制模块外数据选择器MUX来选择接入模块的总线。
所述的单线数字通讯接口由AHB总线对其进行配置，AHB总线通过配置控制寄存器来控制模块的数据传输，控制-状态寄存器包括模块的主从模式、波特率、传输字节数、读写指针等。控制-状态寄存器说明如图2所示。开始传输前，MCU将控制寄存器里的控制位配置好，然后MCU在传输过程中通过AHB总线不断读取状态寄存器里的这些状态信息，对单线接口模块的工作状态进行及时有效地监控。
所述单线数字通讯接口的数据接收和发送是通过状态机来控制实现，单线数字通讯接口由控制寄存器配置为主机或从机。并且整个传输过程中状态机的信息都能够通过状态寄存器进行读取以检测模块工作状态。
配置为主机时状态机设计如图3所示，首先在没有传输进行时，单线接口模块处于IDLE空闲状态，在接收到AHB总线的传输起始信号以后，主机状态机进入START状态，主机状态机向从机发送传输起信号。之后主机进入CMD状态。主机判断从机是否处于进入命令窗口期，若从机处于进入命令窗口期，则主机向从机发送相应的进入命令，进入命令发送完成之后返回IDLE状态，进入命令发送结束。若从机未处于窗口期则可正常进行读写操作，主机向从机发送寄存器地址，以及读写控制指令。之后状态机根据要执行的读写操作进入相应的状态。若为写操作，则主机状态机进入TX_RX状态发送数据，在相应的传输字节数的数据发送完成之后状态机进入STOP状态，主机向从机发送传输结束信号，之后主机状态机返回IDLE状态，一次写传输操作结束。若为读操作，则主状态机进入WAIT状态。在进入WAIT状态后，主机将总线拉高一段时间，再将引脚设为输入状态，然后进入TX_RX状态接收读数据，从机会在总线为高后，开始连续发送要回读的数据以及CRC校验位，主机在TX_RX状态接收数据并对数据进行CRC校验，若CRC校验出现错误则进入ERROR状态之后进入STOP状态产生结束条件，并回到IDLE状态。若正确则继续接收下一BYTE的数据，直到相应传输字节数的数据接收校验完成后，主机进入STOP状态向从机发送结束信号，并返回IDLE状态，一次读操作结束。
单线接口模块作为从机时状态机如图4所示，空闲时从机状态机处于IDLE状态等待开始条件。在收到主机发送的有效低电平开始条件后跳转到RX状态。在RX状态若接口处于窗口期，则模块在RX状态接收主机发送的进入命令，当进入命令接收正确之后，状态寄存器产生比对正确信号并通过AHB总线被MCU读取，同时状态机进入END状态等待结束条件。若进入命令比对错误或者未收到进入命令，MCU在窗口期结束则将接口模块工作使能拉低，单线接口模块返回IDLE状态。若单线接口未处于窗口期，则模块在RX状态接收寄存器地址以及读写控制指令。之后将寄存器地址，读写控制指令通过AHB总线发送给MCU。如果读写控制位为写操作，则进入RX_DATA状态接收写操作数据。相应传输字节数的数据接收完成之后跳转到END状态等待结束条件。若读写控制位为读操作，则进入WAIT状态等待AHB总线发送来读据。读数据准备完毕之后跳转到TX_DATA状态发送读数据。相应的传输字节数的数据发送完成之后进入END状态。检测到结束信号后将跳转到IDLE状态，从机数据传输结束。
与现有技术相比较，本发明可由AHB总线对其数据进行配置以及对接口状态信息进行读取，有着较强的灵活性与可监测性。所述接口通过一根公用的数据线实现主机与一个或多个从器件之间的半双工双向通信。相比于其他通信接口，不需要过多的引脚资源和时钟，线路简单，节约了I/O口资源，降低了硬件成本。
附图说明
图1本发明接口模块结构图。
图2本发明控制-状态寄存器说明图。
图3本发明接口主机状态机转换图。
图4本发明接口从机状态机转换图。
图5本发明写操作时序时序图。
图6本发明读操作时序时序图。
图7本发明数据位传输时序图。
具体实施方式
下面结合附图对本发明作进一步详细说明，
所述的一种基于AHB总线的单线数字接口。与其它接口所不同的是，单线接口可以通过一根数据线即可实现主机与从机的半双工双向通信，在多设备信号传输中大大节约了I/O口资源。
单线接口结构图如图1所示。整个单线接口模块由三部分组成，首先包括单线接口模块同AHB总线的配置部分，其由四组寄存器构成包括接收数据寄存器，发送数据寄存器，状态寄存器，控制寄存器。负责将接收到的配置信息送到收发控制逻辑。第二部分是单线接口的收发控制逻辑，主要由状态机以及收发数控制模块组成。在经过AHB总线配置之后，收发控制逻辑将要发送的数据送到数字接口部分。第三部分是数字接口部分，由收发数移位寄存器以及滤波器，数据选择器构成，负责数据接收于发送。
所述的单线接口支持主机与一个或多个从器件之间的双向通信。主机通过发送特定的进入命令来对从机进行选择。在所述的单线传输的起始阶段，从机接收到主机发送的起始条件后开始接收数据。若作为传输从机，上电后的第1s到10s之间的时间为单线接口进入窗口期。在此窗口期内，主机通过总线发送特定的进入命令可以使从机进入到单线接口通信模式，如果在此窗口内，从机没有检测到特定的进入命令，则该从机的单线通讯结束，表明该从机未被主机选中。若从机收到正确的进入命令，主机即可对从机进行正常的数据读写操作。
下面介绍所述的单线接口模块的写操作时序设计。单线接口的写操作时序如图5所示。在没有传输进行时，单总线处于空闲状态，由外部上拉电阻上拉至高电平。在单线传输的开始，单总线传输从机处于空闲模式，单总线主机发送一个不低与50us且不高于500ms的低电平表示启动条件，标志一次通信的开始。从机在接收到起始条件后开始接收控制指令以及数据。接着主机发送寄存器地址和控制指令，包含16位的寄存器地址，3位字节数控制位和1位读写控制位。从机根据读写控制位进行读写操作。对于写操作如图2所示，在写操作中，主机发送完读写控制位后，连续发送1到8个字节(由字节数控制位决定)，数据依次写入从机指定的寄存器地址及其后续地址。当字节控制位指示的数据写入完成后，主机会发送结束条件，单线接口的结束条件为为持续两个位周期的高电平。收到结束条件之后，从机返回空闲状态，一次单线传输结束。
下面介绍所述的单线接口模块的读操作时序设计。读操作如图6所示，单总线主机发送一个不低与50us且不高于500ms的低电平表示启动条件，标志一次通信的开始。从机在接收到起始条件后开始接收控制指令以及数据。接着主机发送寄存器地址和控制指令，包含16位的寄存器地址，3位字节数控制位和1位读控制位。从机根据读写控制位进行读操作。之后从机开始连续发送指定寄存器地址开始的1到8(由字节数控制位决定)字节的内容及其4位CRC校验码(C3，C2，C1，C0)。当字节控制位指示的数据发送完成后，主机会发送结束条件，单线接口的结束条件为为持续两个位周期的高电平。收到结束条件之后，从机返回空闲状态，一次单线读传输结束。
单线接口传输数据位如图7所示，所述的单线通讯的每个上升沿到上升沿的周期代表一个数据位，数值由当前周期的高电平和低电平的时间比例决定(高电平在前，低电平在后)，占空比大于1/16周期且小于7/16周期代表数据‘0’，占空比大于9/16周期小于15/16周期的代表数据‘1’。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，在本发明的实质范围内所做出的修改、变化或替换，也应属于本发明的保护范围。

Claims (2)

1.一种基于AHB总线的单线数字通讯接口，其特征在于：所述的单线数字通讯接口采用半双工模式，实现主机与多个从机之间的组网通信；单线数字通讯接口由AHB的接口模块和数据收发模块构成；其中AHB的接口模块用于AHB总线配置和发送读取数据，数据收发模块用于与外界进行单线通信以发送读取数据；在数据传输过程中以字节为单位，单线传输要求所有的数据通信必须严格按照规定的时序进行；采用CRC校验来对每一帧数据进行校验，并且作为芯片的I/O口，还有滤除毛刺的filter滤波模块，确保通信稳定；
在AHB的接口模块里设计有接口寄存器，包括控制寄存器、状态寄存器和读数据寄存器以及写数据寄存器；AHB总线通过配置控制接口寄存器对AHB的接口模块的主从模式、波特率、传输字节数进行配置；
数据寄存器包括DATA1和DATA0；DATA1 为写数据寄存器，用来存放要发送的数据；DATA0为读数据寄存器，用来存放AHB的接口模块接收的数据，DATA1和DATA0由FIFO组成；
状态寄存器的存储是单线数字通讯接口模块的运行状态信息，通过读取状态寄存器的状态确定单线数字通讯接口的工作状态；在每次开始数据传输前，MCU会通过AHB总线将控制寄存器里的控制位都配置好，然后MCU在传输过程不断读取状态位，根据状态位信息对单线数字通讯接口的工作情况进行监控；
状态寄存器是整个单线数字通讯接口控制的核心部分，产生控制逻辑控制着数据的接收与发送；数据的接收和发送通过接收移位寄存器与发送移位寄存器实现；
所述的filter滤波模块中，当接收数据时，由于单线数字通讯接口作为芯片I/O口，所以接收数据会存在很多干扰导致接收的数据存在毛刺噪声，如果不经过滤波，直接将收到的数据给后级的寄存器则会出现亚稳态，导致系统结果出错；
单线数字通讯接口的输入为 OWI_IN，经过滤波电路并被解析识别成相应的数据位，之后被送入接收移位寄存器；AHB的接口模块的输出为 OWI_OUT、BUS_SEL；发数控制逻辑将要发送的数据位按照规则转换成AHB总线上的电平信号，通过OWI_OUT发送出去；输出控制模块 OUT_ctrl 通过产生 BUS_SEL 信号控制AHB的接口模块外数据选择器MUX来选择接入AHB的接口模块的总线；
单线数字通讯接口由AHB总线对其进行配置，AHB总线通过配置控制寄存器来控制AHB的接口模块的数据传输。
2.根据权利要求1所述的一种基于AHB总线的单线数字通讯接口，其特征在于：单线数字通讯接口的数据接收和发送是通过状态机来控制实现，单线数字通讯接口由控制寄存器配置为主机或从机；并且整个传输过程中状态机的信息都能够通过状态寄存器进行读取以检测AHB的接口模块工作状态。
CN202011342608.4A 2020-11-26 2020-11-26 一种基于ahb总线的单线数字通讯接口 Active CN112564882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011342608.4A CN112564882B (zh) 2020-11-26 2020-11-26 一种基于ahb总线的单线数字通讯接口

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011342608.4A CN112564882B (zh) 2020-11-26 2020-11-26 一种基于ahb总线的单线数字通讯接口

Publications (2)

Publication Number Publication Date
CN112564882A CN112564882A (zh) 2021-03-26
CN112564882B true CN112564882B (zh) 2023-06-20

Family

ID=75043807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011342608.4A Active CN112564882B (zh) 2020-11-26 2020-11-26 一种基于ahb总线的单线数字通讯接口

Country Status (1)

Country Link
CN (1) CN112564882B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115033516B (zh) * 2022-05-30 2024-04-02 浙江大学 一种基于多个单线spi接口实现多线spi接口传输的方法
CN115033517B (zh) * 2022-05-30 2023-12-19 浙江大学 一种基于多个单线spi接口实现多线spi接口传输的装置
CN115033508B (zh) * 2022-06-21 2023-03-21 珠海昇生微电子有限责任公司 一种芯片内部pad间的单线双向直通通信电路及方法
CN116303204A (zh) * 2023-03-07 2023-06-23 张夕勇 单总线系统的通信方法
CN116561041B (zh) * 2023-07-12 2023-09-19 成都市芯璨科技有限公司 一种单总线通信系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106201973A (zh) * 2016-06-30 2016-12-07 珠海智融科技有限公司 一种单线串行通信接口的方法与系统
CN106383801A (zh) * 2016-09-29 2017-02-08 浙江方大智控科技有限公司 一种单线式uart通讯电路
CN111026691A (zh) * 2019-12-11 2020-04-17 北京工业大学 基于apb总线的owi通讯设备
CN111104269A (zh) * 2019-10-25 2020-05-05 芯创智（北京）微电子有限公司 一种基于uart接口的处理器调试方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140025852A1 (en) * 2012-07-19 2014-01-23 Lsi Corporation Configurable Response Generator for Varied Regions of System Address Space

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106201973A (zh) * 2016-06-30 2016-12-07 珠海智融科技有限公司 一种单线串行通信接口的方法与系统
CN106383801A (zh) * 2016-09-29 2017-02-08 浙江方大智控科技有限公司 一种单线式uart通讯电路
CN111104269A (zh) * 2019-10-25 2020-05-05 芯创智（北京）微电子有限公司 一种基于uart接口的处理器调试方法及系统
CN111026691A (zh) * 2019-12-11 2020-04-17 北京工业大学 基于apb总线的owi通讯设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于AHB总线UART核的设计;娄冕 等;《微计算机信息》;20110110;第27卷(第1期);第1-4节 *

Also Published As

Publication number Publication date
CN112564882A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
CN112564882B (zh) 一种基于ahb总线的单线数字通讯接口
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN102023954B (zh) 具有多路i2c总线的装置、处理器、系统主板及工控计算机
US10521392B2 (en) Slave master-write/read datagram payload extension
CN101799795B (zh) 一种1553b总线监控器及具有该监控器的总线系统
CN103714029B (zh) 新型二线同步通信协议及应用
CN105573951B (zh) 一种针对数据流传输的ahb总线接口系统
CN109359073B (zh) 一种基于spi总线的设备间通信方法及装置
CN115033444B (zh) 基于8051core在线调试电路控制装置
CN113946533B (zh) 一种数据存储设备及其串口通信优化方法
US20150052405A1 (en) Data bus network interface module and method therefor
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN114968365B (zh) 适配器寄存器单元及包含其的主机适配器电路
CN113849436A (zh) 一种兼容多种串行协议的can数据转换芯片和方法
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
US10733121B2 (en) Latency optimized I3C virtual GPIO with configurable operating mode and device skip
CN114124609B (zh) 一种基于1553b总线的通信装置及通信方法
Li et al. UART Controller with FIFO Buffer Function Based on APB Bus
CN115904844A (zh) 一种用于打印boot信息的uart仿真模型及其工作方法
CN112835834B (zh) 数据传输系统
WO2014027223A1 (en) Data bus network interface module and method therefor
CN105550151A (zh) 一种高效串行总线控制电路
CN112181881B (zh) 一种edib-usb通讯适配器及通讯系统
CN111832049B (zh) 一种基于spi的数据传输方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant