CN116450552B - 基于i2c总线异步批量读写寄存器的方法及系统 - Google Patents

基于i2c总线异步批量读写寄存器的方法及系统 Download PDF

Info

Publication number
CN116450552B
CN116450552B CN202310679072.2A CN202310679072A CN116450552B CN 116450552 B CN116450552 B CN 116450552B CN 202310679072 A CN202310679072 A CN 202310679072A CN 116450552 B CN116450552 B CN 116450552B
Authority
CN
China
Prior art keywords
data
signal
interface
byte
cnt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310679072.2A
Other languages
English (en)
Other versions
CN116450552A (zh
Inventor
宋顺涛
张明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xishuo Microelectronics Co ltd
Jiangsu Runic Technology Co ltd
Original Assignee
Shanghai Xishuo Microelectronics Co ltd
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xishuo Microelectronics Co ltd, Jiangsu Runic Technology Co ltd filed Critical Shanghai Xishuo Microelectronics Co ltd
Priority to CN202310679072.2A priority Critical patent/CN116450552B/zh
Publication of CN116450552A publication Critical patent/CN116450552A/zh
Application granted granted Critical
Publication of CN116450552B publication Critical patent/CN116450552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请实施例提供了一种基于I2C总线异步批量读写寄存器的方法及系统，通过在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字，其中，所述CMD控制字配置为指示Byte的标志位，所述EE_Address控制字配置为指示要访问的寄存器的地址，且配置为指示在一次传输中发送Byte数据的起始地址；在一次传输中需要发送多个Byte数据时，以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据，解决了相关技术中的I2C单Byte的传输方式传输效率低下的问题。

Description

基于I2C总线异步批量读写寄存器的方法及系统
技术领域
本申请涉及微电子技术领域，具体而言，涉及一种基于I2C总线异步批量读写寄存器的方法及系统。
背景技术
目前市场对于芯片的功能和性能提出越来越高的要求，因此为了更好地控制芯片的功能，尤其是芯片内部模拟部分的工作模式以及相应的修调值，提高其灵活性。往往需要很多相应的寄存器来对芯片功能进行相关的配置，为了保持良好的兼容性，这些寄存器一般通过PHILIPS I2C接口来配置。然而上述现有技术存在如下技术问题：芯片配置大多采用同步设计，非常依赖系统主时钟，并且随之带来的问题是功耗的增加，导致对于功耗面积要求很高的移动设备以及视频监控设备不太理想。同时依赖主时钟会导致当芯片晶振出现问题时，对芯片的其他模拟模块失去了配置以及debug的能力。除此之外，当前I2C单Byte的传输方式传输效率低，当存在多个寄存器需要配置时，这种传输方式效率较为低下。
针对相关技术中，I2C单Byte的传输方式传输效率低的问题，目前尚未有有效的解决办法。
发明内容
本申请实施例提供了一种基于I2C总线异步批量读写寄存器的方法及系统，以至少解决相关技术中的I2C单Byte的传输方式传输效率低的问题。
在本申请的一个实施例中，提出了一种基于I2C总线异步批量读写寄存器的方法，包括：在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字，其中，所述CMD控制字配置为指示Byte的标志位，所述EE_Address控制字配置为指示要访问的寄存器的地址，且配置为指示在一次传输中发送Byte数据的起始地址；在一次传输中需要发送多个Byte数据时，以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据；通过I2C接口模块与上位机和寄存器组控制器连接，通过有限状态机基于所述I2C通信协议进行数据传输，其中，所述I2C接口模块设置在有限状态机上，所述有限状态机设置在从机侧，所述I2C接口模块包括SCL接口、SDI接口、SDO接口、RST接口和控制器总线接口，所述寄存器组控制器配置为控制一组寄存器；所述有限状态机基于所述I2C通信协议进行数据传输包括以下步骤：S1，所述有限状态机在空闲状态时为IDLE状态，当检测到开始信号时，进入SALVE_ADDR状态，此时接收从机的地址；S2，在接收8bit数据之后，所述有限状态机进入SLAVE_ACK状态，若所述上位机发送的地址与从机吻合，则应答ACK，之后根据所述I2C通信协议，进入WRITE_CMD状态，此状态用于接收当前操作为单Byte操作还是多Byte操作，以及接收当前操作的初始地址；S3，在所述WRITE_CMD状态结束后，所述有限状态机进入SLAVE_ACK状态进行应答；S4，若为单Byte操作，则首先进入WRITE_Byte操作，即为写单Byte状态,若在此时检测到开始信号，则进入READ_SLAVE_ADDR状态，继续接收一次从机地址，之后进入READ_Byte状态，读单Byte数据，之后进入MASTER_ACK，即等待上位机接收读数据之后给出应答以及停止信号，传输结束；S5，若未检测到开始信号，则进行WRITE_Byte，写完数据之后进行SALVE_ACK，收到停止信号后传输结束；S6，若为多Byte操作，则首先进入WRITE_CNT状态，若在此时检测到了开始信号，则进入READ_CNT状态，在读出CNT之后，继续读CNT个Byte结束传输；S7，若未检测到开始信号，首先写WRITE_CNT，之后再写CNT个Byte之后结束传输。在一实施例中，所述方法还包括：基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的上升沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的下降沿发送数据；或基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的下降沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的上升沿发送数据。
在一实施例中，所述方法还包括：所述上位机通过所述SCL接口向所述有限状态机发送时钟信号；所述上位机通过所述SDI接口和所述SDO接口与所述有限状态机进行双向数据通信；以及所述上位机通过所述RST接口向所述有限状态机发送复位信号。
在一实施例中，所述方法还包括：在所述控制器总线接口和所述寄存器组控制器之间设置通信总线，其中，所述通信总线配置为传输以下至少之一的数据信号：第一数据信号，配置为指示所述上位机要访问的寄存器的地址；第二数据信号，配置为指示一次传输的数据的Byte数；第三数据信号，配置为指示从I2C总线上接收到的8bit数据；第四数据信号，配置为指示将要通过I2C总线发送出去的8bit数据；第五数据信号，配置为当需要写数据时，产生一个所述第五数据信号的脉冲；第六数据信号，配置为当需要发送数据时，将所述第六数据信号拉高一个脉冲。
在本申请的一个实施例中，还提出了一种基于I2C总线异步批量读写寄存器的系统，其特征在于，所述系统包括：有限状态机和寄存器组控制器，I2C接口模块设置在有限状态机上，其中，在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字，所述CMD控制字配置为指示Byte的标志位，所述EE_Address控制字配置为指示要访问的寄存器的地址，且配置为指示在一次传输中发送Byte数据的起始地址；在一次传输中需要发送多个Byte数据时，以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据; 所述有限状态机基于所述I2C通信协议进行数据传输包括以下步骤：S1，所述有限状态机在空闲状态时为IDLE状态，当检测到开始信号时，进入SALVE_ADDR状态，此时接收从机的地址；S2，在接收8bit数据之后，所述有限状态机进入SLAVE_ACK状态，若所述上位机发送的地址与从机吻合，则应答ACK，之后根据所述I2C通信协议，进入WRITE_CMD状态，此状态用于接收当前操作为单Byte操作还是多Byte操作，以及接收当前操作的初始地址；S3，在所述WRITE_CMD状态结束后，所述有限状态机进入SLAVE_ACK状态进行应答；S4，若为单Byte操作，则首先进入WRITE_Byte操作，即为写单Byte状态,若在此时检测到开始信号，则进入READ_SLAVE_ADDR状态，继续接收一次从机地址，之后进入READ_Byte状态，读单Byte数据，之后进入MASTER_ACK，即等待上位机接收读数据之后给出应答以及停止信号，传输结束；S5，若未检测到开始信号，则进行WRITE_Byte，写完数据之后进行SALVE_ACK，收到停止信号后传输结束；S6，若为多Byte操作，则首先进入WRITE_CNT状态，若在此时检测到了开始信号，则进入READ_CNT状态，在读出CNT之后，继续读CNT个Byte结束传输；S7，若未检测到开始信号，首先写WRITE_CNT，之后再写CNT个Byte之后结束传输byte。在一实施例中，所述方法还包括：基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的上升沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的下降沿发送数据；或基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的下降沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的上升沿发送数据。
在一实施例中，所述I2C接口模块与上位机和寄存器组控制器连接，所述I2C接口模块包括SCL接口、SDI接口、SDO接口、RST接口和控制器总线接口，所述寄存器组控制器配置为控制一组寄存器，所述SCL接口为串行时钟接口，所述SDI接口为数据输入接口，所述SDO接口为数据输出接口，所述RST接口为复位接口。
在一实施例中，所述系统配置为：总线状态检测模块接收SCL信号，并输出信号至有限状态机，有限状态机输出信号至输入输出模块，输入输出模块输出信号至总线状态检测模块，并与SDA信号通信连接，SDA信号包括SDI信号和SDO信号，其中，SDA信号为数据传输信号，SDI信号为数据输入信号，SDO信号为数据输出信号；寄存器组控制器内部包括读写信号检测模块、片内地址选择模块、I2C寄存器组、EEPROM控制器、EE寄存器组和输出多路选择器，其中，读写信号检测模块输出信号至片内地址选择模块，片内地址选择模块输出信号至I2C寄存器组，I2C寄存器组输出信号至输出多路选择器，EEPROM控制器输出信号至EE寄存器组，EE寄存器组输出信号至输出多路选择器，输出多路选择器输出模拟控制信号至模拟电路单元，EEPROM控制器通过EEPROM接口输出控制信号至EEPROM。
在一实施例中，所述系统包含一个电可擦编程只读存储器(ElectricallyErasable Programmable Read-Only Memory，简称为EEPROM)，在存在主时钟时能够通过主时钟控制进行读取EEPROM的值将其存放在EE寄存器组中，能够通过I2C协议修改的寄存器组为I2C寄存器组，所述EE寄存器组和所述I2C寄存器组大小相同；当存在主时钟，无I2C时钟时，通过主时钟将用户事先烧写配置好的EEPROM中的值读出，存放在EE寄存器组之中，同时多路选择器选择EE寄存器组的值输出给模拟电路单元；当存在I2C时钟时，无论主时钟是否存在，首先将EE寄存器组的值赋值给I2C寄存器组，I2C协议在EE寄存器组的值的基础上对模拟进行配置，同时输出多路选择器选择I2C寄存器组的值输出给模拟电路单元。
通过本申请实施例提供的基于I2C总线异步批量读写寄存器的方法及系统，通过在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字，其中，所述CMD控制字配置为指示Byte的标志位，所述EE_Address控制字配置为指示要访问的寄存器的地址，且配置为指示在一次传输中发送Byte数据的起始地址；在一次传输中需要发送多个Byte数据时，以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据，解决了相关技术中的I2C单Byte的传输方式传输效率低下的问题，能够实现基于I2C协议的批量数据传输。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是根据本申请实施例的一种可选的基于I2C总线异步批量读写寄存器的方法流程图；
图2是根据本申请实施例的一种可选的基于I2C总线异步批量读写寄存器的系统的结构示意图；
图3是根据本申请实施例的一种可选的有限状态机的状态转移示意图；
图4是根据本申请实施例的一种可选的多时钟域同时配置模拟寄存器的原理图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
图1是根据本申请实施例的一种可选的基于I2C总线异步批量读写寄存器的方法流程图，包括以下步骤：
步骤S102，在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字，其中，所述CMD控制字配置为指示Byte的标志位，所述EE_Address控制字配置为指示要访问的寄存器的地址，且配置为指示在一次传输中发送Byte数据的起始地址；
步骤S104，在一次传输中需要发送多个Byte数据时，以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据；
步骤S106，通过I2C接口模块与上位机和寄存器组控制器连接，通过有限状态机基于所述I2C通信协议进行数据传输，其中，所述I2C接口模块设置在有限状态机上，所述有限状态机设置在从机侧，所述I2C接口模块包括SCL接口、SDI接口、SDO接口、RST接口和控制器总线接口，所述寄存器组控制器配置为控制一组寄存器；所述有限状态机基于所述I2C通信协议进行数据传输包括以下步骤：S1，所述有限状态机在空闲状态时为IDLE状态，当检测到开始信号时，进入SALVE_ADDR状态，此时接收从机的地址；S2，在接收8bit数据之后，所述有限状态机进入SLAVE_ACK状态，若所述上位机发送的地址与从机吻合，则应答ACK，之后根据所述I2C通信协议，进入WRITE_CMD状态，此状态用于接收当前操作为单Byte操作还是多Byte操作，以及接收当前操作的初始地址；S3，在所述WRITE_CMD状态结束后，所述有限状态机进入SLAVE_ACK状态进行应答；S4，若为单Byte操作，则首先进入WRITE_Byte操作，即为写单Byte状态,若在此时检测到开始信号，则进入READ_SLAVE_ADDR状态，继续接收一次从机地址，之后进入READ_Byte状态，读单Byte数据，之后进入MASTER_ACK，即等待上位机接收读数据之后给出应答以及停止信号，传输结束；S5，若未检测到开始信号，则进行WRITE_Byte，写完数据之后进行SALVE_ACK，收到停止信号后传输结束；S6，若为多Byte操作，则首先进入WRITE_CNT状态，若在此时检测到了开始信号，则进入READ_CNT状态，在读出CNT之后，继续读CNT个Byte结束传输；S7，若未检测到开始信号，首先写WRITE_CNT，之后再写CNT个Byte之后结束传输。在一实施例中，所述方法还包括：基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的上升沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的下降沿发送数据；或基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的下降沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的上升沿发送数据。
需要说明的是，CMD控制字可以是0也可以是1，0代表这次传输就只传输一个Byte，这样就不需要额外传输Byte_CNT了，1表示这次传输需要传输多个Byte，可以用Byte_CNT来指示Byte个数。
多个比特的数据从起始地址一次写入，比如一次传输四个Byte，以EE_Address控制字为起始地址，四个Byte依次写到EE_Address，EE_Address+1，EE_Address+2，EE_Address+3。
根据需求，可以选择单Byte读写操作以及多Byte读写操作，其中Byte操作的数据协议格式如下，其中CMD为Byte以及多Byte的标志位。
单Byte操作的数据协议格式如下：
单Byte读协议如下表1示：
表1
单Byte写协议如下表2：
表2
多Byte操作的数据协议格式如下：
多Byte写协议如下表3所示：
表3
多Byte读协议如下表4所示：
表4
在一实施例中，所述方法还包括：基于所述I2C通信协议执行写操作时，在SCL信号的上升沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的下降沿发送数据；或基于所述I2C通信协议执行写操作时，在SCL信号的下降沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的上升沿发送数据。需要说明的是，实现该协议的模块，能够实现无系统时钟，仅仅使用I2C的时钟进行工作。相比于依赖于系统主时钟的普通I2C协议，该模块的时钟仅仅为I2C的SCL时钟。在写操作时，在SCL的上升沿采集数据，在读操作时，在SCL的下降沿发送数据。也可以在写操作时，在SCL的下降沿采集数据，在读操作时，在SCL的上升沿发送数据，以实际应用场景为准，本申请实施例对此不做限定。
在一实施例中，所述方法还包括：通过I2C接口模块与上位机和寄存器组控制器连接，其中，所述I2C接口模块设置在有限状态机上，所述I2C接口模块包括SCL接口、数据输入SDI接口、数据输出SDO接口、复位RST接口和控制器总线接口，所述寄存器组控制器配置为控制I2C寄存器组、EE寄存器组以及EEPROM寄存器。
图2是根据本申请实施例的一种可选的基于I2C总线异步批量读写寄存器的系统的结构示意图，设置在从机侧，如图2所示，所述系统包括：包含I2C接口模块的有限状态机（FSM）和寄存器组控制器。
其中，总线状态检测模块接收SCL信号，并输出信号至有限状态机，有限状态机输出信号至输入输出模块，输入输出模块输出信号至总线状态检测模块，并与SDA信号通信连接，SDA信号包括SDI信号和SDO信号，其中，SDA信号为数据传输信号，SDI信号为数据输入信号，SDO信号为数据输出信号。
寄存器组控制器内部包括读写信号检测模块、片内地址选择模块、I2C寄存器组、EEPROM控制器、EE寄存器组和输出多路选择器，其中，读写信号检测模块输出信号至片内地址选择模块，片内地址选择模块输出信号至I2C寄存器组，I2C寄存器组输出信号至输出多路选择器，EEPROM控制器输出信号至EE寄存器组，EE寄存器组输出信号至输出多路选择器，输出多路选择器输出模拟控制信号至模拟电路单元，EEPROM控制器通过EEPROM接口输出控制信号至EEPROM。
在一实施例中，所述方法还包括：
所述上位机通过所述SCL接口向所述有限状态机发送时钟信号；
所述上位机通过所述SDI接口和所述SDO接口与所述有限状态机进行双向数据通信；以及
所述上位机通过所述RST接口向所述有限状态机发送复位信号。
如图2所示，在一实施例中，在所述控制器总线接口和所述寄存器组控制器之间设置通信总线，其中，所述通信总线配置为传输以下至少之一的数据信号：
第一数据信号（EE_Address[7:0]），配置为指示所述上位机要访问的寄存器的地址；
第二数据信号（Byte_CNT[6:0]），配置为指示一次传输的数据的Byte数；
第三数据信号（rx_data[7:0]），配置为指示从I2C总线上接收到的8bit数据；
第四数据信号（tx_data[7:0]），配置为指示将要通过I2C总线发送出去的8bit数据；
第五数据信号（write_en），配置为当需要写数据时，产生一个所述第五数据信号的脉冲；
第六数据信号（read_en），配置为当需要发送数据时，将所述第六数据信号拉高一个脉冲。
图3是根据本申请实施例的一种可选的有限状态机的状态转移示意图，如图3所示，有限状态机基于所述I2C通信协议进行数据传输包括以下步骤：
S1，所述有限状态机在空闲状态时为IDLE状态，当检测到开始信号时，进入SALVE_ADDR状态，此时接收从机的地址；
S2，在接收8bit数据之后，所述有限状态机进入SLAVE_ACK状态，若所述上位机发送的地址与从机吻合，则应答ACK，之后根据所述I2C通信协议，进入WRITE_CMD（对应协议中的CMD控制字）状态，此状态用于接收当前操作为单Byte操作还是多Byte操作，以及接收当前操作的初始地址；
S3，在所述WRITE_CMD状态结束后，所述有限状态机进入SLAVE_ACK状态进行应答。
需要说明的是，寄存器地址是从00h依次累加，为存储具体数据的地址。而从机地址为设备的地址，是上位机发起I2C传输需要的地址。
在一实施例中，在上述步骤S3之后，所述方法还包括：
S4，若为单Byte操作，则首先进入WRITE_Byte操作，即为写单Byte状态,若在此时检测到开始信号，则进入READ_SLAVE_ADDR状态，继续接收一次从机地址，之后进入READ_Byte状态，读单Byte数据，之后进入MASTER_ACK，即等待上位机接收读数据之后给出应答以及停止信号，传输结束；
S5，若未检测到开始信号，则进行WRITE_Byte，写完数据之后进行SALVE_ACK，收到停止信号后传输结束；
S6，若为多Byte操作，则首先进入WRITE_CNT状态，若在此时检测到了开始信号，则进入READ_CNT状态，在读出CNT之后，继续读CNT个Byte结束传输；每次读完Byte之后进入MASTER_ACK，若当前完成Byte数小于READ_CNT阶段传输的CNT，则继续回到READ_BLOCK，若传输完CNT个Byte，回到IDLE；
S7，若未检测到开始信号，首先写WRITE_CNT，之后再写CNT个Byte之后结束传输；每次写完Byte之后进入SLAVE_ACK，若当前完成Byte数小于WRITE_CNT阶段传输的CNT，则继续回到WRITE_BLOCK，若传输完CNT个Byte，回到IDLE。
图4是根据本申请实施例的一种可选的多时钟域同时配置模拟寄存器的原理图，如图4所示，该系统包含一个EEPROM，特定的EEPROM，相当于系统内部的存储器，在系统掉电的时候可以存储配置的值。I2C接口模块接收PAD_SDA信号、PAD_SCL信号，输出In_Enable信号、SDA_OUT信号，寄存器控制器（Reg_ctrl）中包含EE控制器（EE_ctrl）、EE寄存器组（ee_reg寄存器组）、I2C寄存器组（i2c_reg寄存器组）和多路选择器（MUX）。其中，PAD_SDA信号、PAD_SCL信号是I2C的SDA信号线和SCL信号线，分别是I2C的时钟和数据线，且SDA是一个双向信号线，其中上文中的SDO为输出，SDI为输入。In_Enable信号用来控制I2C端口SDA的方向，SDA_OUT相当于上文中提到的SDO。
当晶振正常工作时，系统上电EE_ctrl默认读出EEPROM。
在存在主时钟时能够通过主时钟控制进行读取EEPROM的值将其存放在ee_reg寄存器组（用于存储从EEPROM里读出的数据的寄存器）中，同时通过I2C能够修改的寄存器组记为i2c_reg，这两个寄存器组大小相同，分以下几种情况分别说明其使用方式。
当存在主时钟，无I2C时钟时，通过主时钟将用户事先烧写配置好的EEPROM中的值读出，存放在ee_reg寄存器组之中，同时多路选择器选择ee_reg的值输出给模拟电路单元。
当存在I2C时钟时，无论主时钟是否存在，首先将ee_reg的值赋值给i2c_reg，这样I2C协议就在ee_reg的值的基础上对模拟进行配置，同时输出多路选择器选择i2c_reg的值输出给模拟电路单元。
通过I2C进行直接修改的寄存器为i2c_reg。若通过I2c协议读出寄存器的值，则读的值取自于Reg_I2C。
若无I2C的时钟，则MUX输出给模拟的数据来自于ee_reg，若有I2C的时钟，则MUX输出给模拟的数据来自于Reg_I2C。MUX的选择取决于是否进行过I2C的通信。
通过本申请提供的实施例，首先解决了一个当前I2C协议传输效率相对低下的问题，能够实现批量传输数据，其次解决的问题是当前通过I2C配置寄存器组普遍需要主时钟的参与，同时芯片配置寄存器组大多使用同步设计，兼容性不强，当系统时钟出现问题时就不能对寄存器组进行配置，当前方案解决了当无系统时钟时能够进行配置寄存器组，同时兼容了当有时钟时能够通过写EEPROM进行存储配置，以及将EEPROM中的数据载入到寄存器组。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
在本申请的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (8)

1.一种基于I2C总线异步批量读写寄存器的方法，其特征在于，包括：
在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字，其中，所述CMD控制字配置为指示Byte的标志位，所述EE_Address控制字配置为指示要访问的寄存器的地址，且配置为指示在一次传输中发送Byte数据的起始地址；
在一次传输中需要发送多个Byte数据时，以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据；
通过I2C接口模块与上位机和寄存器组控制器连接，通过有限状态机基于所述I2C通信协议进行数据传输，其中，所述I2C接口模块设置在有限状态机上，所述有限状态机设置在从机侧，所述I2C接口模块包括SCL接口、SDI接口、SDO接口、RST接口和控制器总线接口，所述寄存器组控制器配置为控制一组寄存器，所述SCL接口为串行时钟接口，所述SDI接口为数据输入接口，所述SDO接口为数据输出接口，所述RST接口为复位接口；
所述有限状态机基于所述I2C通信协议进行数据传输包括以下步骤：
S1，所述有限状态机在空闲状态时为IDLE状态，当检测到开始信号时，进入SLAVE_ADDR状态，此时接收从机的地址；
S2，在接收8bit数据之后，所述有限状态机进入SLAVE_ACK状态，若所述上位机发送的地址与从机吻合，则应答ACK，之后根据所述I2C通信协议，进入WRITE_CMD状态，此状态用于接收当前操作为单Byte操作还是多Byte操作，以及接收当前操作的初始地址；
S3，在所述WRITE_CMD状态结束后，所述有限状态机进入SLAVE_ACK状态进行应答；
S4，若为单Byte操作，则首先进入WRITE_Byte操作，即为写单Byte状态,若在此时检测到开始信号，则进入READ_SLAVE_ADDR状态，继续接收一次从机地址，之后进入READ_Byte状态，读单Byte数据，之后进入MASTER_ACK，即等待上位机接收读数据之后给出应答以及停止信号，传输结束；
S5，若未检测到开始信号，则进行WRITE_Byte，写完数据之后进行SLAVE_ACK，收到停止信号后传输结束；
S6，若为多Byte操作，则首先进入WRITE_CNT状态，若在此时检测到了开始信号，则进入READ_CNT状态，在读出CNT之后，继续读CNT个Byte结束传输，每次读完Byte之后进入MASTER_ACK，若当前完成Byte数小于READ_CNT阶段传输的CNT，则继续回到READ_BLOCK，若传输完CNT个Byte，回到IDLE；
S7，若未检测到开始信号，首先写WRITE_CNT，之后再写CNT个Byte之后结束传输，每次写完Byte之后进入SLAVE_ACK，若当前完成Byte数小于WRITE_CNT阶段传输的CNT，则继续回到WRITE_BLOCK，若传输完CNT个Byte，回到IDLE。
2. 根据权利要求1所述的方法，其特征在于，所述方法还包括：
基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的上升沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的下降沿发送数据；或
基于所述I2C通信协议执行写操作时，在串行时钟SCL信号的下降沿获取数据，基于所述I2C通信协议执行读操作时，在所述SCL信号的上升沿发送数据。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述上位机通过所述SCL接口向所述有限状态机发送时钟信号；
所述上位机通过所述SDI接口和所述SDO接口与所述有限状态机进行双向数据通信；以及
所述上位机通过所述RST接口向所述有限状态机发送复位信号。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述控制器总线接口和所述寄存器组控制器之间设置通信总线，其中，所述通信总线配置为传输以下至少之一的数据信号：
第一数据信号，配置为指示所述上位机要访问的寄存器的地址；
第二数据信号，配置为指示一次传输的数据的Byte数；
第三数据信号，配置为指示从I2C总线上接收到的8bit数据；
第四数据信号，配置为指示将要通过I2C总线发送出去的8bit数据；
第五数据信号，配置为当需要写数据时，产生一个所述第五数据信号的脉冲；
第六数据信号，配置为当需要发送数据时，将所述第六数据信号拉高一个脉冲。
5.一种基于I2C总线异步批量读写寄存器的系统，其特征在于，所述系统包括：有限状态机和寄存器组控制器，I2C接口模块设置在有限状态机上，其中，在I2C通信协议中设置命令指示符CMD控制字和EE_Address控制字，所述CMD控制字配置为指示Byte的标志位，所述EE_Address控制字配置为指示要访问的寄存器的地址，且配置为指示在一次传输中发送Byte数据的起始地址；在一次传输中需要发送多个Byte数据时，以所述EE_Address控制字为起始地址依次连续发送所述多个Byte数据;
所述有限状态机基于所述I2C通信协议进行数据传输包括以下步骤：
S1，所述有限状态机在空闲状态时为IDLE状态，当检测到开始信号时，进入SLAVE_ADDR状态，此时接收从机的地址；
S2，在接收8bit数据之后，所述有限状态机进入SLAVE_ACK状态，若上位机发送的地址与从机吻合，则应答ACK，之后根据所述I2C通信协议，进入WRITE_CMD状态，此状态用于接收当前操作为单Byte操作还是多Byte操作，以及接收当前操作的初始地址；
S3，在所述WRITE_CMD状态结束后，所述有限状态机进入SLAVE_ACK状态进行应答；
S4，若为单Byte操作，则首先进入WRITE_Byte操作，即为写单Byte状态,若在此时检测到开始信号，则进入READ_SLAVE_ADDR状态，继续接收一次从机地址，之后进入READ_Byte状态，读单Byte数据，之后进入MASTER_ACK，即等待上位机接收读数据之后给出应答以及停止信号，传输结束；
S5，若未检测到开始信号，则进行WRITE_Byte，写完数据之后进行SLAVE_ACK，收到停止信号后传输结束；
S6，若为多Byte操作，则首先进入WRITE_CNT状态，若在此时检测到了开始信号，则进入READ_CNT状态，在读出CNT之后，继续读CNT个Byte结束传输，每次读完Byte之后进入MASTER_ACK，若当前完成Byte数小于READ_CNT阶段传输的CNT，则继续回到READ_BLOCK，若传输完CNT个Byte，回到IDLE；
S7，若未检测到开始信号，首先写WRITE_CNT，之后再写CNT个Byte之后结束传输，每次写完Byte之后进入SLAVE_ACK，若当前完成Byte数小于WRITE_CNT阶段传输的CNT，则继续回到WRITE_BLOCK，若传输完CNT个Byte，回到IDLE。
6.根据权利要求5所述的系统，其特征在于，
所述I2C接口模块与上位机和寄存器组控制器连接，所述I2C接口模块包括SCL接口、SDI接口、SDO接口、RST接口和控制器总线接口，所述寄存器组控制器配置为控制一组寄存器，所述SCL接口为串行时钟接口，所述SDI接口为数据输入接口，所述SDO接口为数据输出接口，所述RST接口为复位接口。
7.根据权利要求6所述的系统，其特征在于，所述系统配置为：
总线状态检测模块接收SCL信号，并输出信号至有限状态机，有限状态机输出信号至输入输出模块，输入输出模块输出信号至总线状态检测模块，并与SDA信号通信连接，SDA信号包括SDI信号和SDO信号，其中，SDA信号为数据传输信号，SDI信号为数据输入信号，SDO信号为数据输出信号；
寄存器组控制器内部包括读写信号检测模块、片内地址选择模块、I2C寄存器组、EEPROM控制器、EE寄存器组和输出多路选择器，其中，读写信号检测模块输出信号至片内地址选择模块，片内地址选择模块输出信号至I2C寄存器组，I2C寄存器组输出信号至输出多路选择器，EEPROM控制器输出信号至EE寄存器组，EE寄存器组输出信号至输出多路选择器，输出多路选择器输出模拟控制信号至模拟电路单元，EEPROM控制器通过EEPROM接口输出控制信号至EEPROM。
8.根据权利要求7所述的系统，其特征在于，所述系统包含一个EEPROM，在存在主时钟时能够通过主时钟控制进行读取EEPROM的值将其存放在EE寄存器组中，能够通过I2C协议修改的寄存器组为I2C寄存器组，所述EE寄存器组和所述I2C寄存器组大小相同；
当存在主时钟，无I2C时钟时，通过主时钟将用户事先烧写配置好的EEPROM中的值读出，存放在EE寄存器组之中，同时多路选择器选择EE寄存器组的值输出给模拟电路单元；
当存在I2C时钟时，无论主时钟是否存在，首先将EE寄存器组的值赋值给I2C寄存器组，I2C协议在EE寄存器组的值的基础上对模拟进行配置，同时输出多路选择器选择I2C寄存器组的值输出给模拟电路单元。
CN202310679072.2A 2023-06-09 2023-06-09 基于i2c总线异步批量读写寄存器的方法及系统 Active CN116450552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310679072.2A CN116450552B (zh) 2023-06-09 2023-06-09 基于i2c总线异步批量读写寄存器的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310679072.2A CN116450552B (zh) 2023-06-09 2023-06-09 基于i2c总线异步批量读写寄存器的方法及系统

Publications (2)

Publication Number Publication Date
CN116450552A CN116450552A (zh) 2023-07-18
CN116450552B true CN116450552B (zh) 2023-08-29

Family

ID=87132283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310679072.2A Active CN116450552B (zh) 2023-06-09 2023-06-09 基于i2c总线异步批量读写寄存器的方法及系统

Country Status (1)

Country Link
CN (1) CN116450552B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117033293B (zh) * 2023-10-09 2023-12-08 井芯微电子技术(天津)有限公司 一种主模式i2c/smbus控制器及其控制方法
CN117725003B (zh) * 2024-02-07 2024-05-07 江苏润石科技有限公司 适用于高速adc通信的定制spi接口和数据读写方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1558332A (zh) * 2004-01-18 2004-12-29 中兴通讯股份有限公司 一种实现自动读写内部集成电路设备的装置和方法
CN103714036A (zh) * 2013-12-20 2014-04-09 武汉精立电子技术有限公司 支持批量读取校验的i2c多路复用器及控制方法
CN104346131A (zh) * 2013-08-05 2015-02-11 豪威科技(上海)有限公司 一种支持批量读写从机寄存器的主机控制方法
CN108228520A (zh) * 2018-01-10 2018-06-29 郑州云海信息技术有限公司 一种面向bmc的i2c控制器的快速传输方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1558332A (zh) * 2004-01-18 2004-12-29 中兴通讯股份有限公司 一种实现自动读写内部集成电路设备的装置和方法
CN104346131A (zh) * 2013-08-05 2015-02-11 豪威科技(上海)有限公司 一种支持批量读写从机寄存器的主机控制方法
CN103714036A (zh) * 2013-12-20 2014-04-09 武汉精立电子技术有限公司 支持批量读取校验的i2c多路复用器及控制方法
CN108228520A (zh) * 2018-01-10 2018-06-29 郑州云海信息技术有限公司 一种面向bmc的i2c控制器的快速传输方法

Also Published As

Publication number Publication date
CN116450552A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN109359073B (zh) 一种基于spi总线的设备间通信方法及装置
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
WO2009022301A2 (en) 12c-bus interface with parallel operational mode
CN111506249B (zh) 一种基于zynq平台的数据交互系统及方法
CN112564882B (zh) 一种基于ahb总线的单线数字通讯接口
CN111897749A (zh) 基于Quad-SPI控制器与外扩FLASH通信控制系统及方法
CN101814058A (zh) 通用存储装置
TWI382306B (zh) 具自測試能力之記憶體系統及測試記憶體系統之方法
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
KR20150001593A (ko) 범용 직렬 인터페이스 및 이를 포함하는 반도체 장치
CN103488600A (zh) 通用从机同步串行接口电路
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
CN110780189B (zh) 一种基于fpga的sdio接口测试设备与方法
US6665757B1 (en) Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal
CN112199312B (zh) 通信设备的接口转换装置及通信系统
CN102385563A (zh) 单总线的usb端口读写装置及方法
CN111179996B (zh) 数据校准装置及其校准数据存写方法
CN109388606A (zh) 一种芯片内可重构的串行总线控制器
CN101594719B (zh) 脱机控制装置
CN103064817A (zh) 一种简化两线式串行数据总线传输方法
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
CN114641763A (zh) 协议转换器模块系统和使用该协议转换器模块系统的方法
CN107643989B (zh) 一种基于pci总线协议双光纤环路冗余结构通讯板卡
JP2011248456A (ja) 電子装置およびマイクロコントローラ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant