CN111179996B - 数据校准装置及其校准数据存写方法 - Google Patents

Abstract

本发明涉及一种数据校准装置及其校准数据存写方法，在待校准芯片上电时，第一受控开关模块导通，读写控制模块将OTP存储器存储的校准数据写入待写入寄存器中，在校准数据被写入待写入寄存器后，第一受控开关模块关断而第二受控开关模块导通，总线控制接口恢复控制权。基于此，无需了解OTP存储器的读写过程和数据结构，也无需上位机的控制，读写控制模块可自动将校准数据写入待写入寄存器，完成待校准芯片的校准工作，以降低芯片校准的难度和复杂程度。同时，通过数据校准装置的校准数据存写方法，在读取数据时可根据存储数据的记录，准确获取到对应的校准数据，降低对OTP存储器的要求，提高数据存储的容错率。

Description

数据校准装置及其校准数据存写方法

技术领域

本发明涉及数据处理方法领域，特别是涉及一种数据校准装置及其校准数据存写方法。

背景技术

芯片作为各种小型化电路的集合，是各种设备数据处理的核心。常见的各种芯片，如温度芯片、电源芯片或模数转换芯片等，在使用前需要进行校准，即通过控制寄存器进行校准。一般的，校准数据会存储在OTP(One Time Programmable，一次性可编程)存储器中。其中，校准数据包括寄存器地址和寄存器数据。在校准过程中，需要先读取寄存器地址，然后将寄存器地址对应的寄存器数据写入到寄存器地址对应的寄存器中，在所有的寄存器数据写入寄存器后，输出状态标志位以指示校准完成。

在传统的芯片校准的过程中，需要上位机的支持。具体的，上位机向SPI(SerialPeripheral Interface，串行外设接口)发送操作命令，SPI再通过寄存器直接控制OTP存储器，从OTP存储器中读取校准数据，最后通过SPI将校准数据中的寄存器数据写入到对应寄存器地址的寄存器中。然而，使用传统的芯片校准方法，芯片校准人员不仅需要使用上位机，还需要了解OTP存储器的读写过程和数据结构，增大了芯片校准的复杂度和不便性。

发明内容

基于此，有必要针对使用传统的芯片校准方法，芯片校准人员不仅需要使用上位机，还需要了解OTP存储器的读写过程和数据结构，增大了芯片校准的复杂度和不便性的缺陷，提供一种数据校准装置及其校准数据存写方法。

一种数据校准装置，包括：

OTP存储器，用于存储待校准芯片的校准数据；

读写控制模块，读写控制模块连接OTP存储器，用于获取校准数据；

第一受控开关模块，第一受控开关模块的一开关端连接读写控制模块，第一受控开关模块的另一开关端用于连接待写入寄存器；其中，在待校准芯片上电时第一受控开关模块导通，读写控制模块用于将校准数据写入待写入寄存器中；在校准数据被写入待写入寄存器后，第一受控开关模块关断；

第二受控开关模块，第二受控开关模块的一开关端用于连接总线控制接口，第二受控开关模块的另一开关端用于连接待写入寄存器；其中，第二受控开关模块用于在校准数据被写入待写入寄存器后导通，否则关断。

上述的数据校准装置，在待校准芯片上电时，第一受控开关模块导通，读写控制模块将OTP存储器存储的校准数据写入待写入寄存器中，在校准数据被写入待写入寄存器后，第一受控开关模块关断而第二受控开关模块导通，总线控制接口恢复控制权。基于此，无需了解OTP存储器的读写过程和数据结构，也无需上位机的控制，读写控制模块可自动将校准数据写入待写入寄存器，完成待校准芯片的校准工作，以降低芯片校准的难度和复杂程度。

在其中一个实施例中，第一受控开关模块的另一开关端用于通过第二受控开关模块连接总线控制接口，以实现第一受控开关模块的另一开关端与待写入寄存器的连接。

在其中一个实施例中，还包括：

第三受控开关，第三受控开关的一开关端用于接入复位信号，第三受控开关的另一开关端用于连接待写入寄存器的复位端；其中，第三受控开关与第二受控开关模块同步导通或关断。

在其中一个实施例中，还包括：

控制模块，连接读写控制模块，用于向读写控制模块发送复位信号；其中，在读写控制模块接收到复位信号时，第一受控开关模块导通。

在其中一个实施例中，控制模块包括主寄存器；其中，主寄存器用于将传输至总线控制接口的复位信号输出至读写控制模块。

在其中一个实施例中，OTP存储器还用于连接待写入寄存器。

在其中一个实施例中，读写控制模块还用于连接待写入寄存器的状态标志位输出端。

在其中一个实施例中，第一受控开关模块包括多个第一三态门；

其中，第一三态门串接在对应的读写控制模块与待写入寄存器的分支线中。

在其中一个实施例中，第二受控开关模块包括多个第二三态门；

其中，第二三态门串接在对应的总线控制接口与待写入寄存器的分支线中。

一种数据校准装置的校准数据存写方法，包括步骤：

读写控制模块在OTP存储器的第一OTP地址上存储寄存器数据对应的待写入寄存器的寄存器地址数据；其中，校准数据包括寄存器数据和寄存器地址数据；

读写控制模块在OTP存储器的第二OTP地址上存储寄存器数据；其中，第二OTP地址位于第一OTP地址之后；

读写控制模块将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的存储数据，并将各存储数据分别存储在OTP存储器的空闲的OTP地址上。

上述的数据校准装置的校准数据存写方法，读写控制模块在OTP存储器的第一OTP地址上存储寄存器数据对应的待写入寄存器的寄存器地址数据，且在OTP存储器的第二OTP地址上存储寄存器数据后，将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的存储数据，并将各存储数据分别存储在OTP存储器的空闲的OTP地址上。基于此，在读取数据时可根据存储数据的记录，准确获取到对应的校准数据，降低对OTP存储器的要求，提高数据存储的容错率。

在其中一个实施例中，还包括步骤：

读写控制模块在OTP存储器的第三OTP地址上存储的寄存器数据存在错误，将第三OTP地址对应的校验位标志为高电平。

附图说明

图1为一实施方式的数据校准装置模块结构图；

图2为一实施方式的数据校准装置连接示意图；

图3为另一实施方式的数据校准装置模块结构图；

图4为另一实施方式的数据校准装置连接示意图；

图5为一实施方式的数据校准装置的校准数据存写方法流程图；

图6为另一实施方式的数据校准装置的校准数据存写方法流程图；

图7为一实施方式的数据校准装置的校准数据存写装置模块结构图。

具体实施方式

为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

本发明实施例提供了一种数据校准装置。

图1为一实施方式的数据校准装置模块结构图，如图1所示，一实施方式的数据校准装置模块包括OTP存储器100、读写控制模块101、第一受控开关模块102和第二受控开关模块103，其中，

OTP存储器100，用于存储待校准芯片的校准数据；

读写控制模块101，读写控制模块101连接OTP存储器100，用于获取校准数据；

第一受控开关模块102，第一受控开关模块102的一开关端连接读写控制模块101，第一受控开关模块102的另一开关端用于连接待写入寄存器；其中，在待校准芯片上电时第一受控开关模块102导通，读写控制模块101用于将校准数据写入待写入寄存器中；在校准数据被写入待写入寄存器后，第一受控开关模块102关断；

第二受控开关模块103，第二受控开关模块103的一开关端用于连接总线控制接口，第二受控开关模块103的另一开关端用于连接待写入寄存器；其中，第二受控开关模块103用于在校准数据被写入待写入寄存器后导通，否则关断。

其中，总线控制接口包括串行外设接口和芯片内部接口。

如图1所示，读写控制模块101连接OTP存储器100，直接获取OTP存储器100存储的校准数据。在其中一个实施例中，图2为一实施方式的数据校准装置连接示意图，如图2所示，读写控制模块101与OTP存储器100通过总线连接，读写控制模块101通过总线内的各分支线读取OTP存储器100对应的存储数据。

在其中一个实施例中，读写控制模块101选用读写器。

其中，第一受控开关模块102的一开关端连接读写控制模块101，第一受控开关模块102的另一开关端用于连接待写入寄存器。在待校准芯片上电时，第一受控开关模块102导通，即一开关端与另一开关端导通，读写控制模块101将校准数据写入到待写入寄存器中。在其中一个实施例中，读写控制模块101与待写入寄存器通过总线连接。在第一受控开关模块102导通时，读写控制模块101与待写入寄存器间总线的各分支线均为通路，在第一受控开关模块102关断时，读写控制模块101与待写入寄存器间总线的各分支线均为断路。

在其中一个实施例中，第一受控开关模块102的另一开关端用于通过第二受控开关模块103连接总线控制接口，以实现第一受控开关模块100的另一开关端与待写入寄存器的连接。

其中，第二受控开关模块103用于控制总线控制接口与代写入寄存器间通路的导通或关断。作为其中的一实施方式，总线控制接口、第二受控开关模块103与代写入寄存器间通过总线实现连接。第一受控开关102的另一开关端通过第二受控开关模块103连接总线控制接口，即第一受控开关102的另一开关端连接第二受控开关模块的另一开关端。作为其中的一实施方式，第一受控开关102的另一开关端连接第二受控开关模块的另一开关端与待写入寄存器间的总线，以实现第一受控开关模块的另一开关端与所述待写入寄存器的连接。

在其中一个实施例中，第一受控开关模块102包括多个第一受控开关，各第一受控开关用于控制读写控制模块101与待写入寄存器间总线的对应分支线的通断。其中，第一受控开关包括继电器、开关管或门电路等。作为一个较优的实施方式，如图2所示，第一受控开关模块102包括多个第一三态门。

其中，第一三态门串接在对应的读写控制模块101与待写入寄存器的分支线中。

在其中一个实施例中，如图2所示，在待校准芯片上电时，待校准芯片的上电信号被处理为第一使能信号，第一使能信号被输出至第一三态门的使能端，使第一三态门的输入端与输出端导通，串接有该第一三态门的分支线导通。

在其中一个实施例中，如图2所示，在校准数据被写入待写入寄存器后，读写控制模块101通过输出第二使能信号至第一三态门的使能端使第一三态门的输入端与输出端关断。在另一实施方式中，将待写入寄存器的状态标志位输出端输出的状态标志位转换为第二使能信号，使第一三态门的输入端与输出端关断。

基于此，通过第一受控开关模块102的设置，便于将读写控制模块101与待写入寄存器连接，降低对数据校准装置的版图布线要求。

其中，在读写控制模块101将校准数据写入到待写入寄存器后，第一受控开关模块102关断，第二受控开关模块103导通。总线控制接口与待写入寄存器建立连接。在其中一个实施例中，如图2所示，总线控制接口与待写入寄存器建立总线连接。第二受控开关模块103导通时，总线控制接口与待写入寄存器间总线的各分支线均为通路。在第二受控开关模块103关断时，总线控制接口与待写入寄存器间总线的各分支线均为断路。在第二受控开关模块103导通后，总线控制接口恢复对总线控制接口与待写入寄存器间总线的控制权。

在其中一个实施例中，第二受控开关模块103包括多个第二受控开关，各第二受控开关用于控制总线控制接口与待写入寄存器间总线的对应分支线的通断。其中，第二受控开关包括继电器、开关管或门电路等。作为一个较优的实施方式，如图2所示，第二受控开关模块103包括多个第二三态门。

其中，第二三态门串接在对应的总线控制接口与待写入寄存器间总线的分支线中。

在其中一个实施例中，如图2所示，在读写控制模块101将校准数据写入到待写入寄存器后，读写控制模块101通过输出第三使能信号至第二三态门的使能端使第二三态门的输入端与输出端导通。在另一实施方式中，将待写入寄存器的状态标志位输出端输出的状态标志位转换为第三使能信号，使第二三态门的输入端与输出端导通。

在其中一个实施例中，读写控制模块101还用于连接待写入寄存器的状态标志位输出端。如图2所示，待写入寄存器的状态标志位输出端与总线控制接口已建立连接，在待写入寄存器被写入校准数据后，状态标志位输出端输出状态标志位至总线控制接口。同时，读写控制模块101也连接待写入寄存器的状态标志位输出端，以便于通过获取状态标志位，实现对校准数据的读写控制，以及对第一受控开关模块102和/或第二受控开关模块103的通断控制。

在其中一个实施例中，如图1所示，一实施方式的数据校准装置还包括：

第三受控开关模块104，第三受控开关模块104的一开关端用于接入复位信号，第三受控开关模块104的另一开关端用于连接待写入寄存器的复位端；其中，第三受控开关模块104与第二受控开关模块103同步导通或关断。

其中，第三受控开关模块104的一开关端接入的复位信号为传输至总线控制接口的复位信号。

其中，第三受控开关模块104的通断逻辑与第二受控开关模块103的通断逻辑同步一致，在第二受控开关模块103导通时，第三受控开关模块104同步导通以建立复位信号与待写入寄存器的复位端间的通路，完善待写入寄存器的总线线路。

在其中一个实施例中，第三受控开关模块104包括继电器、开关管或门电路等。作为一个较优的实施方式，如图2所示，第三受控开关模块104模块包括第三三态门。其中，第三三态门与第二三态门保持同步一致，第三三态门的使能端接收第三使能信号以完成导通。

上述一实施方式的数据校准装置，在待校准芯片上电时，第一受控开关模块102导通，读写控制模块101将OTP存储器100存储的校准数据写入待写入寄存器中，在校准数据被写入待写入寄存器后，第一受控开关模块102关断而第二受控开关模块103导通，总线控制接口恢复控制权。基于此，无需了解OTP存储器100的读写过程和数据结构，也无需上位机的控制，读写控制模块101可自动将校准数据写入待写入寄存器，完成待校准芯片的校准工作，以降低芯片校准的难度和复杂程度。

在其中一个实施例中，图3为另一实施方式的数据校准装置模块结构图，如图3所示，另一实施方式的数据校准装置还包括：

控制模块200，连接读写控制模块101，用于向读写控制模块101发送复位信号；其中，在读写控制模块101接收到复位信号时，第一受控开关模块102导通。

其中，向读写控制模块101发送复位信号，其信号逻辑与传输至总线控制接口的复位信号的信号逻辑一致。在读写控制模块101接收到复位信号时，第一受控开关模块102导通，读写控制模块101完成将校准数据写入待写入寄存器中，以完成一次复位操作。

在其中一个实施例中，控制模块200包括信号发生器或寄存器。作为一个较优的实施方式，控制模块200包括主寄存器；其中，主寄存器用于将传输至总线控制接口的复位信号输出至读写控制模块101。

图4为另一实施方式的数据校准装置连接示意图，如图4所示，主寄存器与总线控制接口总线连接。同时，主寄存器的状态标志位输出端还用于连接总线控制接口，与待写入寄存器的状态标志位输出端并为同一路输出。基于此，外部软件可通过主寄存器向读写控制模块101发送复位信号。

在其中一个实施例中，OTP存储器100还用于连接待写入寄存器。作为一个较优的实施方式，如图4所示，OTP存储器100与待写入寄存器总线连接。通过OTP存储器100与待写入寄存器的连接，使另一实施方式的数据校准装置支持上位机进行数据校准。在上位机进行数据校准时，第一受控开关模块102关断，第二受控开关模块103与第三受控开关模块104导通，上位机依次通过总线控制接口和待写入寄存器控制OTP存储器100，将OTP存储器100存储的校准数据读取到上位机，再通过总线控制接口将校准数据写入到待写入寄存器中。基于此，实现上位机对芯片的数据校准。

本发明实施例还提供一种数据校准装置的校准数据存写方法。

图5为一实施方式的数据校准装置的校准数据存写方法流程图，如图5所示，一实施方式的数据校准装置的校准数据存写方法包括步骤S100至S102：

S100，读写控制模块101在OTP存储器100的第一OTP地址上存储寄存器数据对应的待写入寄存器的寄存器地址数据；其中，校准数据包括寄存器数据和寄存器地址数据；

S101，读写控制模块101在OTP存储器100的第二OTP地址上存储寄存器数据；其中，第二OTP地址位于第一OTP地址之后；

S102，读写控制模块101将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的存储数据，并将各存储数据分别存储在OTP存储器100的空闲的OTP地址上。

其中，在OTP存储器100中，一个OTP地址对应一个校验位和八个数据位。数据位用于存储校准数据和存储数据。寄存器数据存储在数据位上，为用于写入待写入寄存器的数据。寄存器地址数据用于表征该寄存器数据所存储的OTP地址。通过读取寄存器地址数据，可确定准备向待写入寄存器写入的寄存器数据所存储的数据位对应的OTP地址。

基于此，将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的存储数据，并将各存储数据分别存储在空白的OTP地址上。在读取OTP存储器100的存储数据时，可根据存储数据确定寄存器数据所存储的OTP地址和数据长度。作为一个较优的实施方式，寄存器数据包括出厂校准数据和模式校准数据。不同类型的寄存器数据被存储在不同的OTP地址上。通过读取OTP寄存器，可准确确定所需类型的寄存器数据，便于不同状态下的芯片校准。

在其中一个实施例中，读写控制模块101将第一OTP地址、寄存器数据占用的OTP地址长度和寄存器数据的起始OTP地址转换为对应的存储数据，并将各存储数据分别存储在OTP存储器100的空闲的OTP地址上。基于此，通过读取存储数据可准确确定寄存器数据的位置。

在其中一个实施例中，读写控制模块101将第一OTP地址、寄存器数据占用的OTP地址长度和寄存器数据的终止OTP地址转换为对应的存储数据，并将各存储数据分别存储在OTP存储器100的空闲的OTP地址上。基于此，通过读取存储数据可准确确定寄存器数据的位置。

上述一实施方式的数据校准装置的校准数据存写方法，读写控制模块101在OTP存储器100的第一OTP地址上存储寄存器数据对应的待写入寄存器的寄存器地址数据，且在OTP存储器100的第二OTP地址上存储寄存器数据后，将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的存储数据，并将各存储数据分别存储在OTP存储器100的空闲的OTP地址上。基于此，在读取数据时可根据存储数据的记录，准确获取到对应的校准数据，降低对OTP存储器100的要求，提高数据存储的容错率。

在其中一个实施例中，图6为另一实施方式的数据校准装置的校准数据存写方法流程图，如图6所示，另一实施方式的数据校准装置的校准数据存写方法还包括步骤S200：

S200，读写控制模块101在OTP存储器100的第三OTP地址上存储的寄存器数据存在错误，将第三OTP地址对应的校验位标志为高电平。

其中，在以编程方式将寄存器数据存储进OTP存储器100时，若编程存在错误，则编程后的寄存器数据与预先确定的寄存器数据存在差异，即OTP存储器100上存储的寄存器数据存在错误。在寄存器数据存在错误时，将存储该寄存器数据的OTP地址对应的校验位标志为高电平，正确的寄存器数据的OTP地址对应的校验位标志为低电平，以区分正确与错误的寄存器数据。基于此，即便在存储校准数据时存在误编程，也不影响OTP存储器100的使用。

在其中一个实施例中，在步骤S200之后，还包括步骤：

读写控制模块101在在第三OTP地址的下一个地址寄存编程正确的数据。

基于此，在第三OTP地址的存储的寄存器数据存在错误时，在读取数据时可根据校验位电平确定寄存器数据出错，并在第三OTP地址的下一个地址读取正确的寄存器数据。

在其中一个实施例中，如图6所示，另一实施方式的数据校准装置的校准数据存写方法还包括步骤S201：

S201，读写控制模块101将待校准芯片的基本信息转换为存储数据并存储在空闲的OTP地址上。

其中，待校准芯片的基本信息包括芯片序列号和OTP数据结构版本号。

为了更好地解释本发明实施例所提供的数据校准装置的校准数据存写方法，以下以一具体应用例的OTP数据结构为例，详细解释本发明实施例。需要注意的是，以下的具体应用例仅为数据校准装置的校准数据存写方法的一具体实施方式，不代表对数据校准装置的校准数据存写方法的唯一限定，参见下表1：

表1 OTP数据结构表

如上表1，OTP地址(0-4)用于存储芯片序列号对应的存储数据，OTP地址(5)用于存储OTP数据结构版本号对应的存储数据，OTP地址(6-7)用于存储出厂校准数据起始地址对应的存储数据，OTP地址(8)用于存储出厂校准数据长度对应的存储数据，OTP地址(9-10)用于存储模式校准数据起始地址、长度对应的存储数据，OTP地址(11-12)用于存储模式校准数据终止地址对应的存储数据，OTP地址(16、20)用于存储待写入寄存器的寄存器地址数据，OTP地址(17-19、21-22)用于存储对应寄存器地址的数据。OTP地址(17)对应校验位“1”表示高电平，即OTP地址(17)存储的数据存在误编程。

如上表1，通过读取OTP存储器100的数据，即可确定出厂校准数据或模式校准数据的存储位置和长度，便于灵活准确地获取到相关数据。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种数据校准装置，其特征在于，包括：

OTP存储器，用于存储待校准芯片的校准数据；

读写控制模块，所述读写控制模块连接所述OTP存储器，用于获取所述校准数据；

第一受控开关模块，所述第一受控开关模块的一开关端连接所述读写控制模块，所述第一受控开关模块的另一开关端用于连接待写入寄存器；其中，在所述待校准芯片上电时所述第一受控开关模块导通，所述读写控制模块用于将所述校准数据写入所述待写入寄存器中；在所述校准数据被写入所述待写入寄存器后，所述第一受控开关模块关断；

第二受控开关模块，所述第二受控开关模块的一开关端用于连接总线控制接口，所述第二受控开关模块的另一开关端用于连接所述待写入寄存器；其中，所述第二受控开关模块用于在所述校准数据被写入所述待写入寄存器后导通，否则关断。

2.根据权利要求1所述的数据校准装置，其特征在于，所述第一受控开关的另一开关端连接所述第二受控开关模块的另一开关端与所述待写入寄存器间的总线，以实现所述第一受控开关模块的另一开关端与所述待写入寄存器的连接。

3.根据权利要求1所述的数据校准装置，其特征在于，还包括：

第三受控开关，所述第三受控开关的一开关端用于接入复位信号，所述第三受控开关的另一开关端用于连接所述待写入寄存器的复位端；其中，第三受控开关与所述第二受控开关模块同步导通或关断。

4.根据权利要求1所述的数据校准装置，其特征在于，还包括：

控制模块，连接所述读写控制模块，用于向所述读写控制模块发送复位信号；其中，在所述读写控制模块接收到所述复位信号时，所述第一受控开关模块导通。

5.根据权利要求4所述的数据校准装置，其特征在于，所述控制模块包括主寄存器；其中，所述主寄存器用于将传输至所述总线控制接口的复位信号输出至所述读写控制模块。

6.根据权利要求5所述的数据校准装置，其特征在于，所述OTP存储器还用于连接所述待写入寄存器。

7.根据权利要求1至6任意一项所述的数据校准装置，其特征在于，所述第一受控开关模块包括多个第一三态门；

其中，所述第一三态门串接在对应的所述读写控制模块与所述待写入寄存器的分支线中。

8.根据权利要求1至6任意一项所述的数据校准装置，其特征在于，所述第二受控开关模块包括多个第二三态门；

其中，所述第二三态门串接在对应的所述总线控制接口与所述待写入寄存器的分支线中。

9.一种数据校准装置的校准数据存写方法，所述数据校准装置为权利要求1-8中任一项所述的数据校准装置，其特征在于，包括步骤：

所述读写控制模块在所述OTP存储器的第一OTP地址上存储寄存器数据对应的所述待写入寄存器的寄存器地址数据；

所述读写控制模块在所述OTP存储器的第二OTP地址上存储所述寄存器数据；其中，所述第二OTP地址位于所述第一OTP地址之后；

所述读写控制模块将所述第一OTP地址和所述寄存器数据占用的OTP地址长度转换为对应的存储数据；

根据上述步骤获取其他所述待写入寄存器对应的存储数据并将各所述存储数据分别存储在所述OTP存储器的空闲的OTP地址上。

10.根据权利要求9所述的数据校准装置的校准数据存写方法，其特征在于，还包括步骤：

所述读写控制模块在第三OTP地址上存储的寄存器数据存在错误时，将所述第三OTP地址对应的校验位标志为高电平。

Images