JP7006410B2 - 制御装置、画像形成装置および回路装置 - Google Patents
制御装置、画像形成装置および回路装置 Download PDFInfo
- Publication number
- JP7006410B2 JP7006410B2 JP2018049816A JP2018049816A JP7006410B2 JP 7006410 B2 JP7006410 B2 JP 7006410B2 JP 2018049816 A JP2018049816 A JP 2018049816A JP 2018049816 A JP2018049816 A JP 2018049816A JP 7006410 B2 JP7006410 B2 JP 7006410B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- signal
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Description
Claims (7)
- 第1の回路装置と、不揮発性記憶装置と、第2の回路装置とを含む制御装置であって、前記第2の回路装置は、
記憶装置と、
複数の端子と、
前記複数の端子に接続され、前記第1の回路装置と通信を行うための第1の入出力回路と、
前記複数の端子を前記第1の入出力回路と共用する第2の入出力回路と、
起動に際して、前記第2の入出力回路を介して前記不揮発性記憶装置からデータを読み出し、前記記憶装置に書き込む制御回路と、
前記データの読み出しの完了に基づいて、前記制御回路は前記複数の端子への信号レベルを切替え、前記複数の端子を介して前記第1の回路装置との通信を可能にする切替手段とを含み、
前記第1の回路装置は、前記第1の入出力回路が接続される信号線へ転送クロックを出力する第3の入出力回路を有し、
前記第3の入出力回路の選択信号が第1の信号レベルにある場合には、前記信号線へ前記転送クロックが出力され、前記選択信号が第2の信号レベルにある場合には、前記転送クロックの出力を含む前記第3の入出力回路の1または複数の出力がハイ・インピーダンス状態とされ、前記信号線は、前記出力がハイ・インピーダンス状態にある場合に所定の信号レベルに維持される、制御装置。 - 前記不揮発性記憶装置は、前記信号線に接続されたクロック入力を有する第4の入出力回路を含み、
前記第2の入出力回路は、前記信号線へクロックを出力するクロック出力を含み、前記データの読み出しが行われている間、前記クロック出力は、前記クロックを出力し、前記データの読み出しの完了した後は、前記クロック出力を含む前記第2の入出力回路の1または複数の出力がハイ・インピーダンス状態になる、請求項1に記載の制御装置。 - 前記第1の回路装置は、前記第4の入出力回路に対するライトプロテクト信号、または、前記第2の回路装置に対するライトイネーブル信号を制御するポートを有する、請求項2に記載の制御装置。
- 前記第1の回路装置から前記第2の回路装置へアドレスおよびデータを含むフレーム構造で送信を行う際に、前記不揮発性記憶装置の命令に相当する部分と合致しないようなメモリマップ構造を有する、請求項2に記載の制御装置。
- 前記第1の回路装置と前記不揮発性記憶装置とは、前記複数の端子にワイヤード接続される、請求項1~4のいずれか1項に記載の制御装置。
- 前記第2の回路装置は、
前記第1の回路装置からの動作要求に対し、前記データの読み出しが完了している場合に、前記データの読み出しが完了したことを示す信号を前記第1の回路装置に応答するポートをさらに含む、請求項1~5のいずれか1項に記載の制御装置。 - 第1の回路装置と、不揮発性記憶装置と、画像形成に関する周辺機器を制御するための第2の回路装置とを含む画像形成装置であって、前記第2の回路装置は、
記憶装置と、
複数の端子と、
前記複数の端子に接続され、前記第1の回路装置と通信を行うための第1の入出力回路と、
前記複数の端子を前記第1の入出力回路と共用する第2の入出力回路と、
起動に際して、前記第2の入出力回路を介して前記不揮発性記憶装置からデータを読み出し、前記記憶装置に書き込む制御回路と、
前記データの読み出しの完了に基づいて、前記制御回路は前記複数の端子への信号レベルを切替え、前記複数の端子を介して前記第1の回路装置との通信を可能にする切替手段とを含み、
前記第1の回路装置は、前記第1の入出力回路が接続される信号線へ転送クロックを出力する第3の入出力回路を有し、
前記第3の入出力回路の選択信号が第1の信号レベルにある場合には、前記信号線へ前記転送クロックが出力され、前記選択信号が第2の信号レベルにある場合には、前記転送クロックの出力を含む前記第3の入出力回路の1または複数の出力がハイ・インピーダンス状態とされ、前記信号線は、前記出力がハイ・インピーダンス状態にある場合に所定の信号レベルに維持される、画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049816A JP7006410B2 (ja) | 2018-03-16 | 2018-03-16 | 制御装置、画像形成装置および回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049816A JP7006410B2 (ja) | 2018-03-16 | 2018-03-16 | 制御装置、画像形成装置および回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019160204A JP2019160204A (ja) | 2019-09-19 |
JP7006410B2 true JP7006410B2 (ja) | 2022-01-24 |
Family
ID=67996287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018049816A Active JP7006410B2 (ja) | 2018-03-16 | 2018-03-16 | 制御装置、画像形成装置および回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7006410B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023037531A1 (ja) * | 2021-09-13 | 2023-03-16 | サンケン電気株式会社 | 半導体集積回路およびデータ送受信方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123961A (ja) | 2003-10-17 | 2005-05-12 | Kyocera Corp | 情報機器装置 |
JP2010171590A (ja) | 2009-01-21 | 2010-08-05 | Ricoh Co Ltd | 信号切換回路 |
JP2014106604A (ja) | 2012-11-26 | 2014-06-09 | Renesas Electronics Corp | 半導体装置およびメモリアクセス方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3613502B2 (ja) * | 1996-09-05 | 2005-01-26 | 株式会社リコー | 画像形成システム及びその周辺機器 |
-
2018
- 2018-03-16 JP JP2018049816A patent/JP7006410B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123961A (ja) | 2003-10-17 | 2005-05-12 | Kyocera Corp | 情報機器装置 |
JP2010171590A (ja) | 2009-01-21 | 2010-08-05 | Ricoh Co Ltd | 信号切換回路 |
JP2014106604A (ja) | 2012-11-26 | 2014-06-09 | Renesas Electronics Corp | 半導体装置およびメモリアクセス方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019160204A (ja) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102184260B1 (ko) | 반도체 기억장치 및 이를 위한 연속 판독 방법 | |
JP6232109B1 (ja) | 半導体記憶装置および連続読出し方法 | |
US8386694B2 (en) | Memory device, its access method, and memory system | |
JP2015056171A (ja) | メモリシステムおよび情報処理装置 | |
JP2006004079A (ja) | 記憶装置 | |
US10620879B2 (en) | Write-while-read access method for a memory device | |
US7725621B2 (en) | Semiconductor device and data transfer method | |
CN110941444A (zh) | 一种升级配置逻辑电路、方法、系统及可编程逻辑器件 | |
JP2006190132A (ja) | 制御プログラムダウンロード装置 | |
WO2011060703A1 (zh) | 一种电可擦除可编程只读存储器的实现方法和装置 | |
JPH09282862A (ja) | メモリカード | |
JP7006410B2 (ja) | 制御装置、画像形成装置および回路装置 | |
CN112925569A (zh) | 一种固件数据处理方法、装置、设备及存储介质 | |
WO2012008068A1 (ja) | マイクロコントローラ及びその制御方法 | |
JP5064744B2 (ja) | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 | |
JP2009252294A (ja) | メモリコントローラ、メモリシステム、及びメモリデバイスへのデータの書込方法 | |
JP4793798B2 (ja) | マイクロコンピュータ | |
JP4005950B2 (ja) | マイクロコントローラ | |
JP7206693B2 (ja) | 情報処理装置 | |
JP2007310927A (ja) | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
US6789138B1 (en) | Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus | |
JP2021165995A (ja) | メモリ制御装置およびメモリ制御装置の制御方法 | |
JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
JPH11328089A (ja) | Pciバスインタフェース用デバイスにおけるid情報書き込み回路 | |
JP5034007B2 (ja) | コンピュータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211220 |