CN101814058A - 通用存储装置 - Google Patents
通用存储装置 Download PDFInfo
- Publication number
- CN101814058A CN101814058A CN201010132744A CN201010132744A CN101814058A CN 101814058 A CN101814058 A CN 101814058A CN 201010132744 A CN201010132744 A CN 201010132744A CN 201010132744 A CN201010132744 A CN 201010132744A CN 101814058 A CN101814058 A CN 101814058A
- Authority
- CN
- China
- Prior art keywords
- interface
- controller
- flash
- bus
- commonly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
Abstract
一种通用存储装置，包括Flash存储器、Flash控制器、CPU，其特征在于：存储访问接口电路至少包含下列五种中的两种：1.USB接口及其控制器；2.并行总线接口及其控制器；3.SPI接口及其控制器；4.I2C接口及其控制器；5.SD接口及其控制器，CPU通过地址总线、数据总线和控制总线分别与各接口的控制器双向连接；通用存储装置还设有一个配置模式寄存器，该寄存器设有三个用于配置模式的信号输入端口，配置模式寄存器通过地址总线、数据总线和控制总线与CPU连接。本方案支持多种访问接口，觖决了存储装置与不同接口连接的通用性问题。使得电子设备的数据存储与访问可以直接通过该装置实现，而不需要额外的设计或者转接器，给电子设备的设计使用带来便利，并能够节约成本。
Description
技术领域
本发明涉及电子存储装置，特别涉及一种具有多种存储访问接口的通用型存储装置。
背景技术
电子存储装置是计算机系统和电子设备用来存放程序和数据的记忆设备。各种电子设备常常使用各种不同数据存储方式，如Nand Flash、Nor Flash等，在使用时需要进行坏块扫描等各种复杂操作，给用户的直接使用带来不便；电子设备中又有着各种不同的通信接口，例如USB接口、并行总线接口、SPI接口(串行设备接口)、I2C接口、SD接口等，如果需要在具有不同接口的电子设备之间进行数据的传输和转存，往往需要专门设计通信接口，或者通过转接器来实现(例如SPI接口转USB接口)，带来设计上的不便以及成本上的增加。而目前的电子存储装置，比如Flash存储器，一般只具有单一USB接口，如果需要与不同接口连接要通过转接器来实现。由此可见，目前单一接口的电子存储装置存在的不足是通用性差。因此，如何设计一种具有多种存储访问接口的通用型存储装置是本发明需要解决的问题。
发明内容
本发明提供一种具有多种存储访问接口的通用存储装置，目的是要觖决目前存储装置与不同接口连接的通用性问题。
为达到上述目的，本发明采用的技术方案是：一种通用存储装置，包括Flash存储器、Flash控制器、CPU以及存储访问接口电路，CPU通过地址总线、数据总线和控制总线与Flash控制器双向连接，Flash控制器至少通过控制信号线和数据信号线与Flash存储器连接，其创新在于：
所述存储访问接口电路至少包含下列五种接口电路中的两种：
(1)USB接口以及USB接口控制器；
(2)并行总线接口以及并行总线接口控制器；
(3)SPI接口以及SPI接口控制器；
(4)I2C接口以及I2C接口控制器；
(5)SD接口以及SD接口控制器；
CPU通过地址总线、数据总线和控制总线分别与USB接口控制器、并行总线接口控制器、SPI接口控制器、I2C接口控制器和SD接口控制器双向连接；USB接口控制器与USB接口连接；并行总线接口控制器与并行总线接口连接；SPI接口控制器与SPI接口连接；I2C接口控制器与I2C接口连接；SD接口控制器与SD接口连接；
所述通用存储装置还设有一个配置模式寄存器，该配置模式寄存器设有三个用于配置模式的信号输入端口，配置模式寄存器通过地址总线、数据总线和控制总线与CPU连接。
上述技术方案中的有关内容解释如下：
1、上述方案中，SPI接口指的是串行设备接口。
2、上述方案中，所述Flash存储器可以是Nand Flash存储器，也可是Nor Flash存储器。当Flash存储器为Nand Flash存储器时，Flash控制器通过控制信号线和数据信号线与Flash存储器连接，不需要通过地址信号线连接；当Flash存储器为Nor Flash存储器时，Flash控制器通过控制信号线、数据信号线和地址信号线与Nor Flash存储器连接。
3、上述方案中，为了方便配置模式信号，可以在三个用于配置模式的信号输入端口分别配置一个开关，用于控制高电平或低电平输入。
本发明通用存储装置提供了数据存储器Flash并提供了Flash管理，为装置设计了多种常用接口，外部的数据访问请求首先通过某种接口通知该装置，该装置通过对请求的解析访问相应地址的Flash。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1、本发明通用存储装置支持USB接口、并行总线接口、SPI接口(串行设备接口)、I2C接口和SD接口，可以通过模式的配置灵活选择所要使用的接口。
2、本发明通用存储装置提供可管理的Flash存储器以及多种访问接口，使得电子设备的数据存储与访问可以直接通过该装置实现，而不需要额外的设计或者转接器，给电子设备的设计使用带来便利，并能够节约成本。
3、本发明通用存储装置以Nand/Nor Flash存储器作为存储介质，并且提供Flash管理，使用户可以透明的线性访问Flash的空间，并且通过ECC进行数据纠错，一定程度上保证了数据的可靠性。
附图说明
附图1为本发明通用存储装置结构原理图；
附图2为本发明通用存储装置内部工作流程图；
附图3为本发明通用存储装置的外部访问端控制流程图；
附图4为本发明通用存储装置中的并行总线接口信号示意图；
附图5为本发明通用存储装置中的SPI接口信号示意图；
附图6为本发明通用存储装置中的I2C接口信号示意图。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例1：一种支持五种存储访问接口的通用存储装置
如图1所示，该通用存储装置包括Flash存储器、Flash控制器、CPU、配置模式寄存器以及存储访问接口电路。其中，Flash存储器可以是NandFlash存储器，也可是Nor Flash存储器。配置模式寄存器用来选择所要使用的接口。存储访问接口电路有下列五种接口电路：
(1)USB接口以及USB接口控制器；
(2)并行总线接口以及并行总线接口控制器；
(3)SPI接口以及SPI接口控制器；
(4)I2C接口以及I2C接口控制器；
(5)SD接口以及SD接口控制器；
CPU通过地址总线、数据总线和控制总线分别与Flash控制器、USB接口控制器、并行总线接口控制器、SPI接口控制器、I2C接口控制器和SD接口控制器双向连接。
当Flash存储器为Nand Flash存储器时，Flash控制器通过控制信号线和数据信号线与Flash存储器连接；当Flash存储器为Nor Flash存储器时，Flash控制器通过控制信号线、数据信号线和地址信号线与Nor Flash存储器连接。
USB接口控制器与USB接口连接。并行总线接口控制器与并行总线接口连接。SPI接口控制器与SPI接口连接。I2C接口控制器与I2C接口连接。SD接口控制器与SD接口连接。
配置模式寄存器设有三个用于配置模式的信号输入端口(MODE0、MODE1、MODE2)，配置模式寄存器通过地址总线、数据总线和控制总线与CPU连接。三个用于配置模式的信号输入端口(MODE0、MODE1、MODE2)可以分别配置一个开关来控制高电平或低电平输入，也可以直接连接控制信号。
下面将重点本实施例通用存储装置控制方法和工作过程：
1、控制方式
本装置的控制核心为CPU处理器，它通过总线访问各个控制器的内部寄存器，从而实现对各个模块的控制。
各个接口分别设有控制寄存器、数据寄存器等，用于对相应模块的控制和数据传输，例如SPI接口和I2C接口的寄存器定义如下表所示：
并行数据总线接口、SPI接口和I2C接口可以通过GPIO模拟。
2、运行模式选择
由于本装置包含了多个存储访问接口，因此需要进行模式配置，使能需要的接口与外部访问端进行通信。
本装置初始运行时，通过外部的输入信号(MODE[2:0])配置模式寄存器，软件通过检测模式寄存器中相应的位以确定本装置工作在何种模式下，使用何种接口与外部通信。
外部信号MODE[2:0]模式配置如下表所示：
| Mode[2:0] | 模式 |
| 000 | USB接口 |
| 001 | 并行总线接口 |
| 010 | SPI接口 |
| 100 | I2C接口 |
| 111 | SD接口 |
默认情况下，该装置将运行在USB模式下。上表的外部信号模式配置也可以根据实际需要重新确定，上表的定义是为举例说明。
3、Nand/Nor Flash管理
本通用存储装置具有良好的Nand/Nor Flash软件管理系统，向用户提供线性的Flash地址空间，用户可以对Flash进行透明的访问，而不需要深入了解Flash的具体技术细节。为了提高Flash的可靠性，本装置提供了ECC(Eorror Correction Code)纠错码模块，同时，本装置也提供用户更新接口以便于用户自行设计接口软件。
4、通信协议与数据结构
外部访问端对本通用存储装置的访问，如果通过USB接口或者SD接口，则直接按照USB和SD协议实现，即本装置作为USB的设备端或者SD的存储卡端使用。如果通过并行总线接口或者SPI接口或者I2C接口，则本装置作为从端，外部访问端作为主端，并且遵循以下统一的通信协议和数据结构。
外部请求通过向本装置发送控制命令的方式实现，控制命令共4个字段，分别为CmdID(命令ID)，address，length和checksum(校验和)，其中CmdID占一个字节，address，length和checksum各占四个字节，共13个字节(这是控制命令的格式)。
控制命令的数据结构如下表所示：
| 名称 | 意义 | 长度(字节) |
| CmdID | 命令标示符 | 1 |
| Address | 访问flash的地址 | 4 |
| Length | 发送或者接收数据的长度 | 4 |
| Checksum | 校验和 | 4 |
其中CmdID包括以下类型：
| CmdID | 值 | 说明 |
| WRITE(写) | 0xC1 | 向该装置发送数据并写入Flash |
| READ(读) | 0xC2 | 接收该装置从Flash中读取的数据 |
本装置接收到控制命令后将返回确认数据包。确认数据包包含两个字节，其中一个字节是命令标示(CmdID)和第二个字节是错误类型，CmdID即为该装置接收到的命令标示，错误类型则取决于以下情况：
| 错误类型值 | 错误类型 | 说明 |
| 0x0 | 无错误 | 接收到的命令解析正确，并进行相应的操作 |
| 0xE1 | 校验错误 | 校验计算值与checksum值不等 |
| 0xE2 | 命令标示错误 | 无效的命令 |
| 0xE3 | Flash地址无效 | 地址不存在或者越界等 |
| 0xE4 | 请求数据长度无效 | 长度越界 |
外部访问端需要根据接收到的命令确认数据包决定是否进行数据传输。
5、控制流程
当本通用存储装置工作在USB模式下，将遵循USB通信协议；当本通用存储装置工作在SD模式下，将遵循SD协议。
当使用其他接口时，本装置的内部控制流程如图2所示，本装置上电后，首先需要进行模式选择，确定工作在何种通信模式下，从而调用相应的软件通信协议。模式配置完成以后，对Flash进行初始化，以便在需要的时候访问Flash。在Flash、通信接口等系统初始化完成以后，本装置就进入了工作状态。
本装置的主要任务为接收外部访问端的命令和传输数据。首先，通过通信接口接收外部访问端发送的数据包，并对数据包进行解析。如果识别出有效的命令，并且没有校验错误出现则发送命令正确确认数据包，并执行相应的操作。如果命令识别错误或者校验出错，则发送命令错误确认包，并返回重新等待接收命令。
命令确认成功以后，本装置开始处理外部访问端的数据请求。如果外部访问端读取数据，则从Flash相应地址读取数据并通过通信接口发送给外部访问端。如果外部访问端要发送数据，则接收其发送的数据并将其写入Flash相应的地址。完成上述数据传输和Flash读写操作以后，本装置回到等待外部访问端命令的状态，以进行下一次操作。
外部访问端流程如图3所示，外部访问端在与本装置进行通信之前，需要首先对指定的通信接口进行初始化。初始化完成以后，外部访问端开始向本装置发送控制命令数据包，并等待接收命令确认信息。如果命令确认损失，则继续发送命令。如果命令确认成功，则进行相应的数据传输，即要读取数据则接收本装置发送的数据，要写入数据则向本装置发送数据。数据传输完成以后，继续发送下一条命令。
由以上的控制流程，可以看出本装置与外部访问端之间的通信以命令开始，数据结束，即必须先由外部访问端发送命令，本装置对命令进行验证确认，并返回确认数据包，两端确认命令传输无误后再进行数据的传输。
6、存储访问接口
(1)USB接口和SD接口
本实施例通用存储装置默认工作在USB模式下。当本装置工作在USB模式下时，USB接口遵循通用USB协议(如USB2.0或USB1.0协议)，可以如同U盘一样访问本装置。
当本装置工作在SD模式下时，遵循SD协议，可以如同SD卡一样访问本装置。
(2)并行总线接口
并行总线接口信号连接如图4所示。本通用存储装置的并行总线接口在控制过程中为从端模式，即在总线控制信号的控制下，通过数据线接收外部访问端发送的数据、命令等信息，再通过对这些信息的解析从而进行相应的操作。并行总线接口工作时本装置内部及外部访问端遵循图2、图3所示的工作流程。
(3)SPI接口(串行设备接口)
SPI接口信号如图5所示。SPI接口包括四根信号线，分别为MISO、MOSI、SCK和SS。本通用存储装置作为SPI接口的从端工作，而外部访问端作为主端。MISO表示主端输入，从端输出(主入从出)；MOSI表示主端输出，从端输入(主出从入)；SCK表示时钟信号；SS相当于使能信号。
本装置的内部控制流程如图2所示，外部访问端工作流程如图3所示。其中，外部访问端向本设备发送命令和数据的过程机制相同，即主端发送从端接收，其区分通过从端即本装置对命令的解析确认实现(本装置作为从端通过对命令数据格式的解析来确认是到底是命令还是数据)。本装置向外部访问端发送数据的过程为从端发送主端接收。
(4)I2C接口
I2C接口信号如图6所示。I2C接口包括两根信号线，一根是SCL表示控制线，另一根是SDL表示数据线。本通用存储装置在使用I2C接口通信的过程中作为从端，外部访问端作为主端，工作流程如图2、3所示。
实施例2：一种支持四种存储访问接口的通用存储装置
由实施例1内容可知，去掉图1中五种存储访问接口中的任何一种均可以构成本实施例支持四种存储访问接口的通用存储装置。由于本领域技术人员阅读实施例1可以轻松得到本实施例内容，因此不再重复描述。
以此类推，可以得到实施例3支持三种存储访问接口的通用存储装置和实施例4支持两种存储访问接口的通用存储装置。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (4)
1.一种通用存储装置，包括Flash存储器、Flash控制器、CPU以及存储访问接口电路，CPU通过地址总线、数据总线和控制总线与Flash控制器双向连接，Flash控制器至少通过控制信号线和数据信号线与Flash存储器连接，其特征在于：
所述存储访问接口电路至少包含下列五种接口电路中的两种：
(1)USB接口以及USB接口控制器；
(2)并行总线接口以及并行总线接口控制器；
(3)SPI接口以及SPI接口控制器；
(4)I2C接口以及I2C接口控制器；
(5)SD接口以及SD接口控制器；
CPU通过地址总线、数据总线和控制总线分别与USB接口控制器、并行总线接口控制器、SPI接口控制器、I2C接口控制器和SD接口控制器双向连接；USB接口控制器与USB接口连接；并行总线接口控制器与并行总线接口连接；SPI接口控制器与SPI接口连接；I2C接口控制器与I2C接口连接；SD接口控制器与SD接口连接；
所述通用存储装置还设有一个配置模式寄存器，该配置模式寄存器设有三个用于配置模式的信号输入端口，配置模式寄存器通过地址总线、数据总线和控制总线与CPU连接。
2.根据权利要求1所述的通用存储装置，其特征在于：所述Flash存储器为Nand Flash存储器，Flash控制器通过控制信号线和数据信号线与NandFlash存储器连接。
3.根据权利要求1所述的通用存储装置，其特征在于：所述Flash存储器为Nor Flash存储器，Flash控制器通过控制信号线、数据信号线和地址信号线与Nor Flash存储器连接。
4.根据权利要求1所述的通用存储装置，其特征在于：所述三个用于配置模式的信号输入端口分别配置一个开关，用于控制高电平或低电平输入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010132744A CN101814058A (zh) | 2010-03-17 | 2010-03-17 | 通用存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010132744A CN101814058A (zh) | 2010-03-17 | 2010-03-17 | 通用存储装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101814058A true CN101814058A (zh) | 2010-08-25 |
Family
ID=42621317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010132744A Pending CN101814058A (zh) | 2010-03-17 | 2010-03-17 | 通用存储装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101814058A (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136046A (zh) * | 2010-12-29 | 2011-07-27 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN104424992A (zh) * | 2013-08-30 | 2015-03-18 | 北京兆易创新科技股份有限公司 | 一种串行接口nand闪存单元 |
| CN104599711A (zh) * | 2015-01-16 | 2015-05-06 | 深圳市江波龙电子有限公司 | 嵌入式存储芯片、嵌入式电子设备及其程序升级方法 |
| CN104735821A (zh) * | 2015-03-05 | 2015-06-24 | 广东翼卡车联网服务有限公司 | 一种具有usb转串口功能的无线网卡及其实现方法 |
| CN104866247A (zh) * | 2015-06-09 | 2015-08-26 | 上海斐讯数据通信技术有限公司 | 一种电子设备、一种sd卡、以及一种数据处理方法 |
| CN105843549A (zh) * | 2014-11-13 | 2016-08-10 | 旺宏电子股份有限公司 | 用于执行错误侦测协议的存储器装置及方法 |
| CN105955897A (zh) * | 2016-05-23 | 2016-09-21 | 深圳市华星光电技术有限公司 | 数据存储器访问方法、装置和系统 |
| CN107622027A (zh) * | 2017-09-20 | 2018-01-23 | 南京扬贺扬微电子科技有限公司 | 一种多合一Flash控制器及制卡方法 |
| CN108075860A (zh) * | 2016-11-15 | 2018-05-25 | 欧仕达听力科技（厦门）有限公司 | 与听力装置进行数据传输的方法和装置 |
| CN111833797A (zh) * | 2020-07-28 | 2020-10-27 | 重庆惠科金渝光电科技有限公司 | 时序控制板、驱动装置和显示装置 |
| CN111883037A (zh) * | 2020-07-28 | 2020-11-03 | 重庆惠科金渝光电科技有限公司 | 时序控制板、驱动装置和显示装置 |
| CN112579488A (zh) * | 2020-12-05 | 2021-03-30 | 西安翔腾微电子科技有限公司 | 一种支持动态缓冲区分配的消息存储电路及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1201235A (zh) * | 1997-06-04 | 1998-12-09 | 索尼公司 | 外部存储装置 |
| CN101661380A (zh) * | 2008-08-27 | 2010-03-03 | 巴比禄股份有限公司 | 存储装置 |
-
2010
- 2010-03-17 CN CN201010132744A patent/CN101814058A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1201235A (zh) * | 1997-06-04 | 1998-12-09 | 索尼公司 | 外部存储装置 |
| CN101661380A (zh) * | 2008-08-27 | 2010-03-03 | 巴比禄股份有限公司 | 存储装置 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136046B (zh) * | 2010-12-29 | 2013-02-06 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN102136046A (zh) * | 2010-12-29 | 2011-07-27 | 上海爱信诺航芯电子科技有限公司 | 一种高速低功耗的安全sd卡的通讯方法 |
| CN104424992A (zh) * | 2013-08-30 | 2015-03-18 | 北京兆易创新科技股份有限公司 | 一种串行接口nand闪存单元 |
| CN104424992B (zh) * | 2013-08-30 | 2018-04-03 | 北京兆易创新科技股份有限公司 | 一种串行接口nand闪存单元 |
| CN105843549A (zh) * | 2014-11-13 | 2016-08-10 | 旺宏电子股份有限公司 | 用于执行错误侦测协议的存储器装置及方法 |
| CN104599711A (zh) * | 2015-01-16 | 2015-05-06 | 深圳市江波龙电子有限公司 | 嵌入式存储芯片、嵌入式电子设备及其程序升级方法 |
| CN104599711B (zh) * | 2015-01-16 | 2018-01-26 | 深圳市江波龙电子有限公司 | 嵌入式存储芯片、嵌入式电子设备及其程序升级方法 |
| CN104735821A (zh) * | 2015-03-05 | 2015-06-24 | 广东翼卡车联网服务有限公司 | 一种具有usb转串口功能的无线网卡及其实现方法 |
| CN104866247A (zh) * | 2015-06-09 | 2015-08-26 | 上海斐讯数据通信技术有限公司 | 一种电子设备、一种sd卡、以及一种数据处理方法 |
| CN105955897A (zh) * | 2016-05-23 | 2016-09-21 | 深圳市华星光电技术有限公司 | 数据存储器访问方法、装置和系统 |
| WO2017201829A1 (zh) * | 2016-05-23 | 2017-11-30 | 深圳市华星光电技术有限公司 | 数据存储器访问方法、装置和系统 |
| CN105955897B (zh) * | 2016-05-23 | 2018-01-16 | 深圳市华星光电技术有限公司 | 数据存储器访问方法、装置和系统 |
| US10268606B2 (en) * | 2016-05-23 | 2019-04-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method, device and system for switching access modes for data storage device |
| CN108075860B (zh) * | 2016-11-15 | 2020-11-27 | 欧仕达听力科技（厦门）有限公司 | 与听力装置进行数据传输的方法和装置 |
| CN108075860A (zh) * | 2016-11-15 | 2018-05-25 | 欧仕达听力科技（厦门）有限公司 | 与听力装置进行数据传输的方法和装置 |
| CN107622027A (zh) * | 2017-09-20 | 2018-01-23 | 南京扬贺扬微电子科技有限公司 | 一种多合一Flash控制器及制卡方法 |
| CN111883037A (zh) * | 2020-07-28 | 2020-11-03 | 重庆惠科金渝光电科技有限公司 | 时序控制板、驱动装置和显示装置 |
| CN111833797A (zh) * | 2020-07-28 | 2020-10-27 | 重庆惠科金渝光电科技有限公司 | 时序控制板、驱动装置和显示装置 |
| CN112579488A (zh) * | 2020-12-05 | 2021-03-30 | 西安翔腾微电子科技有限公司 | 一种支持动态缓冲区分配的消息存储电路及方法 |
| CN112579488B (zh) * | 2020-12-05 | 2023-02-24 | 西安翔腾微电子科技有限公司 | 一种支持动态缓冲区分配的消息存储电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101814058A (zh) | 通用存储装置 | |
| JP4799417B2 (ja) | ホストコントローラ | |
| CN100492334C (zh) | 串行周边接口装置 | |
| JP2006139556A (ja) | メモリカード及びそのカードコントローラ | |
| CN101140556A (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
| CN104620564A (zh) | 经由利用数据隧道的接口的多协议数据元素的传输 | |
| KR20140036094A (ko) | 비휘발성 메모리 카드를 제어하는 호스트, 이를 포함하는 시스템 및 이의 동작 방법 | |
| CN100578972C (zh) | 用于使用嵌入式控制器自动配置电信设备的系统和方法 | |
| CN103677216A (zh) | 主机与外围装置之间的接口 | |
| CN102063939B (zh) | 一种电可擦除可编程只读存储器的实现方法和装置 | |
| CN101436171B (zh) | 模块化通信控制系统 | |
| CN107678988A (zh) | 一种多功能串口装置及实现方法 | |
| CN1650276B (zh) | Ata/sata组合控制器 | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| EP1403814B1 (en) | Electronic apparatus, information processing apparatus, adapter apparatus, and information exchange system | |
| CN103098039A (zh) | 高速外围器件互连总线端口配置方法及设备 | |
| US7831755B2 (en) | Method and system for interfacing a plurality of memory devices using an MMC/SD protocol | |
| CN103488600A (zh) | 通用从机同步串行接口电路 | |
| CN116450552A (zh) | 基于i2c总线异步批量读写寄存器的方法及系统 | |
| CN114238184B (zh) | 一种多功能dma的传输方法、装置及存储介质 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN104615558A (zh) | 一种数据传送方法及电子装置 | |
| CN102053937A (zh) | 在lpc总线中调用spi接口的闪存的方法及系统 | |
| CN102567270A (zh) | 一种usb转i2c适配器 | |
| CN101539785A (zh) | 集成闪存存储单元的主板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100825 |