CN1650276B - Ata/sata组合控制器 - Google Patents

Ata/sata组合控制器 Download PDF

Info

Publication number
CN1650276B
CN1650276B CN038077434A CN03807743A CN1650276B CN 1650276 B CN1650276 B CN 1650276B CN 038077434 A CN038077434 A CN 038077434A CN 03807743 A CN03807743 A CN 03807743A CN 1650276 B CN1650276 B CN 1650276B
Authority
CN
China
Prior art keywords
data
parallel
control
ata
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN038077434A
Other languages
English (en)
Other versions
CN1650276A (zh
Inventor
H·德雷舍尔
F·巴思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10214700A external-priority patent/DE10214700B4/de
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1650276A publication Critical patent/CN1650276A/zh
Application granted granted Critical
Publication of CN1650276B publication Critical patent/CN1650276B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种结合高级技术附件规格(ATA)及串行高级技术附件规格(SATA)的控制器，该控制器包括用以控制由ATA兼容的并行储存装置(135，140)传入及或传出数据的控制单元(300-330)，以及用以控制由SATA兼容的串行储存装置(220，225)传入及或传出数据的控制单元(335，340)。该控制器可同时执行数据从该并行及串行装置的传入及/或传出。通过重新使用相当数量的控制硬件，该组合控制器可以较佳的成本效益予以实现。

Description

ATA/SATA组合控制器
技术领域
本发明涉及储存装置中的数据的传入及/或传出控制，更确切地说，涉及高级技术附件规格(Advanced Technology Attachment，ATA)及串行高级技术附件规格(Serial ATA)控制器。
背景技术
在计算机系统中，硬盘以及其它诸如光盘驱动器或DVD驱动器、磁带机、高容量可拆卸装置、ZIP磁盘驱动器及可擦写光盘机等，都是一种可以通过接口与计算机相连接的储存装置，该接口可定义从该装置传入或传出的执行数据所需的物理及逻辑要求。在现代计算机系统中最常用的接口之一是本领域所熟知的集成磁盘电子(IntegratedDrive Electronics，IDE)接口。该IDE驱动接口应更确切地称为高级技术附件规格(Advanced Technology Attachment，ATA)接口，从1986年开始发展并且在1988年左右被标准化。该规格提供一种令磁盘驱动器″附件″与个人计算机体系结构相连接的方法，并进一步地发展出许多不同的全新规格，例如ATA/ATAPI、EIDE、ATA-2、快速ATA、ATA-3、Ultra ATA、Ultra DMA、ATA-4等等。所有这些规格都用于定义连接到并行储存装置的储存接口，并在此后称之为与ATA兼容。
虽然并行ATA互连的相对简易性、高性能及低成本，已使其在台式及便携式计算机的内在储存互连上占有举足轻重的地位，然而与ATA兼容的接口具有一些限制，这些限制使得与ATA兼容的接口耗尽继续增加性能的能力。这种限制中某些限制为5伏特的信号要求，以及高引脚数目。并行ATA接口的这些及其它特征就是为何这种接口无法再像从前那样以伸缩的方式支持更多次的速度加倍，使得这种接口已接近其性能的极限。
因此，为了在下一个十年中提供一种可伸缩的性能，已开发了串行ATA(SATA)作为下一代的ATA规范。SATA是演化为用于取代并行ATA物理储存接口，并设计为与今天的ATA在软件上百分之百兼容，但是具有较少的引脚数目，可以采用更细、更有弹性的传输线。由于SATA维持软件的兼容性，因此不需要更换目前尚在使用的磁盘驱动器与操作系统。此外，较少的引脚数目也有助于主板与其芯片组及其它集成电路部件的系统设计。
如上所述，该SATA接口的一个关键特点在于SATA接口与并行ATA控制器的软件兼容性。通过比较图1及图2的内容可更清楚地得知，其中图1及图2分别说明标准ATA及串行ATA(SATA)的连接性。
首先请参阅图1，其中说明与ATA兼容的并行储存装置如何与一个计算机系统相连接而使得数据可由该装置传入及/或传出，该计算机系统包括操作系统115，操作系统115是在该计算机上所执行的主要软件。在操作系统115上可进一步执行许多应用程序100、105和110，这些应用程序通常具有提供信息给用户并接收输入的用户接口。当然，也存在无用户接口的应用程序。此外，通常具有驱动软件120，作为额外提供的软件部件，或者作为操作系统115的一部分，且该驱动软件120的运行特别用于与ATA兼容的硬件交互。
这种硬件包括ATA适配器125(ATA adapter)，ATA适配器125通过并行端口130与装置135、140交换数据信号.该ATA适配器125也称为ATA控制器，通常与并行端口130合用.
现在请参阅图2，其中说明具有SATA接口的计算机系统的对应部分，且无需对应用程序100、105、110、操作系统115或者驱动软件120进行任何改变。在硬件方面，提供SATA适配器200与一个或多个串行端口210、215相连接，以与串行装置220、225交换信号。也就是说，具有SATA的计算机系统使用串行化的装置及传输端口，从而不同于图1中的系统，并提供适当的与SATA兼容的适配器200。将焦点放在这个适配器更细微的部分的话，可以发现，SATA适配器200可理解为由ATA适配器125并伴随有并行/串行转换器205所构成，以执行数据信号的并行至串行及串行至并行转换。
因为该SATA规格既不需要在操作系统115中也不需要在驱动软件120中作特定的调适，所以图2中的接口与图1中的技术软件兼容。因此，SATA是一种置入式(drop-in)解决方案，目前的软件可在未经任何修改的情况下运行在新的体系结构中。给定了这个特征及上述的其它优点，并进一步引进与SATA兼容的控制器和装置具有与公知的单元差不多的成本，SATA预期将逐渐地完全取代并行ATA接口。业界对SATA的采用将经过一个过渡的阶段，且将达到同时具有并行及串行ATA能力的时候。
虽然本技术软件兼容且操作系统透明，SATA的电子连接及连接器将不同于公知的ATA接口。因此，可提供适配器以有助于计算机系统上的硬盘及其它储存装置的正向与反向兼容性。例如，SATA至ATA桥接器可用于硬盘驱动及储存系统，而且ATA至SATA桥接器则可用于主板、扩展卡及驱动测试装置。然而，这种公知解决方案要求相当大量的额外硬件部件，并因此导致生产成本的增加。
发明内容
在本发明的一个方面，本发明提供了一种控制装置以进行数据由储存装置传入及/或传出的控制。该控制装置包括第一控制单元，该第一控制单元用以进行数据传入及/或传出与ATA兼容的并行储存装置的控制。此外，该控制装置包括第二控制单元，该第二控制单元用以进行数据传入及/或传出一个与SATA兼容的串行储存装置的控制。该控制装置可同时实现从并行及串行装置传入及/或传出数据。
在一个实施例中，第一控制单元配置用于控制数据传入及/或传出两并行ATA储存装置，且该第二控制单元用于控制数据传入及/或传出两SATA储存装置。
在另一个实施例中，控制装置可使第一控制装置失去作用而使数据只在并行SATA储存装置传递。
在另一个实施例中，控制装置可使第二控制装置失去作用而使数据只在并行ATA储存装置传递。
在另一个实施例中，该装置配置用于决定SATA储存装置是否连接到控制装置。
在另一个实施例中，该装置配置用于将决定的SATA储存装置上的信息提供给主机软件。
在另一个实施例中，第二控制单元可转换并行数据至串行数据及/或转换串行数据至并行数据以使数据能够传入及/或传出SATA储存装置。
在另一个实施例中，该装置为集成电路芯片。
在本发明的另一个方面，本发明提供操作控制装置以控制数据传入及/或传出储存装置的方法。该方法包括执行数据从连接至控制装置的ATA兼容的并行储存装置传入及/或传出。该方法还包括执行数据从连接至控制装置的SATA传入及/或传出。该数据传入及/或传出ATA兼容的并行储存装置以及数据传入及/或传出SATA兼容的串行储存装置为同时地执行。
在另一个实施例中，数据从两SATA储存装置传入及/或传出由主/从仿真模式控制，其中一个SATA储存装置表示主机软件为主而另一个SATA储存装置为从，两者皆可从同组的主机总线地址进行存取。
在另一个实施例中，数据从连接至控制装置的一并行端口的两并行ATA储存装置传入及/或传出是受控制使并行端口中其中一个装置为主而另一个装置为从。
在另一个实施例中，数据受控地传入及/或传出两ATA兼容的并行储存装置，并且数据受控地传入及/或传出两SATA兼容的串行储存装置。
在另一个实施例中，该方法进一步包括决定SATA储存装置使否连接至控制装置。
在另一个实施例中，该方法进一步包括将决定的SATA储存装置上的信息提供给主机软件。
在另一个实施例中，执行数据传入及/或传出SATA兼容的串行储存装置的步骤包括转换并行数据至串行数据及/或转换串行数据至并行数据。
附图说明
为了说明本发明的原理，现在将所附图式并入本发明的说明书中以作为说明书的一部分。这些附图不应理解为将本发明局限于如何制造及使用本发明的唯一说明范例。通过下列本发明的实施方式以及更确切的描述，可得知本发明的进一步特点与优点，如所附图式所示，其中：
图1为连接有ATA兼容的储存装置的公知计算机系统；
图2为连接有SATA兼容的储存装置的公知计算机系统；
图3为根据本发明一实施例的ATA控制器的部件；以及
图4为说明图3中的ATA控制器的操作过程的流程图。
具体实施方式
本发明的示例性实施例将以参考所附图式的方式加以描述，其中相同的组件和结构以相同的组件符号标示。
现在请参考附图，特别是图3，图3说明根据本发明一实施例的ATA控制器的硬件部件，该控制器包括目标接口单元305及来源接口单元310。以上两种接口都连接到主机接口300以与驱动软件120交换请求及数据。目标接口305可为驱动器120所使用，以为了配置的目的而访问该控制器。另一方面，来源接口310可用于执行数据存取，以从该储存装置读取或写入数据。
进一步提供总线主引擎320，用以控制哪一个主控制单元325及从属控制单元330被允许访问哪一个目标接口305和来源接口310，反之亦然.主控制单元325及从属控制单元330可像公知的ATA控制器125构建，以控制可连接两个并行装置的并行端口，一个是主的而另一个则是从属的.
另外，提供影像寄存器(shadow register)315，影像寄存器315包括用于传递指令至装置或由该装置回传状态的接口寄存器。影像寄存器315的命名是因为其包含一组寄存器，该组寄存器影像(shadow)公知装置的寄存器的内容，以执行标准ATA仿真。在本实施例中，该控制器操作于SATA规格中所指定的主/从仿真模式之下，也就是说，连接于两个不同的串行端口210、215上的两个串行装置220、225是指向主机软件，以作为在同组主机总线地址加以存取的主动与从动装置。
为了实现这一功能，可提供端口指定单元335，端口指定单元335可用于在并行与串行端口130、210、215之间进行切换。端口指定单元335进一步将连接于并行端口130的主装置及从属装置连接到正确的控制单元325、330。此外，连接于该串行端口210、215的串行装置是连接于主控制单元325或从属控制单元330的任一者，以作为本实施例中在上述的主/从仿真模式下操作的控制器。另一个由端口指定单元335所执行的功能是并行/串行转换器205的功能，也就是说，端口指定单元335执行并行至串行数据信号的转换，反之亦然。
如图3所示，端口指定单元335进一步由端口映射寄存器340接收输入。端口映射寄存器340实际上可为一组寄存器并储存端口的识别数据，以指示哪一个并行及串行端口130、210、215处在激活的状态。应当注意的是，一般说来可激活任意数量的端口，包括没有任何端口被激活的情况，或者所有的端口都被激活的情况。
在另一个实施例中，端口映射寄存器340及端口指定单元335可令图3中的ATA控制器在以下其中一种配置之下操作。在第一种配置下，可驱动零个、一个或两个并行ATA装置。在另一种配置下，可驱动零个、一个或两个串行ATA装置。最后，在第三种配置下，可驱动一个并行及一个串行装置。
应当注意的是，端口映射寄存器340储存端口标识数据以定义所使用的端口或组态，并连接到目标接口305，使得驱动器120访问该寄存器以执行重新配置。也就是说，该实施例通过串行端口将现有的并行ATA控制器延伸出去，从而允许重新使用相当大量的并行ATA控制器硬件，以实现成本效率较高的软件可配置的组合串行/并行ATA控制器。
整个控制器可重新配置以像公知的ATA控制器一样操作，或者像公知的SATA控制器一样操作。也就是说，提供软件驱动的重新配置，以在类似公知ATA控制器的控制器行为的模式与类似公知SATA控制器的控制器行为的模式下进行切换。另外，根据本实施例的控制器可配置为同时执行对并行及串行装置的数据传输。亦即，本实施例的控制器是一种可任意变换的装置，该装置可在仅通过对软件的重新配置而调整至任何可能的连接模式。
此外，在其中一个模式下，并行及串行装置甚至可同时操作。应当注意的是，从并行及串行储存装置同时传入及传出数据可通过将该SATA传输层状态机扩张至能够使用由公知ATA接口控制电路所产生的公知ATA控制信号，并且以加入额外的负载缓冲器而达到。
如上所述，端口映射寄存器340允许软件100、105、110、115、120配置及重新配置其排列。这包括了主装置或从属装置，或者主装置及从属装置而装置为并行或串行装置的任一者的配置。另外，如SATA规格所定义者，该控制器可具有寄存器，该寄存器要求可将程序读取/写入至SATA端口状态及错误寄存器。
现在请看图4，图4显示了根据图3的实施例说明操作ATA控制器的程序的流程图.在步骤400中，软件检查是否插入了串行ATA驱动器，例如通过读取该SATA端口的状态寄存器.该软件接着在步骤405中配置端口映射寄存器340.应当注意的是，在初始化该控制器的期间可执行步骤400及405.
为了响应来自驱动器120的动作，或响应来自其中一个储存装置的请求，端口指定单元335可当作端口切换单元，以在步骤410中切换至适当的端口130、210、215。若正确的端口已经激活，则可跳过这一步骤。一旦可能对该储存装置进行存取，则在步骤415中执行数据的传输。
虽然本发明通过具体实施例而加以说明，对于本领域技术人员来说，在理解了上述的内容之后，可轻易地对本发明作各种不同的修饰、变更及改良，但却并未超出由所附权利要求书所定义，本发明所意图涵盖的精神与范畴之外。此外，在此并未对那些本领域技术人员所公知的领域另加说明，是为了使本发明此处的说明不至于造成误解。据此，应当理解的是，本发明并不意图将其范围局限于特定的说明实施例，而由所附的权利要求所界定。
工业上的应用
本发明可大幅改善在许多产品中的数据传递，如个人计算机等产品。

Claims (10)

1.一种控制装置，用以控制由储存装置传入及/或传出数据，包括：
第一控制单元(300-330)，用以控制由高级技术附件规格兼容的并行储存装置(135，140)所传入及/或传出数据；以及
第二控制单元(335，340)，用以控制由串行高级技术附件规格兼容的串行储存装置(220，225)所传入及/或传出数据，其中该控制装置可同时执行数据从该并行及串行装置的传入及/或传出。
2.如权利要求1所述的控制装置，其中该第二控制单元的设置是在主/从仿真模式下用以控制数据从两个SATA储存装置的传入及/或传出，其中该SATA储存装置的其中一个对主机软件而言是表示为主装置，而另一个SATA储存装置则是从属装置，两者均可用同一组主机总线地址加以存取。
3.如权利要求1所述的控制装置，其中该第一控制单元的设置用以控制数据从连接于一个并行端口的两个并行ATA储存装置的传入及/或传出，在该并行端口中，一个装置是主装置，另一个装置则是从属装置。
4.如权利要求1所述的控制装置，进一步包括：
端口映射寄存器(340)，用以储存识别该并行及串行装置的识别数据；以及
端口切换单元(335)，用以建立由该识别数据所指示的并行及串行装置的连接。
5.如权利要求4所述的控制装置，其中该端口映射寄存器是软件可写入的。
6.如权利要求4所述的控制装置，其中：
该第一控制单元的设置用以控制数据从连接于一个并行端口的两个ATA储存装置的传入及/或传出，在该并行端口中，一个装置是主装置，另一个装置则是从属装置；以及
该端口映射寄存器的连接用于储存主/从识别数据，以识别哪个装置是主装置哪个是从属装置。
7.一种控制装置的操作方法，以控制数据从储存装置传入及/或传出，该方法包括：
执行(415)数据从连接于该控制装置的ATA兼容的并行储存装置传入及/或传出；以及
执行(415)数据从连接于该控制装置的SATA兼容的串行储存装置传入及/或传出，其中，数据从该ATA兼容的并行储存装置传入及/或传出，以及数据从该SATA兼容的串行储存装置传入及/或传出可同时执行的。
8.如权利要求7所述的方法，进一步包括：
在该控制装置的端口映射寄存器(340)中储存识别数据，该识别数据用以识别该并行及串行装置；以及
切换该控制装置的端口，以根据该识别数据所指示的建立与该并行及串行装置的连接。
9.如权利要求8所述的方法，其中该端口映射寄存器是软件可写入的。
10.如权利要求8所述的方法，配置成用以控制数据从两个连接至一个并行端口的并行ATA储存装置以传入及/或传出，在该并行端口中，一个装置是主装置，而另一个装置则是从属装置；以及
该端口映射寄存器储存主/从识别数据，以识别哪一个装置是主装置或是从属装置。
CN038077434A 2002-04-03 2003-02-28 Ata/sata组合控制器 Expired - Lifetime CN1650276B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10214700A DE10214700B4 (de) 2002-04-03 2002-04-03 Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben
DE10214700.0 2002-04-03
US10/259,710 2002-09-27
US10/259,710 US6922738B2 (en) 2002-04-03 2002-09-27 ATA/SATA combined controller
PCT/US2003/006258 WO2003085535A2 (en) 2002-04-03 2003-02-28 Ata/sata combined controller

Publications (2)

Publication Number Publication Date
CN1650276A CN1650276A (zh) 2005-08-03
CN1650276B true CN1650276B (zh) 2010-05-05

Family

ID=28792813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038077434A Expired - Lifetime CN1650276B (zh) 2002-04-03 2003-02-28 Ata/sata组合控制器

Country Status (5)

Country Link
EP (1) EP1537473A2 (zh)
JP (1) JP4351071B2 (zh)
CN (1) CN1650276B (zh)
AU (1) AU2003217839A1 (zh)
WO (1) WO2003085535A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8346884B2 (en) 2003-01-21 2013-01-01 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7103064B2 (en) 2003-01-21 2006-09-05 Nextio Inc. Method and apparatus for shared I/O in a load/store fabric
US7917658B2 (en) 2003-01-21 2011-03-29 Emulex Design And Manufacturing Corporation Switching apparatus and method for link initialization in a shared I/O environment
US7698483B2 (en) 2003-01-21 2010-04-13 Nextio, Inc. Switching apparatus and method for link initialization in a shared I/O environment
US7836211B2 (en) 2003-01-21 2010-11-16 Emulex Design And Manufacturing Corporation Shared input/output load-store architecture
US7953074B2 (en) 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US7664909B2 (en) 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US8032659B2 (en) 2003-01-21 2011-10-04 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US8102843B2 (en) 2003-01-21 2012-01-24 Emulex Design And Manufacturing Corporation Switching apparatus and method for providing shared I/O within a load-store fabric
JP4634049B2 (ja) * 2004-02-04 2011-02-16 株式会社日立製作所 ディスクアレイ装置における異常通知制御
JP2005222429A (ja) * 2004-02-09 2005-08-18 Hitachi Ltd ディスクアレイ装置における異種ディスク装置の管理方法
KR100640588B1 (ko) 2004-09-24 2006-11-01 삼성전자주식회사 Ｓａｔａ 인터페이스와 ａｔａ 인터페이스를 선택적으로사용하는 비휘발성 메모리 저장 장치
US7568056B2 (en) * 2005-03-28 2009-07-28 Nvidia Corporation Host bus adapter that interfaces with host computer bus to multiple types of storage devices
US7603514B2 (en) * 2005-03-31 2009-10-13 Intel Corporation Method and apparatus for concurrent and independent data transfer on host controllers
KR100718813B1 (ko) * 2005-08-19 2007-05-18 (주)콜로써스 시리얼 에이티에이 외장형 스토리지 장치의 메인보드와인터페이스 카드의 연결구조
JP2008085986A (ja) 2006-08-30 2008-04-10 Ricoh Co Ltd データ変換装置と電子装置とデータ変換方法
CN101311906B (zh) * 2007-05-22 2011-09-28 鸿富锦精密工业（深圳）有限公司 Sata接口测试装置及测试方法
US8225019B2 (en) * 2008-09-22 2012-07-17 Micron Technology, Inc. SATA mass storage device emulation on a PCIe interface

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346123B2 (ja) * 1998-05-28 2009-10-21 株式会社平和 パチンコ機の入賞装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539564A (en) * 1982-08-04 1985-09-03 Smithson G Ronald Electronically controlled interconnection system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346123B2 (ja) * 1998-05-28 2009-10-21 株式会社平和 パチンコ機の入賞装置

Also Published As

Publication number Publication date
JP2006508413A (ja) 2006-03-09
JP4351071B2 (ja) 2009-10-28
AU2003217839A1 (en) 2003-10-20
WO2003085535A2 (en) 2003-10-16
WO2003085535A3 (en) 2005-04-14
CN1650276A (zh) 2005-08-03
EP1537473A2 (en) 2005-06-08
AU2003217839A8 (en) 2003-10-20

Similar Documents

Publication Publication Date Title
CN1650276B (zh) Ata/sata组合控制器
US6922738B2 (en) ATA/SATA combined controller
CN1841295B (zh) 通用存储总线适配器
US8086791B2 (en) Solid state memory device with PCI controller
US9081904B2 (en) Methods for eliminating intermediate bussing and bridging requirements between a solid state memory device with PCI controller and a main system bus
JP2013515992A (ja) Ｕｓｂ２．０インターフェイスを有するモバイルプラットフォームにおけるｕｓｂ３．０のサポート
US7225290B2 (en) ATA and SATA compliant controller
EP2517113B1 (en) Memory management system offering direct as well as managed access to local storage memory
US20090094678A1 (en) Mulimode device
CN101133386A (zh) 用于主机控制器上的独立和并发数据传送的方法和装置
TW201411358A (zh) 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法
JP2503183B2 (ja) バス・アダプタ・システム
EP3382567B1 (en) Multiple storage devices implemented using a common connector
CN100395742C (zh) 可快速地于不同储存装置间传输数据的计算机系统
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
US20050198425A1 (en) Combined optical storage and flash card reader using single ide or sata port and method thereof
CN101356515B (zh) 连接到多端口存储器的微处理器
CN101911035A (zh) 通过存储器地址映射使处理器与外部设备相接口的桥电路
WO2009038257A1 (en) Main board including ssd disk controllers
CN108733479B (zh) 卸载固态硬盘卡的方法以及使用该方法的装置
CN114328342B (zh) 一种用于PCIe异构加速卡的新型程控配置方法
CN102880574A (zh) 利用gpio模拟低速并行接口的方法
CN111221753A (zh) 多主机控制器及包括所述多主机控制器的半导体装置
CN103049214B (zh) 磁盘阵列卡以及具有扩充功能的磁盘阵列系统
US20050273530A1 (en) Combined optical storage and flash card reader apparatus using sata port and accessing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANCED MICRO DEVICES INC

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100708

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, USA TO: GRAND CAYMAN ISLAND RITISH CAYMAN ISLANDS

TR01 Transfer of patent right

Effective date of registration: 20100708

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES Inc.

Address before: California, USA

Patentee before: ADVANCED MICRO DEVICES, Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201216

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210224

Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China

Patentee after: MEDIATEK Inc.

Address before: California, USA

Patentee before: Lattice chip (USA) integrated circuit technology Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100505