TW201411358A - 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法 - Google Patents

透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法 Download PDF

Info

Publication number
TW201411358A
TW201411358A TW101133060A TW101133060A TW201411358A TW 201411358 A TW201411358 A TW 201411358A TW 101133060 A TW101133060 A TW 101133060A TW 101133060 A TW101133060 A TW 101133060A TW 201411358 A TW201411358 A TW 201411358A
Authority
TW
Taiwan
Prior art keywords
memory
ntb
address
data storage
host system
Prior art date
Application number
TW101133060A
Other languages
English (en)
Inventor
Wen-Sen Tsai
Original Assignee
Accusys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accusys Inc filed Critical Accusys Inc
Priority to TW101133060A priority Critical patent/TW201411358A/zh
Priority to CN201210387855.5A priority patent/CN103678165A/zh
Priority to US13/760,220 priority patent/US20140075079A1/en
Publication of TW201411358A publication Critical patent/TW201411358A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一種透過一快捷外設互聯標準(PCIe)介面連接於一主機系統的資料儲存裝置，其中該主機系統包含一第一記憶體，該資料儲存裝置包含一第二記憶體，一非透明橋接器(NTB)以及一處理器。該NTB耦接於該主機系統，並且具有一第一部分和一第二部份；該處理器耦接於該NTB以及該第二記憶體之間。其中，該NTB的該第一部分和該第一記憶體位址空間之間具有一第一映射關係，且該處理器依據該主機系統的一指令，透過該第一映射關係將該第一記憶體中的一資料寫入該第二記憶體中。

Description

透過PCIe介面連接於一主機系統的儲存裝置和方法
本發明是關於一種資料儲存裝置，特別是關於一種透過PCIe介面連接於一主機系統的資料儲存裝置和方法。
快捷外設互聯標準(PCIe，Peripheral Component Interconnect Express)協定屬於電腦匯流排協定的一種，其主要可應用於電腦內部之互連，其亦可用於與外部的晶片組之裝置(例如具有顯示晶片的顯示卡)互連，其亦可用於與電腦周邊的輸入/輸出(I/O)裝置互連，而可與周邊裝置互相傳輸資料(例如多媒體資料)。由於PCIe盛行於資訊科技產業，在資料儲存的技術領域裡許多PCIe介面的應用也相繼出現。
請參閱第1圖，其顯示本領域習知的透過PCIe介面和一主機系統101連接的資料儲存裝置110。如圖所示，資料儲存裝置110包含IO處理器111、記憶體112以及RAID(Redundant Array of Independent/Inexpensive Disks)控制器113和數個磁碟114相連接。主機系統101具有PCIe端點102，而IO處理器111也具有PCIe端點102，所以兩者之間可以形成一PCIe介面。
習用的IO處理器111，例如ARM公司所出產的CPU，其效能約為1.2G至1.6G。在效能需求日益提升的今日，這樣的CPU資料傳輸效率顯然不能夠滿足新的資訊系統的要求。於是，有人 想要利用著名的英特爾X86系列的CPU作為IO處理器(例如i5或i7)，因為X86系列的處理器具有至少2-3G甚至4倍於ARM CPU的資訊處理功效。
請參閱第2圖，其顯示本領域習知的利用X86處理器211透過PCIe介面和主機系統101連接的資料儲存裝置210。如圖所示，資料儲存裝置210包含處理器211、記憶體212以及RAID控制器214和數個磁碟215相連接。由於處理器211是一種X86處理器，並不具有PCIe端點，所以和主機系統101兩者之間必須利用光纖通道(Fiber Channel，簡稱FC)或是串形連接SCSI(Serial Attached SCSI，簡稱SAS)的通訊介面來建立資訊傳輸。常用的實施方式是在主機系統配置一FC或SAS的主機匯流排配接器(Host Bus Adapter，HBA)103，而在資料儲存裝置210上面配置FC/SAS的介面IC 213。
先前技術需要利用一組FC或SAS的HBA搭配另一顆配置於資料儲存系統上的FC或SAS積體電路裝置，才能夠達到使用X86處理器作為IO處理器以提升系統效能的目的。然而本領域的專業人士都了解，使用這樣的硬體介面在成本上是十分昂貴的。
因此，為了克服上述的缺點，需要提供一種裝置和方法，讓X86這類不具備PCIe端點的處理器以及一般的主機系統之間，可以建立有效而廉價的PCIe通訊介面。
為了改善上述的缺點，本發明的一目的在於透過利用非透明橋接器(NTB)，提供IO處理器以及主機系統之間有效而廉價的PCIe通訊介面。
本發明之第一構想是提供一種透過一快捷外設互聯標準(PCIe)介面連接於一主機系統的資料儲存裝置，其中該主機系統包含一第一記憶體，該資料儲存裝置包含一第二記憶體，一非透明橋接器(NTB)以及一處理器。該NTB耦接於該主機系統，並且具有一第一部分和一第二部份；該處理器耦接於該NTB以及該第二記憶體之間。其中，該NTB的該第一部分和該第一記憶體位址空間之間具有一第一映射關係，且該處理器依據該主機系統的一指令，透過該第一映射關係將該第一記憶體中的一資料寫入該第二記憶體中。
本發明之另一構想是提供一種資料儲存系統，其係使用具一第一記憶裝置之一環境，該第一記憶裝置具一工作位址，該系統包含一非透明橋接(NTB)以及一第二記憶裝置。該NTB映射該工作位址，該第二記憶裝置自該NTB取得該工作位址，且將一資料儲存至該工作位址所對應之在該第一記憶裝置上之一工作位置。
本發明之又一構想是提供一種資料儲存方法，其係在一工作裝置及一儲存裝置之間儲存一資料，包含下列步驟：(a)提供一非透明橋接(NTB)；(b)由該兩裝置其中之一提供一工作位址；(c)將該工作位址映射至該NTB；(d)使該兩裝置之另一自該NTB取得該工作位址；以及(e)由該另一裝置下指令儲存該資料至該工作位址所對應之一工作位置。
如前述本發明之儲存裝置和方法，得藉由下列實施例及圖示說明，俾得本領域具一般知識者更深入之了解其實施方式與優點：
本發明之技術手段將詳細說明如下，相信本發明之目的、特徵與優點，當可由此得以深入且具體之了解，然而下列實施例與圖示僅提供參考與說明用，並非用來對本發明加以限制。
PCIe介面的常用元件中有一種非透明橋接(NTB)，在非透明橋的兩邊都有智慧型設備或處理器，並且各自擁有獨立的記憶體位址空間。而且，位於NTB一側的主機系統或處理器不能夠看到NTB另一側的完整位址或I/O空間。每個處理器把NTB的另一側看做一個端點，並把它映射到自己的位址空間。在NTB環境中，每一側的端點都有兩套基址暫存器(Base Address Register，或BAR)，一套是給主機設備端用的，另一套是給附屬設備端(例如記憶或資料儲存系統)用的。通常在與主機設備或附屬設備同在一側的BAR而提供該主機設備或附屬設備用的部分稱為BAR0。BAR可用來定義在NTB另一端的內存位址空間的位址翻譯窗口，並允許這個翻譯被映射到本區的內存或I/O空間。
相較於第2圖所介紹的先前技術，NTB是一種廉價而且有效提供IO處理器以及主機系統之間的PCIe介面的實施方式。然而，由於位於NTB一邊的主機系統或處理器不能夠看到NTB另一邊的完整位址或I/O空間，兩種裝置的其中之一就無法單獨進行資料搬運儲存的工作。本發明的構想之一，在於能讓儲存裝置上的 處理器能夠透過NTB的BAR0與主機記憶體空間位址的映射關係，將該主機記憶體中的資料寫入儲存裝置的記憶體中，或是將儲存記憶體中的資料寫入該主機裝置的記憶體中。如此一來，可以大幅減輕主機系統處理器的工作負擔，進而提升整體的工作效率。
請參閱第3圖，其為依據本發明一實施例所提出的資料儲存裝置之示意圖。如圖所示，資料儲存裝置310透過PCIe介面連接於一主機系統301，其中主機系統301包含一第一記憶體302，而資料儲存裝置310包含一處理器311、一第二記憶體312、一NTB 313以及RAID控制器314和數個磁碟315相連接，NTB 313係耦接於主機系統301上的PCIe端點102。依據本發明之一較佳實施例，處理器311為一X86處理器，其耦接於NTB 313以及第二記憶體312之間。如前開所述，一般NTB元件的兩側各有一BAR0部分，位於NTB其中一側的設備(例如主機系統301或處理器311)只能看到同一側的BAR0。本發明所提供的一種實施方式是將另一側的記憶體空間位址映射到和設備同一側的BAR0部分，讓設備可以透過映射關係而看得到另一側的記憶體空間位址。
參閱第4圖，其為本發明關於記憶體空間位址與NTB各部份之映射關係之示意圖，其中，NTB具有鄰近資料儲存裝置310一側的BAR0 411(稱之為第一部分)和鄰近主機系統301一側的BAR0 412(稱之為第二部分)，NTB的第一部分411和第一記憶體空間301的位址空間400之間具有第一映射關係431。依據本發明 一較佳實施例，主機系統301將第一記憶體302的記憶體空間400內的所有位址映接射於NTB 313的該第一部分，形成第一映射關係431，而處理器311將第二記憶體312的記憶體空間420內的一部份位址空間映射於NTB 313的該第二部分，形成第二映射關係432。第二記憶體312之記憶體空間420內的該部份位址空間421是用來儲存來自主機系統301的一指令，例如指令區塊指標佇列，通常不需要很大的記憶體空間。然而在後續的資料複製或儲存程序中，儲存裝置的處理器311需要得到第一記憶體302的記憶體空間400內所有的映射位址，才能夠獨立處理資料儲存的任務。
當上述的映射關係設定完成之後，主機系統301就可以透過第二映射關係432看到該部份記憶體空間421中的對應位址，將該指令存入該部份記憶體空間421，而處理器311依據主機系統301的該指令，透過第一映射關係431看到第一記憶體302的記憶體空間400內的所有對應的位址，將第一記憶體302中的一資料(未顯示)寫入第二記憶體312中。依據本發明的一實施例，配置於資料儲存裝置310中第二記憶體312可以提供資料暫存的功能，再由處理器311進行資料儲存的處理和寫入磁碟315；或者是由處理器311將第二記憶體312中自磁碟315讀取並完成處理的另一資料(未顯示)寫入第一記憶體302中，直到該指令中所列的任務全部完成。
依據本發明的另一觀點，上述的實施例可以歸納出一種資料儲存的方法，其係在一工作裝置301及一資料儲存裝置310之間儲 存一資料(未顯示)，包含下列步驟：(a)提供一非透明橋接(NTB)313；(b)由該兩裝置其中之一提供一工作位址(未顯示)；(c)將該工作位址映射至NTB 313中另一側的基址暫存器，換句話說，該基址暫存器鄰近另一裝置；(d)使該兩裝置之另一自NTB 313取得該工作位址；以及(f)由該另一裝置下指令儲存該資料至該工作位址所對應之一工作位置。特別說明，該工作位置通常是位於裝置的記憶體元件(例如第一或第二記憶體302，312)之中。上述方法適用於PCIe介面裝置。
請參閱第5圖，其為如同第3圖所示之本發明透過PCIe介面連接於一主機系統的資料儲存裝置之方法的簡要流程圖。首先，當設備開機後，資料儲存裝置310中的處理器311啟動NTB313(步驟501)。之後，依據第4圖所顯示的概念，分別建立第一記憶體302位址和NTB位於儲存裝置側BAR0(第一部分)之間的第一映射關係431，以及第二記憶體302位址和NTB位於主機系統側BAR0(第二部分)之間的第二映射關係432(步驟502)。
完成上述兩個步驟之後，處理器311就可以透過第二映射關係432看到第二記憶體312的該部份位址空間421中的位址，將一指令，該指令包含一指令區塊(Command Block Register，CBR)指標佇列，寫入第二記憶體312(步驟503)。處理器311從第二記憶體312中讀取該指令之後(步驟504)，對該CBR進行分析並處理資料(步驟505)。處理器311依據主機系統301的該指令，透過第一映射關係431看到第一記憶體302的記憶體空間400內的所有 位址，將第一記憶體302中的一資料(未顯示)複製到第二記憶體312中，或者將第二記憶體312中的另一資料(未顯示)存入第一記憶體中(步驟506)。如前開所述，依據本發明的一實施例，配置於資料儲存裝置310中第二記憶體312可提供資料暫存的功能，再由處理器311進行資料儲存的處理和寫入磁碟315；或者是由處理器311將第二記憶體312中自磁碟315讀取並完成處理的另一資料(未顯示)寫入第一記憶體302中，直到該指令中所列的任務全部完成。當該指令中所列的任務全部完成，處理器311發出訊息通知主機系統301該CBR指標佇列之內的任務已經執行完畢(步驟507)。如果沒有收到新的指令(例如Command Block，CB)(步驟508)，則本流程告一段落(步驟509)；如果有新的CB，則重複步驟503到507的流程。
請參閱第6圖，如圖所示，本發明提出一種資料儲存系統610，其使用具一第一記憶裝置602之環境601，例如主機系統的操作環境。資料儲存系統610包含一NTB 611、一第二記憶裝置612以及RAID控制器613和數個磁碟614相連接。NTB 611在鄰近第一記憶裝置602的一側配置有BAR0 6111；在鄰近第二記憶裝置612的一側配置有BAR0 6112。NTB 611鄰近第一記憶裝置602的BAR0 6111映射第一記憶裝置602記憶空間的一工作位址(未顯示)。第二記憶裝置612自該NTB的BAR0 6111取得該工作位址，且將一資料(未顯示)儲存至該工作位址所對應之在第一記憶裝置602上之一工作位置6021。特別要說明的是，在第一記憶裝 置602上的工作位置6021是指預定的某一個記憶體空間位置，這個記憶體空間的位址就是映射於BAR0 6111的工作位址。第二記憶裝置612可提供資料暫存的功能，之後再進行資料儲存的處理和寫入磁碟614；或者是由第二記憶裝置612將自磁碟614讀取並完成處理的另一資料(未顯示)寫入第一記憶體602中。依據本發明之另一較佳實施例，資料儲存系統610更包含第一記憶裝置602。
由上述本發明的實施方式可以發現，透過本發明的構想，主機系統不再需要負擔對於和資料儲存系統之間的資料存取工作，讓主機系統處理器可以集中資源執行其他的任務，而高效率的處理器在本發明所提出的PCIe介面配置環境下，可以利用低成本的元件配置達成所需要的高效率資料處理功效。
實施例
1.一種透過一快捷外設互聯標準(PCIe)介面連接於一主機系統的資料儲存裝置，其中該主機系統包含一第一記憶體，該資料儲存裝置包含：一第二記憶體；一非透明橋接器(NTB)，該NTB耦接於該主機系統，並且具有一第一部分和一第二部份；以及一處理器，耦接於該NTB以及該第二記憶體之間，其中，該NTB的該第一部分和該第一記憶體位址空間之間具有一第一映射關係，且該處理器依據該主機系統的一指令，透過該第一映射關係將該第一記憶體中的一資料寫入該第二記憶體中。
2.如實施例1所述之資料儲存裝置，其中該處理器又依據該主機系統的該指令，透過該第一映射關係將該第二記憶體中的另一資料寫入該第一記憶體中。
3.如實施例1所述之資料儲存裝置，其中該處理器係為一X86處理器。
4.如實施例1所述之資料儲存裝置，其中該NTB的該第二部分和該第二記憶體位址空間之間具有一第二映射關係，該主機系統係透過該第二映射關係，將該指令寫入該第二記憶體中。
5.如實施例4所述之資料儲存裝置，其中該第一映射關係將該第一記憶體中的所有位址空間皆映射於該NTB的該第一部分，該第二映射關係將該第二記憶體中的部份位址空間映射於該NTB的該第二部分，該第一部分為該NTB鄰近該資料儲存裝置的一基址暫存器，而該第二部分為該NTB鄰近該主機系統的另一基址暫存器。
6.一種資料儲存系統，其係使用具一第一記憶裝置之一環境，該第一記憶裝置具一工作位址，該系統包含：一非透明橋接(NTB)，映射該工作位址；以及一第二記憶裝置，自該NTB取得該工作位址，且將一資料儲存至該工作位址所對應之在該第一記憶裝置上之一工作位置。
7.如實施例6所述之資料儲存系統，更包含該第一記憶裝置。
8.一種資料儲存方法，其係在一工作裝置及一儲存裝置之間儲存一資料，包含下列步驟：提供一非透明橋接(NTB)； 由該兩裝置其中之一提供一工作位址；將該工作位址映射至該NTB；使該兩裝置之另一自該NTB取得該工作位址；以及由該另一裝置下指令儲存該資料至該工作位址所對應之一工作位置。
9.如實施例8所述之方法，其中該工作位址係被映射至該NTB中的一基址暫存器，且該基址暫存器鄰近該另一裝置。
10.如實施例8所述之方法，其中該兩裝置係透過一快捷外設互聯標準(PCIe)介面而相互連接。
綜上所述，本發明的說明與實施例已揭露於上，然其非用來限制本發明，凡習知此技藝者，在不脫離本發明的精神與範圍之下，當可做各種更動與修飾，其仍應屬在本發明專利的涵蓋範圍之內。
101、301‧‧‧主機系統
102‧‧‧PCIe端點
103‧‧‧FC/SAS主機匯流排配接器
110、210、310‧‧‧資料儲存設備
111、211、311‧‧‧處理器
112、212‧‧‧記憶體
113、214、314、613‧‧‧RAID控制器
114、215、315、614‧‧‧磁碟
213‧‧‧FC/SAS介面IC
302、602‧‧‧第一記憶體
312‧‧‧第二記憶體
313、611‧‧‧非透明橋接(NTB)
400‧‧‧主機系統記憶體空間
411‧‧‧NTB儲存裝置側BAR0
412‧‧‧NTB主機側BAR0
420‧‧‧儲存裝置記憶體空間
421‧‧‧儲存裝置的一部分記憶體空間
501~509‧‧‧步驟
610‧‧‧資料儲存系統
612‧‧‧第二記憶裝置
6021‧‧‧工作位置
6011‧‧‧NTB第一記憶體側BAR0
6012‧‧‧NTB第二記憶體側BAR0
第一圖為本領域習知的透過PCIe介面和一主機系統連接的資料儲存裝置之示意圖；第二圖為本領域習知的利用X86處理器透過PCIe介面和主機系統連接的資料儲存裝置之示意圖；第三圖為本發明所提出資料儲存裝置一實施例之示意圖；第四圖為本發明關於記憶體空間位址與NTB各部份之映射關係之示意圖；第五圖為本發明透過PCIe介面連接於一主機系統的資料儲存裝置 之方法的簡要流程圖；第六圖為本發明所提出資料儲存裝置另一實施例之示意圖。
102‧‧‧PCIe端點
301‧‧‧主機系統
302‧‧‧第一記憶體
310‧‧‧資料儲存裝置
311‧‧‧處理器
312‧‧‧第二記憶體
313‧‧‧非透明橋接(NTB)
314‧‧‧RAID控制器
315‧‧‧磁碟

Claims (10)

  1. 一種透過一快捷外設互聯標準(PCIe)介面連接於一主機系統的資料儲存裝置，其中該主機系統包含一第一記憶體，該資料儲存裝置包含：一第二記憶體；一非透明橋接器(NTB)，該NTB耦接於該主機系統，並且具有一第一部分和一第二部份；以及一處理器，耦接於該NTB以及該第二記憶體之間，其中，該NTB的該第一部分和該第一記憶體位址空間之間具有一第一映射關係，且該處理器依據該主機系統的一指令，透過該第一映射關係將該第一記憶體中的一資料寫入該第二記憶體中。
  2. 如申請專利範圍第1項之資料儲存裝置，其中該處理器又依據該主機系統的該指令，透過該第一映射關係將該第二記憶體中的另一資料寫入該第一記憶體中。
  3. 如申請專利範圍第1項之資料儲存裝置，其中該處理器係為一X86處理器。
  4. 如申請專利範圍第1項之資料儲存裝置，其中該NTB的該第二部分和該第二記憶體位址空間之間具有一第二映射關係，該主機系統係透過該第二映射關係，將該指令寫入該第二記憶體中。
  5. 如申請專利範圍第4項之資料儲存裝置，其中該第一映射關係將該第一記憶體中的所有位址空間皆映射於該NTB的該第一部分，該第二映射關係將該第二記憶體中的部份位址空間映射於該 NTB的該第二部分，該第一部分為該NTB鄰近該資料儲存裝置的一基址暫存器，而該第二部分為該NTB鄰近該主機系統的另一基址暫存器。
  6. 一種資料儲存系統，其係使用具一第一記憶裝置之一環境，該第一記憶裝置具一工作位址，該系統包含：一非透明橋接(NTB)，映射該工作位址；以及一第二記憶裝置，自該NTB取得該工作位址，且將一資料儲存至該工作位址所對應之在該第一記憶裝置上之一工作位置。
  7. 如申請專利範圍第6項之資料儲存系統，更包含該第一記憶裝置。
  8. 一種資料儲存方法，其係在一工作裝置及一儲存裝置之間儲存一資料，包含下列步驟：提供一非透明橋接(NTB)；由該兩裝置其中之一提供一工作位址；將該工作位址映射至該NTB；使該兩裝置之另一自該NTB取得該工作位址；以及由該另一裝置下指令儲存該資料至該工作位址所對應之一工作位置。
  9. 如申請專利範圍第8項之方法，其中該工作位址係被映射至該NTB中的一基址暫存器，且該基址暫存器鄰近該另一裝置。
  10. 如申請專利範圍第9項之方法，其中該兩裝置係透過一快捷外設互聯標準(PCIe)介面而相互連接。
TW101133060A 2012-09-10 2012-09-10 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法 TW201411358A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101133060A TW201411358A (zh) 2012-09-10 2012-09-10 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法
CN201210387855.5A CN103678165A (zh) 2012-09-10 2012-10-12 经由PCIe接口连接至主机系统的存储装置和方法
US13/760,220 US20140075079A1 (en) 2012-09-10 2013-02-06 Data storage device connected to a host system via a peripheral component interconnect express (pcie) interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101133060A TW201411358A (zh) 2012-09-10 2012-09-10 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法

Publications (1)

Publication Number Publication Date
TW201411358A true TW201411358A (zh) 2014-03-16

Family

ID=50234565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101133060A TW201411358A (zh) 2012-09-10 2012-09-10 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法

Country Status (3)

Country Link
US (1) US20140075079A1 (zh)
CN (1) CN103678165A (zh)
TW (1) TW201411358A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557570B (zh) * 2014-11-18 2016-11-11 財團法人工業技術研究院 記憶體映射方法和記憶體映射系統

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9424219B2 (en) * 2013-03-12 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Direct routing between address spaces through a nontransparent peripheral component interconnect express bridge
US9135200B2 (en) 2013-06-28 2015-09-15 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
US20150046626A1 (en) * 2013-08-12 2015-02-12 Samsung Electronics Co., Ltd. Low power secondary interface adjunct to a pci express interface between integrated circuits
CN106445573B (zh) * 2015-08-11 2020-09-04 华为技术有限公司 固件升级方法、装置及高速外围设备互联集群系统
CN109471831B (zh) * 2018-11-16 2021-10-29 郑州云海信息技术有限公司 一种数据处理方法及装置
CN109491840A (zh) * 2018-11-19 2019-03-19 郑州云海信息技术有限公司 一种数据传输方法和装置
TWI704460B (zh) * 2019-01-19 2020-09-11 神雲科技股份有限公司 叢集式系統中維持記憶體共享方法
CN111813707B (zh) * 2020-07-17 2023-12-22 济南浪潮数据技术有限公司 一种数据同步方法、装置、设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201015336A (en) * 2008-10-03 2010-04-16 Accusys Technology Ltd Shared-storage bus switch
US8463934B2 (en) * 2009-11-05 2013-06-11 Rj Intellectual Properties, Llc Unified system area network and switch
US20120016699A1 (en) * 2010-02-15 2012-01-19 Agilysys Nv, Llc Systems and methods for inventory management
US20110238909A1 (en) * 2010-03-29 2011-09-29 Pankaj Kumar Multicasting Write Requests To Multiple Storage Controllers
US8589613B2 (en) * 2010-06-02 2013-11-19 Intel Corporation Method and system to improve the operations of an integrated non-transparent bridge device
US8589723B2 (en) * 2010-12-22 2013-11-19 Intel Corporation Method and apparatus to provide a high availability solid state drive
US8521941B2 (en) * 2010-12-28 2013-08-27 Plx Technology, Inc. Multi-root sharing of single-root input/output virtualization
US8880800B2 (en) * 2011-05-20 2014-11-04 Promise Technology, Inc. Redundant array of independent disks system with inter-controller communication and method of operation thereof
EP2761481A4 (en) * 2011-09-30 2015-06-17 Intel Corp PRESENTATION OF DIRECT ACCESS STORAGE DEVICE IN LOGIC READER MODEL

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557570B (zh) * 2014-11-18 2016-11-11 財團法人工業技術研究院 記憶體映射方法和記憶體映射系統
US9734115B2 (en) 2014-11-18 2017-08-15 Industrial Technology Research Institute Memory mapping method and memory mapping system

Also Published As

Publication number Publication date
US20140075079A1 (en) 2014-03-13
CN103678165A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TW201411358A (zh) 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法
US8589723B2 (en) Method and apparatus to provide a high availability solid state drive
US6813688B2 (en) System and method for efficient data mirroring in a pair of storage devices
US8544029B2 (en) Implementing storage adapter performance optimization with chained hardware operations minimizing hardware/firmware interactions
US8645594B2 (en) Driver-assisted base address register mapping
US20140149607A1 (en) Storage device, computing system including the same and data transferring method thereof
US8904105B2 (en) System and method for performing raid I/O operations in PCIE-based storage resources
US7774575B2 (en) Integrated circuit capable of mapping logical block address data across multiple domains
CN1650276B (zh) Ata/sata组合控制器
US8495259B2 (en) Implementing storage adapter performance optimization with hardware chains to select performance path
US8656213B2 (en) Implementing storage adapter performance optimization with chained hardware operations and error recovery firmware path
US8516164B2 (en) Implementing storage adapter performance optimization with enhanced hardware and software interface
US9158459B2 (en) Managing a storage device using a hybrid controller
US8868828B2 (en) Implementing storage adapter performance optimization with cache data/directory mirroring
TWI820951B (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備
CN106610878B (zh) 双控制器系统的故障调试方法
US8886881B2 (en) Implementing storage adapter performance optimization with parity update footprint mirroring
CN115061958A (zh) 一种硬盘识别方法、识别系统、存储介质和计算机设备
US20140136740A1 (en) Input-output control unit and frame processing method for the input-output control unit
JP6537510B2 (ja) ハードウェア自動デバイス・オペレーション・イニシエータの実装するための方法およびコントローラ
CN111221753A (zh) 多主机控制器及包括所述多主机控制器的半导体装置
JP6704127B2 (ja) 情報処理装置
CN104679693A (zh) 一种1553b总线协议ip核的多接口模式实现方法
US10846020B2 (en) Drive assisted storage controller system and method
US10705905B2 (en) Software-assisted fine-grained data protection for non-volatile memory storage devices