CN103678165A - 经由PCIe接口连接至主机系统的存储装置和方法 - Google Patents

经由PCIe接口连接至主机系统的存储装置和方法 Download PDF

Info

Publication number
CN103678165A
CN103678165A CN201210387855.5A CN201210387855A CN103678165A CN 103678165 A CN103678165 A CN 103678165A CN 201210387855 A CN201210387855 A CN 201210387855A CN 103678165 A CN103678165 A CN 103678165A
Authority
CN
China
Prior art keywords
memory
ntb
data
storage
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210387855.5A
Other languages
English (en)
Inventor
蔡文森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Accusys Inc
Original Assignee
Accusys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accusys Inc filed Critical Accusys Inc
Publication of CN103678165A publication Critical patent/CN103678165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了经由PCIe接口连接至主机系统的存储装置和方法。一种经由快捷外设互联标准(PCIe)接口连接至主机系统的数据存储装置，其中该主机系统包含第一存储器，该数据存储装置包含第二存储器、非透明桥接器(NTB)以及处理器。所述NTB耦接至所述主机系统，并且具有第一部分和第二部分；所述处理器耦接于所述NTB以及第二存储器之间。其中，所述NTB的第一部分和第一存储器地址空间之间具有第一映射关系，且所述处理器依据所述主机系统的指令，经由第一映射关系将第一存储器中的数据写入第二存储器中。

Description

经由PCIe接口连接至主机系统的存储装置和方法
技术领域
本发明是关于一种数据存储装置，特别是关于一种经由PCIe接口连接至主机系统的数据存储装置和方法。
背景技术
快捷外设互联标准(PCIe，Peripheral Component InterconnectExpress)协议属于计算机总线协议的一种，其主要可应用于计算机内部的互连，其亦可用于与外部的芯片组的器件（例如具有显示芯片的显示卡）互连，其亦可用于与计算机周边的输入/输出（I/O）装置互连，而可与周边装置互相传输数据（例如多媒体数据）。由于PCIe盛行于信息科技产业，在数据存储的技术领域里许多PCIe接口的应用也相继出现。
请参阅图1，其显示本领域已知的经由PCIe接口和主机系统101连接的数据存储装置110。如图所示，数据存储装置110包含IO处理器111、存储器112以及和数个磁盘114相连接的RAID(RedundantArray of Independent/Inexpensive Disks)控制器113。主机系统101具有PCIe端口102，而IO处理器111也具有PCIe端口102，所以两者之间可以形成PCIe接口。
常用的IO处理器111，例如ARM公司所生产的CPU，其频率约为1.2G至1.6G。在频率需求日益提升的今日，这样的CPU数据传输效率显然不能够满足新的信息系统的要求。于是，有人想要利用著名的英特尔X86系列的CPU作为IO处理器(例如i5或i7)，因为X86系列的处理器具有至少2-3G甚至4倍于ARM CPU的信息处理能力。
请参阅图2，其显示本领域已知的利用X86处理器211经由PCIe接口和主机系统101连接的数据存储装置210。如图所示，数据存储装置210包含处理器211、存储器212以及和数个磁盘215相连接的RAID控制器214。由于处理器211是一种X86处理器，并不具有PCIe端口，所以和主机系统101之间必须利用光纤信道(Fiber Channel，简称FC)或是串形连接SCSI(Serial Attached SCSI，简称SAS)的通讯接口来建立信息传输。常用的实施方式是在主机系统配置FC或SAS的主机总线适配器(Host Bus Adapter，HBA)103，而在数据存储装置210上面配置FC/SAS的接口IC 213。
现有技术需要利用一组FC或SAS的HBA搭配另一颗配置于数据存储系统上的FC或SAS集成电路器件，才能够达到使用X86处理器作为IO处理器以提升系统能力的目的。然而本领域技术人员都了解，使用这样的硬件接口在成本上是十分昂贵的。
因此，为了克服上述的缺点，需要提供一种装置和方法，让X86这类不具备PCIe端口的处理器与一般的主机系统之间，可以建立有效而廉价的PCIe通讯接口。
发明内容
为了改善上述的缺点，本发明的目的在于通过利用非透明桥接器(NTB)，提供IO处理器以及主机系统之间有效而廉价的PCIe通信接口。
本发明的第一方面是提供一种经由快捷外设互联标准(PCIe)接口连接至主机系统的数据存储装置，其中该主机系统包含第一存储器，该数据存储装置包含第二存储器、非透明桥接器(NTB)以及处理器。该NTB耦接至该主机系统，并且具有第一部分和第二部分；该处理器耦接于该NTB以及该第二存储器之间。其中，该NTB的该第一部分和该第一存储器地址空间之间具有第一映射关系，且该处理器依据该主机系统的指令，经由该第一映射关系将该第一存储器中的数据写入该第二存储器中。
本发明的另一方面是提供一种数据存储系统，其使用具有第一存储装置的环境，该第一存储装置具有工作地址，该系统包含非透明桥接器(NTB)以及第二存储装置。该NTB映射该工作地址，该第二存储装置自该NTB取得该工作地址，且将数据存储至该工作地址所对应的在该第一存储装置上的工作位置。
本发明的另一方面是提供一种数据存储方法，其在工作装置及存储装置之间存储数据，包含下列步骤：(a)提供非透明桥接(NTB)；(b)由该两装置中之一提供工作地址；(c)将该工作地址映射至该NTB；(d)使该两装置中的另一个自该NTB取得该工作地址；以及(e)由该另一个装置发出指令存储该数据至该工作地址所对应的工作位置。
如前述本发明的存储装置和方法，通过下列实施例及图示说明，使得本领域普通技术人员能够更深入地了解其实施方式与优点。
附图说明
图1为本领域已知的经由PCIe接口和主机系统连接的数据存储装置的示意图；
图2为本领域已知的利用X86处理器经由PCIe接口和主机系统连接的数据存储装置的示意图；
图3为本发明所提出的数据存储装置的一个实施例的示意图；
图4为本发明关于存储器空间地址与NTB各部分的映射关系的示意图；
图5为本发明经由PCIe接口连接至主机系统的数据存储装置的方法的简要流程图；
图6为本发明所提出的数据存储装置的另一个实施例的示意图。
具体实施方式
本发明的技术手段将详细说明如下，相信本发明的目的、特征与优点，当可由此得以深入且具体的了解，然而下列实施例与图示只是为了提供参考与说明，并非用来对本发明加以限制。
PCIe接口的常用组件中有一种非透明桥接器(NTB)，在非透明桥接器的两边都有智能型设备或处理器，并且各自拥有独立的存储器地址空间。而且，位于NTB一侧的主机系统或处理器不能够看到NTB另一侧的完整地址或I／O空间。每个处理器把NTB的另一侧看做一个端口，并把它映射到自己的地址空间。在NTB环境中，每一侧的端口都有两套基址寄存器(Base Address Register，或BAR)，一套是给主机设备端用的，另一套是给附属设备端(例如存储存储器或数据存储系统)用的。通常与主机设备或附属设备同在一侧的BAR而提供该主机设备或附属设备用的部分称为BAR0。BAR可用来定义在NTB另一端的内存地址空间的地址翻译窗口，并允许这个翻译被映射到本区的内存或I／O空间。
相较于图2所介绍的现有技术，NTB是一种廉价而且有效提供IO处理器以及主机系统之间的PCIe接口的实施方式。然而，由于位于NTB一边的主机系统或处理器不能够看到NTB另一边的完整地址或I／O空间，两种装置的其中之一就无法单独进行数据传输存储的工作。本发明的构想之一，在于能让存储装置上的处理器能够经由NTB的BAR0与主机存储器空间地址的映射关系，将该主机存储器中的数据写入存储装置的存储器中，或是将存储在存储器中的数据写入该主机装置的存储器中。如此一来，可以大幅减轻主机系统处理器的工作负担，进而提升整体的工作效率。
请参阅图3，其为依据本发明的一个实施例所提出的数据存储装置的示意图。如图所示，数据存储装置310经由PCIe接口连接至主机系统301，其中主机系统301包含第一存储器302，而数据存储装置310包含处理器311、第二存储器312、NTB 313以及和数个磁盘315相连接的RAID控制器314，NTB 313耦接至主机系统301上的PCIe端口102。依据本发明的一个优选实施例，处理器311为X86处理器，其耦接于NTB 313以及第二存储器312之间。如前所述，一般NTB组件的两侧各有一个BAR0部分，位于NTB其中一侧的设备(例如主机系统301或处理器311)只能看到同一侧的BAR0。本发明所提供的一种实施方式是将另一侧的存储器空间地址映射到和设备同一侧的BAR0部分，让设备可以经由映射关系而看得到另一侧的存储器空间地址。
参阅图4，其为本发明关于存储器空间地址与NTB各部分的映射关系的示意图，其中，NTB具有邻近数据存储装置310一侧的BAR0411(称之为第一部分)和邻近主机系统301一侧的BAR0 412(称之为第二部分)，NTB的第一部分411和第一存储器空间301的地址空间400之间具有第一映射关系431。依据本发明的一个优选实施例，主机系统301将第一存储器302的存储器空间400内的所有地址映射至NTB 313的该第一部分，形成第一映射关系431，而处理器311将第二存储器312的存储器空间420内的一部分地址空间映射至NTB 313的该第二部分，形成第二映射关系432。第二存储器312的存储器空间420内的该部分地址空间421是用来存储来自主机系统301的指令，例如指令区块指针队列，通常不需要很大的存储器空间。然而在后续的数据复制或存储程序中，存储装置的处理器311需要得到第一存储器302的存储器空间400内所有的映射地址，才能够独立处理数据存储的任务。
当上述的映射关系设定完成之后，主机系统301就可以经由第二映射关系432看到该部分存储器空间421中的对应地址，将该指令存入该部分存储器空间421，而处理器311依据主机系统301的该指令，经由第一映射关系431看到第一存储器302的存储器空间400内的所有对应的地址，将第一存储器302中的数据(未显示)写入第二存储器312中。依据本发明的实施例，配置于数据存储装置310中的第二存储器312可以提供数据暂存的功能，再由处理器311进行数据存储的处理和写入磁盘315；或者是由处理器311将第二存储器312中自磁盘315读取并完成处理的另一数据(未显示)写入第一存储器302中，直到该指令中所列的任务全部完成。
依据本发明的另一观点，上述的实施例可以归纳出一种数据存储的方法，其是在工作装置301及数据存储装置310之间存储数据(未显示)，包含下列步骤：(a)提供非透明桥接(NTB)313；(b)由该两装置其中之一提供工作地址(未显示)；(c)将该工作地址映射至NTB 313中另一侧的基址寄存器，换句话说，该基址寄存器邻近另一装置；(d)使该两装置中的另一个自NTB 313取得该工作地址；以及(f)由该另一个装置发出指令存储该数据至该工作地址所对应的工作位置。特别说明，该工作位置通常位于装置的存储器组件(例如第一或第二存储器302，312)之中。上述方法适用于PCIe接口装置。
请参阅图5，其为如同图3所示的本发明经由PCIe接口连接至主机系统的数据存储装置的方法的简要流程图。首先，当设备开机后，数据存储装置310中的处理器311启动NTB 313(步骤501)。之后，依据图4所显示的概念，分别建立第一存储器302地址和NTB位于存储装置侧BAR0(第一部分)之间的第一映射关系431，以及第二存储器312地址和NTB位于主机系统侧BAR0(第二部分)之间的第二映射关系432(步骤502)。
完成上述两个步骤之后，处理器311就可以经由第二映射关系432看到第二存储器312的该部分地址空间421中的地址，将一指令，该指令包含一指令区块(Command Block Register，CBR)指针队列，写入第二存储器312(步骤503)。处理器311从第二存储器312中读取该指令之后(步骤504)，对该CBR进行分析并处理数据(步骤505)。处理器311依据主机系统301的该指令，经由第一映射关系431看到第一存储器302的存储器空间400内的所有地址，将第一存储器302中的数据(未显示)复制到第二存储器312中，或者将第二存储器312中的另一数据(未显示)存入第一存储器中(步骤506)。如前所述，依据本发明的实施例，配置于数据存储装置310中第二存储器312可提供数据暂存的功能，再由处理器311进行数据存储的处理和写入磁盘315；或者是由处理器311将第二存储器312中自磁盘315读取并完成处理的另一数据(未显示)写入第一存储器302中，直到该指令中所列的任务全部完成。当该指令中所列的任务全部完成，处理器311发出消息通知主机系统301该CBR指针队列之内的任务已经执行完毕(步骤507)。如果没有收到新的指令(例如Command Block，CB)(步骤508)，则本流程告一段落(步骤509)；如果有新的CB，则重复步骤503到507的流程。
请参阅图6，如图所示，本发明提出一种数据存储系统610，其使用具有第一存储装置602的环境601，例如主机系统的操作环境。数据存储系统610包含NTB 611、第二存储装置612以及和数个磁盘614相连接的RAID控制器613。NTB 611在邻近第一存储装置602的一侧配置有BAR0 6111；在邻近第二存储装置612的一侧配置有BAR06112。NTB 611邻近第一存储装置602的BAR0 6111映射第一存储装置602存储空间的工作地址(未显示)。第二存储装置612自该NTB的BAR0 6111取得该工作地址，且将数据(未显示)存储至该工作地址所对应的在第一存储装置602上的工作位置6021。特别要说明的是，在第一存储装置602上的工作位置6021是指预定的某一个存储器空间位置，这个存储器空间的地址就是映射至BAR0 6111的工作地址。第二存储装置612可提供数据暂存的功能，之后再进行数据存储的处理和写入磁盘614；或者是由第二存储装置612将自磁盘614读取并完成处理的另一数据(未显示)写入第一存储装置602中。依据本发明的另一个优选实施例，数据存储系统610还包含第一存储装置602。
由上述本发明的实施方式可以发现，经由本发明的构想，主机系统不再需要负担对于和数据存储系统之间的数据存取工作，让主机系统处理器可以集中资源执行其它的任务，而高效率的处理器在本发明所提出的PCIe接口配置环境下，可以利用低成本的组件配置实现所需要的高效率数据处理能力。
实施例
1.一种经由快捷外设互联标准(PCIe)接口连接至主机系统的数据存储装置，其中该主机系统包含第一存储器，该数据存储装置包含：
第二存储器；
非透明桥接器(NTB)，该NTB耦接至该主机系统，并且具有第一部分和第二部分；以及
处理器，耦接于该NTB以及该第二存储器之间，
其中，该NTB的该第一部分和该第一存储器地址空间之间具有第一映射关系，且该处理器依据该主机系统的指令，经由该第一映射关系将该第一存储器中的数据写入该第二存储器中。
2.如实施例1所述的数据存储装置，其中该处理器还依据该主机系统的该指令，经由该第一映射关系将该第二存储器中的另一数据写入该第存储器中。
3.如实施例1所述的数据存储装置，其中该处理器为X86处理器。
4.如实施例1所述的数据存储装置，其中该NTB的该第二部分和该第二存储器地址空间之间具有第二映射关系，该主机系统经由该第二映射关系，将该指令写入该第二存储器中。
5.如实施例4所述的数据存储装置，其中该第一映射关系将该第一存储器中的所有地址空间都映射至该NTB的该第一部分，该第二映射关系将该第二存储器中的部分地址空间映射至该NTB的该第二部分，该第一部分为该NTB邻近该数据存储装置的基址寄存器，而该第二部分为该NTB邻近该主机系统的另一基址寄存器。
6.一种数据存储系统，其使用具有第一存储装置的环境，该第一存储装置具有工作地址，该系统包含：
非透明桥接器(NTB)，映射该工作地址；以及
第二存储装置，自该NTB取得该工作地址，且将数据存储至该工作地址所对应的在该第一存储装置上的工作位置。
7.如实施例6所述的数据存储系统，还包含该第一存储装置。
8.一种数据存储方法，其在工作装置及存储装置之间存储数据，包含下列步骤：
提供非透明桥接(NTB)；
由该两装置中之一提供工作地址；
将该工作地址映射至该NTB；
使该两装置中的另一个自该NTB取得该工作地址；以及
由该另一个装置发出指令存储该数据至该工作地址所对应的工作位置。
9.如实施例8所述的方法，其中该工作地址被映射至该NTB中的基址寄存器，且该基址寄存器邻近该另一装置。
10.如实施例8所述的方法，其中该两装置经由快捷外设互联标准(PCIe)接口而相互连接。
综上所述，本发明的说明与实施例已揭露于上，然其非用来限制本发明，凡已知此技术者，在不脱离本发明的精神与范围之下，当可做各种修改与变型，其仍应落入本发明专利的涵盖范围之内。
【主要组件符号说明】
101、301：主机系统
102：PCIe端口
103：FC/SAS主机总线适配器
110、210、310：数据存储设备
111、211、311：处理器
112、212：存储器
113、214、314、613：RAID控制器
114、215、315、614：磁盘
213：FC/SAS接口IC
302：第一存储器
312：第二存储器
313、611：非透明桥接器(NTB)
400：主机系统存储器空间
411：NTB存储装置侧BAR0
412：NTB主机侧BAR0
420：存储装置的存储器空间
421：存储装置的一部分存储器空间
501~509：步骤
610：数据存储系统
602：第一存储装置
612：第二存储装置
6021：工作位置
6011：NTB第一存储器侧BAR0
6012：NTB第二存储器侧BAR0

Claims (10)

1.一种经由快捷外设互联标准(PCIe)接口连接至主机系统的数据存储装置，其中所述主机系统包含第一存储器，所述数据存储装置包含：
第二存储器；
非透明桥接器(NTB)，该NTB耦接至所述主机系统，并且具有第一部分和第二部分；以及
处理器，耦接于所述NTB以及第二存储器之间，
其中，所述NTB的第一部分和第一存储器地址空间之间具有第一映射关系，且所述处理器依据所述主机系统的指令，经由第一映射关系将第一存储器中的数据写入第二存储器中。
2.如权利要求1的数据存储装置，其中所述处理器还依据所述主机系统的所述指令，经由第一映射关系将第二存储器中的另一数据写入第一存储器中。
3.如权利要求1的数据存储装置，其中所述处理器为X86处理器。
4.如权利要求1的数据存储装置，其中所述NTB的第二部分和第二存储器地址空间之间具有第二映射关系，所述主机系统经由第二映射关系，将所述指令写入第二存储器中。
5.如权利要求4的数据存储装置，其中第一映射关系将第一存储器中的所有地址空间都映射至所述NTB的第一部分，第二映射关系将第二存储器中的部分地址空间映射至所述NTB的第二部分，第一部分为所述NTB邻近所述数据存储装置的基址寄存器，而第二部分为所述NTB邻近所述主机系统的另一基址寄存器。
6.一种数据存储系统，其使用具有第一存储装置的环境，第一存储装置具有工作地址，该系统包含：
非透明桥接器(NTB)，映射所述工作地址；以及
第二存储装置，自所述NTB取得所述工作地址，且将数据存储至所述工作地址所对应的在第一存储装置上的工作位置。
7.如权利要求6的数据存储系统，还包含第一存储装置。
8.一种数据存储方法，其在工作装置及存储装置之间存储数据，包含下列步骤：
提供非透明桥接(NTB)；
由所述工作装置和所述存储装置中的一个装置提供工作地址；
将该工作地址映射至所述NTB；
使所述工作装置和所述存储装置中的另一个装置自所述NTB取得所述工作地址；以及
由所述另一个装置发出指令存储所述数据至所述工作地址所对应的工作位置。
9.如权利要求8的数据存储方法，其中所述工作地址被映射至所述NTB中的基址寄存器，且该基址寄存器邻近所述另一个装置。
10.如权利要求9的数据存储方法，其中所述工作装置和所述存储装置经由快捷外设互联标准(PCIe)接口而相互连接。
CN201210387855.5A 2012-09-10 2012-10-12 经由PCIe接口连接至主机系统的存储装置和方法 Pending CN103678165A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101133060 2012-09-10
TW101133060A TW201411358A (zh) 2012-09-10 2012-09-10 透過ＰＣＩｅ介面連接於一主機系統的儲存裝置和方法

Publications (1)

Publication Number Publication Date
CN103678165A true CN103678165A (zh) 2014-03-26

Family

ID=50234565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210387855.5A Pending CN103678165A (zh) 2012-09-10 2012-10-12 经由PCIe接口连接至主机系统的存储装置和方法

Country Status (3)

Country Link
US (1) US20140075079A1 (zh)
CN (1) CN103678165A (zh)
TW (1) TW201411358A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445573A (zh) * 2015-08-11 2017-02-22 杭州华为数字技术有限公司 固件升级方法、装置及高速外围设备互联集群系统
CN109471831A (zh) * 2018-11-16 2019-03-15 郑州云海信息技术有限公司 一种数据处理方法及装置
CN109491840A (zh) * 2018-11-19 2019-03-19 郑州云海信息技术有限公司 一种数据传输方法和装置
US11429550B2 (en) 2013-06-28 2022-08-30 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9424219B2 (en) * 2013-03-12 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Direct routing between address spaces through a nontransparent peripheral component interconnect express bridge
US20150046626A1 (en) * 2013-08-12 2015-02-12 Samsung Electronics Co., Ltd. Low power secondary interface adjunct to a pci express interface between integrated circuits
US9734115B2 (en) 2014-11-18 2017-08-15 Industrial Technology Research Institute Memory mapping method and memory mapping system
TWI704460B (zh) * 2019-01-19 2020-09-11 神雲科技股份有限公司 叢集式系統中維持記憶體共享方法
CN111813707B (zh) * 2020-07-17 2023-12-22 济南浪潮数据技术有限公司 一种数据同步方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201015336A (en) * 2008-10-03 2010-04-16 Accusys Technology Ltd Shared-storage bus switch
US20110202701A1 (en) * 2009-11-05 2011-08-18 Jayanta Kumar Maitra Unified system area network and switch
CN102209103A (zh) * 2010-03-29 2011-10-05 英特尔公司 向多个存储控制器多播写请求
US20120016699A1 (en) * 2010-02-15 2012-01-19 Agilysys Nv, Llc Systems and methods for inventory management

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8589613B2 (en) * 2010-06-02 2013-11-19 Intel Corporation Method and system to improve the operations of an integrated non-transparent bridge device
US8589723B2 (en) * 2010-12-22 2013-11-19 Intel Corporation Method and apparatus to provide a high availability solid state drive
US8521941B2 (en) * 2010-12-28 2013-08-27 Plx Technology, Inc. Multi-root sharing of single-root input/output virtualization
US8880800B2 (en) * 2011-05-20 2014-11-04 Promise Technology, Inc. Redundant array of independent disks system with inter-controller communication and method of operation thereof
EP2761481A4 (en) * 2011-09-30 2015-06-17 Intel Corp PRESENTATION OF DIRECT ACCESS STORAGE DEVICE IN LOGIC READER MODEL

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201015336A (en) * 2008-10-03 2010-04-16 Accusys Technology Ltd Shared-storage bus switch
US20110202701A1 (en) * 2009-11-05 2011-08-18 Jayanta Kumar Maitra Unified system area network and switch
US20120016699A1 (en) * 2010-02-15 2012-01-19 Agilysys Nv, Llc Systems and methods for inventory management
CN102209103A (zh) * 2010-03-29 2011-10-05 英特尔公司 向多个存储控制器多播写请求

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11429550B2 (en) 2013-06-28 2022-08-30 Futurewei Technologies, Inc. System and method for extended peripheral component interconnect express fabrics
CN106445573A (zh) * 2015-08-11 2017-02-22 杭州华为数字技术有限公司 固件升级方法、装置及高速外围设备互联集群系统
CN109471831A (zh) * 2018-11-16 2019-03-15 郑州云海信息技术有限公司 一种数据处理方法及装置
CN109471831B (zh) * 2018-11-16 2021-10-29 郑州云海信息技术有限公司 一种数据处理方法及装置
CN109491840A (zh) * 2018-11-19 2019-03-19 郑州云海信息技术有限公司 一种数据传输方法和装置

Also Published As

Publication number Publication date
US20140075079A1 (en) 2014-03-13
TW201411358A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
CN103678165A (zh) 经由PCIe接口连接至主机系统的存储装置和方法
TWI770358B (zh) 主機系統及其方法和加速模組
EP2763045B1 (en) Method and apparatus for allocating memory space with write-combine attribute
CN108363670B (zh) 一种数据传输的方法、装置、设备和系统
CN1841295B (zh) 通用存储总线适配器
US6922738B2 (en) ATA/SATA combined controller
US8683110B2 (en) I/O system and I/O control method
WO2016135875A1 (ja) 情報処理装置
CN1650276B (zh) Ata/sata组合控制器
CN102866966B (zh) 一种Linux操作系统的设备驱动控制方法和装置
KR101654807B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN104572508A (zh) 一种基于PCIE非透明桥的cache镜像方法
CN109471831B (zh) 一种数据处理方法及装置
US20140047159A1 (en) Enterprise server with flash storage modules
WO2013044060A1 (en) Data storage architecture extension system and method
CN101452373A (zh) 输入输出处理器
CN102388357A (zh) 访问存储设备的方法及系统
TW214586B (en) Physical partitioning of logically continuous bus
CN104298535A (zh) 延伸只读存储器管理系统、方法及其管理主机
CN105389276A (zh) 一种基于amba总线架构的lpc主机控制器装置
CN103488607A (zh) 嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、方法
US7225290B2 (en) ATA and SATA compliant controller
US20150347324A1 (en) System and Method for Shared Memory for FPGA Based Applications
CN101702119B (zh) 面向设备的编程技术与方法
CN110058809A (zh) 存储装置及其调试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326