CN112579488B - 一种支持动态缓冲区分配的消息存储电路及方法 - Google Patents

一种支持动态缓冲区分配的消息存储电路及方法 Download PDF

Info

Publication number
CN112579488B
CN112579488B CN202011404131.8A CN202011404131A CN112579488B CN 112579488 B CN112579488 B CN 112579488B CN 202011404131 A CN202011404131 A CN 202011404131A CN 112579488 B CN112579488 B CN 112579488B
Authority
CN
China
Prior art keywords
message
messages
receiving
sending
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011404131.8A
Other languages
English (en)
Other versions
CN112579488A (zh
Inventor
魏艳艳
田泽
牛少平
魏美荣
郝冲
王宣明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Xiangteng Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Xiangteng Microelectronics Technology Co Ltd filed Critical Xian Xiangteng Microelectronics Technology Co Ltd
Priority to CN202011404131.8A priority Critical patent/CN112579488B/zh
Publication of CN112579488A publication Critical patent/CN112579488A/zh
Application granted granted Critical
Publication of CN112579488B publication Critical patent/CN112579488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种支持动态缓冲区分配的消息存储电路及方法，本发明的存储电路包括内部模块和外部接口，内部模块包括消息配置表模块、寄存器控制模块、收发消息控制模块和消息存储模块，外部接口包括Flash接口、主机接口、离散量接口和总线接口，其中消息配置表模块分别与寄存器控制模块和Flash接口连接，寄存器控制模块分别与与消息配置表模块、收发消息控制模块、主机接口和离散量接口连接，收发消息控制模块分别与寄存器控制模块、消息存储模块和总线接口连接，消息存储模块分别与收发消息控制模块和主机接口连接。本发明依照消息配置信息进行消息存储区的灵活动态划分，方便系统上层应用对总线消息的管理，增加或删减消息、消息顺序变化时，消息存储区的设计、软件访问程序都不受影响。

Description

一种支持动态缓冲区分配的消息存储电路及方法
技术领域
本发明属于集成电路技术领域，尤其涉及一种支持动态缓冲区分配的消息存储电路及方法。
背景技术
1394系统总线通信网络中，消息存储空间采用固定划分的方式，该方式灵活性差、软件开销大、存在通信过程中消息存储地址变化的风险、存在系统应用需求变化带来的硬件逻辑设计和软件应用程序变更的频次高问题，这导致系统应用管理非常不便。同时系统应用增加或删减消息、消息顺序变化需求，也会带来硬件逻辑设计和软件应用程序变更繁琐的问题。
发明内容
本发明为解决背景技术中存在的上述技术问题，而提供一种支持动态缓冲区分配的消息存储电路及方法，依照消息配置信息进行消息存储区的灵活动态划分，方便系统上层应用对总线消息的管理，增加或删减消息、消息顺序变化时，消息存储区的设计、软件访问程序都不受影响。
本发明的技术解决方案是：本发明为一种支持动态缓冲区分配的消息存储电路，其特殊之处在于：所述存储电路包括内部模块和外部接口，内部模块包括消息配置表模块、寄存器控制模块、收发消息控制模块和消息存储模块，外部接口包括Flash接口、主机接口、离散量接口和总线接口，其中:
消息配置表模块分别与寄存器控制模块和Flash接口连接，包括多条消息的配置信息及消息发送偏移和接收偏移等，其中每条消息的配置信息包括消息属性、消息长度、消息ID，其通过Flash接口从外部Flash中读取；
寄存器控制模块分别与消息配置表模块、收发消息控制模块、主机接口和离散量接口连接，根据消息配置表模块的消息配置信息统计出发送消息条数、接收消息条数，并根据消息的发送偏移、接收偏移为收发消息控制模块实现收发消息调度控制逻辑；根据离散量接口缓冲区类型输入实现缓冲区类型寄存器；还实现消息存储地址分配与存储区切换，主机接口访问寄存器的逻辑；
收发消息控制模块分别与寄存器控制模块、消息存储模块和总线接口连接，根据寄存器控制模块的收发消息调度控制按照消息长度、存储地址从消息存储模块的发送缓冲区中取出消息并组包通过总线接口发送到总线上，或者从总线接口接收消息进行消息ID比对后按对应的存储地址将接收消息存储到消息存储模块的接收缓冲区中；
消息存储模块分别与收发消息控制模块和主机接口连接，负责收发消息控制模块的收发消息存储，按照发送消息条数、接收消息条数动态划分，依次为接收缓冲区0、接收缓冲区1、发送缓冲区0以及发送缓冲区1，每条消息大小根据缓冲区类型确定，最多收发128条消息。
优选的，消息配置表模块中每条消息的配置信息，其消息属性包含没有消息、发送消息和接收消息3种属性，消息长度最大2KB，消息ID最大127。
优选的，寄存器控制模块的缓冲区类型通过硬件离散量开关实现，系统上电锁存后使用，缓冲区类型有2种，其中类型0表示每条消息大小2KB；类型1表示每条消息大小512B。
优选的，消息存储模块中每条消息采用双缓冲区存储，乒乓缓存方式，其中消息存储位置和消息的配置信息按顺序一一对应。
优选的，消息存储模块的内容由主机通过主机接口进行读写访问。
优选的，消息存储模块的消息存储区动态划分每个缓冲区的基地址，如下：
接收缓冲区0的基地址为0x0；
接收缓冲区1的基地址为接收消息条数*每条消息大小；
发送缓冲区0的基地址为接收消息条数*每条消息大小*2；
发送缓冲区1的基地址为发送消息条数*每条消息大小。
一种实现上述的支持动态缓冲区分配的消息存储电路的方法，其特殊之处在于：该方法包括以下步骤：
1)消息配置表模块包括多条消息的配置信息及消息发送偏移和接收偏移等，其中每条消息的配置信息包括消息属性、消息长度、消息ID，其通过Flash接口从外部Flash中读取，其中消息属性包含没有消息、发送消息和接收消息3种属性，消息长度最大2KB，消息ID最大127；
2)寄存器控制模块根据消息配置表模块的消息配置信息统计出发送消息条数、接收消息条数，并根据消息的发送偏移、接收偏移为收发消息控制模块实现收发消息调度控制逻辑；根据离散量接口缓冲区类型输入实现缓冲区类型寄存器；还实现消息存储地址分配与存储区切换，主机接口访问寄存器的逻辑；
3)收发消息控制模块根据寄存器控制模块的收发消息调度控制按照消息长度、存储地址从消息存储模块的发送缓冲区中取出消息并组包通过总线接口发送到总线上，或者从总线接口接收消息进行消息ID比对后按对应的存储地址将接收消息存储到消息存储模块的接收缓冲区中；
4)消息存储模块负责收发消息控制模块的收发消息存储，按照发送消息条数、接收消息条数动态划分，依次为接收缓冲区0、接收缓冲区1、发送缓冲区0以及发送缓冲区1，每条消息大小根据缓冲区类型确定，最多收发128条消息。每条消息采用双缓冲区存储，乒乓缓存方式，其中消息存储位置和消息的配置信息按顺序一一对应，消息存储模块的内容由主机通过主机接口进行读写访问。
优选的，步骤4)中消息存储模块的消息存储区动态划分每个缓冲区的基地址，如下：
接收缓冲区0的基地址为0x0；
接收缓冲区1的基地址为接收消息条数*每条消息大小；
发送缓冲区0的基地址为接收消息条数*每条消息大小*2；
发送缓冲区1的基地址为发送消息条数*每条消息大小。
本发明为解决系统应用增加或删减消息、消息顺序变化需求，带来硬件逻辑设计和软件应用程序变更繁琐的问题，提供一种支持动态缓冲区分配的消息存储电路，依照消息配置信息进行消息存储区的灵活动态划分，改善消息存储空间划分策略，达到消息存储空间动态划分的效果，方便系统上层应用对总线消息的管理，并且在增加或删减消息、消息顺序变化时，消息存储区的设计、软件访问程序都不受影响，因此本发明具有以下优点：
1、本发明消息配置表内容由系统软件配置，方便管理，灵活性大；
2、本发明缓冲区类型由硬件离散量实现，且上电锁存后使用，该方法可以降低软件开销，且能消除通信过程中消息存储地址变化的风险；
3、本发明消息存储区动态划分，降低了系统应用需求变化带来的硬件逻辑设计和软件应用程序变更的频次，方便系统应用管理。
附图说明
图1为本发明的电路框图。
具体实施方式
本发明提供了一种支持动态缓冲区分配的消息存储电路，包括内部模块和外部接口，内部模块包括消息配置表模块、寄存器控制模块、收发消息控制模块和消息存储模块，外部接口包括Flash接口、主机接口、离散量接口和总线接口，其中:
消息配置表模块分别与寄存器控制模块和Flash接口连接，包括多条消息的配置信息及消息发送偏移和接收偏移等，其中每条消息的配置信息包括消息属性、消息长度、消息ID，其通过Flash接口从外部Flash中读取；消息配置表模块中每条消息的配置信息，其消息属性包含没有消息、发送消息和接收消息3种属性，消息长度最大2KB，消息ID最大127。
寄存器控制模块分别与消息配置表模块、收发消息控制模块、主机接口和离散量接口连接，根据消息配置表模块的消息配置信息统计出发送消息条数、接收消息条数，并根据消息的发送偏移、接收偏移为收发消息控制模块实现收发消息调度控制逻辑；根据离散量接口缓冲区类型输入实现缓冲区类型寄存器；还实现消息存储地址分配与存储区切换，主机接口访问寄存器的逻辑；寄存器控制模块的缓冲区类型通过硬件离散量开关实现，系统上电锁存后使用，缓冲区类型有2种，其中类型0表示每条消息大小2KB；类型1表示每条消息大小512B。
收发消息控制模块分别与寄存器控制模块、消息存储模块和总线接口连接，根据寄存器控制模块的收发消息调度控制按照消息长度、存储地址从消息存储模块的发送缓冲区中取出消息并组包通过总线接口发送到总线上，或者从总线接口接收消息进行消息ID比对后按对应的存储地址将接收消息存储到消息存储模块的接收缓冲区中；
消息存储模块分别与收发消息控制模块和主机接口连接，负责收发消息控制模块的收发消息存储，按照发送消息条数、接收消息条数动态划分，依次为接收缓冲区0、接收缓冲区1、发送缓冲区0以及发送缓冲区1，每条消息大小根据缓冲区类型确定，最多收发128条消息。消息存储模块中每条消息采用双缓冲区存储，乒乓缓存方式，其中消息存储位置和消息的配置信息按顺序一一对应。
消息存储模块的消息存储区动态划分每个缓冲区的基地址，如下：
接收缓冲区0的基地址为0x0；
接收缓冲区1的基地址为接收消息条数*每条消息大小；
发送缓冲区0的基地址为接收消息条数*每条消息大小*2；
发送缓冲区1的基地址为发送消息条数*每条消息大小。
本发明还提供了一种支持动态缓冲区分配的消息存储方法，该方法包括以下步骤：
1)消息配置表模块包括多条消息的配置信息及消息发送偏移和接收偏移等，其中每条消息的配置信息包括消息属性、消息长度、消息ID，其通过Flash接口从外部Flash中读取，其中消息属性包含没有消息、发送消息和接收消息3种属性，消息长度最大2KB，消息ID最大127；
2)寄存器控制模块根据消息配置表模块的消息配置信息统计出发送消息条数、接收消息条数，并根据消息的发送偏移、接收偏移为收发消息控制模块实现收发消息调度控制逻辑；根据离散量接口缓冲区类型输入实现缓冲区类型寄存器；还实现消息存储地址分配与存储区切换，主机接口访问寄存器的逻辑；
3)收发消息控制模块根据寄存器控制模块的收发消息调度控制按照消息长度、存储地址从消息存储模块的发送缓冲区中取出消息并组包通过总线接口发送到总线上，或者从总线接口接收消息进行消息ID比对后按对应的存储地址将接收消息存储到消息存储模块的接收缓冲区中；
4)消息存储模块负责收发消息控制模块的收发消息存储，按照发送消息条数、接收消息条数动态划分，依次为接收缓冲区0、接收缓冲区1、发送缓冲区0以及发送缓冲区1，每条消息大小根据缓冲区类型确定，最多收发128条消息。每条消息采用双缓冲区存储，乒乓缓存方式，其中消息存储位置和消息的配置信息按顺序一一对应，消息存储模块的内容由主机通过主机接口进行读写访问。
消息存储模块的消息存储区动态划分每个缓冲区的基地址，如下：
接收缓冲区0的基地址为0x0；
接收缓冲区1的基地址为接收消息条数*每条消息大小；
发送缓冲区0的基地址为接收消息条数*每条消息大小*2；
发送缓冲区1的基地址为发送消息条数*每条消息大小。
下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。
参见图1，本发明的具体实施例的支持动态缓冲区分配的消息存储电路，包括内部模块和外部接口，内部模块包括消息配置表模块1、寄存器控制模块2、收发消息控制模块3和消息存储模块4，外部接口包括Flash接口5、主机接口6、离散量接口7和总线接口8。
消息配置表模块1实现消息配置表的读取与存放功能，配置表信息由系统应用确定和软件维护。
寄存器控制模块2实现内部寄存器，收发消息调度控制、消息存储地址分配与存储区切换及主机访问寄存器功能。
收发消息控制模块3实现收发消息的控制和数据的搬运功能。
消息存储模块4实现收发消息的存储。
本发明的模块连接及工作流程如下：
消息配置表模块1与寄存器控制模块2、Flash接口5连接，为多条消息的配置信息及消息发送偏移和接收偏移等，其中每条消息的配置信息包括消息属性、消息长度、消息ID，其通过Flash接口5从外部Flash中读取。其中消息属性包含没有消息、发送消息和接收消息3种属性，消息长度最大2KB，消息ID最大127。
寄存器控制模块2与消息配置表模块1、收发消息控制模块3、主机接口6、离散量接口7连接，其根据消息配置表模块1的消息配置信息统计出发送消息条数、接收消息条数，并根据消息的发送偏移、接收偏移为收发消息控制模块3实现收发消息调度控制逻辑；根据离散量接口7缓冲区类型输入实现缓冲区类型寄存器；还实现消息存储地址分配与存储区切换，主机接口6访问寄存器的逻辑。
收发消息控制模块3与寄存器控制模块2、消息存储模块4、总线接口8连接，根据寄存器控制模块2的收发消息调度控制按照消息长度、存储地址从消息存储模块4的发送缓冲区中取出消息并组包通过总线接口8发送到总线上，或者从总线接口8接收消息进行消息ID比对后按对应的存储地址将接收消息存储到消息存储模块4的接收缓冲区中。
消息存储模块4与收发消息控制模块3、主机接口6连接，负责收发消息控制模块3的收发消息存储，按照发送消息条数、接收消息条数动态划分，依次为接收缓冲区0、接收缓冲区1、发送缓冲区0以及发送缓冲区1，每条消息大小根据缓冲区类型确定，最多收发128条消息。每条消息采用双缓冲区存储，乒乓缓存方式，其中消息存储位置和消息的配置信息按顺序一一对应。消息存储模块4的内容由主机通过主机接口6进行读写访问。
缓冲区类型通过硬件离散量开关实现，系统上电锁存后使用。缓冲区类型有2种，其中类型0表示每条消息大小2KB；类型1表示每条消息大小512B。
消息存储区动态划分每个缓冲区的基地址，如下：
接收缓冲区0的基地址为0x0；
接收缓冲区1的基地址为接收消息条数*每条消息大小；
发送缓冲区0的基地址为接收消息条数*每条消息大小*2；
发送缓冲区1的基地址为发送消息条数*每条消息大小。
比如，消息配置表中有2条发送消息，2条接收消息，每条消息的配置如表1所示；缓冲区类型为类型1，即每条消息大小512B，则异步流的接收缓冲区的大小为2KB，发送缓冲区的大小为2KB，消息存储的缓冲区分配如表2所示。
表1每条消息的配置
Figure BDA0002815655810000081
表2消息存储的缓冲区分配
地址 名称 访问方式 描述
0x0000-0x01FC RBUF0_MSG0 R/W 接收缓冲区0消息0存储区
0x0200-0x03FC RBUF0_MSG1 R/W 接收缓冲区0消息1存储区
0x0400-0x05FC RBUF1_MSG0 R/W 接收缓冲区1消息0存储区
0x0600-0x07FC RBUF1_MSG1 R/W 接收缓冲区1消息1存储区
0x0800-0x09FC TBUF0_MSG0 R/W 发送缓冲区0消息0存储区
0x0A00-0x0BFC TBUF0_MSG1 R/W 发送缓冲区0消息1存储区
0x0C00-0x0DFC TBUF1_MSG0 R/W 发送缓冲区1消息0存储区
0x0E00-0x0FFC TBUF1_MSG1 R/W 发送缓冲区1消息1存储区
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细地说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种支持动态缓冲区分配的消息存储电路，其特征在于：所述存储电路包括内部模块和外部接口，所述内部模块包括消息配置表模块、寄存器控制模块、收发消息控制模块和消息存储模块，所述外部接口包括Flash接口、主机接口、离散量接口和总线接口，其中：
所述消息配置表模块分别与寄存器控制模块和Flash接口连接，包括多条消息的配置信息及消息发送偏移和接收偏移，其中每条消息的配置信息包括消息属性、消息长度、消息ID，其通过Flash接口从外部Flash中读取；
所述寄存器控制模块分别与消息配置表模块、收发消息控制模块、主机接口和离散量接口连接，根据消息配置表模块的消息配置信息统计出发送消息条数、接收消息条数，并根据消息的发送偏移、接收偏移为收发消息控制模块实现收发消息调度控制逻辑；根据离散量接口缓冲区类型输入实现缓冲区类型寄存器；还实现消息存储地址分配与存储区切换，主机接口访问寄存器的逻辑；
所述收发消息控制模块分别与寄存器控制模块、消息存储模块和总线接口连接，根据寄存器控制模块的收发消息调度控制按照消息长度、存储地址从消息存储模块的发送缓冲区中取出消息并组包通过总线接口发送到总线上，或者从总线接口接收消息进行消息ID比对后按对应的存储地址将接收消息存储到消息存储模块的接收缓冲区中；
所述消息存储模块分别与收发消息控制模块和主机接口连接，负责收发消息控制模块的收发消息存储，按照发送消息条数、接收消息条数动态划分，依次为接收缓冲区0、接收缓冲区1、发送缓冲区0以及发送缓冲区1，每条消息大小根据缓冲区类型确定，最多收发128条消息。
2.根据权利要求1所述的支持动态缓冲区分配的消息存储电路，其特征在于：所述消息配置表模块中每条消息的配置信息，其消息属性包含没有消息、发送消息和接收消息3种属性，消息长度最大2KB，消息ID最大127。
3.根据权利要求1所述的支持动态缓冲区分配的消息存储电路，其特征在于：所述寄存器控制模块的缓冲区类型通过硬件离散量开关实现，系统上电锁存后使用，缓冲区类型有2种，其中类型0表示每条消息大小2KB；类型1表示每条消息大小512B。
4.根据权利要求1所述的支持动态缓冲区分配的消息存储电路，其特征在于：所述消息存储模块中每条消息采用双缓冲区存储，乒乓缓存方式，其中消息存储位置和消息的配置信息按顺序一一对应。
5.根据权利要求1所述的支持动态缓冲区分配的消息存储电路，其特征在于：所述消息存储模块的内容由主机通过主机接口进行读写访问。
6.根据权利要求1所述的支持动态缓冲区分配的消息存储电路，其特征在于：所述消息存储模块的消息存储区动态划分每个缓冲区的基地址，如下：
接收缓冲区0的基地址为0x0；
接收缓冲区1的基地址为接收消息条数*每条消息大小；
发送缓冲区0的基地址为接收消息条数*每条消息大小*2；
发送缓冲区1的基地址为发送消息条数*每条消息大小。
7.一种实现权利要求1所述的支持动态缓冲区分配的消息存储电路的方法，其特征在于：该方法包括以下步骤：
1)消息配置表模块包括多条消息的配置信息及消息发送偏移和接收偏移，其中每条消息的配置信息包括消息属性、消息长度、消息ID，其通过Flash接口从外部Flash中读取，其中消息属性包含没有消息、发送消息和接收消息3种属性，消息长度最大2KB，消息ID最大127；
2)寄存器控制模块根据消息配置表模块的消息配置信息统计出发送消息条数、接收消息条数，并根据消息的发送偏移、接收偏移为收发消息控制模块实现收发消息调度控制逻辑；根据离散量接口缓冲区类型输入实现缓冲区类型寄存器；还实现消息存储地址分配与存储区切换，主机接口访问寄存器的逻辑；
3)收发消息控制模块根据寄存器控制模块的收发消息调度控制按照消息长度、存储地址从消息存储模块的发送缓冲区中取出消息并组包通过总线接口发送到总线上，或者从总线接口接收消息进行消息ID比对后按对应的存储地址将接收消息存储到消息存储模块的接收缓冲区中；
4)消息存储模块负责收发消息控制模块的收发消息存储，按照发送消息条数、接收消息条数动态划分，依次为接收缓冲区0、接收缓冲区1、发送缓冲区0以及发送缓冲区1，每条消息大小根据缓冲区类型确定，最多收发128条消息；每条消息采用双缓冲区存储，乒乓缓存方式，其中消息存储位置和消息的配置信息按顺序一一对应，消息存储模块的内容由主机通过主机接口进行读写访问。
8.根据权利要求7所述的支持动态缓冲区分配的消息存储方法，其特征在于：所述步骤4)中消息存储模块的消息存储区动态划分每个缓冲区的基地址，如下：
接收缓冲区0的基地址为0x0；
接收缓冲区1的基地址为接收消息条数*每条消息大小；
发送缓冲区0的基地址为接收消息条数*每条消息大小*2；
发送缓冲区1的基地址为发送消息条数*每条消息大小。
CN202011404131.8A 2020-12-05 2020-12-05 一种支持动态缓冲区分配的消息存储电路及方法 Active CN112579488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011404131.8A CN112579488B (zh) 2020-12-05 2020-12-05 一种支持动态缓冲区分配的消息存储电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011404131.8A CN112579488B (zh) 2020-12-05 2020-12-05 一种支持动态缓冲区分配的消息存储电路及方法

Publications (2)

Publication Number Publication Date
CN112579488A CN112579488A (zh) 2021-03-30
CN112579488B true CN112579488B (zh) 2023-02-24

Family

ID=75127122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011404131.8A Active CN112579488B (zh) 2020-12-05 2020-12-05 一种支持动态缓冲区分配的消息存储电路及方法

Country Status (1)

Country Link
CN (1) CN112579488B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512848B2 (ja) * 1990-09-28 1996-07-03 富士通株式会社 デ―タ通信システムのメッセ―ジ制御方式
US6604156B1 (en) * 1999-09-15 2003-08-05 Koninklijke Philips Electronics N.V. Message buffer full handling in a CAN device that employs reconfigurable message buffers
CN101814058A (zh) * 2010-03-17 2010-08-25 苏州国芯科技有限公司 通用存储装置
CN103729329A (zh) * 2012-10-12 2014-04-16 深圳市中兴微电子技术有限公司 核间通信装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531750B2 (ja) * 2016-12-12 2019-06-19 トヨタ自動車株式会社 送信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512848B2 (ja) * 1990-09-28 1996-07-03 富士通株式会社 デ―タ通信システムのメッセ―ジ制御方式
US6604156B1 (en) * 1999-09-15 2003-08-05 Koninklijke Philips Electronics N.V. Message buffer full handling in a CAN device that employs reconfigurable message buffers
CN101814058A (zh) * 2010-03-17 2010-08-25 苏州国芯科技有限公司 通用存储装置
CN103729329A (zh) * 2012-10-12 2014-04-16 深圳市中兴微电子技术有限公司 核间通信装置及方法

Also Published As

Publication number Publication date
CN112579488A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
KR100775406B1 (ko) Ｄｍａ 데이터 전송 장치 및 ｄｍａ 데이터 전송 방법
CN110083461B (zh) 一种基于fpga的多任务处理系统及方法
CN110109852B (zh) 硬件实现tcp_ip协议的方法
CN114338594B (zh) 在Kubernetes环境下的ARP代答方法、装置、设备及存储介质
WO2020199760A1 (zh) 数据存储方法、存储器和服务器
CN115396527B (zh) 一种基于fpga的pcie和srio协议转换系统及方法
CN115964319A (zh) 远程直接内存访问的数据处理方法及相关产品
CN113079113B (zh) 数据传输装置和数据传输系统
CN112579488B (zh) 一种支持动态缓冲区分配的消息存储电路及方法
CN113126911A (zh) 基于ddr3 sdram的队列管理方法、介质、设备
CN101976229A (zh) 一种系统中外部设备的数据读取方法、系统及装置
CN111694777B (zh) 基于PCIe接口的DMA传输方法
CN116418848A (zh) 网络节点的配置和访问请求的处理方法、装置
CN114253733B (zh) 一种内存管理方法、装置、计算机设备和存储介质
CN113467930B (zh) 一种硬件管理共享内存的处理方法及装置
US11895043B2 (en) Method for accessing system memory and associated processing circuit within a network card
WO2024113090A1 (zh) 访存方法、装置及系统
US11809221B2 (en) Artificial intelligence chip and data operation method
JP2546743B2 (ja) 音声およびデータのためのパケット／高速パケット交換機
US20220350526A1 (en) Flexible memory extension systems and methods
CN111614794B (zh) 报文传输方法、装置、电子设备及存储介质
CN111585918B (zh) 一种应用于存储转发机制交换机的存储转发装置和方法
WO2021057302A1 (zh) 数字预失真实现方法、系统、可读存储介质及dpd装置
CN117917649A (zh) 数据处理方法、装置、芯片以及计算机可读存储介质
CN117851290A (zh) 页表管理方法、系统、电子组件及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant