CN111614794B - 报文传输方法、装置、电子设备及存储介质 - Google Patents

报文传输方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN111614794B
CN111614794B CN202010335367.4A CN202010335367A CN111614794B CN 111614794 B CN111614794 B CN 111614794B CN 202010335367 A CN202010335367 A CN 202010335367A CN 111614794 B CN111614794 B CN 111614794B
Authority
CN
China
Prior art keywords
processor
core
kernel
message
cores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010335367.4A
Other languages
English (en)
Other versions
CN111614794A (zh
Inventor
孙浩
王浩
李响
周强
赵天恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NR Electric Co Ltd
NR Engineering Co Ltd
Original Assignee
NR Electric Co Ltd
NR Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NR Electric Co Ltd, NR Engineering Co Ltd filed Critical NR Electric Co Ltd
Priority to CN202010335367.4A priority Critical patent/CN111614794B/zh
Publication of CN111614794A publication Critical patent/CN111614794A/zh
Application granted granted Critical
Publication of CN111614794B publication Critical patent/CN111614794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/545—Interprogram communication where tasks reside in different layers, e.g. user- and kernel-space
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明实施例适用于通信技术领域，提供了一种报文传输方法、装置、电子设备及存储介质，其中，报文传输方法包括：配置N个节点地址，所述N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应；所述电子设备中至少配置有第一处理器；所述N为大于2的整数；将所述第一处理器的第一内核作为中间节点，在所述所有N个内核中的两个内核之间转发报文；其中，所述所有N个内核中的两个内核中至少包括所述第一处理器的第二内核。

Description

报文传输方法、装置、电子设备及存储介质
技术领域
本发明属于通信技术领域，尤其涉及一种报文传输方法、装置、电子设备及存储介质。
背景技术
目前，电子设备逐渐由单核处理器往多核处理器发展。虽然多核处理器性能更佳，但是当电子设备的处理器为多核架构时，如果每个处理器的内核都要与处理器外部进行数据通信，则电子设备需要为处理器的每个内核配置一个对应的通信接口，这样会改变电子设备的板卡结构，增加电子设备的硬件成本。
发明内容
有鉴于此，本发明实施例提供一种报文传输方法、装置、电子设备及存储介质，以至少解决相关技术中电子设备由单核处理器转变成多核处理器时，需要改变电子设备硬件结构的问题。
本发明实施例的技术方案是这样实现的：
第一方面，本发明实施例提供了一种报文传输方法，该方法包括：
配置N个节点地址，所述N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应；所述电子设备中至少配置有第一处理器；所述N为大于2的整数；
将所述第一处理器的第一内核作为中间节点，在所述所有N个内核中的两个内核之间转发报文；其中，所述所有N个内核中的两个内核中至少包括所述第一处理器的第二内核。
上述方案中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
在所述第二内核与所述第一处理器的第三内核之间转发报文。
上述方案中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
在所述第二内核与所述电子设备的第二处理器的第四内核之间转发报文。
上述方案中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
通过所述第一内核轮询所述第一处理器所有内核中的每个内核对应的缓冲区，得到轮询结果；
当所述轮询结果表征所述第二内核对应的缓冲区存有待发送的第一报文时，通过所述第一内核解析所述第一报文，得到目的节点地址；
基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核。
上述方案中，所述基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核，包括：
在所述目的节点地址指向所述第一处理器的第三内核的情况下，基于所述目的节点地址确定所述第三内核对应的缓冲区地址；
基于所述第三内核对应的缓冲区地址，通过所述第一内核将所述第一报文写入所述第三内核对应的缓冲区。
上述方案中，所述基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核，包括：
在所述目的节点地址指向所述电子设备的第二处理器的情况下，基于所述目的节点地址，通过所述第一内核将所述第一报文转发至所述第二处理器。
上述方案中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
解析所述第一内核接收到的第二报文；所述第二报文中的目的节点地址指向所述第二内核；
基于所述第二报文中的目的节点地址，通过所述第一内核将所述第二报文写入所述第二内核对应的缓冲区。
第二方面，本发明实施例提供了一种报文传输装置，该装置包括：
配置模块，用于配置N个节点地址，所述N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应；所述电子设备中至少配置有第一处理器；所述N为大于2的整数；
转发模块，用于将所述第一处理器的第一内核作为中间节点，在所述所有N个内核中的两个内核之间转发报文；其中，所述所有N个内核中的两个内核中至少包括所述第一处理器的第二内核。
第三方面，本发明实施例提供了一种电子设备，包括处理器和存储器，所述处理器和存储器相互连接，其中，所述存储器用于存储计算机程序，所述计算机程序包括程序指令，所述处理器被配置用于调用所述程序指令，执行本发明实施例第一方面提供的报文传输方法的步骤。
第四方面，本发明实施例提供了一种计算机可读存储介质，包括：所述计算机可读存储介质存储有计算机程序。所述计算机程序被处理器执行时实现如本发明实施例第一方面提供的报文传输方法的步骤。
本发明实施例通过配置N个节点地址，N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应，将电子设备的第一处理器的第一内核作为中间节点，在电子设备的所有处理器的所有N个内核中的两个内核之间转发报文。其中，N为大于2的整数，所有N个内核中的两个内核中至少包括第一处理器的第二内核。本发明实施例实现了多核处理器内核间及多核处理器的内核与其他处理器的内核间的报文交互的统一处理，通过第一内核在两个内核之间转发报文，第一处理器的其他内核只需要在应用层进行报文收发，不需要关心与之通讯的节点是第一处理器的内核还是其他处理器的内核。当软件从单核处理器迁移至多核处理器时，可以不改变应用层软件接口，兼容原有软件，无需改变电子设备的硬件结构，降低了软件从单核处理器迁移至多核处理器的迁移难度。
附图说明
图1是本发明实施例提供的一种报文传输方法的实现流程示意图；
图2是本发明实施例提供的另一种报文传输方法的实现流程示意图；
图3是本发明实施例提供的另一种报文传输方法的实现流程示意图；
图4是本发明实施例提供的另一种报文传输方法的实现流程示意图；
图5是本发明实施例提供的另一种报文传输方法的实现流程示意图；
图6是本发明应用实施例提供的一种电子设备的结构示意图；
图7是本发明应用实施例提供的一种多核处理器的结构示意图；
图8是本发明应用实施例提供的一种报文传输流程的示意图；
图9是本发明实施例提供的一种报文传输装置的结构框图；
图10是本发明实施例提供的电子设备的硬件结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
另外，在本发明实施例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
电子设备包括多板卡的硬件架构，板卡间通过总线连接，每个板卡上均配置有处理器。目前，电子设备逐渐由单核处理器往多核处理器发展。一方面，当电子设备由单核处理器发展为多核处理器时，电子设备原有板卡之间的通信架构会发生变化，电子设备上运行的软件需要进行适配。但是，从软件稳定性和可靠性的角度考虑，要求现有成熟的软件尽量不发生改动。另一方面，如果将多核处理器的每个内核都等同于传统的独立板卡看待，则需要板卡具备与多核处理器的内核数量相同的通信接口，再加上相应的配套电路，会使得电子设备的板卡体积和成本增加。
针对上述相关技术中软件从由单核处理器迁移至多核处理器，需要改变电子设备的硬件结构的缺点，本发明实施例提供了一种报文传输方法，能够不改变电子设备的硬件结构，降低软件从单核处理器迁移至多核处理器的难度。为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
图1是本发明实施例提供的一种报文传输方法的实现流程示意图，该方法执行主体可以为手机、平板、服务器等电子设备。参照图1，报文传输方法包括：
S101，配置N个节点地址，所述N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应；所述电子设备中至少配置有第一处理器；所述N为大于2的整数。
本发明实施例的执行主体为电子设备的第一处理器，电子设备至少配置有第一处理器，第一处理器为多核处理器。多核处理器是指在一枚处理器中集成两个或两个以上的计算引擎(内核)，可以将每个内核当做一个单核处理器。
其中，N为大于2的整数。例如，当电子设备只配置有第一处理器时，第一处理器至少包括3个内核。当电子设备配置有第一处理器和第二处理器时，第一处理器至少包括2个内核，第二处理器至少包括一个内核。
电子设备的所有处理器都连接在同一个总线上，例如控制器局域网络(CAN，ControllerAreaNetwork)总线、RS-485总线和以太网总线。将连接在总线上的处理器的每个内核当做总线上的一个节点，为每个节点配置一个节点地址，即一个内核对应一个节点地址。例如，当总线为CAN总线时，第一处理器的节点地址的地址范围为0-31，一共32个地址，也就是说第一处理器最多可以为32核。对应的，地址范围大于31的为电子设备其他处理器的节点地址。通过节点地址，可以区分节点地址对应的节点是否是第一处理器的内核。例如，如果节点地址的地址范围为0-31，则认为节点是第一处理器的内核。如果节点地址的地址范围大于31，则认为节点是电子设备其他处理器的内核。
节点之间的信号经过总线传输，总线上的节点只有配置了节点地址后，才能与其他同样配置了节点地址的节点进行通讯。
S102，将所述第一处理器的第一内核作为中间节点，在所述所有N个内核中的两个内核之间转发报文；其中，所述所有N个内核中的两个内核中至少包括所述第一处理器的第二内核。
在本发明实施例中，将第一处理器的第一内核作为中间节点。例如，可以选择第一处理器的任意一个内核作为中间节点，或者按照第一处理器每个内核的内核使用率来确定中间节点。
参考图2，在一实施例中，报文传输方法还包括：
S201，确定所述第一处理器所有内核中每个内核的内核使用率。
内核使用率直观显示了每个内核上运行的应用程序所占用的处理器资源，内核使用率越高，说明这个内核上运行了很多应用程序，或者说这个内核上运行的应用程序非常复杂。
S202，基于所述内核使用率，确定所述第一内核。
根据第一处理器所有内核中每个内核的内核使用率，确定第一内核。例如，可以将其中内核使用率最低的内核确定为第一内核。当第一处理器的内核使用率发生变化时，实时根据第一处理器的内核使用率变换第一内核，确保第一内核的内核使用率最低。将内核使用率最低的内核作为第一内核，可以避免第一内核的内核使用率过高，从而影响第一处理器的性能。
在一实施例中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
在所述第二内核与所述第一处理器的第三内核之间转发报文。
在本发明实施例中，电子设备只包括第一处理器，第一处理器至少包括第一内核、第二内核和第三内核，第一内核用于在第二内核与第三内核之间转发报文。例如，将第二内核的报文转发给第三内核。应理解，这里并不是限定第一内核只能在第二内核和第三内核之间转发报文，第一内核可以在第一处理器的任意两个内核之间转发报文。
在另一实施例中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
在所述第二内核与所述电子设备的第二处理器的第四内核之间转发报文。
在本发明实施例中，电子设备包括第一处理器和第二处理器，第一处理器至少包括第一内核和第二内核，第二处理器至少包括第四内核。第一内核用于在第二内核与第四内核之间转发报文，也就是说，第一内核可以将第一处理器任意一个内核的报文转发至第二处理器。
本发明实施例通过配置N个节点地址，N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应，将电子设备的第一处理器的第一内核作为中间节点，在电子设备的所有处理器的所有N个内核中的两个内核之间转发报文。其中，N为大于2的整数，所有N个内核中的两个内核中至少包括第一处理器的第二内核。本发明实施例通过第一内核在两个内核之间转发报文，实现了多核处理器内核间及多核处理器的内核与其他处理器的内核间的报文交互的统一处理，第一处理器的其他内核只需要在应用层进行报文收发，不需要关心与之通讯的节点是第一处理器的内核还是其他处理器的内核。当软件从单核处理器迁移至多核处理器时，可以不改变应用层软件接口，兼容原有软件，无需改变电子设备的硬件结构，降低了软件从单核处理器迁移至多核处理器的迁移难度。
参考图3，在一实施例中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
S301，通过所述第一内核轮询所述第一处理器所有内核中的每个内核对应的缓冲区，得到轮询结果。
在本发明实施例中，第一处理器每个内核都有各自的缓冲区，将需要发送的报文或接收到的报文存储在缓冲区中。缓冲区是内存空间的一部分，在内存空间中预留了一定的存储空间，这些存储空间用来缓冲输入或输出的数据。将报文存储在缓冲区中，待缓冲区存满后再传送给节点，可以减少数据的读写次数。在实际应用中，可以在共享内存中为每个节点分配一个发送缓冲区和接收缓冲区，将节点需要发送的报文存储在发送缓冲区，将节点接收到的报文存储在接收缓冲区。在共享内存中，每个节点对应的缓冲区都有各自的缓冲区地址，如果需要将报文发送至节点，需要预先知道该节点的缓冲区地址。
第一内核周期性轮询第一处理器所有内核中的每个内核对应的缓冲区，检测缓冲区中是否存有待发送的报文。轮询是一种处理器决策如何提供周边设备服务的方式，第一内核以一定的周期按次序查询第一处理器的每个内核对应的发送缓冲区，查看是否有需求发送的报文。这里，第一内核还会轮询自身的缓冲区。
S302，当所述轮询结果表征所述第二内核对应的缓冲区存有待发送的第一报文时，通过所述第一内核解析所述第一报文，得到目的节点地址。
在实际应用中，第一报文应至少包括目的节点地址、报文长度和报文实体三部分，当第一处理器的第二内核对应的缓冲区存有待发送的第一报文时，通过所述第一内核解析所述第一报文，得到目的节点地址。
S303，基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核。
这里，目的节点地址可以指向第一处理器的内核，也可以指向电子设备总线上的其他处理器的内核。
参考图4，在一实施例中，所述基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核，包括：
S401，在所述目的节点地址指向所述第一处理器的第三内核的情况下，基于所述目的节点地址确定所述第三内核对应的缓冲区地址。
通过目的节点地址，可以区分目的节点地址对应的目的节点是否是第一处理器的内核。例如，如果目的节点地址的地址范围为0-31，则认为目的节点是第一处理器的内核。如果目的节点地址的地址范围大于31，则认为目的节点是电子设备其他处理器的内核。
如果目的节点地址指向所述第一处理器的第三内核，也就是说目的节点地址对应的目的节点是第一处理器的内核，则通过目的节点地址确定所述第三内核对应的缓冲区地址。
在实际应用中，可以根据目的节点地址确定第三内核的核号，通过核号确定第三内核对应的缓冲区地址。核号指的是处理器内核的编号，例如，双核处理器的核0和核1。在一个处理器内，每个内核都有唯一的核号。在目的节点地址中，目的节点地址的低2bit对应处理器内核的核号。第一处理器的每个内核具有一个唯一的缓冲区地址和一个唯一核号，可以预先将缓冲区地址和核号的对应关系写入数据表，当获取到第三内核的核号时，查询数据表得到对应的第三内核的缓冲区地址。
S402，基于所述第三内核对应的缓冲区地址，通过所述第一内核将所述第一报文写入所述第三内核对应的缓冲区。
第一内核将第一报文写入第三内核的缓冲区，以此实现第二内核至第三内核的报文转发。
进一步的，在另一实施例中，所述基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核，包括：
在所述目的节点地址指向所述电子设备的第二处理器的情况下，基于所述目的节点地址，通过所述第一内核将所述第一报文转发至所述第二处理器。
如果目的节点地址对应的目的节点是电子设备其他处理器的内核，则第一内核通过总线将第一报文转发至所述电子设备的第二处理器，第二处理器接收到报文后，由第二处理器将报文写入目的节点的缓冲区。
不管是在第一处理器的内核间转发报文，还是将报文转发至其他处理器，都通过第一处理器的第一内核在两个内核间转发报文。这样，就与单核处理器一样只需要一个通信接口，第一处理器的其他内核在应用层进行报文收发，不需要关心与之通讯的节点是第一处理器的内核还是其他处理器的内核。因此，在将软件从单核处理器迁移至多核处理器时，可以不改变应用层软件接口，兼容原有软件。
参考图5，在一实施例中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
S501，解析所述第一内核接收到的第二报文；所述第二报文中的目的节点地址指向所述第二内核。
当第二处理器向第一处理器的第二内核发送第二报文时，第一处理器通过第一内核接收第二处理器发送的第二报文。不管第二报文发送至第一处理器的哪个内核，都通过第一内核来接收第二报文，再由第一内核来转发至目的节点。
解析第二报文，第二报文中的目的节点地址指向第一处理器的第二内核。
S502，基于所述第二报文中的目的节点地址，通过所述第一内核将所述第二报文写入所述第二内核对应的缓冲区。
在实际应用中，可以基于所述第二内核的节点地址，确定所述第二内核的核号，基于所述第二内核的核号，确定所述第二内核的缓冲区地址。
第一处理器的每个内核具有一个唯一的缓冲区地址和一个唯一核号，可以预先将缓冲区地址和核号的对应关系写入数据表，当获取到第二内核的核号时，查询数据表得到对应的第二内核的缓冲区地址。
第一内核将第二报文写入第二内核的缓冲区，以此实现第二处理器至第一处理器的第二内核的报文转发。
参考图6，图6是本发明应用实施例提供的一种电子设备的结构示意图。所述电子设备包括板卡1和板卡2，板卡1上配置有多核处理器，板卡2上配置有单核处理器。板卡1上只配置有1个通讯接口，板卡1和板卡2通过串行总线进行通讯。
参考图7，图7是本发明应用实施例提供的一种多核处理器的结构示意图。多核处理器的每个内核在共享内存中配置有一个发送缓冲区和接收缓冲区，发送缓冲区和接收缓冲区的内容包括写索引、读索引和通讯报文。通讯报文的格式至少包括目的节点地址、报文长度和报文载荷。
参考图8，图8是本发明应用实施例提供的一种报文传输流程的示意图。电子设备包括板卡1和板卡2，板卡1上配置有多核处理器，板卡2上配置有单核处理器，板卡1和板卡2通过串行总线进行通讯。将多核处理器的核1作为中间节点，由中间节点完成任意两个内核之间的报文转发。核1周期性轮询多核处理器其他内核的发送缓冲区，在发现某内核的发送缓冲区有要发送的报文时，或核1从外部串行总线接收到来自其他处理器的通讯报文时，解析该报文获取目的节点地址，根据目的节点地址完成报文转发。如图9所示，核0发送给核n的报文，核1从核0的发送缓冲区轮询到该报文后，核1通过共享内存将该报文传输至核n的接收缓冲区。核0发送给板卡2的报文，核1从核0的发送缓冲区轮询到该报文后，通过串行总线发送至板卡2的单核处理器。单核处理器发送给核n的报文，核1通过串行总线接收，然后通过共享内存传输给核n的接收缓冲区。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
参考图9，图9是本发明实施例提供的一种报文传输装置的示意图，如图9所示，该装置包括：配置模块和转发模块。
配置模块，用于配置N个节点地址，所述N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应；所述电子设备中至少配置有第一处理器；所述N为大于2的整数；
转发模块，用于将所述第一处理器的第一内核作为中间节点，在所述所有N个内核中的两个内核之间转发报文；其中，所述所有N个内核中的两个内核中至少包括所述第一处理器的第二内核。
所述转发模块具体用于：
在所述第二内核与所述第一处理器的第三内核之间转发报文。
所述转发模块还具体用于：
在所述第二内核与所述电子设备的第二处理器的第四内核之间转发报文。
所述转发模块具体用于：
通过所述第一内核轮询所述第一处理器所有内核中的每个内核对应的缓冲区，得到轮询结果；
当所述轮询结果表征所述第二内核对应的缓冲区存有待发送的第一报文时，通过所述第一内核解析所述第一报文，得到目的节点地址；
基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核。
所述转发模块还具体用于：
在所述目的节点地址指向所述第一处理器的第三内核的情况下，基于所述目的节点地址确定所述第三内核对应的缓冲区地址；
基于所述第三内核对应的缓冲区地址，通过所述第一内核将所述第一报文写入所述第三内核对应的缓冲区。
所述转发模块还具体用于：
在所述目的节点地址指向所述电子设备的第二处理器的情况下，基于所述目的节点地址，通过所述第一内核将所述第一报文转发至所述第二处理器。
所述转发模块还具体用于：
解析所述第一内核接收到的第二报文；所述第二报文中的目的节点地址指向所述第二内核；
基于所述第二报文中的目的节点地址，通过所述第一内核将所述第二报文写入所述第二内核对应的缓冲区。
需要说明的是：上述实施例提供的报文传输装置在进行报文传输时，仅以上述各模块的划分进行举例说明，实际应用中，可以根据需要而将上述处理分配由不同的模块完成，即将装置的内部结构划分成不同的模块，以完成以上描述的全部或者部分处理。另外，上述实施例提供的报文传输装置与报文传输方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
图10是本发明一实施例提供的电子设备的示意图。所述电子设备包括：手机、平板、服务器等。如图10所示，该实施例的电子设备包括：处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序。所述处理器执行所述计算机程序时实现上述各个方法实施例中的步骤，例如图1所示的步骤101至102。或者，所述处理器执行所述计算机程序时实现上述各装置实施例中各模块的功能，例如图9所示配置模块和转发模块的功能。
示例性的，所述计算机程序可以被分割成一个或多个模块，所述一个或者多个模块被存储在所述存储器中，并由所述处理器执行，以完成本发明。所述一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述电子设备中的执行过程。
所述电子设备可包括，但不仅限于，处理器、存储器。本领域技术人员可以理解，图10仅仅是电子设备的示例，并不构成对电子设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述电子设备还可以包括输入输出设备、网络接入设备、总线等。
所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器可以是所述电子设备的内部存储单元，例如电子设备的硬盘或内存。所述存储器也可以是所述电子设备的外部存储设备，例如所述电子设备上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器还可以既包括所述电子设备的内部存储单元也包括外部存储设备。所述存储器用于存储所述计算机程序以及所述电子设备所需的其他程序和数据。所述存储器还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/电子设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/电子设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (9)

1.一种报文传输方法，其特征在于，包括：
配置N个节点地址，所述N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应；所述电子设备中至少配置有第一处理器；所述N为大于2的整数；
将所述第一处理器的第一内核作为中间节点，在所述所有N个内核中的两个内核之间转发报文；其中，所述第一内核是第一处理器的任意一个内核或者是第一处理器中内核使用率最低的内核，所述所有N个内核中的两个内核中至少包括所述第一处理器的第二内核；
其中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
通过所述第一内核轮询所述第一处理器所有内核中的每个内核对应的缓冲区，得到轮询结果；
当所述轮询结果表征所述第二内核对应的缓冲区存有待发送的第一报文时，通过所述第一内核解析所述第一报文，得到目的节点地址；
基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核。
2.根据权利要求1所述的报文传输方法，其特征在于，所述在所述所有N个内核中的两个内核之间转发报文，包括：
在所述第二内核与所述第一处理器的第三内核之间转发报文。
3.根据权利要求1所述的报文传输方法，其特征在于，所述在所述所有N个内核中的两个内核之间转发报文，包括：
在所述第二内核与所述电子设备的第二处理器的第四内核之间转发报文。
4.根据权利要求1所述的报文传输方法，其特征在于，所述基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核，包括：
在所述目的节点地址指向所述第一处理器的第三内核的情况下，基于所述目的节点地址确定所述第三内核对应的缓冲区地址；
基于所述第三内核对应的缓冲区地址，通过所述第一内核将所述第一报文写入所述第三内核对应的缓冲区。
5.根据权利要求1所述的报文传输方法，其特征在于，所述基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核，包括：
在所述目的节点地址指向所述电子设备的第二处理器的情况下，基于所述目的节点地址，通过所述第一内核将所述第一报文转发至所述第二处理器。
6.根据权利要求1至3任一项所述的报文传输方法，其特征在于，所述在所述所有N个内核中的两个内核之间转发报文，还包括：
解析所述第一内核接收到的第二报文；所述第二报文中的目的节点地址指向所述第二内核；
基于所述第二报文中的目的节点地址，通过所述第一内核将所述第二报文写入所述第二内核对应的缓冲区。
7.一种报文传输装置，其特征在于，包括：
配置模块，用于配置N个节点地址，所述N个节点地址与电子设备中所有处理器的所有N个内核中的每个内核一一对应；所述电子设备中至少配置有第一处理器；所述N为大于2的整数；
转发模块，用于将所述第一处理器的第一内核作为中间节点，在所述所有N个内核中的两个内核之间转发报文；其中，所述第一内核是第一处理器的任意一个内核或者是第一处理器中内核使用率最低的内核，所述所有N个内核中的两个内核中至少包括所述第一处理器的第二内核；
其中，所述在所述所有N个内核中的两个内核之间转发报文，包括：
通过所述第一内核轮询所述第一处理器所有内核中的每个内核对应的缓冲区，得到轮询结果；
当所述轮询结果表征所述第二内核对应的缓冲区存有待发送的第一报文时，通过所述第一内核解析所述第一报文，得到目的节点地址；
基于所述目的节点地址，通过所述第一内核将所述第一报文转发至对应的内核。
8.一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至6任一项所述的报文传输方法。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行如权利要求1至6任一项所述的报文传输方法。
CN202010335367.4A 2020-04-24 2020-04-24 报文传输方法、装置、电子设备及存储介质 Active CN111614794B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010335367.4A CN111614794B (zh) 2020-04-24 2020-04-24 报文传输方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010335367.4A CN111614794B (zh) 2020-04-24 2020-04-24 报文传输方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN111614794A CN111614794A (zh) 2020-09-01
CN111614794B true CN111614794B (zh) 2022-09-23

Family

ID=72196082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010335367.4A Active CN111614794B (zh) 2020-04-24 2020-04-24 报文传输方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN111614794B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497322A (zh) * 2011-12-19 2012-06-13 曙光信息产业(北京)有限公司 一种基于分流网卡和多核cpu实现的高速包过滤设备和方法
CN107547508A (zh) * 2017-06-29 2018-01-05 新华三信息安全技术有限公司 一种报文发送、接收方法、装置及网络设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539528B (zh) * 2014-12-31 2017-12-22 迈普通信技术股份有限公司 多核通信设备及其与radius服务器间报文交互方法
CN105630731A (zh) * 2015-12-24 2016-06-01 曙光信息产业(北京)有限公司 一种多cpu环境下网卡数据处理方法和装置
CN108123901B (zh) * 2016-11-30 2020-12-29 新华三技术有限公司 一种报文传输方法和装置
CN108183893B (zh) * 2017-12-25 2021-03-30 东软集团股份有限公司 一种分片包检测方法、检测装置、存储介质和电子设备
CN108833281B (zh) * 2018-06-01 2020-12-11 新华三信息安全技术有限公司 一种报文转发方法及网络设备
CN108984327B (zh) * 2018-07-27 2020-12-01 新华三技术有限公司 报文转发方法、多核cpu及网络设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497322A (zh) * 2011-12-19 2012-06-13 曙光信息产业(北京)有限公司 一种基于分流网卡和多核cpu实现的高速包过滤设备和方法
CN107547508A (zh) * 2017-06-29 2018-01-05 新华三信息安全技术有限公司 一种报文发送、接收方法、装置及网络设备

Also Published As

Publication number Publication date
CN111614794A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN110083461B (zh) 一种基于fpga的多任务处理系统及方法
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
CN110213147B (zh) 一种云网络互通方法、装置、存储介质及终端设备
CN112822060B (zh) 主机网络的构建方法、装置、系统、介质和主机
CN111641566B (zh) 数据处理的方法、网卡和服务器
KR20100034591A (ko) 멀티 프로세싱 유닛에 대한 메모리 매핑방법, 및 장치
CN111679728B (zh) 数据读取方法及装置
CN111026697A (zh) 核间通信方法、系统、电子器件以及电子设备
CN113177015B (zh) 基于帧头的串口通讯方法和串口芯片
CN114244915A (zh) 一种支持多种协议的数据传输方法、装置及存储介质
CN111614794B (zh) 报文传输方法、装置、电子设备及存储介质
CN110659143B (zh) 一种容器间的通讯方法、装置及电子设备
CN110704201A (zh) 多媒体数据共享方法及终端设备
CN111679918B (zh) 一种消息传输方法及装置
CN113037649B (zh) 网络中断数据包的收发方法和装置、电子设备和存储介质
CN114637574A (zh) 基于半虚拟化设备的数据处理方法、装置和系统
CN113110950A (zh) 处理器及通信方法、存储介质及计算设备
CN109144578B (zh) 一种基于龙芯计算机的显卡资源配置方法及装置
CN114253704A (zh) 一种分配资源的方法及装置
CN110618868A (zh) 对数据进行批量写入的方法、装置以及存储介质
CN116048893B (zh) 光纤总线接口的测试方法及相关设备
CN111092817A (zh) 一种数据传输方法及装置
CN113157610B (zh) 数据保存方法及装置、存储介质、电子装置
CN115002133B (zh) 基于多个接口的数据传输确定方法及装置
CN115225591B (zh) 一种处理交换芯片控制报文的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant