CN103677216A - 主机与外围装置之间的接口 - Google Patents

Abstract

本发明涉及主机与外围装置之间的接口，其公开了用于在计算系统中的主机装置与一个或多个外围装置之间的接口的各种实施方式。外围侧控制器、主机侧控制器和外围侧转换器位于与主机装置通信的外围装置上。该外围侧转换器将来自外围装置中的内部总线的数据传送到用于外围装置的外部接口中。该内部总线与第一总线协议关联，而外部接口与第二总线协议关联。

Description

主机与外围装置之间的接口

相关案例的交叉参考

本申请要求在2012年9月24日提交的题为“虚拟架构扩展器”的美国临时专利申请61/705,126的优先权，其内容不失其完整性地并入本文以供参考。本申请同样要求在2013年1月15日提交的题为“主机与外围装置之间的接口”的美国临时专利申请61/752,574的优先权，其内容不失其完整性地并入本文以供参考。

技术领域

片上系统（SoC）可包括存储各种类型数据的存储器。SoC同样包括辅助实现存储器、SoC中其它部件和SoC外部的外围装置之间通信的内部总线架构。

发明内容

根据本发明的一个方面，提出了一种系统，包括：主机装置以及外围装置，该主机装置包括：总线架构，与第一总线协议关联；以及主机侧转换器，与总线架构通信，主机侧转换器被配置为将来自总线架构的数据提供到用于主机装置的外部接口，外部接口与第二总线协议关联；该外围装置包括：外围侧转换器，与外部接口通信，外围侧转换器被配置为将来自外部接口的数据提供到外围装置中的内部总线中，内部总线与第三总线协议关联；以及主机侧控制器，被配置为从内部总线获得数据。

根据本发明该方面的一种实施方式，该外围装置还包括用于外围装置的外围侧控制器，外围侧控制器与主机侧控制器通信。

根据本发明该方面的一种实施方式，主机侧转换器被配置为将数据从根据第一总线协议转换为根据第二总线协议；以及外围侧转换器被配置为将数据从根据第二总线协议转换为根据第三总线协议。

根据本发明该方面的一种实施方式，主机装置包括与总线架构通信的额外主机侧转换器，额外主机侧转换器被配置为提供数据至用于主机装置的额外外部接口，额外外部接口与第二总线协议关联；以及系统包括额外的外围装置，外围装置包括：与额外外部接口通信的额外外围侧转换器，额外外围侧转换器被配置为将来自额外外部接口的数据提供到额外外围装置中的额外内部总线中。

根据本发明该方面的一种实施方式，外部接口包括多个可配置的通道。

根据本发明该方面的一种实施方式，主机装置位于第一芯片上，而外围装置位于第二芯片上。

根据本发明该方面的一种实施方式，第一总线协议与第三总线协议相同。

根据本发明该方面的一种实施方式，第一总线协议和第三总线协议不同。

根据本发明该方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口（LLI）协议、外围部件互连（PCI）协议或其任意组合。

根据本发明的另一方面，提出一种方法，包括：使用主机装置将来自主机装置中的总线架构的数据传送至用于主机装置的外部接口，总线架构与第一总线协议关联，外部接口与第二总线协议关联；使用外围装置将来自外部接口的数据传送到用于外围装置的内部总线，内部总线与第三总线协议关联；以及在外围装置中将来自内部总线的数据传送到位于外围装置中的主机侧控制器。

根据本发明该另一方面的一种实施方式，还包括在主机装置中将数据从根据第一总线协议转换为根据第二总线协议。

根据本发明该另一方面的一种实施方式，还包括在外围装置中将数据从根据第二总线协议转换为根据第三总线协议。

根据本发明该另一方面的一种实施方式，还包括使用位于外围装置中的外围侧控制器与主机侧控制器通信。

根据本发明该另一方面的一种实施方式，第一总线协议和第三总线协议不同于第二总线协议。

根据本发明该另一方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口（LLI）总线协议。

根据本发明该另一方面的一种实施方式，第二总线协议至少部分地基于外围部件互连（PCI）总线协议。

根据本发明的又一个方面，提出一种设备，包括：外围侧控制器；主机侧控制器，与外围侧控制器通信；内部总线，与主机侧控制器通信，内部总线与第一总线协议关联；以及外围侧转换器，被配置为将来自内部总线的数据传送到外部接口中，外部接口与第二总线协议关联。

根据本发明该又一方面的一种实施方式，外围侧控制器和主机侧控制器在相同的芯片上。

根据本发明该又一方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口（LLI）。

根据本发明该又一方面的一种实施方式，第二总线协议至少部分地基于MIPI低延迟接口（LLI）或外围部件互连（PCI）协议。

附图说明

参考下面的附图可更好地理解本公开的多个方面。附图中的部件不一定按比例绘制，而是重点在于清楚地示出本公开的原理。此外，在附图中，相同的附图标记指示贯穿多个视图中相应的部件。

图1是根据本公开各种实施方式的第一计算系统的示例图。

图2是根据本公开各种实施方式的第二计算系统的示例图。

图3是根据本公开各种实施方式的第三计算系统的示例图。

图4是示出根据本公开各种实施方式的图3的第三计算系统中主机装置实现的功能示例的流程图。

图5是示出根据本公开各种实施方式的图3的第三计算系统中外围装置实现的功能示例的流程图。

图6是示出根据本公开各种实施方式的图3的第三计算系统中外围装置实现的功能示例的流程图。

图7是示出根据本公开各种实施方式的图3的第三计算系统中主机装置实现的功能示例的流程图。

具体实施方式

本公开旨在辅助实现计算系统中多个装置之间的通信。参考图1，其示出了根据本公开的各种实施方式的计算系统103一部分的示例。该计算系统103可以是执行各种计算处理功能的一个或多个装置。作为非限制性示例，计算系统103可以实施为以下形式：台式计算机、服务器计算机、笔记本计算机、平板计算机、移动电话、音乐播放器、电视机、机顶盒、电子书阅读器或提供计算能力的任何其它类型的装置。

计算系统103可包括与一个或多个外围装置109a到109c通信的主机装置106。该主机装置106可包括例如片上系统（SoC）、微控制器或作为外围装置109a到109c的主机的任何其它类型的装置。本示例中的主机装置106包括存储器113、内部总线架构116、存储器控制器119和为简便起见这里没有详细讨论的其它部件。

存储器113可存储用于计算系统103的数据。根据各种实施方式，存储器113可包括易失性存储器和/或非易失性存储器。因此，存储器113可包括随机存取存储器（RAM）、只读存储器（ROM）和/或任何其它类型的存储器技术。虽然存储器113示出作为单一的部件，但应理解存储器113可包括具有相同或不同类型存储器技术的多个部件。根据各种实施方式，存储器113可在与主机装置106中的一个或多个其它部件相同的芯片上制造。

总线架构116辅助实现主机装置106中部件之间的数据传送。例如，总线架构116可辅助实现存储器113与处理器（未示出）之间的数据传送。此外，总线架构116可辅助实现主机装置106与一个或多个外围装置109a到109c之间的数据传送。

总线架构116可包括在其上数据可传播的一个或多个总线。在图1中示出的实施方式中，总线架构116包括初级总线123、次级总线126和第三总线129。然而，应理解在可选实施方式中，总线架构116可包括更少或更多数量的总线。初级总线123、次级总线126和/或第三总线129可至少部分地基于总线协议。总线协议的非限制性示例例如可以是

AXI总线协议、

OCP2总线协议或任何其它类型的合适的总线协议。

初级总线123、次级总线126和第三总线129可各自包括地址总线、数据总线和/或控制总线。此外，相应的地址总线、数据总线和/或控制总线可被共享。在这种情况下，共享总线上的事务（transaction）可包括例如地址周期和数据周期。此外，初级总线123、次级总线126和/或第三总线129可包括仲裁总线架构116上的事务的一个或多个信道控制器。

次级总线126可经由架构开关（未示出）、集线器（未示出）、扩展器（未示出）或辅助实现将次级总线126耦接到初级总线123上的任何其它类型的子系统而耦接到初级总线123上。同样，第三总线129可经由架构开关（未示出）、集线器（未示出）、扩展器（未示出）或辅助实现将第三总线129耦接到次级总线126上的任何其它类型的子系统而耦接到次级总线126上，并因此耦接到初级总线123上。通过包括多个架构层（例如初级总线123、次级总线126、第三总线129）的总线架构116，多个外围装置109a到109c可耦接到主机装置106上，同时达到所需的用于外围装置109a到109c和/或主机装置106的性能特性。

存储器控制器119可辅助实现并控制存储器113、总线架构116和潜在的其它部件之间的数据传送。例如，存储器控制器119可管理用于存储器113的读取和写入操作。此外，存储器控制器119可仲裁到存储器113的访问。根据各种实施方式，存储器控制器119可在与主机装置106中的一个或多个其它部件相同的芯片上制造。

外围装置109a到109c可以是耦接到主机装置106上并且至少部分地依赖主机装置106的装置。例如，外围装置109a到109c可以是主机装置106外部的装置。在这方面，外围装置109a到109c中的部件可以在芯片上或与主机装置106分开的封装中制造。虽然三个外围装置109a到109c被示为与主机装置106通信，但应理解可选实施方式中的计算系统103可包括更少或更多数量的外围装置109a到109c。该外围装置109a到109c可提供用于计算系统103的各种类型的功能。作为非限制性示例，一个或多个外围装置109a到109c可以实施为以下形式：高速外围部件互连（PCIe）装置（例如图形处理单元（GPU）卡、以太网控制器等）、通用串行总线（USB）装置、串行ATA（SATA）装置、JEDEC通用闪存（UFS）装置、嵌入式多媒体卡（eMMC）装置、安全电子（SD）装置、摄像机传感器、显示器驱动器或可耦接到主机装置106上的任何其它类型的装置。

外围装置109a到109c可经由相应的外部接口139a到139c耦接到主机装置106上。在这方面，外部接口139a到139c是主机装置106外部的接口。根据各种实施方式，外部接口139a到139c可实施为以下的形式，例如印刷电路板（PCB）迹线、电线、线或任何其它的导电介质或其任何组合。外部接口139a到139c可包括串行、并行和/或根据计算系统103的各种实施方式的任何其它类型的接口。

为辅助实现主机装置106与相应的外围装置109a到109c之间的通信，主机侧控制器133a到133c和外围侧控制器136a到136c可与外围装置109a到109c关联。在本实施方式中，主机侧控制器133a到133c位于主机装置106上，而外围侧控制器136a到136c位于外围装置109a到109c上。主机侧控制器133a到133c可以被“存储器式映射（memory mapped）”。在这方面，主机侧控制器133a到133c可分配相应的地址，并且与主机侧控制器133a到133c中特定一个的通信可使用相应的分配地址来区分。

在图1中示出的实施方式中，位于主机装置106中的主机侧控制器133a到133c耦接到位于外围装置109a到109c中的相应的外围侧控制器136a到136c上。特定的外围侧控制器136a到136c是否直接耦接到初级总线123上，次级总线126、第三总线129或任何其它总线可至少部分地基于带宽、延迟和用于特定外围装置109a到109c的可能的其它设计标准。

主机侧控制器133a到133c可结合外围侧控制器136操作，从而促进主机装置106控制并与相应的外围装置109a到109c交互。根据各种实施方式，一个或多个主机侧控制器133a到133c可实施为如下的形式，例如但不限于：PCIe根联合体、USB主机控制器、SATA控制器、JEDEC通用闪存主机控制器接口（UFSHCI）、eMMC主机控制器、SD主机控制器或任何其它类型的合适的主机侧控制器133a到133c。

外围侧控制器136a到136c对应于相应的主机侧控制器133a到133c。因此，一个或多个外围侧控制器136a到136c可实施为如下的形式，例如但不限于PCIe端点、USB端点、SATA控制器、JEDEC UFS控制器、eMMC装置控制器、SD装置控制器或任何其它类型的合适的外围侧控制器136a到136c。

因为主机侧控制器133a到133c位于图1的实施方式中的主机装置106中，所以几种类型不同的主机侧控制器133a到133c可提供在主机装置106上以便提供用于几种类型的外围装置109a的兼容性。然而，其可以是仅在实际应用中使用的相对小数量的几种类型的主机侧控制器133a到133c的情况。此外，主机侧控制器133a可能被设计为包括在某些应用中不使用的模式和特征。因此，如果主机侧控制器133a在与主机装置106相同的芯片上制造并且如果一个或多个主机侧控制器133a到133c和/或与其关联的特征或模式不在应用中使用，则可能使得设计成果、验证成果和芯片上的空间没有被用到。

此外，外围装置109a到109c可与不时更新的协议关联。例如，eMMC4.5版本可用eMMC4.51版本代替，JEDEC UFS1.0可用1.1等代替。通过将主机侧控制器133a到133c包括在主机装置106上，主机装置106可能缺乏与未来类型或版本的外围装置109a到109c的兼容性。此外，如果用于应用的外围装置109a到109c不并入由一个或多个主机侧控制器133a到133c支持的所有不同版本的协议，则可能使得设计成果、验证成果和芯片上的空间没有被用到。

此外，外围侧控制器136a到136c和主机侧控制器133a可由可能相互无法配合从而优化主机侧控制器133a到133c和外围侧控制器136a到136c之间的功能的不同实体来设计。因此，如果主机侧控制器133a到133c位于主机装置106上，则主机侧控制器133a到133c和外围侧控制器136a到136c之间的操作可能无法优化。

现在转到图2，其示出根据本公开的各种实施方式称为计算系统203的第二计算系统103一部分的示例。计算系统203类似于前面参考图1所讨论的计算系统103。具体地，外围装置109a到109c与主机装置106通信。然而，在计算系统203中，主机侧控制器133a到133c位于相应的外围装置109a到109c上，而不是位于主机装置106上。

对于计算系统203，主机装置106经由外部接口239a到239c与外围装置109a到109c通信。外部接口239a到239c可以是主机装置106外部的接口。同样，外部接口239a到239c可视为将总线架构116“扩展”到主机装置106外侧。在这方面，外部接口239a到239c可辅助实现外围装置109a到109c与总线架构116直接通信。根据各种实施方式，外部接口239a到239c可实施为如下形式，例如印刷电路板（PCB）迹线、电线、线缆、任何其它导电介质或其中的任何组合。

位于图2中相应的外围装置109a到109c中的主机侧控制器133a到133c可以经由外部接口239a到239c与总线架构116直接通信。根据各种实施方式，主机侧控制器133a到133c可能位于或可能不位于与外围侧控制器136a到136c相同的芯片上。

通过使主机侧控制器133a到133c位于外围装置109a到109c上，可减少用于主机装置106的空间、成本和功耗。此外，主机侧控制器133a到133c和外围侧控制器136a到136c可设计为利用主机侧控制器133a到133c和外围侧控制器136a到136c两者都位于外围装置109a到109c上的优势。例如，主机侧控制器133a到133c和外围侧控制器136a到136c可设计为省略不由外围装置109a到109c使用的特征。因此，通过使主机侧控制器133a到133c位于外围装置109a到109c上，同样可而减少外围装置109a到109c上的成本、空间和功耗。

然而，总线架构116可包括具有各种信号速度和宽度的相对多的信号线。因此，主机装置106和外围装置109a到109c之间的外部接口239a到239c可能相对复杂并且具有相对多的信号线。此外，因为存在用于不同类型总线架构116的不同协议，所以外围装置109a到109c可能不与不同类型的总线架构116兼容。

现在转到图3，其示出根据本公开的各种实施方式称为计算系统303的第三计算系统103一部分的示例。计算系统303类似于前面参考图2所讨论的计算系统203。主机侧控制器133a到133c和外围侧控制器136a到136c位于它们相应的外围装置109a到109c上。然而，计算系统303还包括主机侧转换器306a到306c和经由外部接口339a到339c通信的外围侧转换器309a到309c。

外部接口339a到339c可实施为PCB迹线、电线、线缆或任何其它类型的导电介质中的一个或多个的形式。此外，一个或多个外部接口339a到339c可以是串行接口、并行接口或任何其它类型的接口，并且可以是例如单向、双向、半双工或全双工。此外，一个或多个外部接口339a到339c可以至少部分地基于预定义的总线协议。作为非限制性示例，一个或多个外部接口339a到339c可以至少部分地基于

低延迟接口（LLI）总线协议、PCIe总线协议、任何其它合适的协议或其中的任何组合。根据各种实施方式，所有的外部接口339a到339c可与相同类型的总线协议关联。可选地，一个或多个外部接口339a到339c可与不同类型的总线协议关联。

每个外部接口339a到339c可包括一个或多个通道，在其上数据可在主机装置106和外围装置109a到109c之间传播。在一些实施方式中，用于一个或多个通道的特性可以是可配置的。例如，通过主机装置106和/或外围装置109a到109c可配置用于一个或多个通道的数据速率、位宽和/或其它特性。此外，总通道数量和/或用于每个外部接口339a到339c的通道数量可以是通过主机装置106和/或外围装置可配置的。此外，在各种实施方式中，在主机装置106的设计期间可设置用于外部接口339a到339c的总通道数量，并且通过主机装置106和/或外围装置109a到109c可配置用于每个相应外部接口339a到339c的预定通道数量的特定分配。

每个主机侧转换器306a到306c可经配置接收来自总线架构116的数据并且提供数据给用于主机装置106的外部接口339a到339c中的相应一个。为此，主机侧转换器306a到306c可已经获知用于自身相应的主机侧控制器133a到133c的分配地址。因此，每个主机侧转换器306a到306c可识别结合特定地址提供的总线架构116上的数据是否旨在发送给其相应的主机侧控制器133a到133c。

主机侧转换器306a到306c同样可将数据转换为根据用于外部接口339a到339c的总线协议。例如，主机侧转换器306a到306c可对数据序列化，对数据反序列化，执行数据定序，执行电平转换，和/或执行其它格式化任务。作为非限制性示例，一个或多个主机侧转换器306a到306c可接收根据AXI总线协议、OCP2总线协议或任何其它合适的协议的数据，并且转换将数据转换为根据

LLI总线协议、PCIe总线协议或任何其它合适的协议。

每个外围侧转换器309a到309c可经配置接收来自相应的外部接口339a到339c的数据，并且经由外围装置109a到109c中的内部总线343a到343c提供数据到相应的主机侧控制器133a到133c中。内部总线343a到343c可将数据从外围侧转换器309a到309c载运到相应的主机侧控制器133a到133c和/或外围装置109a到109c中可能的其它部件。为此，内部总线343a到343c可实施为以下形式，例如但不限于：一个或多个PCB迹线、电线、线缆、芯片上互连、金属化层或数据可通过其传播的任何其它类型的介质。一个或多个内部总线343a到343c可至少部分地基于预定义的总线协议。根据各种实施方式，内部总线343a到343c可与用于总线架构116的总线协议相同的总线协议关联。可选地，内部总线343a到343c可与用于总线架构116的总线协议不同的总线协议关联。作为非限制性示例，一个或多个内部总线343a到343c可至少部分地基于AXI总线协议、

OCP2总线协议或任何其它合适的总线协议。

接着，提供了在计算系统303中的各种部件操作的一般说明。在下面的示例中，讨论在主机装置106和外围装置109a之间的数据传送。主机装置106和外围装置109b-c之间的数据传送可以以与即将描述的用于外围装置109a的类似方式进行。

数据可经由总线架构116提供到主机侧转换器306a中。为此，结合用于外围装置109a的分配地址可发送数据。在这方面，在数据事务的地址周期期间，分配给主机侧控制器133a的地址可提供在初级总线123上，接着在数据交易的数据周期期间提供用于主机侧控制器133a的数据。在可选实施方式中，用于主机侧控制器133a的地址可在初级总线123的地址总线上声明，并且数据可提供在用于初级总线123的数据总线上。

因为主机侧转换器306a已知分配给主机侧控制器133a的地址，主机侧转换器306a可识别由总线架构116提供的地址，并且知道去获得关联数据。一旦获得数据，主机侧转换器306a就可存储数据到主机侧转换器306a可访问的寄存器或高速缓存中。

一旦获得来自总线架构116的数据，主机侧转换器306a就可转换数据，以使其成为根据用于外部接口339a的总线协议的格式。例如，主机侧转换器306a可对数据序列化，对数据反序列化，重新排列数据，执行电平转换和/或执行其它格式化功能。作为非限制性示例，数据可从根据

AXI总线协议、

OCP2总线协议或任何其它的总线协议转换为根据

LLI总线协议、PCIe总线协议或任何其它合适类型的总线协议。在数据已经转换为与外部接口339a兼容之后，主机侧转换器306a可提供数据到外部接口339a中。

一旦数据提供到外部接口339a中，则外围侧转换器309a可获得来自外部接口339a的数据。外围侧转换器309a然后可转换数据以使其符合与内部总线343a关联的总线格式。例如，外围侧转换器309a到309c可对数据序列化，对数据反序列化，执行数据定序，执行电平转换和/或执行其它格式化任务。作为非限制性示例，数据可从根据

LLI总线协议、PCIe总线协议或任何其它合适类型的总线协议转换为根据

AXI总线协议、

OCP2总线协议或任何其它类型的总线协议。在数据已经转换为与内部总线343a兼容之后，外围侧转换器309a然后可提供数据到外围装置109a中的内部总线343a中。

然后，位于外围装置109a中的主机侧控制器133a可获得在内部总线343a上提供的数据。主机侧控制器133a然后可结合外围侧控制器136a操作从而辅助实现主机装置106与外围装置109a的交互。从启动与外围装置109a的数据事务的主机装置106中部件的角度来看，这就像是主机侧控制器133a直接耦接到总线架构116上。在这方面，数据可传送到主机侧控制器133a中，如同其是直接耦接到总线架构116上的存储器式映射部件。

为了从主机侧控制器133a传送数据到主机装置106中，主机侧控制器133a可提供数据到内部总线343a上。外围侧转换器309a然后可获得来自内部总线343a的数据并且将数据转换为根据与外部接口339a关联的总线协议。例如，外围侧转换器309a可对数据序列化，对数据反序列化，执行数据定序，执行电平转换和/或执行其它格式化任务。作为非限制性示例，数据可从根据

AXI总线协议、

OCP2总线协议或任何其它协议转换为根据

LLI总线协议、PCIe总线协议或任何其它类型的协议。转换的数据然后可提供到外部接口339a中。

主机侧转换器306a然后可获得来自外部接口339a的数据并且将数据转换为根据与总线架构116关联的总线协议的格式。例如，外围侧转换器309a可对数据序列化，对数据反序列化，执行数据定序，执行电平转换和/或执行其它格式化任务。作为非限制性示例，数据可从根据

LLI总线协议、PCIe总线协议或任何其它协议转换为根据

AXI总线协议、

OCP2总线协议或任何其它类型的总线协议。转换的数据然后可提供到总线架构116中用于进一步处理。

从主机侧控制器133a的角度来看，主机侧控制器133a就好像直接耦接到总线架构116上。在这方面，主机侧控制器133a与主机装置106之间的数据可在主机装置106和主机侧控制器133a之间传送，如同主机侧控制器133a是直接耦接到总线架构116上的存储器式映射部件。

因为主机侧转换器306a到306c和外围侧转换器309a到309c转换用于在主机装置106与主机侧控制器133a到133c之间通信的数据，所以主机装置106可与具有合适的外围侧转换器309a到309c的任何类型的外围装置109a到109c兼容。此外，在主机装置106与外围装置109a到109c之间的软件交互可能是开放的。在这个意义上说，用于计算系统103（图1）的开发的软件可以与计算系统303兼容，而不需软件修改。

通过使主机侧控制器133a到133c位于外围装置109a到109c上，可减少用于主机装置106的空间、成本和功耗。此外，主机侧控制器133a到133c和外围侧控制器136a到136c可设计为利用主机侧控制器133a到133c和外围侧控制器136a到136c两者都位于外围装置109a到109c上的优势。例如，主机侧控制器133a到133c和外围侧控制器136a到136c可设计为省略不由外围装置109a到109c利用的特征。此外，在主机装置106的操作期间，可避开外围装置109a到109c中的一些特征以便减少通信延迟。例如，因为主机侧控制器133a到133c位于它们相应的外围装置109上，在主机侧控制器133a到133c和外围侧控制器136a到136c之间的一个或多个层可省略或避开。作为非限制性示例，主机侧控制器133a到133c和外围侧控制器136a到136c之间的物理层（PHY）可在设计中省略或在计算系统303的操作期间避开。因此，可实现用于计算系统303的更低的成本、功耗和通信延迟。

此外，通过使主机侧控制器133a到133c位于外围装置上，并且通过使主机侧转换器306a到306c和外围侧转换器309a到309c辅助实现外围装置109a到109c和主机装置106之间的通信，可优化计算系统303中的操作。例如，在传统的eMMC总线中，主机可能无法获知用于外围的命令或压缩后的命令的执行状态。此外，用于传统的eMMC总线的主机可能无法发出额外的命令，直到外围指示完成或错误状态。然而，通过使主机侧控制器133a到133c和外围侧控制器136a到136c位于相应的外围装置109a到109c中，主机侧控制器133a到133c可经配置直接探测到相应的位于一处的外围侧控制器136a到136c中，从而确定执行状态并且优化处理。

此外，传统的eMMC总线可使用半双工通信协议，其中在特定时隙通信错误状态。在本公开的各种实施方式中，外围装置109a到109c可提供相应的主机侧控制器133a到133c和外围侧控制器136a到136c之间的额外信号路径，以便错误信号和/或其它类型的信号可在相应的主机侧控制器133a到133c与外围侧控制器136a到136c之间通信。例如，在各种实施方式中，额外的信号路径可致力于通信错误信号。

接着参考图4，其示出根据本公开的各种实施方式的主机装置106（图3）实现的一个功能示例的流程图。具体地，图4的流程图示出从总线架构116（图3）提供数据到外部接口339a到339c（图3）中的一个（这里称为外部接口339）的示例。应理解图4的流程图仅提供可由如这里描述的主机装置106实现的多个不同类型功能的示例。此外，图4的流程图可看作示出根据一个或多个实施方式的计算系统303中实现的方法步骤的示例。

在附图标记403处，数据被提供到主机装置106中的总线架构116中。为此，处理器或其它部件例如可启动提供数据到总线架构116的过程。数据可以根据用于总线架构116的总线协议，诸如但不限于

AXI总线协议、

OCP2总线协议，或任何其它类型的总线协议。数据可来自存储器113（图3）或来自与主机装置106关联的另一个部件。

接着，数据从总线架构116传送给主机侧转换器306a到306c（图3）中的一个（这里称为主机侧转换器306），如在附图标记406处所指示。该数据然后转换为根据用于外部接口339a到339c（图3）中的相应一个（这里称为外部接口339）的总线协议的格式，如在附图标记409处所示。例如，数据可转换为根据与外部接口339关联的总线协议，诸如

LLI总线协议、PCIe总线协议或任何其它合适类型的总线协议。为此，对数据序列化，对数据反序列化，执行数据定序，执行电平转换，或执行其它类型的格式化功能。主机侧转换器306然后提供数据到外部接口339中，如在附图标记413处所指示。然后，过程结束。

接着参考图5，其示出了说明根据本公开各种实施方式在此称为外围装置109的外围装置109a到109c（图3）中的一个所执行的功能示例的流程图。具体地，图5的流程图示出从在此称为外部接口339的外部接口339a到339c（图3）中的一个提供数据到在此称为主机侧控制器133的主机侧控制器133a到133c（图3）中的相应一个的。应理解图5的流程图仅提供可由在此所述的外围装置109所实现的多个不同类型功能的一个示例。此外，图5的流程图可看作示出根据一个或多个实施方式的计算系统303中实现的方法步骤的一个示例。

在附图标记503处，获得来自外部接口339的数据。例如，在此称为外围侧转换器309的外围侧转换器309a到309c中的一个（图3）可获得来自外部接口339的数据。接着，该数据转换为根据用于内部总线343a到343c（图3）中的相应一个（这里称为内部总线343）的总线协议的格式，如在附图标记506处所示。作为非限制性示例，外围侧转换器309可将数据从根据

LLI总线协议、PCIe总线协议或任何其它类型的协议转换为根据

AXI总线协议、OCP2总线协议或任何其它类型的总线协议。如附图标记509所示，该数据然后被提供到用于外围装置109的内部总线343中，并且该数据被提供到主机侧控制器133中，如附图标记513处所示。然后，过程结束。

接着参考图6，其示出了说明根据本公开各种实施方式在此称为外围装置109的外围装置109a到109c（图3）中的一个所执行的功能示例的流程图。具体地，图6的流程图示出从在此称为内部总线343的内部总线343a到343c（图3）中的一个提供数据到在此称为外部接口339的外部接口339a到339c中的相应一个（图3）的示例。应理解图6的流程图仅提供可由外围装置109所实现的许多不同类型功能的示例。此外，图6的流程图可看作示出根据一个或多个实施方式的计算系统303中实现的方法步骤的一个示例。

在附图标记603处，该数据被提供到外围装置109中的内部总线343。为此，在此称为主机侧控制器133的主机侧控制器133a到133c（图3）中的一个可提供数据到内部总线343中。该数据可根据用于内部总线343的总线协议，诸如但不限于

AXI总线协议、

OCP2总线协议或任何其它类型的总线协议。

接着，该数据从内部总线343传送给在此称为外围侧转换器309的外围侧转换器309a到309c中的一个（图3），如在附图标记606处所指示。该数据然后转换为根据用于外部接口339a到339c（图3）中的相应一个（这里称为外部接口339）的总线协议的格式，如在附图标记609处所示。例如，数据可转换为根据

LLI总线协议、PCIe总线协议或任何其它合适类型的总线协议。为此，外围侧转换器309可例如对数据序列化，对数据反序列化，执行数据定序，执行电平转换，或执行任何其它类型的格式化功能。外围侧转换器309然后提供数据到外部接口339中，如在附图标记613处所指示。然后，过程结束。

参考图7，其示出了说明根据本公开各种实施方式的主机装置106（图3）所执行的一种功能示例的流程图。具体地，图7的流程图示出从在此称为外部接口339的外部接口339a到339c中的一个（图3）提供数据到在总线架构116的示例。应理解图7的流程图仅提供可由在此所述的主机装置106所实现的多种不同类型功能的示例。此外，图7的流程图可看作示出根据一个或多个实施方式的计算系统303中实现的方法步骤的一个示例。

在附图标记703处，获得来自外部接口339的数据。例如，在此称为主机侧转换器306的主机侧转换器306a到306c中的一个（图3）可获得来自外部接口339的数据。接着，该数据转换为根据用于总线架构116的格式，如在附图标记706处所示。作为非限制性示例，主机侧转换器306可将数据从根据

LLI总线协议、PCIe总线协议或任何其它总线协议转换为根据

AXI总线协议、

OCP2总线协议或任何其它类型的总线协议。如附图标记709所示，该数据然后被提供到用于主机装置106的总线架构116中。然后，过程结束。

虽然图4到图7的流程图示出了具体的执行顺序，但应理解执行顺序可不同于所示的顺序。例如，两个或多个块的执行顺序可相对于示出顺序打乱。同样，连续示出的两个或多个项目可同步或部分同步执行。此外，在一些实施方式中，示出的一个或多个项目可跳过或省略。此外，为了增强实用程序、核算、性能测量或提供检修辅助等，任何数量的元件可能添加到这里描述的逻辑流程中。应理解所有的这种变化都属于本公开的保护范围内。

这里描述的部件可通过电路实现。在这方面，这种电路可设置为通过产生和/或响应于电或其它类型的信号来执行上述的各种功能。该电路可以是通用目的的硬件或用于执行特定功能的硬件。该电路可包括但不限于分立部件、集成电路或分立部件和集成电路的任何组合。这种集成电路可包括但不限于一个或多个微处理器、芯片上系统、特定应用的集成电路、数字信号处理器、微机、中央处理单元、可编程逻辑器件、状态机、其它类型的装置和/或其中的任何组合中。如这里所用，该电路同样可包括互连，诸如线缆、电线、迹线、金属化层或部件通过其耦接的任何其它元件。此外，该电路可经配置执行软件从而执行这里描述的功能。

应强调本公开的上述实施方式仅是阐述本公开原理的清楚理解的实现方式的可能示例。在基本上不背离本公开的精神和原理的前提下，对上述的实施方式可作出多种变化和修改。所有的这种修改和变化在此旨在包括在本公开的保护范围内，并且由所附权利要求保护。

Claims (10)

1.一种系统，包括：

主机装置，包括：

总线架构，与第一总线协议关联；以及

主机侧转换器，与所述总线架构通信，所述主机侧转换器被配置为将来自所述总线架构的数据提供到用于所述主机装置的外部接口，所述外部接口与第二总线协议关联；以及外围装置，包括：

外围侧转换器，与所述外部接口通信，所述外围侧转换器被配置为将来自所述外部接口的数据提供到所述外围装置中的内部总线，所述内部总线与第三总线协议关联；以及

主机侧控制器，被配置为从所述内部总线获得数据。

2.根据权利要求1所述的系统，其中，所述外围装置还包括用于所述外围装置的外围侧控制器，所述外围侧控制器与所述主机侧控制器通信。

3.根据权利要求1所述的系统，其中，

所述主机侧转换器被配置为将所述数据从根据所述第一总线协议转换为根据所述第二总线协议；以及

所述外围侧转换器被配置为将所述数据从根据所述第二总线协议转换为根据所述第三总线协议。

4.根据权利要求1所述的系统，其中：

所述主机装置包括与所述总线架构通信的额外主机侧转换器，所述额外主机侧转换器被配置为提供数据至用于所述主机装置的额外外部接口，所述额外外部接口与所述第二总线协议关联；以及

所述系统包括额外外围装置，所述外围装置包括：

与所述额外外部接口通信的额外外围侧转换器，所述额外外围侧转换器被配置为将来自所述额外外部接口的数据提供到所述额外外围装置中的额外内部总线。

5.根据权利要求1所述的系统，其中，所述主机装置位于第一芯片上，而所述外围装置位于第二芯片上。

6.根据权利要求1所述的系统，其中，所述第二总线协议至少部分地基于MIPI低延迟接口（LLI）协议、外围部件互连（PCI）协议或其任意组合。

7.一种方法，包括：

使用主机装置将来自所述主机装置中的总线架构的数据传送至用于所述主机装置的外部接口，所述总线架构与第一总线协议关联，所述外部接口与第二总线协议关联；

使用外围装置将来自所述外部接口的数据传送到用于所述外围装置的内部总线，所述内部总线与第三总线协议关联；以及

在所述外围装置中将来自所述内部总线的数据传送到位于所述外围装置中的主机侧控制器。

8.根据权利要求7所述的方法，还包括在所述主机装置中将所述数据从根据所述第一总线协议转换为根据所述第二总线协议。

9.根据权利要求7所述的方法，还包括在所述外围装置中将所述数据从根据所述第二总线协议转换为根据所述第三总线协议。

10.一种设备，包括：

外围侧控制器；

主机侧控制器，与所述外围侧控制器通信；

内部总线，与所述主机侧控制器通信，所述内部总线与第一总线协议关联；以及

外围侧转换器，被配置为将来自所述内部总线的数据传送到外部接口，所述外部接口与第二总线协议关联。

Images