CN106294277A - 一种基于pcie总线的smp计算系统 - Google Patents

Abstract

本发明公开了一种基于PCIE总线的SMP计算系统，包括通过PCIE总线连接的至少一个SoC对等计算单元、PCIE总线适配器和BOOT启动管理模块；SoC对等计算单元为计算在总体，包括PCIE总线接口，并与PCIE总线适配器遵循相同版本内容的PCIE总线协议；PCIE总线适配器，用于对SoC对等计算单元计算数据计算指令进行管理、交换、转发；所述BOOT启动管理模块是基于uboot内核和PCIE驱动的启动控制模块，在启动过程中负责识别SoC中的CPU、配置每个CPU的PCIE交互驱动、设置PCIE总线适配器中的调度管理信息。可以解决成本和弹性构建等问题之间的矛盾，具有成本低廉、可弹性构建的优点。

Description

一种基于 PCIE 总线的 SMP 计算系统

技术领域

本发明属于多颗CPU之间的对等平行架构（SMP）技术领域，具体地涉及一种基于PCIE总线的SMP计算系统。

背景技术

多颗CPU的平行架构应用问题由来已久，当下的服务器中有8核16线程的CPU，PC中常见的4核8线程CPU，现下高端手机也已经采用了8核8线程的CPU作为主控制器。SMP技术发展到当下已经相对成熟了，但是也仍然存在一些问题，可以进行改进。

当下SMP技术主要有两种思路，其一在CPU封装内部实现，通过不断提高单晶硅的生产工艺(40nm、32nm、28nm、22nm、16nm)以在固定体积封装内实现多个CPU计算核心；其二是在CPU封装外部利用高速总线的方式连接多个CPU，以实现对等平行架构（比如IBM 的 Linux Beowulf利用的10Gb的光纤连接）。但不论哪种方式都不能解决弹性构建和成本消耗的问题。

现有技术存在的主要缺点如下：

1）CPU封装内部构件SMP，成本高、周期长、不能弹性构建。

2）用光纤网络的方式构建SMP，占用空间大、传输速率有限、成本也并不低廉。

发明内容

针对上述技术问题，本发明旨在提供一种基于PCIE总线的SMP计算系统，以解决成本和弹性构建等问题之间的矛盾，具有成本低廉、可弹性构建的优点。

为达到上述目的，本发明的技术方案是：

一种基于PCIE总线的SMP计算系统，其特征在于，包括通过PCIE总线连接的至少一个SoC对等计算单元、PCIE总线适配器和BOOT启动管理模块；

所述SoC对等计算单元为计算在总体，包括PCIE总线接口，并与PCIE总线适配器遵循相同版本内容的PCIE总线协议；

所述PCIE总线适配器，用于对SoC对等计算单元计算数据计算指令进行管理、交换、转发；

所述BOOT启动管理模块是基于uboot内核和PCIE驱动的启动控制模块，在启动过程中负责识别SoC中的CPU、配置每个CPU的PCIE交互驱动、设置PCIE总线适配器中的调度管理信息。

本发明还公开了基于PCIE总线的SMP计算系统的计算方法，其特征在于，包括以下步骤：

S11：初始化BOOT启动管理模块，BOOT启动管理模块分配数据、控制、中断地址；

S12：初始化PCIE总线适配器，通过PCIE总线通信检测，启动SoC对等计算单元；

S13：PCIE总线适配器解析分配控制地址和数据地址，并进行内存交互，使得CPU操作。

与现有技术相比，本发明的有益效果是：

1、成本低廉，利用PCIe总线连接现有多个SoC芯片封装，实现SMP。

2、可弹性构建，此方法在应用的阶段只需根据计算需求选择不同数量的计算节点，并设计对应数量的数据总线连接器，进行计算节点连接即可。

附图说明

图1为本发明基于PCIE总线的SMP计算系统的架构图；

图2为本发明基于PCIE总线的SMP计算系统的启动流程图；

图3为本发明基于PCIE总线的SMP计算系统的运行流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式以及附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

实施例：

由图1所示，本发明的总体架构主要包含三个核心部分，即SoC对等计算单元、PCIE总线适配器和BOOT启动管理模块。其主要描述如下：

a.SoC对等计算单元

SoC对等计算单元是本SMP架构的核心计算总体，它可以是具有PCIE总线接口的各种SoC芯片，并与架构中的PCIE总线适配器遵循相同版本内容的PCIE总线协议。

b.PCIE总线适配器

PCIE总线适配器是本计算架构的总体数据交换总线控制器，各个SoC的计算数据计算指令均有PCIE总线适配器进行管理、交换、转发。

c.BOOT启动管理模块

BOOT启动管理模块是基于uboot内核和PCIE驱动的启动控制模块，在启动过程中负责识别SoC中的CPU、配置每个CPU的PCIE交互驱动、设置PCIE总线适配器中的调度管理信息。

如图2、3所示，该系统的运行方法包括基本的启动时序和基本的运行时序。

基本的启动时序：

初始化BOOT启动管理模块，BOOT启动管理模块分配数据、控制、中断地址；

初始化PCIE总线适配器，SoC启动，通过PCIE总线通信检测；

启动正常或者输出错误信息，启动停止。

正常运行的时序：

PCIE总线适配器解析分配控制地址，并进行内存交互；

PCIE总线适配器解析分配数据地址，并进行内存交互；

使得CPU操作。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (2)

1.一种基于PCIE总线的SMP计算系统，其特征在于，包括通过PCIE总线连接的至少一个SoC对等计算单元、PCIE总线适配器和BOOT启动管理模块；

所述SoC对等计算单元为计算在总体，包括PCIE总线接口，并与PCIE总线适配器遵循相同版本内容的PCIE总线协议；

所述PCIE总线适配器，用于对SoC对等计算单元计算数据计算指令进行管理、交换、转发；

所述BOOT启动管理模块是基于uboot内核和PCIE驱动的启动控制模块，在启动过程中负责识别SoC中的CPU、配置每个CPU的PCIE交互驱动、设置PCIE总线适配器中的调度管理信息。

2.基于权利要求1所述的基于PCIE总线的SMP计算系统的计算方法，其特征在于，包括以下步骤：

S11：初始化BOOT启动管理模块，BOOT启动管理模块分配数据、控制、中断地址；

S12：初始化PCIE总线适配器，通过PCIE总线通信检测，启动SoC对等计算单元；

S13：PCIE总线适配器解析分配控制地址和数据地址，并进行内存交互，使得CPU操作。