TWI417728B - 串列週邊介面設備通訊電路 - Google Patents

串列週邊介面設備通訊電路 Download PDF

Info

Publication number
TWI417728B
TWI417728B TW97105382A TW97105382A TWI417728B TW I417728 B TWI417728 B TW I417728B TW 97105382 A TW97105382 A TW 97105382A TW 97105382 A TW97105382 A TW 97105382A TW I417728 B TWI417728 B TW I417728B
Authority
TW
Taiwan
Prior art keywords
slave
spi bus
control unit
master device
serial
Prior art date
Application number
TW97105382A
Other languages
English (en)
Other versions
TW200935227A (en
Inventor
Ming Chih Hsieh
Kuo Sheng Chao
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW97105382A priority Critical patent/TWI417728B/zh
Publication of TW200935227A publication Critical patent/TW200935227A/zh
Application granted granted Critical
Publication of TWI417728B publication Critical patent/TWI417728B/zh

Links

Landscapes

  • Information Transfer Systems (AREA)

Description

串列週邊介面設備通訊電路
本發明係關於一種SPI(Serial Peripheral Interface,串列週邊設備介面)設備通訊電路。
在電腦系統中,SPI是一種允許在兩種設備(一個稱主設備,另一個稱從設備)之間進行串列資料交換之介面。SPI最常應用於電腦系統之CPU(Central Processing Unit,中央處理器)與週邊晶片之間之通訊電路系統中,當SPI匯流排有晶片選擇CS(Chip Select)訊號時,SPI匯流排才可進行資料之接收和發送,一般CPU所提供之SPI匯流排數量有限。
請參考圖1,當CPU 100需要透過SPI匯流排300與PIC(Peripheral Interface Controller,週邊設備控制器)200進行通訊時,通常之做法是:該PIC 200之SPI匯流排控制單元透過該SPI匯流排300與該CPU 100之SPI匯流排控制單元相連,即該CPU 100之晶片選擇埠CS與該PIC 200之一控制埠P相連,該CPU 100之串列資料輸出埠SDO與該PIC 200之資料登錄埠DIN相連,該CPU 100之串列資料登錄埠SDI與該PIC 200之資料輸出埠DOUT相連,該CPU 100之串列時脈埠SCLK與該PIC 200之時脈埠S相連,該PIC 200連接一前端裝置400(如記憶體),該PIC 200接收該前端裝置400之資訊並將該資訊傳送給該CPU 100,並將該CPU 100發送之指令轉換為控制訊號傳送給該前端裝置400以控制其完成相應之操作。
習知技術中,該CPU 100透過該SPI匯流排300僅能與一個該PIC 200通訊,當該CPU 100需透過SPI匯流排300與多個PIC 200進行通訊時,則會產生SPI匯流排不夠使用之問題。
鑒於上述內容,有必要提供一種可擴充SPI匯流排之SPI設備通訊電路,以解決SPI匯流排使用數量不足之問題。
一種SPI設備通訊電路,包括一主設備、複數從設備及SPI匯流排,該主設備包括一SPI匯流排控制單元,該主設備之SPI匯流排控制單元包括一晶片選擇埠,每一從設備包括一SPI匯流排控制單元,其中一從設備包括複數GPIO引腳,每一從設備之SPI匯流排控制單元包括一選通埠,該主設備之晶片選擇埠連接具GPIO引腳之從設備之選通埠,該GPIO引腳分別連接其他從設備之SPI匯流排控制單元之選通埠,當該主設備與該等從設備通訊時,該主設備發送一具有位址訊號之指令給該具GPIO引腳之從設備,該具GPIO引腳之從設備判斷該位址訊號是否與自己之一致,如果一致則執行該主設備發送之指令,如果不一致則接收該主設備發送之指令並透過其GPIO引腳將該指令中之位址訊號傳送給其他從設備之SPI匯流排控制單元之選通埠,其他從設備判斷該指令中之位址訊號是否與自己之位址訊號相一致,如果一致則執行該主設備所發送之指令,如果不一致則不執行該主設備所發送之指令。
相較習知技術,該CPU之SPI匯流排控制單元透過該SPI匯流排發送指令訊號給每一PIC之SPI匯流排控制單元,設置一PIC可以直接與該CPU進行通訊,透過該PIC之GPIO引腳進一步控制其他PIC可以與該CPU進行通訊,使該CPU透過設置之PIC擴充了SPI匯流排之使用數量。
請參考圖2,本發明SPI設備通訊電路之較佳實施方式包括一主設備10(如CPU),四個從設備如PIC 20、22、24及26,SPI匯流排30及四個前端裝置40、42、44及46,該從設備及該前端裝置之數量可根據實際情況相應地增加或減少。
該CPU 10包括一SPI匯流排控制單元,該SPI匯流排控制單元包括一晶片選擇埠CS、一串列資料輸出埠SDO、一串列資料登錄埠SDI及一串列時脈埠SCLK。
每一PIC包括一SPI匯流排控制單元及複數GPIO(General purpose input/output,通用輸入輸出)引腳。該PIC 20之SPI匯流排控制單元包括一選通埠P0,該PIC 22之SPI匯流排控制單元包括一選通埠P1,該PIC 24之SPI匯流排控制單元包括一選通埠P2,該PIC 26之SPI匯流排控制單元包括一選通埠P3,每一PIC還包括一資料登錄埠DIN、一資料輸出埠DOUT及一時脈埠S。
其中,該CPU 10之SPI匯流排控制單元透過該SPI匯流排30分別與該等PIC20、PIC22、PIC24及PIC26之SPI匯流排控制單元相連,即該CPU 10之SPI匯流排控制單元之晶片選擇埠CS與該PIC20之選通埠P0相連,該CPU 10之串列資料輸出埠SDO分別連接該等PIC20、PIC22、PIC24及PIC26之資料登錄埠DIN,該CPU 10之串列資料登錄埠SDI分別連接該等PIC20、PIC22、PIC24及PIC26之資料輸出埠DOUT,該CPU 10之串列時脈埠分別連接該等PIC20、PIC22、PIC24及PIC26之時脈埠S。該PIC20之三個GPIO引腳分別連接該等PIC22、PIC24及PIC26之SPI匯流排控制單元之選通埠P1、P2及P3,該等PIC20、PIC22、PIC24及PIC26分別連接前端裝置40、42、44、46,該等PIC 20、22、24、26接收對應前端裝置40、42、44、46之資訊並將該資訊傳送給該CPU 10,並將該CPU 10發送之指令轉換為控制訊號傳送給該等前端裝置40、42、44、46以控制其完成相應之操作。
本實施方式中,利用該PIC20之三個GPIO引腳可以將SPI匯流排擴充為四組,進而可以連接四個PIC。
工作時,當該CPU 10與多個PIC通訊時,首先必須為每一PIC設定一個位址訊號,當該CPU 10向該PIC發送指令時先送出一位址訊號,每一PIC判斷該位址訊號是否與自己之位址訊號相一致,如果一致則執行該CPU 10所發送之指令,如果不一致則不執行該CPU 10所發送之指令。當該CPU 10發出之指令中之位址訊號與該PIC20之位址訊號一致時,則該CPU 10與該PIC20進行通訊,當該CPU10發出之指令中之位址訊號與該PIC20之位址訊號不一致時,該PIC20接收該CPU 10發送之指令並透過其GPIO引腳將該指令訊號中之位址訊號傳送給該等PIC22、PIC24及PIC26之SPI匯流排控制單元之選通埠P1、P2及P3,該等PIC22、PIC24及PIC26判斷該指令中之位址訊號是否與自己之位址訊號相一致,如果一致則執行該CPU 10所發送之指令,如果不一致則不執行該CPU 10所發送之指令,因此該CPU 10透過其發送之指令中之位址訊號選擇一PIC與自己通訊。
透過本發明之實施方式,該CPU 10之SPI匯流排控制單元透過該SPI匯流排30發送指令訊號給一PIC之SPI匯流排控制單元,設置該PIC可以直接與該CPU10進行通訊,透過該PIC之GPIO引腳進一步控制其他PIC可以與該CPU 10進行通訊,從而解決了SPI匯流排不夠使用之問題。該SPI通訊電路方法簡單、成本低。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之具體實施方式,舉凡熟悉本案技藝之人士,在爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之申請專利範圍內。
主設備...10
從設備...20、22、24、26
SPI匯流排...30
前端裝置...40、42、44、46
圖1為習知之SPI設備通訊原理圖。
圖2為本發明SPI設備通訊電路之較佳實施方式之原理圖。
主設備...10
從設備...20、22、24、26
SPI匯流排...30
前端裝置...40、42、44、46

Claims (6)

  1. 一種串列週邊介面設備通訊電路,包括一主設備、複數從設備及SPI匯流排,該主設備包括一SPI匯流排控制單元,該主設備之SPI匯流排控制單元包括一晶片選擇埠,每一從設備包括一SPI匯流排控制單元,其中一從設備包括複數GPIO引腳,每一從設備之SPI匯流排控制單元包括一選通埠,該主設備之晶片選擇埠連接具GPIO引腳之從設備之選通埠,該GPIO引腳分別連接其他從設備之SPI匯流排控制單元之選通埠,當該主設備與該等從設備通訊時,該主設備發送一具有位址訊號之指令給該具GPIO引腳之從設備,該具GPIO引腳之從設備判斷該位址訊號是否與自己之一致,如果一致則執行該主設備發送之指令,如果不一致則接收該主設備發送之指令並透過其GPIO引腳將該指令中之位址訊號傳送給其他從設備之SPI匯流排控制單元之選通埠,其他從設備判斷該指令中之位址訊號是否與自己之位址訊號相一致,如果一致則執行該主設備所發送之指令,如果不一致則不執行該主設備所發送之指令。
  2. 如申請專利範圍第1項所述之串列週邊介面設備通訊電路,其中該主設備之SPI匯流排控制單元還包括一串列資料輸出埠、一串列資料登錄埠及一串列時脈埠,每一從設備之SPI匯流排控制單元還包括一資料登錄埠、一資料輸出埠及一時脈埠,該主設備之串列資料輸出埠分別連接每一從設備之資料登錄埠,該主設備之串列資料登錄埠分別連接每一從設備之資料輸出埠,該主設備之串列時脈埠分別連接每一從設備之時脈埠。
  3. 如申請專利範圍第1項所述之串列週邊介面設備通訊電路,其中該等從設備之數量為4個,該具GPIO引腳之從設備之GPIO引腳有3個。
  4. 如申請專利範圍第1項所述之串列週邊介面設備通訊電路,其中該主設備為CPU。
  5. 如申請專利範圍第1項所述之串列週邊介面設備通訊電路,其中該等從設備為週邊設備控制器。
  6. 如申請專利範圍第1項所述之串列週邊介面設備通訊電路,其中每一從設備均連接一前端裝置。
TW97105382A 2008-02-15 2008-02-15 串列週邊介面設備通訊電路 TWI417728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97105382A TWI417728B (zh) 2008-02-15 2008-02-15 串列週邊介面設備通訊電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97105382A TWI417728B (zh) 2008-02-15 2008-02-15 串列週邊介面設備通訊電路

Publications (2)

Publication Number Publication Date
TW200935227A TW200935227A (en) 2009-08-16
TWI417728B true TWI417728B (zh) 2013-12-01

Family

ID=44866523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97105382A TWI417728B (zh) 2008-02-15 2008-02-15 串列週邊介面設備通訊電路

Country Status (1)

Country Link
TW (1) TWI417728B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394050B (zh) * 2009-09-29 2013-04-21 Hon Hai Prec Ind Co Ltd 基於串列週邊介面匯流排的設備及其資料傳輸方法
TWI406135B (zh) * 2010-03-09 2013-08-21 Nuvoton Technology Corp 資料傳輸系統與可編程序列周邊介面控制器
TWI474179B (zh) * 2010-04-28 2015-02-21 Hon Hai Prec Ind Co Ltd 多設備連接系統

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373428A (zh) * 2001-02-28 2002-10-09 阿尔卡塔尔公司 串行外围接口主设备,串行外围接口从设备以及串行外围接口
TW200413910A (en) * 2002-10-30 2004-08-01 Atmel Corp Method for identification of SPI compatible serial memory devices
CN1588337A (zh) * 2004-09-15 2005-03-02 北京中星微电子有限公司 串行通信总线外部设备接口
TW200723006A (en) * 2005-12-14 2007-06-16 Mediatek Inc SPI device
TW200725284A (en) * 2005-12-23 2007-07-01 Hon Hai Prec Ind Co Ltd Communicating circuit for SPI devices
CN101061468A (zh) * 2004-12-29 2007-10-24 摩托罗拉公司 用于扩展串行外围接口的系统、方法和设备
TW200743116A (en) * 2006-05-11 2007-11-16 Amic Technology Corp Method and apparatus for increasing transmission efficiency of an electric device using a serial peripheral interface

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373428A (zh) * 2001-02-28 2002-10-09 阿尔卡塔尔公司 串行外围接口主设备,串行外围接口从设备以及串行外围接口
TW200413910A (en) * 2002-10-30 2004-08-01 Atmel Corp Method for identification of SPI compatible serial memory devices
CN1588337A (zh) * 2004-09-15 2005-03-02 北京中星微电子有限公司 串行通信总线外部设备接口
CN101061468A (zh) * 2004-12-29 2007-10-24 摩托罗拉公司 用于扩展串行外围接口的系统、方法和设备
TW200723006A (en) * 2005-12-14 2007-06-16 Mediatek Inc SPI device
TW200725284A (en) * 2005-12-23 2007-07-01 Hon Hai Prec Ind Co Ltd Communicating circuit for SPI devices
TW200743116A (en) * 2006-05-11 2007-11-16 Amic Technology Corp Method and apparatus for increasing transmission efficiency of an electric device using a serial peripheral interface

Also Published As

Publication number Publication date
TW200935227A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
TWI621022B (zh) 於多重電纜pci快捷io互連中實施電纜故障切換
US10229080B2 (en) Dual bus standard switching bus controller
US7756123B1 (en) Apparatus, system, and method for swizzling of a PCIe link
CN104021047B (zh) 虚拟功能分配系统、方法及其管理主机
CN101499046A (zh) Spi设备通信电路
US20090234998A1 (en) Connection system
US20090292854A1 (en) Use of bond option to alternate between pci configuration space
EP3607450B1 (en) Apparatus and mechanism to bypass pcie address translation by using alternative routing
US20090271557A1 (en) Non-volatile memory storage device with high transmission rate
KR101767181B1 (ko) 다목적 어댑터 카드 및 그 통합 방법
CN101160569A (zh) 改进具有多个存储器控制器的电路的带宽的设备
CN107643993B (zh) 总线转换接口、总线转换接口的工作方法和通信设备
TW202005485A (zh) 擴充快捷外設互聯標準兼容性的電路
TWI417728B (zh) 串列週邊介面設備通訊電路
US8943256B1 (en) Serial data intermediary device, and related systems and methods
TWI706258B (zh) 計算裝置
KR20120064445A (ko) I2c 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 멀티플렉싱 장치 및 그 방법
TW201510731A (zh) 介面傳輸設備
CN214540748U (zh) 转接板卡及计算机
JP6052089B2 (ja) 複合型コンピュータシステム
TWI658366B (zh) 硬體資源擴充系統及熱插拔管理裝置
TWI658367B (zh) 硬體資源擴充系統
US8407385B2 (en) Bus arbitration system, a method of connecting devices of an IC employing a bus system and an IC
JP6516511B2 (ja) 電子機器
TWI546678B (zh) 可自動設定快捷外設互聯標準模組之匯流通道之系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees