TWI706258B - 計算裝置 - Google Patents

計算裝置 Download PDF

Info

Publication number
TWI706258B
TWI706258B TW108100129A TW108100129A TWI706258B TW I706258 B TWI706258 B TW I706258B TW 108100129 A TW108100129 A TW 108100129A TW 108100129 A TW108100129 A TW 108100129A TW I706258 B TWI706258 B TW I706258B
Authority
TW
Taiwan
Prior art keywords
processors
processor
output ports
module
computing device
Prior art date
Application number
TW108100129A
Other languages
English (en)
Other versions
TW202013205A (zh
Inventor
周樂生
張添榮
Original Assignee
廣達電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 廣達電腦股份有限公司 filed Critical 廣達電腦股份有限公司
Publication of TW202013205A publication Critical patent/TW202013205A/zh
Application granted granted Critical
Publication of TWI706258B publication Critical patent/TWI706258B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8038—Associative processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake

Abstract

本揭露提供處理器模組之彈性耦接。根據本揭露實施例之範例性計算裝置，可包括具有複數處理器及複數模組輸出埠的處理器模組，其中複數模組輸出埠與各個處理器組合。各個處理器可包括複數晶片通信通道。複數晶片通信通道可耦接至第一處理器的模組輸出埠，並可耦接至複數處理器中之其他處理器。本揭露同時提供本地模式或合作模式配置。本地模式提供四個處理器之間的四路連接，而合作模式提供八個處理器之間的八路連接。

Description

計算裝置
本發明係有關於具有輸出埠之處理器模組，特別係有關於用於調整處理器模組之輸出埠之配置的系統及方法。
電腦系統可具有複數處理器以增加它們的計算能力。這些處理器需要彼此通信以分配及分派計算任務。通常，電腦系統可擁有具有四個處理器之第一模組，並提供可附加於第一模組之另一具四個處理器之第二模組以為電腦系統提供八個處理器。然而，由於第一模組與第二模組間之連接位於電腦系統之主機板上，所以第一模組與第二模組之配置通常不能修改，舉例來說，一旦電腦系統處於八處理器配置，則電腦系統不能在沒有換掉主機板的情況下轉換為四處理器配置。
本揭露之多種範例直指一種計算裝置，上述計算裝置被配置來彈性地連接計算裝置中之處理器模組。根據本揭露第一實施例之範例性計算裝置包括一處理器模組，上述處理器模組包括複數處理器及複數模組輸出埠。複數模組輸出埠可與複數處理器中之各個處理器組合。複數處理器中之各個處理器包括複數晶片通信通道(chip communication channels, CCCs)。複數CCCs中之各個晶片通信通道耦接至與複數處理器中之其中一個處理器組合的複數模組輸出埠中之其中一個輸出埠。複數CCCs中之剩餘晶片通信通道耦接至上述處理器中之其他處理器。
在一些範例中，複數CCCs中之各個晶片通信通道包括點對點(PTP)處理器互連通道。
在一些範例中，複數 CCCs中之剩餘晶片通信通道被安排來以交叉式(cross bar)配置耦接複數處理器。在其他範例中，複數CCCs中之剩餘晶片通信通道被安排來以環狀配置耦接複數處理器。
在一些範例中，複數模組輸出埠中之各個模組輸出埠可為電纜連接埠。
在一些範例中，控制器可被配置來監控複數模組輸出埠之連接狀態。控制器可至少基於連接狀態配置處理器模組以在本地模式(local mode)或合作模式(cooperative mode)其中之一模式下操作。當連接狀態表示複數模組輸出埠中之至少一個模組輸出埠為非動作(inactive)時，處理器模組可被配置為在本地模式下操作。當連接狀態表示複數模組輸出埠中之各個模組輸出埠為動作(active)時，處理器模組可被配置為在合作模式下操作。
在一些實施例中，控制器可更進一步被配置來檢測替代連接路徑是否可用於非動作的模組輸出埠中之至少一個模組輸出埠。作為對檢測出替代連接路徑可用之響應，控制器可將非動作的模組輸出埠中之至少一個模組輸出埠耦接至替代連接路徑。控制器可將處理器模組配置為在合作模式下操作。
本揭露之第二實施例提供一種電腦實施方法。此方法可始於確定處理器模組是否已接收到以合作模式操作的請求。處理器模組可包括複數處理器及複數模組輸出埠。複數模組輸出埠可與複數處理器中之各個處理器組合。若已接收到請求，則可以確定複數模組輸出埠之連接狀態。此後，若已確定複數模組輸出埠之所有模組輸出埠為活動連接狀態，則處理器模組可接著被配置與第二處理器模組一起在合作模式下操作。
在一些範例中，上述電腦實施方法可進一步包括確定複數模組輸出埠中之至少一個模組輸出埠的非動作連接狀態。然後檢測替代連接路徑是否可用於非動作的複數模組輸出埠中之至少一個。作為對檢測出替代連接路徑可用之響應，非動作的複數模組輸出埠中之至少一個模組輸出埠可耦接到替代連接路徑。處理器模組可接著被配置為以合作模式操作。
本揭露之第三實施例提供一種計算裝置，上述計算裝置可包括記憶體及控制器。記憶體可儲存可由控制器執行之指令。當上述指令由控制器執行時，會使控制器確定是否已接收到以合作模式操作處理器模組的請求。處理器模組可包括複數處理器及複數模組輸出埠，其中複數模組輸出埠可與複數處理器中之各個處理器組合。作為對確定接收到上述請求的響應，上述指令被配置來使控制器檢查複數模組輸出埠的連接狀態。控制器可確定所有複數模組輸出埠之活動連接狀態。上述指令亦被配置來使控制器配置處理器模組，以在合作模式下與第二處理器模組共同操作。
在一些範例中，控制器可確定複數模組輸出埠中之至少一個模組輸出埠的非動作連接狀態。控制器可接著檢測替代連接路徑是否可用於非動作的複數模組輸出埠中之至少一個。然後，控制器可將非動作的複數模組輸出埠中之至少一個模組輸出埠耦接到替代連接線路。控制器可接著配置處理器模組以在合作模式下操作。
於本揭露中，字彙「電腦系統」、「計算系統」以及「伺服器系統」皆可互換使用，且可用於辨識任何使用處理器進行通信及執行任務之電子計算系統。這種電子計算系統可包括但不限於：個人電腦、筆記型電腦、平板電腦及商用或私人伺服器系統。
「晶片通信通道」或「CCC」所指為任何通向中央處理單元之通道，此通道用於與另一晶片通信。
「點對點處理器互連通道」或「PTP處理器互連通道」所指為任何專用於與另一對等處理器通信之通道，包括UPI通道。
本發明之描述係參考附圖，其中所有的附圖使用相同之附圖標記來表示相似或相等之元件。附圖並未依比例繪製，且僅用於說明本發明。下列參考用於說明之範例性應用以描述本發明之若干樣態。須理解的是，許多具體細節、關係及方法被提出以提供對本發明之通盤理解。然而，於相關技術領域具有通常知識者將輕易認知到本發明可在沒有一或多個具體細節下或以其他方法完成。在其他實例中，公知結構或操作並未詳述以免模糊本發明。本發明並不限於所示之動作或事件之順序，因為一些動作可以不同之順序發生及/或與其他動作或事件同時發生。此外，並非所有出示之動作或事件皆為實施根據本發明之方法所必需的。
本揭露涉及處理器模組之彈性耦接。根據本揭露實施例之範例性計算系統可包括具有複數處理器之處理器模組。範例性計算系統亦可包括與各個處理器組合之複數模組輸出埠。各個處理器可包括複數晶片通信通道(chip communication channels，CCCs)。上述CCCs可耦接至第一處理器之模組輸出埠，並可耦接至複數處理器中之其他處理器。因此，模組輸出埠之配置可用於配置處理器模組以在本地模式(local mode)或合作模式(cooperative mode)下操作。如此處所用的，術語「本地模式」或「本地操作模式(local mode of operation)」所指為處理器模組單獨操作之操作模式，意即處理器模組所接收的計算任務完全由本處理器模組執行。如此處所用的，術語「合作模式」或「合作操作模式(cooperative mode of operation)」所指為處理器模組與其他處理器模組合作操作之操作模式，意即處理器模組所接收的計算任務，由處理器模組與其耦接之其他處理器模組執行。本地模式可提供四個處理器間的四路連接，而合作模式可提供八個處理器間的八路連接。根據本揭露一實施例，藉由監控連接狀態，可選擇性地改變處理器模組是以本地模式還是合作模式操作。
根據本揭露實施例，範例性計算裝置配置處理器模組，將處理器模組自本地模式下的四路處理器配置，改變為合作模式下的八路處理器配置。上述改變可基於連接狀態實現。這些計算裝置提供處理器模組間的彈性耦接，可基於使用者需求選擇接合或解除。切換程序可實現本地模式與合作模式間的轉換，而無需使用者進行任何物理性的改變。
第1圖顯示範例性的計算裝置100，計算裝置100提供先前技術之四個處理器間的固定連接。計算裝置100包括處理器111、112、113及114；主機板晶片組121、122、123及124；週邊組件互連快速上行鏈路連接(peripheral component interconnect express uplink connections, PCIe connections)131、132、133及134；超通路互連(UltraPath Interconnect, UPI)鏈接140；以及記憶體模組151、152、153及154。
計算裝置100可配置處理器111、112、113及114以接收來自彼此的傳輸，並經由UPI鏈接140向彼此發送傳輸。主機板晶片組121、122、123及124個別與其他晶片組整合，以提供處理器111、112、113及114之間的連接。主機板晶片組121、122、123及124亦可提供各個處理器111、112、113及114與對應之記憶體模組151、152、153及154的連接，其中處理器111、112、113及114可自記憶體模組151、152、153及154存取資料。UPI鏈接140配置於第1圖所示之位置，致使在沒有附加硬體的情況下無法選擇提供替代配置。若處理器111、112、113及114需要連接至任何其他電腦零件，則須經由PCIe連結131、132、133及134進行連接。PCIe連結131、132、133及134無法取代UPI鏈接140，因為UPI鏈接提供較快的資料傳輸。
計算裝置100可在所選配置中提供處理器111、112、113及114之間的連接。舉例來說，第1圖顯示虛線圓形區域內的交叉式配置。此交叉式配置具有連接處理器111及處理器114的UPI鏈接140。此交叉式配置具有連接處理器112及處理器113的附加UPI鏈接140。四個處理器111、112、113及114亦可經由環狀配置之UPI鏈接140連接。上述配置中，處理器111連接至處理器112，處理器112連接至處理器113，處理器113連接至處理器114。處理器114連接至處理器111。如第1圖所示，此環狀配置可透過UPI鏈接140致能(enable)而實現。
UPI鏈接140提供四個處理器111、112、113及114間的固定連接，上述固定連接不能在沒有附加硬體的情況下改變。因此，無論選擇何種配置(環狀配置或交叉式配置)，都是四個處理器111、112、113及114間傳輸的永久性配置(permanent configuration)。
第2圖顯示先前技術之另一範例性的計算裝置200，計算裝置200提供八個處理器間的固定連接。計算裝置200包括處理器211、212、213、214、215、216、217及218；主機板晶片組221、222、223及224；PCIe連結231、232、237及238；UPI鏈接240以及記憶體模組251、252、253、254、255、256、257及258。
計算裝置200可配置八個處理器211、212、213、214、215、216、217及218以接收來自彼此的傳輸，並經由UPI鏈接240向彼此發送傳輸。主機板晶片組221、222、223及224為次系統裝置，並分別連接到處理器211、212、217及218。主機板晶片組221、222、223及224可個別與其他晶片組整合，以提供八個處理器211、212、213、214、215、216、217及218之間的連接。
主機板晶片組221、222、223及224亦可提供八個處理器211、212、213、214、215、216、217及218與對應之記憶體模組251、252、253、254、255、256、257及258之間的連接。八個處理器211、212、213、214、215、216、217及218可自記憶體模組251、252、253、254、255、256、257及258存取資料。
多個UPI鏈接240被配置於第2圖所示之位置，致使在沒有附加硬體的情況下無法選擇提供替代配置。若八個處理器211、212、213、214、215、216、217及218需要與任何其他電腦零件連接，則須由PCIe連結231、232、237及238進行連接。PCIe連結231、232、237及238無法取代UPI鏈接240，因為UPI鏈接提供較快的資料傳輸。
計算裝置200可在所選配置中提供八個處理器211、212、213、214、215、216、217及218之間的連接。舉例來說，第2圖顯示虛線圓形區域內的交叉式配置。此交叉式配置具有連接處理器213及處理器216的UPI鏈接240，以及連接處理器214及處理器215的附加UPI鏈接240。處理器211、212、213、214、215、216、217及218亦可經由環狀配置之UPI鏈接240連接。舉例來說，處理器211、212、213及214以第一環狀配置連接。處理器213、214、215及216以第二環狀配置連接。處理器215、216、217及218以第三環狀配置連接。
UPI鏈接240提供八個處理器211、212、213、214、215、216、217及218之間的固定連接，上述固定連接不能在不切換包含UPI鏈接240之主機板(未圖示)的情況下改變。因此，無論選擇何種配置(環狀配置或交叉式配置)，都是八個處理器211、212、213、214、215、216、217及218之間傳輸的永久性配置。
第3圖所示係根據本揭露一實施例之範例性的計算裝置300，計算裝置300在兩個處理器模組之間具有彈性耦接。計算裝置300包括具有四個處理器311、312、313及314之第一伺服器機箱(server chassis)361；具有四個處理器315、316、317及318之第二伺服器機箱362；第一固定四路互連(first fixed four-way interconnection)371；第二固定四路互連(second fixed four-way interconnection)372；電纜連接埠391、392、393、394、395、396、397及398；UPI鏈接380以及連接通道385。
第1圖及第2圖顯示電腦裝置之元件的傳統連接，第3圖不同於第1圖及第2圖，因為第3圖不需要主機板晶片組或PCIe連結以協助任何其他電腦零件之間的彈性連接。第3圖提供可基於連接狀態(connection status)而彈性地配置以連接到電纜連接埠之連接通道385。
計算裝置300可配置第一伺服器機箱361之四個處理器311、312、313及314，以接收來自彼此的傳輸，並經由第一固定四路互連371向彼此發送傳輸。第一固定四路互連371可以環狀及交叉式配置在所有四個處理器311、312、313及314之間提供晶片通信通道(chip communication channel)。上述環狀及交叉式配置可彼此同時使用或彼此獨立使用。
第二固定四路互連372可以類似的方式於第二伺服器機箱362之四個處理器315、316、317及318之間提供晶片通信通道。第一固定四路互連371及第二固定四路互連372之晶片通信通道可為電腦系統中沒有限制之任何種類的通信通道技術，包括訊號跡線(signal trace)、電纜或任何其他種類之連接技術。在一些實施例中，第一固定四路互連371及第二固定四路互連372可為彈性配置，以便在一或多個連接配置間交替(alternate)。舉例來說，它們可在環狀及交叉式配置間交替。
八個處理器311、312、313、314、315、316、317及318中之各個處理器，可經由對應的UPI鏈接380分別附接到電纜連接埠391、392、393、394、395、396、397及398。電纜連接埠391、392、393、394、395、396、397及398可具有發送路徑(transmit path)及接收路徑(receive path)。上述發送路徑及接收路徑可藉由系統主機板上之訊號跡線組實現(occur)。每組訊號跡線(signal trace)可包括一或多個訊號跡線。舉例來說，各個電纜連接埠391、392、393、394、395、396、397及398之發送路徑及接收路徑可個別包括20個通信通道。電纜連接埠391、392、393、394、395、396、397及398可為電腦系統中之通信端點，且可保留以用於特定類型之通信。於本揭露之一些實施例中，電纜連接埠391、392、393、394、395、396、397及398可為UPI埠或用於處理器之任何其他類型之電纜連接埠。UPI埠具有為擁有共用位址空間之多處理器系統提供低延遲(low-latency)連接之優點。UPI埠亦可提供高達10.4GT/s之高傳輸速度。然而，本揭露並不限於特定類型之電纜連接埠。通常，電纜連接埠可適應高速傳輸。
相似地，UPI鏈接380將各個電纜連接埠391、392、393、394、395、396、397及398連接至相應的八個處理器311、312、313、314、315、316、317及318。UPI鏈接380可為電腦系統中沒有限制之任何種類的通信通道技術，包括訊號跡線、UPI電纜或任何其他連接技術。通常，通信通道技術可為處理器間之任何類型的匯流排連接。舉例來說，UPI鏈接380可稱為點對點處理器互連通道(point-to-point processor interconnection channels)，因為它們專用於與另一個對等處理器通信。
計算裝置300亦提供第一伺服器機箱361與第二伺服器機箱362之處理器之間的連接通道(connection lanes)385。連接通道385可為電腦系統中沒有限制之任何種類的通信通道技術，包括訊號跡線、電纜、UPI電纜、點對點處理器互連通道或任何其他種類之連接技術。舉例來說，連接通道385可將處理器311之電纜連接埠391連接到處理器317之電纜連接埠397。舉例來說，連接通道385可將處理器312之電纜連接埠392連接到處理器318之電纜連接埠398。舉例來說，連接通道385可將處理器313之電纜連接埠393連接到處理器315之電纜連接埠395。舉例來說，連接通道385可將處理器314之電纜連接埠394連接到處理器316之電纜連接埠396。連接通道385之任何組合可用於連接八個處理器311、312、313、314、315、316、317及318。
這些UPI鏈接380可由計算裝置300中之控制器(未圖示)控制，上述控制器監控連接狀態並配置伺服器機箱361與362以在本地模式或合作模式下操作。舉例來說，控制器可為處理器。
於本地模式中，伺服器機箱361及362將分別自第一固定四路互連371及第二固定互連372操作，且不接收來自任何電纜連接埠391、392、393、394、395、396、397及398之輸入。於合作模式中，伺服器機箱361及362忽略(ignore)第一固定四路互連371及第二固定互連372。伺服器機箱361及362僅自電纜連接埠391、392、393、394、395、396、397及398接收輸入及發送輸出。
因此，本揭露提供單一伺服器機箱內之處理器之間、以及橫跨不同伺服器機箱之處理器之間的彈性連接。本揭露利用電纜連接埠，其可選擇地接收來自其他伺服器機箱上之處理器之輸入。本揭露允許計算裝置300根據使用者需求，經由四個處理器或八個處理器操作。
本文於此揭露範例系統及網路之簡要介紹性描述，如第4圖所示。這些變化將隨著多種範例之闡述而於本文中描述。本揭露現在轉向第4圖。
第4圖係根據本揭露實施例之區塊示意圖，用以說明範例性的伺服器系統500，於此範例中，伺服器系統500包括至少一個微處理器或處理器504；BMC 503；一或多個冷卻模組560；主記憶體(MEM)511；以及至少一個電源供應單元(PSU)502， 其中PSU 502從交流電源供應器(未圖示)接收交流電，並提供電力至伺服器系統500之各種零件(例如：處理器504、北橋(NB)邏輯電路506、PCIe擴充槽560、南橋(SB)邏輯電路508、儲存裝置509、工業標準架構(ISA)擴充槽550、PCI擴充槽570、以及BMC 503)。
於電力開啟後，伺服器系統500被配置來載入來自記憶體、電腦儲存裝置或外部儲存裝置之軟體應用程式，以執行多種操作。儲存裝置509被建構為邏輯塊，可用於伺服器系統500之作業系統及應用程式。儲存裝置509被配置為即使在伺服器系統500電力關閉時也能留存伺服器資料。
於第4圖中，記憶體511經由北橋邏輯電路506耦接至處理器504。記憶體511可包括但不限於：動態隨機存取記憶體(DRAM)、雙倍資料速率動態隨機存取記憶體(DDR DRAM)、靜態隨機存取記憶體(SRAM)或其他型態之合適記憶體。記憶體511可配置來儲存伺服器系統500之韌體資料。在一些配置中，韌體資料可儲存於儲存裝置509。
在一些實施例中，伺服器系統500更可包括快閃儲存裝置。快閃儲存裝置可為快閃驅動器、隨機存取記憶體(RAM)、非揮發性隨機存取記憶體(NVRAM)或電子可抹除可程式化唯讀記憶體(EEPROM)。快閃儲存裝置被配置來儲存系統配置，例如韌體資料。
處理器504可為一中央處理單元(CPU)，其被配置來執行特定功能之程式指令。舉例來說，於啟動程序中，處理器504可以存取儲存於BMC 503或快閃儲存裝置之韌體資料，並執行BIOS 505以初始化伺服器系統500。於啟動程序後，處理器504執行作業系統，以執行並管理用於伺服器系統500之特定任務。
在一些配置中，處理器504可為多核心處理器，個別核心透過CPU匯流排被耦接在一起，而此CPU匯流排連接至北橋邏輯電路506。在一些配置中，北橋邏輯電路506可被整合至處理器504。北橋邏輯電路506亦可連接至複數快速週邊組件互連 (PCIe)擴充槽560及南橋邏輯電路508(可選擇)。複數PCIe擴充槽560可以用於連接器及匯流排，例如PCI Express x1、USB 2.0、系統管理匯流排(SMBus)、SIM卡、作為日後擴充所用之另一PCIe通道、1.5V及3.3V電源以及作為診斷伺服器系統500之機箱上的發光二極體(LEDs)之線路。
於伺服器系統500中，北橋邏輯電路506及南橋邏輯電路508由週邊組件互連(PCI)匯流排507所連接。PCI匯流排507可支援處理器504上之功能，但必須在獨立於處理器504之原生匯流排(native buses)中之任一者的標準化格式下支援。PCI匯流排507可進一步連接至多個PCI擴充槽570(例如：PCI擴充槽571)。連接至PCI匯流排507的裝置可看似被直接連接到CPU匯流排的一匯流排控制器(未圖示)、位於處理器504之位址空間的被指定位址以及同步至單一匯流排時脈。PCI卡可用於多個PCI擴充槽570，其包括但不限於：網路介面卡(NICs)、音效卡、數據機、電視調諧器卡(TV tuner cards)、磁碟控制器、視訊卡、小型電腦系統介面(SCSI)配接器以及個人電腦記憶卡國際協會(PCMCIA)卡。
南橋邏輯電路508可經由擴充匯流排將PCI匯流排507耦接至多個擴充卡(expansion card)或ISA擴充槽550(例如：工業標準架構擴充槽551)。擴充匯流排可為用於在南橋邏輯電路508與週邊裝置之間進行通訊之匯流排，且可包括但不限於：工業標準架構(ISA)匯流排、PC/504匯流排、低接腳計數(low pin count)匯流排、延伸工業標準架構(EISA)匯流排、通用序列匯流排(USB)、整合驅動電子裝置(integrated drive electronics , IDE)匯流排、或其他可用來為週邊裝置做資料通訊之任何合適匯流排。
於此範例中，BIOS 505可為被配置來啟動或識別伺服器系統500之各種零件的任何程式指令或韌體。BIOS是一個重要系統零件，負責初始化及測試相應之伺服器系統之硬體零件。BIOS可為硬體零件提供抽象層(abstraction layer)，從而為應用程式及作業系統提供一種一貫的方式與週邊裝置(如鍵盤、顯示器及其他輸入/輸出裝置)互動。
於伺服器系統500中，南橋邏輯電路508可進一步耦接至BMC 503。在一些實施例中，BMC 503亦可為框架管理控制器(RMC)。BMC 503被配置來監控伺服器系統500之零件之操作狀態，並基於零件之操作狀態控制伺服器系統500。
儘管位於第4圖之範例性的伺服器系統500僅顯示某些零件，但可用於處理或儲存資料，或接收或傳輸訊號之多種類型之電子或計算零件，亦可包括於範例性的伺服器系統500中。此外，範例性的伺服器系統500中之電子或計算零件，可被配置來執行多種類型之應用程式及/或可使用多種類型之作業系統。這些作業系統可包括但不限於：Android、柏克萊軟體分配(Berkeley Software Distribution, BSD)、iPhone OS(iOS)、Linux、OS X、類Unix即時作業系統(Unix-like Real-time Operating System)(例如：QNX)、微軟視窗(Microsoft Windows)、Window Phone以及IBM z/OS。
根據範例性的伺服器系統500所欲之實施，可使用各種網路及通信協定，包括但不限於：TCP/IP、開放系統互連(open systems interconnection, OSI)、檔案傳送協定(file transfer protocol, FTP)、通用隨插即用(universal plug and play, UpnP)、網路檔案系統(network file system, NFS)、公用網際網路檔案系統(common internet file system, CIFS)、AppleTalk通信協定等。如同於本技術領域具有通常知識者所理解的，第4圖係用於解釋之目的。因此，網路系統可以不同方式適當地實施，但仍提供根據本揭露多種範例之網路平台的配置。
於第4圖的範例性配置中，範例性的伺服器系統500亦可包括一或多個無線零件，可在特定無線通道(wireless channel)之計算範圍內操作，以與一或多個電子裝置通信。無線通道可為任何合適之通道用於使裝置進行無線通信，例如：藍芽(Bluetooth)、格狀系統(cellular)、NFC或Wi-Fi通道。須理解的是，裝置可具有一或多個傳統有線通信連接，一如本技術領域已知的。多種其他元件及/或組合亦可於多種範例之範圍內。
雖然本揭露之多種實施例已描述於上，但仍應理解，它們僅以範例之方式呈現而非限制。於不脫離本揭露之精神或範圍的情況下，可根據本文之揭露對所揭露之範例進行許多改變。因此，本揭露之廣度及範圍不應被上述任何範例所限制。更確切地說，本揭露之範圍應根據下列請求項及與其等價之物來定義。
儘管已就一或多個實施例說明及描述本揭露，但於本技術領域具有通常知識者在閱讀及理解本說明書及附圖時，將想到等價之改動及修改。此外，儘管本發明之特定特徵可能僅在一或數個實施例中被揭露，但如此特徵可與其他實施例之一或多個其他特徵結合，如同任何給定或特定應用可能期望及有益的。
本文所用之術語僅用於描述特定範例，而非旨於限制本揭露。如此處所用的，單數型式「一」「一個」及「該」亦旨於包括複數型式，除非上下文另有明確說明。此外，在詳細說明及/或請求項中使用術語「包括」、「包含」、「具有」、「有」、「擁有」或其變體的範圍，這些術語旨在以近似於術語「包括」之方式包含。
除非另有定義，否則本文所用之所有術語(包括技術及科學術語)具有與於本揭露所屬技術領域中具有通常知識者通常理解之含義相同之含義。此外，諸如於那些常用字典中定義之術語，應被解釋為具有與其在相關領域之上下文中之含義一致的含義，且除非於本文中明確地如此定義，否則將不被理解為理想化或過於正式之含義。
100:計算裝置111-114:處理器121-124:主機板晶片組131-134:PCIe連結140:UPI鏈接151-154:記憶體模組200:計算裝置211-218:處理器221-224:主機板晶片組231、232、237、238:PCIe連結240:UPI鏈接251-258:記憶體模組300:計算裝置311-318:處理器361:第一伺服器機箱362:第二伺服器機箱371:第一固定四路互連372:第二固定四路互連380:UPI鏈接 385:連接通道391-398:電纜連接埠500:伺服器系統502:PSU503:BMC504:處理器505:BIOS506:北橋邏輯電路507:PCI匯流排508:南橋邏輯電路509:儲存裝置511:記憶體550-551:ISA擴充槽560:冷卻模組570-571:PCI擴充槽
附圖例示本揭露之實施例，並與說明書一同用於解釋及說明本揭露之原理。附圖旨於以圖解之方式說明範例性實施例之主要特徵。附圖並非旨於描繪實際實施例之所有特徵，亦非旨於描繪所繪元件之相對尺寸，且並未按比例繪製。 第1圖所示係根據先前技術之處理器的四路交叉式耦接。 第2圖所示係根據先前技術之處理器的八路交叉式耦接。 第3圖係根據本揭露實施例所示，耦接於兩個處理器模組間之範例性系統。 第4圖係根據本揭露實施例之範例性系統之區塊示意圖。
300:計算裝置
311-318:處理器
361:第一伺服器機箱
362:第二伺服器機箱
371:第一固定四路互連
372:第二固定四路互連
380:UPI鏈接
385:連接通道
391-398:電纜連接埠

Claims (7)

  1. 一種計算裝置，包括：一處理器模組，上述處理器模組包括複數處理器和複數模組輸出埠，上述複數模組輸出埠與上述複數處理器中之各個處理器關聯；其中上述複數處理器中之各個處理器包括複數晶片通信通道，其中上述複數晶片通信通道中之其中一個晶片通信通道耦接至與上述複數處理器中之其中一個處理器關聯的上述複數模組輸出埠中之其中一個輸出埠，且其中上述複數晶片通信通道中之剩餘晶片通信通道耦接至上述複數處理器中之其他處理器；以及一控制器，上述控制器被配置以監控上述複數模組輸出埠之一連接狀態，以及至少基於上述連接狀態以配置上述處理器模組，在一本地模式或一合作模式其中之一模式下操作，其中上述連接狀態分為上述複數模組輸出埠中之至少一個模組輸出埠為非動作的連接狀態，以及上述複數模組輸出埠中之各個模組輸出埠為動作的連接狀態，而上述本地模式為上述處理器模組單獨操作的模式，上述合作模式則為上述處理器模組與一第二處理器模組合作操作的模式；其中當上述連接狀態表示上述複數模組輸出埠中之至少一個模組輸出埠為非動作時，上述處理器模組被配置為在上述本地模式下操作。
  2. 如申請專利範圍第1項所述之計算裝置，其中上述複數晶片通信通道中之各個晶片通信通道包括一點對點(PTP)處理器互連通道。
  3. 如申請專利範圍第1項所述之計算裝置，其中上述複數晶片通信通道中之上述剩餘晶片通信通道被配置以交叉式配置耦接上述複數處理器。
  4. 如申請專利範圍第1項所述之計算裝置，其中上述複數晶片通信通道中之上述剩餘晶片通信通道被配置以環狀配置耦接上述複數處理器。
  5. 如申請專利範圍第1項所述之計算裝置，其中上述複數模組輸出埠中之各個模組輸出埠為一電纜連接埠。
  6. 如申請專利範圍第1項所述之計算裝置，其中當上述連接狀態表示上述複數模組輸出埠中之各個模組輸出埠為動作時，上述處理器模組被配置為在上述合作模式下操作。
  7. 如申請專利範圍第1項所述之計算裝置，其中上述控制器更進一步被配置來檢測一替代連接路徑是否可用於上述非動作的模組輸出埠中之至少一個模組輸出埠；且作為對檢測出一替代連接路徑可用之響應，將上述非動作的模組輸出埠中之至少一個模組輸出埠耦接至上述替代連接路徑，以及將上述處理器模組配置為在上述合作模式下操作。
TW108100129A 2018-09-26 2019-01-03 計算裝置 TWI706258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/142,719 US10803008B2 (en) 2018-09-26 2018-09-26 Flexible coupling of processor modules
US16/142,719 2018-09-26

Publications (2)

Publication Number Publication Date
TW202013205A TW202013205A (zh) 2020-04-01
TWI706258B true TWI706258B (zh) 2020-10-01

Family

ID=65628712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100129A TWI706258B (zh) 2018-09-26 2019-01-03 計算裝置

Country Status (5)

Country Link
US (1) US10803008B2 (zh)
EP (1) EP3629188A1 (zh)
JP (1) JP6841876B2 (zh)
CN (1) CN110955629B (zh)
TW (1) TWI706258B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541263A (zh) * 2011-10-31 2015-11-01 Iii Holdings 2 Llc 用於大型可縮放處理器設施之模組化運算供應之系統及方法中之系統板及節點卡
CN106776459A (zh) * 2016-12-14 2017-05-31 华为技术有限公司 信号处理方法、节点控制器芯片与多处理器系统
CN206649376U (zh) * 2017-02-10 2017-11-17 郑州云海信息技术有限公司 一种应用在purley平台八路服务器PCH配置结构
CN107396586A (zh) * 2017-07-27 2017-11-24 郑州云海信息技术有限公司 一种减少背板层叠的upi互连系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050196124A1 (en) * 2004-02-12 2005-09-08 International Business Machines Corporation Automated topology detection in a data processing system
US7148428B2 (en) 2004-09-27 2006-12-12 Intel Corporation Flexible cable for high-speed interconnect
US7596653B2 (en) * 2004-11-08 2009-09-29 Intel Corporation Technique for broadcasting messages on a point-to-point interconnect
JP4484757B2 (ja) * 2004-12-09 2010-06-16 株式会社日立製作所 情報処理装置
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
KR100738554B1 (ko) * 2006-01-26 2007-07-11 삼성전자주식회사 듀얼모드 단말에서의 호 처리 장치 및 방법
CN101118522B (zh) * 2006-08-04 2010-08-25 欧姆龙株式会社 微型计算机装置
CN101504449B (zh) * 2009-03-13 2011-07-20 江苏省电力公司常州供电公司 备自投装置的试验测试仪
US8375184B2 (en) * 2009-11-30 2013-02-12 Intel Corporation Mirroring data between redundant storage controllers of a storage system
TWM412423U (en) * 2010-08-13 2011-09-21 Micro Star Int Co Ltd Computer motherboard for reducing power consumption during sleep mode
US8954808B1 (en) 2010-11-30 2015-02-10 Symantec Corporation Systems and methods for performing input/output path failovers
US9383411B2 (en) * 2013-06-26 2016-07-05 International Business Machines Corporation Three-dimensional processing system having at least one layer with circuitry dedicated to scan testing and system state checkpointing of other system layers
US9336144B2 (en) * 2013-07-25 2016-05-10 Globalfoundries Inc. Three-dimensional processing system having multiple caches that can be partitioned, conjoined, and managed according to more than one set of rules and/or configurations
US10078613B1 (en) * 2014-03-05 2018-09-18 Mellanox Technologies, Ltd. Computing in parallel processing environments
JP6373620B2 (ja) * 2014-04-01 2018-08-15 株式会社ソニー・インタラクティブエンタテインメント ゲーム提供システム
CN104125172B (zh) * 2014-07-22 2017-05-24 福建星网锐捷网络有限公司 一种接口模式自动匹配的交换设备
US9898607B2 (en) * 2015-06-02 2018-02-20 Rockwell Automation Technologies, Inc. Rapid configuration security system for industrial control infrastructure
US10237169B2 (en) * 2016-04-01 2019-03-19 Intel Corporation Technologies for quality of service based throttling in fabric architectures
US10491701B2 (en) * 2016-07-14 2019-11-26 Cisco Technology, Inc. Interconnect method for implementing scale-up servers
CN107766282B (zh) * 2017-10-27 2021-04-27 郑州云海信息技术有限公司 一种八路服务器背板与双扣板互联系统的设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541263A (zh) * 2011-10-31 2015-11-01 Iii Holdings 2 Llc 用於大型可縮放處理器設施之模組化運算供應之系統及方法中之系統板及節點卡
CN106776459A (zh) * 2016-12-14 2017-05-31 华为技术有限公司 信号处理方法、节点控制器芯片与多处理器系统
CN206649376U (zh) * 2017-02-10 2017-11-17 郑州云海信息技术有限公司 一种应用在purley平台八路服务器PCH配置结构
CN107396586A (zh) * 2017-07-27 2017-11-24 郑州云海信息技术有限公司 一种减少背板层叠的upi互连系统

Also Published As

Publication number Publication date
JP6841876B2 (ja) 2021-03-10
CN110955629A (zh) 2020-04-03
US10803008B2 (en) 2020-10-13
EP3629188A1 (en) 2020-04-01
JP2020053030A (ja) 2020-04-02
TW202013205A (zh) 2020-04-01
US20200097441A1 (en) 2020-03-26
CN110955629B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
US9940143B2 (en) Using peripheral component interconnect express vendor-defined message (PCIe-VDM) and inter-integrated circuit (I2C) transport for network communications
US8990459B2 (en) Peripheral device sharing in multi host computing systems
KR20180050728A (ko) 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화
US20090234998A1 (en) Connection system
US7908417B2 (en) Motherboard system, storage device for booting up thereof and connector
KR20120096858A (ko) 모바일 디바이스의 어플리케이션 프로세서의 원격 시동
US20160110309A1 (en) Device power management state transition latency advertisement for faster boot time
CN107111564B (zh) 用于对连接器进行串接的适配器
US20160306634A1 (en) Electronic device
US20200192850A1 (en) Alternative protocol selection
US9092334B2 (en) Method for shortening enumeration of tightly coupled USB device
CN102445981B (zh) 数据传输系统以及数据传输方法
US10176133B2 (en) Smart device with no AP
TWI706258B (zh) 計算裝置
CN110612520A (zh) 配置参数传送
WO2023155363A1 (zh) 服务器动态热备份的方法、装置、设备及存储介质
TWI417728B (zh) 串列週邊介面設備通訊電路
CN105068962A (zh) I2c控制器访问方法及系统
US20200209947A1 (en) Information processing system with a plurality of platforms
EP2998871B1 (en) Portable device and control method therefor
US20150095540A1 (en) External device and a transmission system and the method of the heterogeneous device
US11803493B2 (en) Systems and methods for management controller co-processor host to variable subsystem proxy
KR101352140B1 (ko) 데이터 통신 시스템
CN109697180B (zh) 硬件资源扩充系统
TWI678624B (zh) 模組化計算機系統及其運算核心板