TW201418988A - 主機與外圍裝置之間的通訊設備、系統及其方法 - Google Patents

主機與外圍裝置之間的通訊設備、系統及其方法 Download PDF

Info

Publication number
TW201418988A
TW201418988A TW102134074A TW102134074A TW201418988A TW 201418988 A TW201418988 A TW 201418988A TW 102134074 A TW102134074 A TW 102134074A TW 102134074 A TW102134074 A TW 102134074A TW 201418988 A TW201418988 A TW 201418988A
Authority
TW
Taiwan
Prior art keywords
bus
host
data
peripheral
bus protocol
Prior art date
Application number
TW102134074A
Other languages
English (en)
Inventor
Kenneth Ma
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201418988A publication Critical patent/TW201418988A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明涉及主機與外圍裝置之間的介面，其公開了用於在計算系統中的主機裝置與一個或多個外圍裝置之間的介面的各種實施方式。外圍側控制器、主機側控制器和外圍側轉換器位於與主機裝置通訊的外圍裝置上。該外圍側轉換器將來自外圍裝置中的內部總線的數據傳送到用於外圍裝置的外部介面中。該內部總線與第一總線協議關聯，而外部介面與第二總線協議關聯。

Description

主機與外圍裝置之間的通訊設備、系統及其方法
本發明涉及主機與週邊裝置之間的介面。
片上系統(SoC)可包括儲存各種類型資料的記憶體。SoC同樣包括輔助實現記憶體、SoC中其他部件和SoC外部的週邊裝置之間通訊的內部匯流排架構。
根據本發明的一個方面，提出了一種系統，包括：主機裝置以及外圍裝置，該主機裝置包括：總線架構，與第一總線協議關聯；以及主機側轉換器，與總線架構通訊，主機側轉換器被配置為將來自總線架構的數據提供到用於主機裝置的外部介面，外部介面與第二總線協議關聯；該外圍裝置包括：外圍側轉換器，與外部介面通訊，外圍側轉換器被配置為將來自外部介面的數據提供到外圍裝置中的內部總線中，內部總線與第三總線協議關聯；以及主機側控制器，被配置為從內部總線獲得數據。
根據本發明該方面的一種實施方式，該外圍裝置還包括用於外圍裝置的外圍側控制器，外圍側控制器與主機側控制器通訊。
根據本發明該方面的一種實施方式，主機側轉換器被配置為將數據從根據第一總線協議轉換為根據第二總線協議；以及外圍側轉換器被配置為將數據從根據第二總線協議轉換為根據第三總線協議。
根據本發明該方面的一種實施方式，主機裝置包括與總線架 構通訊的額外主機側轉換器，額外主機側轉換器被配置為提供數據至用於主機裝置的額外外部介面，額外外部介面與第二總線協議關聯；以及系統包括額外的外圍裝置，外圍裝置包括：與額外外部介面通訊的額外外圍側轉換器，額外外圍側轉換器被配置為將來自額外外部介面的數據提供到額外外圍裝置中的額外內部總線中。
根據本發明該方面的一種實施方式，外部介面包括多個可配置的通道。
根據本發明該方面的一種實施方式，主機裝置位於第一芯片上，而外圍裝置位於第二芯片上。
根據本發明該方面的一種實施方式，第一總線協議與第三總線協議相同。
根據本發明該方面的一種實施方式，第一總線協議和第三總線協議不同。
根據本發明該方面的一種實施方式，第二總線協議至少部分地基於MIPI低延遲介面(LLI)協議、外圍部件互連(PCI)協議或其任意組合。
根據本發明的另一方面，提出一種方法，包括：使用主機裝置將來自主機裝置中的總線架構的數據傳送至用於主機裝置的外部介面，總線架構與第一總線協議關聯，外部介面與第二總線協議關聯；使用外圍裝置將來自外部介面的數據傳送到用於外圍裝置的內部總線，內部總線與第三總線協議關聯；以及在外圍裝置中將來自內部總線的數據傳送到位於外圍裝置中的主機側控制器。
根據本發明該另一方面的一種實施方式，還包括在主機裝置中將數據從根據第一總線協議轉換為根據第二總線協議。
根據本發明該另一方面的一種實施方式，還包括在外圍裝置中將數據從根據第二總線協議轉換為根據第三總線協議。
根據本發明該另一方面的一種實施方式，還包括使用位於外圍裝置中的外圍側控制器與主機側控制器通訊。
根據本發明該另一方面的一種實施方式，第一總線協議和第三總線協議不同於第二總線協議。
根據本發明該另一方面的一種實施方式，第二總線協議至少部分地基於MIPI低延遲介面(LLI)總線協議。
根據本發明該另一方面的一種實施方式，第二總線協議至少部分地基於外圍部件互連(PCI)總線協議。
根據本發明的又一個方面，提出一種設備，包括：外圍側控制器；主機側控制器，與外圍側控制器通訊；內部總線，與主機側控制器通訊，內部總線與第一總線協議關聯；以及外圍側轉換器，被配置為將來自內部總線的數據傳送到外部介面中，外部介面與第二總線協議關聯。
根據本發明該又一方面的一種實施方式，外圍側控制器和主機側控制器在相同的芯片上。
根據本發明該又一方面的一種實施方式，第二總線協議至少部分地基於MIPI低延遲介面(LLI)。
根據本發明該又一方面的一種實施方式，第二總線協議至少部分地基於MIPI低延遲介面(LLI)或外圍部件互連(PCI)協議。
106‧‧‧主機裝置
109‧‧‧外圍裝置
113‧‧‧儲存器
116‧‧‧內部總線架構
119‧‧‧儲存器控制器
123‧‧‧初級總線
126‧‧‧次級總線
129‧‧‧第三總線
203‧‧‧計算系統
303‧‧‧計算系統
403~413‧‧‧附圖標記
503~513‧‧‧附圖標記
603~613‧‧‧附圖標記
703~709‧‧‧附圖標記
109A‧‧‧外圍裝置
109B‧‧‧外圍裝置
109C‧‧‧外圍裝置
133A‧‧‧控制器
133B‧‧‧控制器
133C‧‧‧控制器
136A‧‧‧外圍側控制器
136B‧‧‧外圍側控制器
136C‧‧‧外圍側控制器
239A‧‧‧外部介面
239B‧‧‧外部介面
239C‧‧‧外部介面
306A‧‧‧主機側轉換器
306B‧‧‧主機側轉換器
306C‧‧‧主機側轉換器
309A‧‧‧外圍側轉換器
309B‧‧‧外圍側轉換器
309C‧‧‧外圍側轉換器
339A、339B、339C‧‧‧外部介面
343A‧‧‧內部總線
343B‧‧‧內部總線
343C‧‧‧內部總線
參考下面的附圖可更好地理解本公開的多個方面。附圖中的部件不一定按比例繪製，而是重點在於清楚地示出本公開的原理。此外，在附圖中，相同的附圖標記指示貫穿多個視圖中相應的部件。
圖1是根據本公開各種實施方式的第一計算系統的示例圖。
圖2是根據本公開各種實施方式的第二計算系統的示例圖。
圖3是根據本公開各種實施方式的第三計算系統的示例圖。
圖4是示出根據本公開各種實施方式的圖3的第三計算系統 中主機裝置實現的功能示例的流程圖。
圖5是示出根據本公開各種實施方式的圖3的第三計算系統中外圍裝置實現的功能示例的流程圖。
圖6是示出根據本公開各種實施方式的圖3的第三計算系統中外圍裝置實現的功能示例的流程圖。
圖7是示出根據本公開各種實施方式的圖3的第三計算系統中主機裝置實現的功能示例的流程圖。
本公開旨在輔助實現計算系統中多個裝置之間的通訊。參考圖1，其示出了根據本公開的各種實施方式的計算系統103一部分的示例。該計算系統103可以是執行各種計算處理功能的一個或多個裝置。作為非限制性示例，計算系統103可以實施為以下形式：臺式計算機、服務器計算機、筆記型計算機、平板計算機、移動電話、音樂播放器、電視機、機上盒、電子書閱讀器或提供計算能力的任何其它類型的裝置。
計算系統103可包括與一個或多個外圍裝置109a到109c通訊的主機裝置106。該主機裝置106可包括例如片上系統(SoC)、微控制器或作為外圍裝置109a到109c的主機的任何其它類型的裝置。本示例中的主機裝置106包括儲存器113、內部總線架構116、儲存器控制器119和為簡便起見這裏沒有詳細討論的其它部件。
儲存器113可儲存用於計算系統103的數據。根據各種實施方式，儲存器113可包括易失性儲存器和/或非易失性儲存器。因此，儲存器113可包括隨機存取儲存器(RAM)、祇讀儲存器(ROM)和/或任何其它類型的儲存器技術。雖然儲存器113示出作為單一的部件，但應理解儲存器113可包括具有相同或不同類型儲存器技術的多個部件。根據各種實施方式，儲存器113可在與主機裝置106中的一個或多個其它部件相同的芯片上製造。
總線架構116輔助實現主機裝置106中部件之間的數據傳送。例如，總線架構116可輔助實現儲存器113與處理器(未示出)之間的數據傳送。此外，總線架構116可輔助實現主機裝置106與一個或多個外圍裝置109a到109c之間的數據傳送。
總線架構116可包括在其上數據可傳播的一個或多個總線。在圖1中示出的實施方式中，總線架構116包括初級總線123、次級總線126和第三總線129。然而，應理解在可選實施方式中，總線架構116可包括更少或更多數量的總線。初級總線123、次級總線126和/或第三總線129可至少部分地基於總線協議。總線協議的非限制性示例例如可以是ARM® AXI總線協議、Sonics® OCP2總線協議或任何其它類型的合適的總線協議。
初級總線123、次級總線126和第三總線129可各自包括地址總線、數據總線和/或控制總線。此外，相應的地址總線、數據總線和/或控制總線可被共享。在這種情况下，共享總線上的事務(transaction)可包括例如地址周期和數據周期。此外，初級總線123、次級總線126和/或第三總線129可包括仲裁總線架構116上的事務的一個或多個通道控制器。
次級總線126可經由架構開關(未示出)、集線器(未示出)、擴展器(未示出)或輔助實現將次級總線126耦接到初級總線123上的任何其它類型的子系統而耦接到初級總線123上。同樣，第三總線129可經由架構開關(未示出)、集線器(未示出)、擴展器(未示出)或輔助實現將第三總線129耦接到次級總線126上的任何其它類型的子系統而耦接到次級總線126上，並因此耦接到初級總線123上。通過包括多個架構層(例如初級總線123、次級總線126、第三總線129)的總線架構116，多個外圍裝置109a到109c可耦接到主機裝置106上，同時達到所需的用於外圍裝置109a到109c和/或主機裝置106的性能特性。
儲存器控制器119可輔助實現並控制儲存器113、總線架構 116和潛在的其它部件之間的數據傳送。例如，儲存器控制器119可管理用於儲存器113的讀取和寫入操作。此外，儲存器控制器119可仲裁到儲存器113的存取。根據各種實施方式，儲存器控制器119可在與主機裝置106中的一個或多個其它部件相同的芯片上製造。
外圍裝置109a到109c可以是耦接到主機裝置106上並且至少部分地依賴主機裝置106的裝置。例如，外圍裝置109a到109c可以是主機裝置106外部的裝置。在這方面，外圍裝置109a到109c中的部件可以在芯片上或與主機裝置106分開的封裝中製造。雖然三個外圍裝置109a到109c被示為與主機裝置106通訊，但應理解可選實施方式中的計算系統103可包括更少或更多數量的外圍裝置109a到109c。該外圍裝置109a到109c可提供用於計算系統103的各種類型的功能。作為非限制性示例，一個或多個外圍裝置109a到109c可以實施為以下形式：高速外圍部件互連(PCIe)裝置(例如圖形處理單元(GPU)卡、乙太網控制器等)、通用串行總線(USB)裝置、串行ATA(SATA)裝置、JEDEC通用閃存(UFS)裝置、嵌入式多媒體卡(eMMC)裝置、安全電子(SD)裝置、攝像機傳感器、顯示器驅動器或可耦接到主機裝置106上的任何其它類型的裝置。
外圍裝置109a到109c可經由相應的外部介面139a到139c耦接到主機裝置106上。在這方面，外部介面139a到139c是主機裝置106外部的介面。根據各種實施方式，外部介面139a到139c可實施為以下的形式，例如印刷電路板(PCB)跡線、電線、線或任何其它的導電介質或其任何組合。外部介面139a到139c可包括串行、並行和/或根據計算系統103的各種實施方式的任何其它類型的介面。
為輔助實現主機裝置106與相應的外圍裝置109a到109c之間的通訊，主機側控制器133a到133c和外圍側控制器136a到136c 可與外圍裝置109a到109c關聯。在本實施方式中，主機側控制器133a到133c位於主機裝置106上，而外圍側控制器136a到136c位於外圍裝置109a到109c上。主機側控制器133a到133c可以被“儲存器式映射(memory mapped)”。在這方面，主機側控制器133a到133c可分配相應的地址，並且與主機側控制器133a到133c中特定一個的通訊可使用相應的分配地址來區分。
在圖1中示出的實施方式中，位於主機裝置106中的主機側控制器133a到133c耦接到位於外圍裝置109a到109c中的相應的外圍側控制器136a到136c上。特定的外圍側控制器136a到136c是否直接耦接到初級總線123上，次級總線126、第三總線129或任何其它總線可至少部分地基於帶寬、延遲和用於特定外圍裝置109a到109c的可能的其它設計標準。
主機側控制器133a到133c可結合外圍側控制器136操作，從而促進主機裝置106控制並與相應的外圍裝置109a到109c交互。根據各種實施方式，一個或多個主機側控制器133a到133c可實施為如下的形式，例如但不限於：PCIe根聯合體、USB主機控制器、SATA控制器、JEDEC通用閃存主機控制器介面(UFSHCI)、eMMC主機控制器、SD主機控制器或任何其它類型的合適的主機側控制器133a到133c。
外圍側控制器136a到136c對應於相應的主機側控制器133a到133c。因此，一個或多個外圍側控制器136a到136c可實施為如下的形式，例如但不限於PCIe端點、USB端點、SATA控制器、JEDEC UFS控制器、eMMC裝置控制器、SD裝置控制器或任何其它類型的合適的外圍側控制器136a到136c。
因為主機側控制器133a到133c位於圖1的實施方式中的主機裝置106中，所以幾種類型不同的主機側控制器133a到133c可提供在主機裝置106上以便提供用於幾種類型的外圍裝置109a的兼容性。然而，其可以是僅在實際應用中使用的相對小數量的 幾種類型的主機側控制器133a到133c的情况。此外，主機側控制器133a可能被設計為包括在某些應用中不使用的模式和特徵。因此，如果主機側控制器133a在與主機裝置106相同的芯片上製造並且如果一個或多個主機側控制器133a到133c和/或與其關聯的特徵或模式不在應用中使用，則可能使得設計成果、驗證成果和芯片上的空間沒有被用到。
此外，外圍裝置109a到109c可與不時更新的協議關聯。例如，eMMC 4.5版本可用eMMC 4.51版本代替，JEDEC UFS 1.0可用1.1等代替。通過將主機側控制器133a到133c包括在主機裝置106上，主機裝置106可能缺乏與未來類型或版本的外圍裝置109a到109c的兼容性。此外，如果用於應用的外圍裝置109a到109c不並入由一個或多個主機側控制器133a到133c支持的所有不同版本的協議，則可能使得設計成果、驗證成果和芯片上的空間沒有被用到。
此外，外圍側控制器136a到136c和主機側控制器133a可由可能相互無法配合從而優化主機側控制器133a到133c和外圍側控制器136a到136c之間的功能的不同實體來設計。因此，如果主機側控制器133a到133c位於主機裝置106上，則主機側控制器133a到133c和外圍側控制器136a到136c之間的操作可能無法優化。
現在轉到圖2，其示出根據本公開的各種實施方式稱為計算系統203的第二計算系統103一部分的示例。計算系統203類似於前面參考圖1所討論的計算系統103。具體地，外圍裝置109a到109c與主機裝置106通訊。然而，在計算系統203中，主機側控制器133a到133c位於相應的外圍裝置109a到109c上，而不是位於主機裝置106上。
對於計算系統203，主機裝置106經由外部介面239a到239c與外圍裝置109a到109c通訊。外部介面239a到239c可以是主機 裝置106外部的介面。同樣，外部介面239a到239c可視為將總線架構116“擴展”到主機裝置106外側。在這方面，外部介面239a到239c可輔助實現外圍裝置109a到109c與總線架構116直接通訊。根據各種實施方式，外部介面239a到239c可實施為如下形式，例如印刷電路板(PCB)跡線、電線、線纜、任何其它導電介質或其中的任何組合。
位於圖2中相應的外圍裝置109a到109c中的主機側控制器133a到133c可以經由外部介面239a到239c與總線架構116直接通訊。根據各種實施方式，主機側控制器133a到133c可能位於或可能不位於與外圍側控制器136a到136c相同的芯片上。
通過使主機側控制器133a到133c位於外圍裝置109a到109c上，可减少用於主機裝置106的空間、成本和功耗。此外，主機側控制器133a到133c和外圍側控制器136a到136c可設計為利用主機側控制器133a到133c和外圍側控制器136a到136c兩者都位於外圍裝置109a到109c上的優勢。例如，主機側控制器133a到133c和外圍側控制器136a到136c可設計為省略不由外圍裝置109a到109c使用的特徵。因此，通過使主機側控制器133a到133c位於外圍裝置109a到109c上，同樣可而减少外圍裝置109a到109c上的成本、空間和功耗。
然而，總線架構116可包括具有各種訊號速度和寬度的相對多的訊號線。因此，主機裝置106和外圍裝置109a到109c之間的外部介面239a到239c可能相對複雜並且具有相對多的訊號線。此外，因為存在用於不同類型總線架構116的不同協議，所以外圍裝置109a到109c可能不與不同類型的總線架構116兼容。
現在轉到圖3,其示出根據本公開的各種實施方式稱為計算系統303的第三計算系統103一部分的示例。計算系統303類似於前面參考圖2所討論的計算系統203。主機側控制器133a到133c和外圍側控制器136a到136c位於它們相應的外圍裝置109a到 109c上。然而，計算系統303還包括主機側轉換器306a到306c和經由外部介面339a到339c通訊的外圍側轉換器309a到309c。
外部介面339a到339c可實施為PCB跡線、電線、線纜或任何其它類型的導電介質中的一個或多個的形式。此外，一個或多個外部介面339a到339c可以是串行介面、並行介面或任何其它類型的介面，並且可以是例如單向、雙向、半雙工或全雙工。此外，一個或多個外部介面339a到339c可以至少部分地基於預定義的總線協議。作為非限制性示例，一個或多個外部介面339a到339c可以至少部分地基於MIPI®低延遲介面(LLI)總線協議、PCIe總線協議、任何其它合適的協議或其中的任何組合。根據各種實施方式，所有的外部介面339a到339c可與相同類型的總線協議關聯。可選地，一個或多個外部介面339a到339c可與不同類型的總線協議關聯。
每個外部介面339a到339c可包括一個或多個通道，在其上數據可在主機裝置106和外圍裝置109a到109c之間傳播。在一些實施方式中，用於一個或多個通道的特性可以是可配置的。例如，通過主機裝置106和/或外圍裝置109a到109c可配置用於一個或多個通道的數據速率、位寬和/或其它特性。此外，總通道數量和/或用於每個外部介面339a到339c的通道數量可以是通過主機裝置106和/或外圍裝置可配置的。此外，在各種實施方式中，在主機裝置106的設計期間可設置用於外部介面339a到339c的總通道數量，並且通過主機裝置106和/或外圍裝置109a到109c可配置用於每個相應外部介面339a到339c的預定通道數量的特定分配。
每個主機側轉換器306a到306c可經配置接收來自總線架構116的數據並且提供數據給用於主機裝置106的外部介面339a到339c中的相應一個。為此，主機側轉換器306a到306c可已經獲知用於自身相應的主機側控制器133a到133c的分配地址。因此， 每個主機側轉換器306a到306c可識別結合特定地址提供的總線架構116上的數據是否旨在發送給其相應的主機側控制器133a到133c。
主機側轉換器306a到306c同樣可將數據轉換為根據用於外部介面339a到339c的總線協議。例如，主機側轉換器306a到306c可對數據序列化，對數據反序列化，執行數據定序，執行電平轉換，和/或執行其它格式化任務。作為非限制性示例，一個或多個主機側轉換器306a到306c可接收根據ARM® AXI總線協議、Sonics®OCP2總線協議或任何其它合適的協議的數據，並且轉換將數據轉換為根據MIPI®LLI總線協議、PCIe總線協議或任何其它合適的協議。
每個外圍側轉換器309a到309c可經配置接收來自相應的外部介面339a到339c的數據，並且經由外圍裝置109a到109c中的內部總線343a到343c提供數據到相應的主機側控制器133a到133c中。內部總線343a到343c可將數據從外圍側轉換器309a到309c載運到相應的主機側控制器133a到133c和/或外圍裝置109a到109c中可能的其它部件。為此，內部總線343a到343c可實施為以下形式，例如但不限於：一個或多個PCB跡線、電線、線纜、芯片上互連、金屬化層或數據可通過其傳播的任何其它類型的介質。一個或多個內部總線343a到343c可至少部分地基於預定義的總線協議。根據各種實施方式，內部總線343a到343c可與用於總線架構116的總線協議相同的總線協議關聯。可選地，內部總線343a到343c可與用於總線架構116的總線協議不同的總線協議關聯。作為非限制性示例，一個或多個內部總線343a到343c可至少部分地基於ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它合適的總線協議。
接著，提供了在計算系統303中的各種部件操作的一般說明。在下面的示例中，討論在主機裝置106和外圍裝置109a之間的數 據傳送。主機裝置106和外圍裝置109b-c之間的數據傳送可以以與即將描述的用於外圍裝置109a的類似方式進行。
數據可經由總線架構116提供到主機側轉換器306a中。為此，結合用於外圍裝置109a的分配地址可發送數據。在這方面，在數據事務的地址周期期間，分配給主機側控制器133a的地址可提供在初級總線123上，接著在數據交易的數據周期期間提供用於主機側控制器133a的數據。在可選實施方式中，用於主機側控制器133a的地址可在初級總線123的地址總線上聲明，並且數據可提供在用於初級總線123的數據總線上。
因為主機側轉換器306a已知分配給主機側控制器133a的地址，主機側轉換器306a可識別由總線架構116提供的地址，並且知道去獲得關聯數據。一旦獲得數據，主機側轉換器306a就可儲存數據到主機側轉換器306a可存取的寄存器或高速緩存中。
一旦獲得來自總線架構116的數據，主機側轉換器306a就可轉換數據，以使其成為根據用於外部介面339a的總線協議的格式。例如，主機側轉換器306a可對數據序列化，對數據反序列化，重新排列數據，執行電平轉換和/或執行其它格式化功能。作為非限制性示例，數據可從根據ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它的總線協議轉換為根據MIPI®LLI總線協議、PCIe總線協議或任何其它合適類型的總線協議。在數據已經轉換為與外部介面339a兼容之後，主機側轉換器306a可提供數據到外部介面339a中。
一旦數據提供到外部介面339a中，則外圍側轉換器309a可獲得來自外部介面339a的數據。外圍側轉換器309a然後可轉換數據以使其符合與內部總線343a關聯的總線格式。例如，外圍側轉換器309a到309c可對數據序列化，對數據反序列化，執行數據定序，執行電平轉換和/或執行其它格式化任務。作為非限制性示例，數據可從根據MIPI®LLI總線協議、PCIe總線協議或任何 其它合適類型的總線協議轉換為根據ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它類型的總線協議。在數據已經轉換為與內部總線343a兼容之後，外圍側轉換器309a然後可提供數據到外圍裝置109a中的內部總線343a中。
然後，位於外圍裝置109a中的主機側控制器133a可獲得在內部總線343a上提供的數據。主機側控制器133a然後可結合外圍側控制器136a操作從而輔助實現主機裝置106與外圍裝置109a的交互。從啟動與外圍裝置109a的數據事務的主機裝置106中部件的角度來看，這就像是主機側控制器133a直接耦接到總線架構116上。在這方面，數據可傳送到主機側控制器133a中，如同其是直接耦接到總線架構116上的儲存器式映射部件。
為了從主機側控制器133a傳送數據到主機裝置106中，主機側控制器133a可提供數據到內部總線343a上。外圍側轉換器309a然後可獲得來自內部總線343a的數據並且將數據轉換為根據與外部介面339a關聯的總線協議。例如，外圍側轉換器309a可對數據序列化，對數據反序列化，執行數據定序，執行電平轉換和/或執行其它格式化任務。作為非限制性示例，數據可從根據ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它協議轉換為根據MIPI®LLI總線協議、PCIe總線協議或任何其它類型的協議。轉換的數據然後可提供到外部介面339a中。
主機側轉換器306a然後可獲得來自外部介面339a的數據並且將數據轉換為根據與總線架構116關聯的總線協議的格式。例如，外圍側轉換器309a可對數據序列化，對數據反序列化，執行數據定序，執行電平轉換和/或執行其它格式化任務。作為非限制性示例，數據可從根據MIPI®LLI總線協議、PCIe總線協議或任何其它協議轉換為根據ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它類型的總線協議。轉換的數據然後可提供到總線架構116中用於進一步處理。
從主機側控制器133a的角度來看，主機側控制器133a就好像直接耦接到總線架構116上。在這方面，主機側控制器133a與主機裝置106之間的數據可在主機裝置106和主機側控制器133a之間傳送，如同主機側控制器133a是直接耦接到總線架構116上的儲存器式映射部件。
因為主機側轉換器306a到306c和外圍側轉換器309a到309c轉換用於在主機裝置106與主機側控制器133a到133c之間通訊的數據，所以主機裝置106可與具有合適的外圍側轉換器309a到309c的任何類型的外圍裝置109a到109c兼容。此外，在主機裝置106與外圍裝置109a到109c之間的軟體交互可能是開放的。在這個意義上說，用於計算系統103(圖1)的開發的軟體可以與計算系統303兼容，而不需軟體修改。
通過使主機側控制器133a到133c位於外圍裝置109a到109c上，可减少用於主機裝置106的空間、成本和功耗。此外，主機側控制器133a到133c和外圍側控制器136a到136c可設計為利用主機側控制器133a到133c和外圍側控制器136a到136c兩者都位於外圍裝置109a到109c上的優勢。例如，主機側控制器133a到133c和外圍側控制器136a到136c可設計為省略不由外圍裝置109a到109c利用的特徵。此外，在主機裝置106的操作期間，可避開外圍裝置109a到109c中的一些特徵以便减少通訊延遲。例如，因為主機側控制器133a到133c位於它們相應的外圍裝置109上，在主機側控制器133a到133c和外圍側控制器136a到136c之間的一個或多個層可省略或避開。作為非限制性示例，主機側控制器133a到133c和外圍側控制器136a到136c之間的物理層(PHY)可在設計中省略或在計算系統303的操作期間避開。因此，可實現用於計算系統303的更低的成本、功耗和通訊延遲。
此外，通過使主機側控制器133a到133c位於外圍裝置上，並且通過使主機側轉換器306a到306c和外圍側轉換器309a到 309c輔助實現外圍裝置109a到109c和主機裝置106之間的通訊，可優化計算系統303中的操作。例如，在傳統的eMMC總線中，主機可能無法獲知用於外圍的命令或壓縮後的命令的執行狀態。此外，用於傳統的eMMC總線的主機可能無法發出額外的命令，直到外圍指示完成或錯誤狀態。然而，通過使主機側控制器133a到133c和外圍側控制器136a到136c位於相應的外圍裝置109a到109c中，主機側控制器133a到133c可經配置直接探測到相應的位於一處的外圍側控制器136a到136c中，從而確定執行狀態並且優化處理。
此外，傳統的eMMC總線可使用半雙工通訊協議，其中在特定時隙通訊錯誤狀態。在本公開的各種實施方式中，外圍裝置109a到109c可提供相應的主機側控制器133a到133c和外圍側控制器136a到136c之間的額外訊號路徑，以便錯誤訊號和/或其它類型的訊號可在相應的主機側控制器133a到133c與外圍側控制器136a到136c之間通訊。例如，在各種實施方式中，額外的訊號路徑可致力於通訊錯誤訊號。
接著參考圖4，其示出根據本公開的各種實施方式的主機裝置106(圖3)實現的一個功能示例的流程圖。具體地，圖4的流程圖示出從總線架構116(圖3)提供數據到外部介面339a到339c(圖3)中的一個(這裏稱為外部介面339)的示例。應理解圖4的流程圖僅提供可由如這裏描述的主機裝置106實現的多個不同類型功能的示例。此外，圖4的流程圖可看作示出根據一個或多個實施方式的計算系統303中實現的方法步驟的示例。
在附圖標記403處，數據被提供到主機裝置106中的總線架構116中。為此，處理器或其它部件例如可啟動提供數據到總線架構116的過程。數據可以根據用於總線架構116的總線協議，諸如但不限於ARM®AXI總線協議、Sonics®OCP2總線協議，或任何其它類型的總線協議。數據可來自儲存器113(圖3)或來自與 主機裝置106關聯的另一個部件。
接著，數據從總線架構116傳送給主機側轉換器306a到306c(圖3)中的一個(這裏稱為主機側轉換器306)，如在附圖標記406處所指示。該數據然後轉換為根據用於外部介面339a到339c(圖3)中的相應一個(這裏稱為外部介面339)的總線協議的格式，如在附圖標記409處所示。例如，數據可轉換為根據與外部介面339關聯的總線協議，諸如MIPI®LLI總線協議、PCIe總線協議或任何其它合適類型的總線協議。為此，對數據序列化，對數據反序列化，執行數據定序，執行電平轉換，或執行其它類型的格式化功能。主機側轉換器306然後提供數據到外部介面339中，如在附圖標記413處所指示。然後，過程結束。
接著參考圖5，其示出了說明根據本公開各種實施方式在此稱為外圍裝置109的外圍裝置109a到109c(圖3)中的一個所執行的功能示例的流程圖。具體地，圖5的流程圖示出從在此稱為外部介面339的外部介面339a到339c(圖3)中的一個提供數據到在此稱為主機側控制器133的主機側控制器133a到133c(圖3)中的相應一個的。應理解圖5的流程圖僅提供可由在此所述的外圍裝置109所實現的多個不同類型功能的一個示例。此外，圖5的流程圖可看作示出根據一個或多個實施方式的計算系統303中實現的方法步驟的一個示例。
在附圖標記503處，獲得來自外部介面339的數據。例如，在此稱為外圍側轉換器309的外圍側轉換器309a到309c中的一個(圖3)可獲得來自外部介面339的數據。接著，該數據轉換為根據用於內部總線343a到343c(圖3)中的相應一個(這裏稱為內部總線343)的總線協議的格式，如在附圖標記506處所示。作為非限制性示例，外圍側轉換器309可將數據從根據MIPI®LLI總線協議、PCIe總線協議或任何其它類型的協議轉換為根據ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它類型的總 線協議。如附圖標記509所示，該數據然後被提供到用於外圍裝置109的內部總線343中，並且該數據被提供到主機側控制器133中，如附圖標記513處所示。然後，過程結束。
接著參考圖6，其示出了說明根據本公開各種實施方式在此稱為外圍裝置109的外圍裝置109a到109c(圖3)中的一個所執行的功能示例的流程圖。具體地，圖6的流程圖示出從在此稱為內部總線343的內部總線343a到343c(圖3)中的一個提供數據到在此稱為外部介面339的外部介面339a到339c中的相應一個(圖3)的示例。應理解圖6的流程圖僅提供可由外圍裝置109所實現的許多不同類型功能的示例。此外，圖6的流程圖可看作示出根據一個或多個實施方式的計算系統303中實現的方法步驟的一個示例。
在附圖標記603處，該數據被提供到外圍裝置109中的內部總線343。為此，在此稱為主機側控制器133的主機側控制器133a到133c(圖3)中的一個可提供數據到內部總線343中。該數據可根據用於內部總線343的總線協議，諸如但不限於ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它類型的總線協議。
接著，該數據從內部總線343傳送給在此稱為外圍側轉換器309的外圍側轉換器309a到309c中的一個(圖3)，如在附圖標記606處所指示。該數據然後轉換為根據用於外部介面339a到339c(圖3)中的相應一個(這裏稱為外部介面339)的總線協議的格式，如在附圖標記609處所示。例如，數據可轉換為根據MIPI®LLI總線協議、PCIe總線協議或任何其它合適類型的總線協議。為此，外圍側轉換器309可例如對數據序列化，對數據反序列化，執行數據定序，執行電平轉換，或執行任何其它類型的格式化功能。外圍側轉換器309然後提供數據到外部介面339中，如在附圖標記613處所指示。然後，過程結束。
參考圖7，其示出了說明根據本公開各種實施方式的主機裝置 106(圖3)所執行的一種功能示例的流程圖。具體地，圖7的流程圖示出從在此稱為外部介面339的外部介面339a到339c中的一個(圖3)提供數據到在總線架構116的示例。應理解圖7的流程圖僅提供可由在此所述的主機裝置106所實現的多種不同類型功能的示例。此外，圖7的流程圖可看作示出根據一個或多個實施方式的計算系統303中實現的方法步驟的一個示例。
在附圖標記703處，獲得來自外部介面339的數據。例如，在此稱為主機側轉換器306的主機側轉換器306a到306c中的一個(圖3)可獲得來自外部介面339的數據。接著，該數據轉換為根據用於總線架構116的格式，如在附圖標記706處所示。作為非限制性示例，主機側轉換器306可將數據從根據MIPI®LLI總線協議、PCIe總線協議或任何其它總線協議轉換為根據ARM®AXI總線協議、Sonics®OCP2總線協議或任何其它類型的總線協議。如附圖標記709所示，該數據然後被提供到用於主機裝置106的總線架構116中。然後，過程結束。
雖然圖4到圖7的流程圖示出了具體的執行順序，但應理解執行順序可不同於所示的順序。例如，兩個或多個塊的執行順序可相對於示出順序打亂。同樣，連續示出的兩個或多個項目可同步或部分同步執行。此外，在一些實施方式中，示出的一個或多個項目可跳過或省略。此外，為了增强實用程序、核算、性能測量或提供檢修輔助等，任何數量的元件可能添加到這裏描述的邏輯流程中。應理解所有的這種變化都屬於本公開的保護範圍內。
這裏描述的部件可通過電路實現。在這方面，這種電路可設置為通過產生和/或響應於電或其它類型的訊號來執行上述的各種功能。該電路可以是通用目的的硬件或用於執行特定功能的硬件。該電路可包括但不限於分立部件、集成電路或分立部件和集成電路的任何組合。這種集成電路可包括但不限於一個或多個微處理器、芯片上系統、特定應用的集成電路、數字訊號處理器、 微機、中央處理單元、可編程邏輯器件、狀態機、其它類型的裝置和/或其中的任何組合中。如這裏所用，該電路同樣可包括互連，諸如線纜、電線、跡線、金屬化層或部件通過其耦接的任何其它元件。此外，該電路可經配置執行軟體從而執行這裏描述的功能。
應强調本公開的上述實施方式僅是闡述本公開原理的清楚理解的實現方式的可能示例。在基本上不背離本公開的精神和原理的前提下，對上述的實施方式可作出多種變化和修改。所有的這種修改和變化在此旨在包括在本公開的保護範圍內，並且由所附申請專利範圍保護。
106‧‧‧主機裝置
113‧‧‧儲存器
116‧‧‧內部總線架構
119‧‧‧儲存器控制器
123‧‧‧初級總線
126‧‧‧次級總線
129‧‧‧第三總線
303‧‧‧計算系統
109A‧‧‧外圍裝置
109B‧‧‧外圍裝置
109C‧‧‧外圍裝置
133A‧‧‧控制器
133B‧‧‧控制器
133C‧‧‧控制器
136A‧‧‧外圍側控制器
136B‧‧‧外圍側控制器
136C‧‧‧外圍側控制器
306A‧‧‧主機側轉換器
306B‧‧‧主機側轉換器
306C‧‧‧主機側轉換器
309A‧‧‧外圍側轉換器
309B‧‧‧外圍側轉換器
309C‧‧‧外圍側轉換器
339A‧‧‧外部介面
339B‧‧‧外部介面
339C‧‧‧外部介面
343A‧‧‧內部總線
343B‧‧‧內部總線
343C‧‧‧內部總線

Claims (10)

  1. 一種系統，包括：主機裝置，包括：總線架構，與第一總線協議關聯；以及主機側轉換器，與所述總線架構通訊，所述主機側轉換器被配置為將來自所述總線架構的數據提供到用於所述主機裝置的外部介面，所述外部介面與第二總線協議關聯；以及外圍裝置，包括：外圍側轉換器，與所述外部介面通訊，所述外圍側轉換器被配置為將來自所述外部介面的數據提供到所述外圍裝置中的內部總線，所述內部總線與第三總線協議關聯；以及主機側控制器，被配置為從所述內部總線獲得數據。
  2. 根據請求項1所述的系統，其中，所述外圍裝置還包括用於所述外圍裝置的外圍側控制器，所述外圍側控制器與所述主機側控制器通訊。
  3. 根據請求項1所述的系統，其中，所述主機側轉換器被配置為將所述數據從根據所述第一總線協議轉換為根據所述第二總線協議；以及所述外圍側轉換器被配置為將所述數據從根據所述第二總線協議轉換為根據所述第三總線協議。
  4. 根據請求項1所述的系統，其中：所述主機裝置包括與所述總線架構通訊的額外主機側轉換器，所述額外主機側轉換器被配置為提供數據至用於所述主機裝置的額外外部介面，所述額外外部介面與所述第二總線協議關聯；以及所述系統包括額外外圍裝置，所述外圍裝置包括：與所述額外外部介面通訊的額外外圍側轉換器，所述額外外圍側轉換器被配置為將來自所述額外外部介面的數據提供到所述 額外外圍裝置中的額外內部總線。
  5. 根據請求項1所述的系統，其中，所述主機裝置位於第一芯片上，而所述外圍裝置位於第二芯片上。
  6. 根據請求項1所述的系統，其中，所述第二總線協議至少部分地基於MIPI低延遲介面(LLI)協議、外圍部件互連(PCI)協議或其任意組合。
  7. 一種方法，包括：使用主機裝置將來自所述主機裝置中的總線架構的數據傳送至用於所述主機裝置的外部介面，所述總線架構與第一總線協議關聯，所述外部介面與第二總線協議關聯；使用外圍裝置將來自所述外部介面的數據傳送到用於所述外圍裝置的內部總線，所述內部總線與第三總線協議關聯；以及在所述外圍裝置中將來自所述內部總線的數據傳送到位於所述外圍裝置中的主機側控制器。
  8. 根據請求項7所述的方法，還包括在所述主機裝置中將所述數據從根據所述第一總線協議轉換為根據所述第二總線協議。
  9. 根據請求項7所述的方法，還包括在所述外圍裝置中將所述數據從根據所述第二總線協議轉換為根據所述第三總線協議。
  10. 一種設備，包括：外圍側控制器；主機側控制器，與所述外圍側控制器通訊；內部總線，與所述主機側控制器通訊，所述內部總線與第一總線協議關聯；以及外圍側轉換器，被配置為將來自所述內部總線的數據傳送到外部介面，所述外部介面與第二總線協議關聯。
TW102134074A 2012-09-24 2013-09-23 主機與外圍裝置之間的通訊設備、系統及其方法 TW201418988A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261705126P 2012-09-24 2012-09-24
US201361752574P 2013-01-15 2013-01-15
US13/747,615 US20140089553A1 (en) 2012-09-24 2013-01-23 Interface between a host and a peripheral device

Publications (1)

Publication Number Publication Date
TW201418988A true TW201418988A (zh) 2014-05-16

Family

ID=49230464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134074A TW201418988A (zh) 2012-09-24 2013-09-23 主機與外圍裝置之間的通訊設備、系統及其方法

Country Status (4)

Country Link
US (1) US20140089553A1 (zh)
EP (1) EP2711842A2 (zh)
CN (1) CN103677216A (zh)
TW (1) TW201418988A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646427B (zh) * 2014-05-19 2019-01-01 美商微晶片科技公司 藉由使用嵌入式控制器統一具有一個主機介面之類別裝置介面

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405718B2 (en) * 2013-02-28 2016-08-02 Intel Corporation Leveraging an enumeration and/or configuration mechanism of one interconnect protocol for a different interconnect protocol
US9785355B2 (en) 2013-06-26 2017-10-10 Cnex Labs, Inc. NVM express controller for remote access of memory and I/O over ethernet-type networks
US9785356B2 (en) * 2013-06-26 2017-10-10 Cnex Labs, Inc. NVM express controller for remote access of memory and I/O over ethernet-type networks
US9430412B2 (en) 2013-06-26 2016-08-30 Cnex Labs, Inc. NVM express controller for remote access of memory and I/O over Ethernet-type networks
US10063638B2 (en) 2013-06-26 2018-08-28 Cnex Labs, Inc. NVM express controller for remote access of memory and I/O over ethernet-type networks
US20150046626A1 (en) * 2013-08-12 2015-02-12 Samsung Electronics Co., Ltd. Low power secondary interface adjunct to a pci express interface between integrated circuits
CN103942013B (zh) * 2014-04-21 2016-09-07 北京网视通联科技有限公司 一种arm平台下高速读写与大容量存储系统及其工作方法
KR102274028B1 (ko) * 2014-07-31 2021-07-08 삼성전자주식회사 전자 장치의 인터페이스 사이의 링크를 설정하기 위한 컨트롤러의 작동 방법 및 컨트롤러를 포함하는 저장 장치
US9904651B2 (en) * 2014-07-31 2018-02-27 Samsung Electronics Co., Ltd. Operating method of controller for setting link between interfaces of electronic devices, and storage device including controller
KR102371557B1 (ko) 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
CN104915917A (zh) * 2015-06-01 2015-09-16 浪潮电子信息产业股份有限公司 一种GPU机箱、PCIe交换装置以及服务器系统
CN104901859A (zh) * 2015-06-11 2015-09-09 东南大学 一种axi/pcie总线转换装置
CN106294277A (zh) * 2015-12-29 2017-01-04 北京典赞科技有限公司 一种基于pcie总线的smp计算系统
WO2018063368A1 (en) * 2016-09-30 2018-04-05 Hewlett-Packard Development Company, L.P. Safe peripheral device communications
CN109165183A (zh) * 2018-09-14 2019-01-08 贵州华芯通半导体技术有限公司 外围组件快速互联原子操作硬件实现方法、装置及系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280283A (en) * 1990-11-09 1994-01-18 Ast Research, Inc. Memory mapped keyboard controller
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
US5623610A (en) * 1994-10-31 1997-04-22 Intel Corporation System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset
US6924790B1 (en) * 1995-10-16 2005-08-02 Nec Corporation Mode switching for pen-based computer systems
US6148356A (en) * 1995-12-27 2000-11-14 Intel Corporation Scalable computer system
US5925120A (en) * 1996-06-18 1999-07-20 Hewlett-Packard Company Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus
GB2350212B (en) * 1999-02-09 2003-10-08 Adder Tech Ltd Data routing device and system
US6738818B1 (en) * 1999-12-27 2004-05-18 Intel Corporation Centralized technique for assigning I/O controllers to hosts in a cluster
US6748496B1 (en) * 2000-04-18 2004-06-08 Ati International Srl Method and apparatus for providing cacheable data to a peripheral device
US7792923B2 (en) * 2000-10-13 2010-09-07 Zhe Khi Pak Disk system adapted to be directly attached to network
US6691210B2 (en) * 2000-12-29 2004-02-10 Stmicroelectronics, Inc. Circuit and method for hardware-assisted software flushing of data and instruction caches
US7783761B2 (en) * 2001-07-16 2010-08-24 Zhe Khi Pak Scheme for dynamically connecting I/O devices through network
US7003638B2 (en) * 2002-12-11 2006-02-21 Standard Microsystems Corporation Memory bus interface for use in a peripheral device
US7096305B2 (en) * 2003-05-15 2006-08-22 Broadcom Corporation Peripheral bus switch having virtual peripheral bus and configurable host bridge
US20050240713A1 (en) * 2004-04-22 2005-10-27 V-Da Technology Flash memory device with ATA/ATAPI/SCSI or proprietary programming interface on PCI express
US7496695B2 (en) * 2005-09-29 2009-02-24 P.A. Semi, Inc. Unified DMA
US8621120B2 (en) * 2006-04-17 2013-12-31 International Business Machines Corporation Stalling of DMA operations in order to do memory migration using a migration in progress bit in the translation control entry mechanism
US7627709B2 (en) * 2006-12-12 2009-12-01 Spectra Logic Corporation Computer bus power consuming device
US8301822B2 (en) * 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646427B (zh) * 2014-05-19 2019-01-01 美商微晶片科技公司 藉由使用嵌入式控制器統一具有一個主機介面之類別裝置介面

Also Published As

Publication number Publication date
EP2711842A2 (en) 2014-03-26
CN103677216A (zh) 2014-03-26
US20140089553A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
TW201418988A (zh) 主機與外圍裝置之間的通訊設備、系統及其方法
US10083722B2 (en) Memory device for performing internal process and operating method thereof
CN104866453B (zh) 系统芯片、总线接口连接电路和其总线接口连接方法
TWI507979B (zh) 用於整合以進階精簡指令集機器（ａｒｍ）為基礎的智慧產權物（ｉｐｓ）之設備和方法及運算裝置
KR101744465B1 (ko) 데이터를 저장하기 위한 방법 및 장치
US8443126B2 (en) Hot plug process in a distributed interconnect bus
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
US20140115209A1 (en) Flow Control for a Serial Peripheral Interface Bus
KR102365312B1 (ko) 스토리지 컨트롤러, 연산 스토리지 장치, 및 연산 스토리지 장치의 동작 방법
KR20140035776A (ko) 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법
KR102238650B1 (ko) 저장 장치, 상기 저장 장치를 포함하는 컴퓨팅 시스템 및 상기 저장 장치의 동작 방법
US20180367504A1 (en) System, Apparatus And Method For Tunneling And/Or Multiplexing Via A Multi-Drop Interconnect
JP2008502976A (ja) 分割トランザクションを処理するためのバス・コントローラ
CN114265872B (zh) 一种用于总线的互联装置
KR20110120094A (ko) 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩
CN115687193A (zh) 存储模块、包括其的系统以及存储模块的操作方法
JP2008198209A (ja) バスマトリクスを含むシステム
JP7247405B2 (ja) ストレージコントローラ、計算ストレージ装置及び計算ストレージ装置の動作方法
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
TWI718858B (zh) 資料儲存裝置以及非揮發式記憶體控制方法
Verma et al. Pcie bus: A state-of-the-art-review
TWI237182B (en) Portable electronic system with multifunctional high-speed bus and its method
US20230110369A1 (en) Auxiliary processor and electronic system comprising the same
JP2016528634A (ja) ハードウェア自動デバイス・オペレーション・イニシエータの実装するための方法およびコントローラ
JP2014232414A (ja) Ｉ２ｃ通信スレーブ装置