JP7247405B2 - ストレージコントローラ、計算ストレージ装置及び計算ストレージ装置の動作方法 - Google Patents

Description

本発明は、半導体メモリに関し、より詳しくはストレージコントローラ、計算ストレージ装置及び計算ストレージ装置の動作方法に関する。

半導体メモリは、ＳＲＡＭ、ＤＲＡＭなどのように電源供給が遮断されると、保存していたデータが消滅する揮発性メモリ装置と、フラッシュメモリ装置、ＰＲＡＭ、ＭＲＡＭ、ＲＲＡＭ、ＦＲＡＭ（登録商標）などのように電源供給が遮断されても保存していたデータを保持する不揮発性メモリ装置とに分けられる。

フラッシュメモリに基づくストレージ装置は、コンピューティングシステムの大容量記憶媒体として使用される。一般的なストレージ装置は、ホスト装置の制御に応じてデータを記憶する機能を有する。最近では、ホスト装置の演算負担を軽減するために、ストレージ装置内で多様な演算動作、又は多様なアプリケーションを支援するストレージ装置が開発されている。

米国特許第１０，５９２，４４３号明細書 米国特許第１０，９１５，３８３号明細書 米国特許第１０，９１５，３８１号明細書 米国特許第９，１５２，８２３号明細書 米国特許第１０，３９４，３０５号明細書 米国特許第９，７６０，５０３号明細書 米国特許出願公開第２０１９/０３１７９０１号明細書 米国特許出願公開第２０２０/０３５６３０５号明細書 韓国登録特許第１０-０９６６２３６号公報 韓国公開特許第１０-２０２０-００３７０４９号公報 韓国登録特許第１０-２０２０-０１２９８４３号公報

本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、減少したコスト及び向上した性能を有する計算ストレージ装置及びその動作方法を提供することにある。

本発明の実施形態による計算ストレージ装置は、不揮発性メモリ装置と、前記不揮発性メモリ装置を制御するように構成されるストレージコントローラと、を備え、前記ストレージコントローラは、内部アプリケーションを実行して内部コマンドを生成するように構成される計算エンジンと、外部ホスト装置からホストコマンドを受信し、前記計算エンジンから前記内部コマンドを受信し、前記受信されたホストコマンド及び前記受信された内部コマンドのそれぞれを処理するように構成されるホストインターフェースブロックと、前記ホストインターフェースブロックの前記処理の結果に基づいてアドレスマッピング動作を遂行するように構成されるフラッシュ変換レイヤーと、前記フラッシュ変換レイヤーのアドレスマッピング動作に基づいて前記不揮発性メモリ装置を制御するように構成されるメモリインターフェースブロックと、を有する。

本発明の実施形態による計算ストレージ装置の動作方法は、物理ポートによって外部ホスト装置からホストコマンドを受信する段階と、ＮＶＭｅ（nonvolatile memory express）エンジンを介して前記ホストコマンドを処理する段階と、フラッシュ変換レイヤーによって前記処理されたホストコマンドに対する第１アドレスマッピングを遂行する段階と、メモリインターフェースブロックによって前記第１アドレスマッピングに基づいて不揮発性メモリ装置にアクセスする段階と、前記内部アプリケーションを実行する計算エンジンによって内部コマンドを生成する段階と、前記ＮＶＭｅエンジンを介して前記内部コマンドを処理する段階と、前記フラッシュ変換レイヤーによって前記処理された内部コマンドに対する第２アドレスマッピングを遂行する段階と、前記メモリインターフェースブロックによって前記第２アドレスマッピングに基づいて前記不揮発性メモリ装置にアクセスする段階と、を備える。

本発明による不揮発性メモリ装置を制御するように構成されるストレージコントローラは、外部ホストドライバからホストコマンドを受信するように構成されるＮＶＭｅ（nonvolatile memory express）エンジンと、ＮＶＭｅエンジンの制御によってアドレスマッピングを遂行するように構成されるフラッシュ変換レイヤー（ＦＴＬ：flash translation layer）と、前記ＦＴＬのアドレスマッピングに基づいて前記不揮発性メモリ装置にアクセスするように構成されるメモリインターフェースブロックと、内部入出力（Ｉ/Ｏ：input/output）を発行するように構成される内部アプリケーションと、内部Ｉ/Ｏを組織化するように構成される内部ファイルシステムと、前記組織化された内部Ｉ/Ｏに基づいて内部コマンドを生成するように構成される内部ドライバと、を備え、前記ＮＶＭｅエンジンは、前記内部ドライバから前記内部コマンドを受信し、前記受信された内部コマンドに基づいて前記ＦＴＬ及び前記メモリインターフェースブロックを介して不揮発性メモリ装置にアクセスするようにさらに構成される。

本発明の実施形態による計算ストレージ装置は、不揮発性メモリ装置と、内部アプリケーションを実行することで内部コマンドを生成するように構成される演算コントローラと、前記演算コントローラから前記内部コマンドを受信し、前記受信した内部コマンドに応答して不揮発性メモリ装置にアクセスするように構成され、外部ホスト装置からホストコマンドを受信し、前記受信したホストコマンドに応答して不揮発性メモリ装置にアクセスするように構成されるストレージコントローラと、を備え、前記ストレージコントローラは、前記内部コマンド及び前記ホストコマンドの両方を受信するように構成されるホストインターフェース回路を含む。

本発明の実施形態によれば、ストレージ装置は、内部アプリケーションを遂行することによって多様な演算動作を遂行することができる。この場合、ストレージ装置の内部から発生する内部入出力（Ｉ/Ｏ：入力/出力）を、外部ホスト装置から発生するホスト入出力（Ｉ/Ｏ：入力/出力）と同じ経路を通って処理することができる。したがって、内部アプリケーション処理のための別途の専用ドライバ又は専用チャネルの設計負担を軽減することができ、既存の最適化されたストレージ装置の設計を使用することができるため、ストレージ装置の性能が向上する。

本発明の実施形態によるストレージシステムを示すブロック図である。 図１のストレージシステムの動作を説明するための図である。 図１のストレージシステムを示すブロック図である。 図３のストレージシステムの動作を説明するためのフローチャートである。 図１のＦＴＬを示すブロック図である。 図１のストレージシステムを示すブロック図である。 図１のストレージ装置によって管理される記憶空間を説明するための図である。 図１のストレージ装置によって管理される記憶空間を説明するための図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 図１１のストレージコントローラの動作を示すフローチャートである。 本発明の実施形態によるストレージシステムを示す図である。 ホスト装置の制御によるストレージ装置の動作（例えば、内部アプリケーションの駆動）を説明するための図である。 ホスト装置の制御によるストレージ装置の動作（例えば、内部アプリケーションの駆動）を説明するための図である。 ホスト装置の制御によるストレージ装置の動作（例えば、内部アプリケーションの駆動）を説明するための図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージシステムを示すブロック図である。 本発明の実施形態によるストレージコントローラと不揮発性メモリ装置との間の通信を説明するための図である。 本発明の実施形態によるストレージ装置が適用されるシステムを示す図である。 本発明の実施形態によるストレージ装置が適用されるデータセンタを例として示すブロック図である。

以下では、本発明の技術分野における通常の知識を有する者が本発明を容易に実施することができるように、本発明の実施形態を明確かつ詳細に説明する。

図１は、本発明の実施形態によるストレージシステムを示すブロック図である。図１を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。１つ以上の実施形態では、ストレージ装置１２０は、以下で説明するような計算ストレージ装置（computational storage device）であり得る。

一実施形態では、ストレージシステム１００は、モバイルフォン（mobile phone）、スマートフォン（smart phone）、タブレットＰＣ（tablet personal computer）、ウェアラブル機器、ヘルスケア機器又はＩＯＴ（internet of things：モノのインターネット）機器のようなモバイル（mobile）システムであり得る。一実施形態では、ストレージシステム１００は、パーソナルコンピュータ（personal computer）、ラップトップ（laptop）コンピュータ、サーバ（server）、メディアプレーヤー（media player）のようなコンピューティング装置であるか、又はナビゲーション（navigation）のような車両用機器（automotive device）などのようなシステムであり得る。

一実施形態では、ストレージ装置１２０は、従来のストレージ装置の一般的な機能（例えば、データ保存及び出力）に加えて、多様な演算動作を遂行するように構成される計算ストレージ装置（computational storage device）であり得る。以下では、説明の便宜のため、ストレージ装置及び計算ストレージ装置の用語が併用される。

ホスト装置１１０は、ストレージ装置１２０にデータを格納するか、又はストレージ装置１２０に格納されたデータを読み取ることができる。ホスト装置１１０は、ホストコントローラ１１１及びホストメモリ１１２を含み得る。ホストコントローラ１１１は、ストレージ装置１２０を制御するように構成されてもよい。一実施形態では、ホストコントローラ１１１は、所定のインターフェースに基づいてストレージ装置１２０と通信することができる。所定のインターフェースは、ＮＶＭｅ標準規格に基づくインターフェースであり得るが、本発明の範囲はこれに限定されるものではない。

ホストメモリ１１２は、ホスト装置１１０のバッファメモリ、動作メモリ又はシステムメモリであり得る。例えば、ホストメモリ１１２は、ホスト装置１１０が動作するために必要かつ多様な情報を格納するように構成され得る。ホストメモリ１１２は、ストレージ装置１２０に転送するデータ又はストレージ装置１２０から受信するデータを一時的に格納するためのバッファメモリとして使用されてもよい。一実施形態では、ホストメモリ１１２は、ストレージ装置１２０によるアクセスを支援することができる。

一実施形態では、ホストコントローラ１１１及びホストメモリ１１２のそれぞれは、別個の半導体チップで実装されてもよい。あるいは、一実施形態では、ホストコントローラ１１１及びホストメモリ１１２は、単一の半導体チップに集積されてもよく、又はマルチチップパッケージで実装されてもよい。例えば、ホストコントローラ１１１は、アプリケーションプロセッサ（Application Processor）に設けられる多数のモジュールのうち、いずれか１つであり得る。アプリケーションプロセッサは、システムオンチップ（System on Chip：ＳｏＣ）で実装され得る。ホストメモリ１１２は、アプリケーションプロセッサ内に設けられる組み込みメモリであってもよいし、又はアプリケーションプロセッサの外部に配置される不揮発性メモリ装置、揮発性メモリ装置、不揮発性メモリモジュール又は揮発性メモリモジュールであってもよい。

ストレージ装置１２０は、ホスト装置１１０からの要請に応じてデータを格納するか、又は格納されたデータを出力するように構成される記憶媒体であり得る。一実施形態では、ストレージ装置１２０は、ＳＳＤ（Solid State Drive）、組み込みメモリ及び取り外し可能な外部メモリのうち、少なくとも１つを含み得る。ストレージ装置１２０がＳＳＤである場合、ストレージ装置１２０は、ＮＶＭｅ（non-volatile memory express）標準規格に準拠する装置であり得る。ストレージ装置１２０が組み込みメモリ又は外部（external）メモリである場合、ストレージ装置１２０は、ＵＦＳ（universal flash express）標準規格又はｅＭＭＣ（embedded multi-media card）標準規格に準拠する装置であり得る。ホスト装置１１０とストレージ装置１２０は、それぞれ採用された標準プロトコルによるパケットを生成し、これを送ることができる。

ストレージ装置１２０は、ストレージコントローラＣＴＲＬ及び不揮発性メモリ（ＮＶＭ）装置１１９を含み得る。ストレージコントローラＣＴＲＬは、中央処理ユニット（ＣＰＵ：central processing unit）１２１、計算エンジン（computation engine）１２２、フラッシュ変換レイヤー（ＦＴＬ：flash translation layer）１２３、コントローラメモリ１２４、パケットマネージャー１２５、エラー訂正コード（ＥＣＣ：error correction code）エンジン１２６（例えば、エラー訂正プロセッサ）、ＡＥＳ（advanced encryption standard）エンジン１２７（例えば、ＡＥＳプロセッサ）、ホストインターフェースブロック１２８（例えば、ホストインターフェース回路）、メモリインターフェースブロック１２９（例えば、メモリインターフェース回路）及びシステムバスＢＵＳを含み得る。一実施形態では、ストレージコントローラＣＴＲＬに含まれる多様な構成要素のそれぞれは、ＩＰ（Intellectual property）ブロック又は機能ブロックで実装されることがあり、ソフトウェア形態、ハードウェア形態、ファームウェア形態又はそれらの組み合わせの形態で実施される。

ＣＰＵ１２１は、ストレージコントローラＣＴＲＬの諸般の動作を制御することができる。例えば、ＣＰＵ１２１は、ストレージコントローラＣＴＲＬで駆動される多様なファームウェア又はソフトウェアを駆動するように構成され得る。

計算エンジン１２２は、ストレージコントローラＣＴＲＬで遂行される多様な演算動作を遂行するか、又はストレージコントローラＣＴＲＬ上で遂行されるアプリケーション又は演算プログラムを駆動するように構成され得る。一実施形態では、計算エンジン１２２は、ホスト装置１１０上で駆動されるホストアプリケーションのいくつかの機能を遂行するように構成され得る。一実施形態では、内部アプリケーションは、暗号化動作、フィルタリング動作、機械学習のためのコンボリューション演算などのような多様なデータ演算動作を遂行するように構成され得る。

一実施形態では、ＣＰＵ１２１と計算エンジン１２２は別個の機能ブロックとして示されているが、本発明の範囲はこれに限定されるものではない。例えば、ＣＰＵ１２１及び計算エンジン１２２のそれぞれは、別途のプロセッサコアで実施されることがある。あるいは、ＣＰＵ１２１及び計算エンジン１２２は、１つのプロセッサコアで実施されてもよく、又は複数のプロセッサコアを含むマルチコアプロセッサで実装されてもよい。

ＦＴＬ１２３は、不揮発性メモリ装置１１９を効率的に使用するための多様なメンテナンス動作を遂行することができる。例えば、メンテナンスは、アドレスマッピング動作、ウェアレベリング動作、ガベージコレクション動作などを含み得る。

アドレスマッピング動作は、ホスト装置１１０によって管理される論理アドレス（logical address）と、不揮発性メモリ装置１１９の物理アドレス（physical address）とを互いに変換又はマッピングする動作であり得る。

ウェアレベリング動作は、不揮発性メモリ装置１１９に含まれる複数のメモリブロックの使用頻度又は使用回数を均一化する動作を指すことができ、物理ブロックの消去カウントをバランシングするファームウェア技術を通じて、又はハードウェアを介して実施される。一実施形態では、ウェアレベリング動作によって、不揮発性メモリ装置１１９の複数のメモリブロックのそれぞれが均一に使用されることによって、特定のメモリブロックの過度の劣化が防止され、それによって不揮発性メモリ装置１１９の寿命が向上する。

ガベージコレクション動作は、不揮発性メモリ装置１１９のソースメモリブロックの有効データをターゲットメモリブロックにコピーした後、ソースメモリブロックを消去（erase）することにより、不揮発性メモリ装置１１９の利用可能なメモリブロック又は自由メモリブロックを確保する動作を指すことができる。

一実施形態では、ＦＴＬ１２３は、ファームウェア又はソフトウェアの形態で実施され、コントローラメモリ１２４又は別途の動作メモリ（図示せず）に格納されてもよい。ＣＰＵ１２１は、コントローラメモリ１２４又は別個の動作メモリ（図示せず）に格納されたＦＴＬ１２３を駆動することにより、上述された多様なメンテナンス動作を行うことができる。一実施形態では、ＦＴＬ１２３は、上述された多様なメンテナンス動作を遂行するように構成される多様なハードウェア自動化回路によって実施される。すなわち、ＦＴＬ１２３はハードウェアで実現され、ハードウェアを介して上述した多様なメンテナンス動作を行うことができる。

コントローラメモリ１２４は、ストレージコントローラＣＴＲＬのバッファメモリ又は動作メモリとして動作することができる。例えば、コントローラメモリ１２４は、ホスト装置１１０又は不揮発性メモリ装置１１９から受信されたデータを一時的に記憶することができる。あるいは、コントローラメモリ１２４は、ストレージコントローラＣＴＲＬが動作するために必要かつ多様な情報又はプログラムコードを格納することができる。ＣＰＵ１２１は、コントローラメモリ１２４に格納された情報又はプログラムコードに基づいて多様な諸般の動作を遂行することができる。

一実施形態では、コントローラメモリ１２４は、計算エンジン１２２によって使用されるデータ、又は計算エンジン１２２によって駆動されるアプリケーションに対するプログラムコードを格納するように構成され得る。計算エンジン１２２は、コントローラメモリ１２４に格納されたプログラムコードを実行するか、又はコントローラメモリ１２４に格納されたデータに対する多様な演算を遂行することができる。

図面の簡潔さ及び説明の便宜のために、コントローラメモリ１２４がストレージコントローラＣＴＲＬに含まれるように示されているが、本発明の範囲はこれに限定されるものではない。コントローラメモリ１２４は、ストレージコントローラＣＴＲＬの外部に配置された別途のメモリモジュール又はメモリ装置であり得る。ストレージコントローラＣＴＲＬは、外部に配置されたメモリモジュール又はメモリ装置を制御するように構成されるメモリコントローラ（図示せず）をさらに含み得る。

パケットマネージャー１２５は、ホスト装置１１０から受信されたパケット（packet）をパーシング（parsing）するか、又はホスト装置１１０に転送されるデータのパケット（packet）を生成するように構成され得る。一実施形態では、パケットは、ホスト装置１１０とストレージ装置１２０との間のインターフェース規約に基づいて生成されてもよい。

ＥＣＣエンジン１２６は、不揮発性メモリ装置１１９から読み出されるデータに対するエラー検出及び訂正機能を遂行することができる。例えば、ＥＣＣエンジン１２６は、不揮発性メモリ装置１１９に格納される書き込みデータに対してパリティビット（parity bits）を生成することができる。生成されたパリティビットは、書き込みデータと共に不揮発性メモリ装置１１９に格納されてもよい。その後、不揮発性メモリ装置１１９に対する読み取り動作時に、ＥＣＣエンジン１２６は、読み取りデータ及び対応するパリティビットを用いて読み取りデータのエラーを訂正し、エラー訂正された読み取りデータを出力することができる。

ＡＥＳエンジン１２７は、ストレージコントローラＣＴＲＬに入力されるデータに対する暗号化（encryption）動作及び復号（decryption）動作のうち、少なくとも一方を、対称鍵アルゴリズム（symmetric-key algorithm）を用いて遂行することができる。

ストレージコントローラＣＴＲＬは、ホストインターフェースブロック１２８を介してホスト装置１１０と通信することができる。以下では、本発明の実施形態を容易に説明するために、ホストインターフェースブロック１２８は、ＮＶＭｅ（nonvolatile memory express）標準規格によるインターフェースを支援すると仮定する。しかし、本発明の範囲はこれに限定されるものではなく、ホストインターフェースブロック１２８は、ＡＴＡ（Advanced Technology Attachment）インターフェース、ＳＡＴＡ（Serial ＡＴＡ）インターフェース、ｅ－ＳＡＴＡ（external ＳＡＴＡ）インターフェース、ＳＣＳＩ（Small Computer Small Interface）インターフェース、ＳＡＳ（Serial Attached ＳＣＳＩ）インターフェース、ＰＣＩ（Peripheral Component Interconnection）インターフェース、ＰＣＩｅ（ＰＣＩ express）インターフェース、ＩＥＥＥ １３９４、ＵＳＢ（universal serial bus）インターフェース、ＳＤ（secure digital）カードインターフェース、ＭＭＣ（multi-media card）インターフェース、ｅＭＭＣ（embedded ＭＭＣ）インターフェース、ＵＦＳ（Universal Flash Storage）インターフェース、ｅＵＦＳ（embedded ＵＦＳ）インターフェース又はＣＦ（compact flash）カードインターフェースなどのような多様なインターフェースのうち、少なくとも１つを支援するように構成され得る。

ストレージコントローラＣＴＲＬは、メモリインターフェースブロック１２９を介して不揮発性メモリ装置１１９と通信することができる。一実施形態では、メモリインターフェースブロック１２９は、トグル（toggle）インターフェース又はオンフィ（Open NAND Flash Interface：ＯＮＦＩ）インターフェースなどのようなフラッシュインターフェースを支援するように構成され得る。しかし、本発明の範囲はこれに限定されるものではない。

ストレージコントローラＣＴＲＬに含まれる多様な構成要素は、システムバスＢＵＳを介して互いに通信することができる。システムバスＢＵＳは、ＡＳＢ（Advanced System Bus）、ＡＰＢ（Advanced Peripheral Bus）、ＡＨＢ（Advanced High Performance Bus）、ＡＸＩ（Advanced eXtensible Interface）などのような多様なシステムバスを含み得る。

不揮発性メモリ装置１１９は、ストレージコントローラＣＴＲＬの制御に応じて、データを格納するか、格納されたデータを出力するか、又は格納されたデータを消去するように構成される。一実施形態では、不揮発性メモリ装置１１９は、２次元又は３次元のＮＡＮＤ型フラッシュメモリ装置であり得るが、本発明の範囲はこれに限定されず、不揮発性メモリ装置１１９はＭＲＡＭ（Magnetic ＲＡＭ）、スピン伝達トルクＭＲＡＭ（Spin-Transfer Torque ＭＲＡＭ）、Ｃｏｎｄｕｃｔｉｖｅ ｂｒｉｄｇｉｎｇ ＲＡＭ（ＣＢＲＡＭ）、ＦｅＲＡＭ（Ferroelectric ＲＡＭ）、ＰＲＡＭ（Phase ＲＡＭ）、抵抗変化型メモリ（Resistive ＲＡＭ）及び他の多様な種類のメモリに基づくメモリ装置であり得る。一実施形態では、不揮発性メモリ装置１１９は、複数の不揮発性メモリを含むことができ、複数の不揮発性メモリのそれぞれは別途のチップ、別途のパッケージで実現されることがある。ストレージコントローラＣＴＲＬは、複数のチャネルを介して不揮発性メモリ装置１１９の複数の不揮発性メモリとそれぞれ通信することができる。

上述したように、本発明によるストレージ装置１２０は、ストレージコントローラＣＴＲＬの計算エンジン１２２を用いて多様なアプリケーションを実行することにより、多様な演算動作を遂行することができる。この場合、ホスト装置１１０で行われる演算負担を軽減することができるため、ストレージシステム１００の全体的な性能を向上させ得る。

図２は、図１のストレージシステムの動作を説明するための図である。説明の便宜上、ストレージシステム１００の動作を説明するのに不要な構成要素は省略される。

図１及び図２を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。ホスト装置１１０及びストレージ装置１２０の概略的構成及び動作は前述されたため、これに対する詳細な説明は省略する。

一実施形態では、ホスト装置１１０は、プロセッサ（図示せず）を含むことができ、プロセッサはホストアプリケーションＡＰＰ＿ｈを駆動することができる。ホストアプリケーションＡＰＰ＿ｈは、ホストオペレーティングシステムＯＳ＿ｈ上で駆動されるプログラムを指すことができる。ホストアプリケーションＡＰＰ＿ｈは、ストレージ装置１２０にデータを格納するか、又はストレージ装置１２０に格納されたデータを読み取ることができる。すなわち、ホストアプリケーションＡＰＰ＿ｈは、ストレージ装置１２０に対する入出力（Ｉ/Ｏ）を発行（issue）することができる。以下で、ホスト装置１１０のホストアプリケーションＡＡＰ＿ｈによって発行される入出力Ｉ/ＯをホストＩ/Ｏと称する。

ホストオペレーティングシステムＯＳ＿ｈは、ホストファイルシステムＦＳ＿ｈ及びホストＮＶＭｅドライバＤＲ＿ｈを含み得る。ホストファイルシステムＦＳ＿ｈは、ホストオペレーティングシステムＯＳ＿ｈ上で、ストレージ装置１２０の記憶空間を管理又は組織化するように構成され得る。ホストＮＶＭｅドライバＤＲ＿ｈは、ホストファイルシステムＦＳ＿ｈを介して組織化されるホストＩ/Ｏをホストコマンドとして、ストレージ装置１２０に第１インターフェースＩＦ１を介して伝達することができる。一実施形態では、ホストＮＶＭｅドライバＤＲ＿ｈは、ＮＶＭｅ標準規格を支援するように構成されてもよく、図１のホストコントローラ１１１によって制御又は駆動されてもよい。この場合、第１インターフェースＩＦ１は、ＮＶＭｅ標準規格に基づくインターフェースであり得る。

ストレージコントローラＣＴＲＬは、ＦＴＬ１２３、ホストインターフェースブロック１２８及びメモリインターフェースブロック１２９を含み得る。ストレージコントローラＣＴＲＬは、第１インターフェースＩＦ１を介してホストＮＶＭｅドライバＤＲ＿ｈからホストコマンドを受信し、受信されたホストコマンドに対応する動作を行うことができる。

例えば、ホストインターフェースブロック１２８は、物理ポート１２８ａ及びＮＶＭｅエンジン１２８ｂを含み得る。物理ポート１２８ａは、ＰＣＩｅ（Peripheral Component Interconnect Express）規約による物理信号を送受信するように構成される回路又は物理レイヤーであり得る。

ＮＶＭｅエンジン１２８ｂは、物理ポート１２８ａを介して受信された信号を処理するか、又は物理ポート１２８ａを介してホストＮＶＭｅドライバＤＲ＿ｈに信号を伝達するように構成され得る。一実施形態では、ＮＶＭｅエンジン１２８ｂは、物理ポート１２８ａを介して受信された信号を処理するように構成され得る。一実施形態では、ＮＶＭｅエンジン１２８ｂは、ホスト装置１１０とストレージ装置１２０（又はＮＶＭサブシステム）との間のインターフェースを提供するＮＶＭｅコントローラであり得る。一実施形態では、ＮＶＭｅエンジン１２８ｂは、ＮＶＭｅインターフェースを支援するように構成される物理機能（ＰＦ：physical function）ブロックであり得る。

ＦＴＬ１２３は、ＮＶＭｅエンジン１２８ｂから信号を受信し、受信された信号に基づいて多様なメンテナンス動作を遂行することができる。ＦＴＬ１２３の動作は前述されたため、これに対する詳細な説明は省略する。ＦＴＬ１２３は、メモリインターフェースブロック１２９を介して不揮発性メモリ装置１１９に格納されたデータを読み取るか、又は不揮発性メモリ装置１１９にデータを格納することができる。

上述したように、ホスト装置１１０のホストアプリケーションＡＰＰ＿ｈによって発生されるホストＩ/Ｏは、ホストファイルシステムＦＳ＿ｈ、ホストＮＶＭｅドライバＤＲ＿ｈ、物理ポート１２８ａ、ＮＶＭｅエンジン１２８ｂ、ＦＴＬ１２３及びメモリインターフェースブロック１２９を介して処理される。

一実施形態では、ストレージ装置１２０は、内部アプリケーションＡＰＰ＿ｉを駆動することによって多様な演算動作を遂行するように構成され得る。例えば、ストレージ装置１２０のストレージコントローラＣＴＲＬは、内部アプリケーションＡＰＰ＿ｉを駆動することができる。内部アプリケーションＡＰＰ＿ｉは、内部オペレーティングシステム又はファームウェア（以下、「内部オペレーティングシステム」と称する）ＯＳ＿ｉ上で駆動される。内部アプリケーションＡＰＰ＿ｉ及び内部オペレーティングシステムＯＳ＿ｉは、図１を参照して説明された計算（演算）エンジン１２２によって駆動される。

一実施形態では、ストレージコントローラＣＴＲＬで駆動される内部アプリケーションＡＰＰ＿ｉ及び内部オペレーティングシステムＯＳ＿ｉは、ホスト装置１１０で駆動されるホストアプリケーションＡＰＰ＿ｈ及びホストオペレーティングシステムＯＳ＿ｈと異なってもよい。例えば、内部アプリケーションＡＰＰ＿ｉは、ホストアプリケーションＡＡＰ＿ｈと物理的又は論理的に区分され、内部オペレーティングシステムＯＳ＿ｉは、ホストオペレーティングシステムＯＳ＿ｈと物理的又は論理的に区分され得る。あるいは、内部アプリケーションＡＰＰ＿ｉ及び内部オペレーティングシステムＯＳ＿ｉは、ストレージ装置１２０内部の構成要素（例えば、ストレージコントローラＣＴＲＬの計算エンジン１２２）によって駆動され、ホストアプリケーションＯＳ＿ｈ 及びホストオペレーティングシステムＯＳ＿ｈは、ホスト装置１１０の内部構成要素（例えば、ホスト装置１１０のプロセッサ）によって駆動され得る。

一実施形態では、内部アプリケーションＡＰＰ＿ｉ及び内部オペレーティングシステムＯＳ＿ｉは、ストレージコントローラＣＴＲＬのストレージ機能を遂行するために必要なプログラムとは異なる構成であり得る。ストレージコントローラＣＴＲＬのストレージ機能は、ホスト装置１１０からのホストコマンドに応答してデータを格納するか、データを読み取るか、又は不揮発性メモリ装置１１９の記憶空間を管理する機能を指すことができる。すなわち、本発明の実施形態によるストレージ装置１２０は、従来の一般的なストレージ装置と比較して、内部アプリケーションＡＰＰ＿ｉ及び内部オペレーティングシステムＯＳ＿ｉをさらに備えることができ、それによって追加の演算動作を遂行するように構成されてもよい。

内部アプリケーションＡＰＰ＿ｉが駆動されるにつれて、内部アプリケーションＡＰＰ＿ｉからＩ/Ｏが発行され得る。以下で、内部アプリケーションＡＰＰ＿ｉによって発行されるＩ/Ｏを内部Ｉ/Ｏと称する。内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、内部オペレーティングシステムＯＳ＿ｉの内部ファイルシステムＦＳ＿ｉ及び専用ドライバｄｒ＿ｄを介してＦＴＬ１２３に伝達され得る。一実施形態では、内部ファイルシステムＦＳ＿ｉは、ストレージコントローラＣＴＲＬの内部オペレーティングシステムＯＳ＿ｉによって管理又は使用される構成であり、ホスト装置１１０のホストファイルシステムＦＳ＿ｈと区分される構成であり得る。

一実施形態では、専用ドライバｄｒ＿ｄは、専用インターフェースｉｆ＿ｄを介してＦＴＬ１２３と通信することができる。専用ドライバｄｒ＿ｄは、ＦＴＬ１２３との通信のために別個に実現されるソフトウェア、ファームウェア又はハードウェアの構成であり得る。

一実施形態では、ストレージコントローラＣＴＲＬ内の構成要素間の通信は、システムバスＢＵＳ又は個別的な通信方式を通じて実施され得る。例えば、ＮＶＭｅエンジン１２８ｂとＦＴＬ１２３との間の通信、ＦＴＬ１２３とメモリインターフェースブロック１２９との間の通信、及び専用ドライバｄｒ＿ｄとＦＴＬ１２３との間の通信のそれぞれは、システムバスＢＵＳ又は個別的な通信方式を通じて実施され得る。

図３は、図１のストレージシステムを示すブロック図である。説明の便宜のために、前述された構成要素の詳細な説明は省略する。図１及び図３を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。ホスト装置１１０は、ホストオペレーティングシステムＯＳ＿ｈ及びホストアプリケーションＡＰＰ＿ｈを駆動することができる。

一実施形態では、ストレージコントローラＣＴＲＬは、内部オペレーティングシステムＯＳ＿ｉ上で内部アプリケーションＡＰＰ＿ｉを駆動することができる。内部オペレーティングシステムＯＳ＿ｉ上で、内部アプリケーションＡＰＰ＿ｉは、計算エンジン１２２によって駆動され得る。内部オペレーティングシステムＯＳ＿ｉは、内部アプリケーションＡＰＰ＿ｉから発行される内部Ｉ/Ｏを内部ファイルシステムＦＳ＿ｉ及び内部ＮＶＭｅドライバＤＲ＿ｉを介して処理される。内部ＮＶＭｅドライバＤＲ＿ｉは、第２インターフェースＩＦ２を介してＮＶＭｅエンジン１２８ｂと通信することができる。

すなわち、図３の実施形態では、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、内部ファイルシステムＦＳ＿ｉ、内部ＮＶＭｅドライバＤＲ＿ｉ、ＮＶＭｅエンジン１２８ｂ、ＦＴＬ１２３及びメモリインターフェースブロック１２９を介して処理される。

図３を参照して説明された実施形態では、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行されるＩ/Ｏは、内部オペレーティングシステムＯＳ＿ｉの内部ＮＶＭｅドライバＤＲ＿ｉを介してＮＶＭｅエンジン１２８ｂに提供される。すなわち、ホスト装置１１０のホストアプリケーションＡＰＰ＿ｈからのホストＩ/Ｏ、及びストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉからの内部Ｉ/Ｏは、同じＮＶＭｅエンジン１２８ｂを経由して処理されるか、又は同じＮＶＭｅエンジン１２８ｂを共有し得る。この場合、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏを処理するように構成される構成要素を実現又は設計するための負担を軽減することができる。

例えば、図２を参照して説明された実施形態では、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、内部オペレーティングシステムＯＳ＿ｉの専用ドライバｄｒ＿ｄを介してＦＴＬ１２３に提供される。この場合、ＦＴＬ１２３と直接通信するように構成される専用ドライバｄｒ＿ｄ、及びＦＴＬ１２３と専用ドライバｄｒ＿ｄとの間の直接通信を実現するための設計負担が増加する。

一方、図３の実施形態では、ストレージコントローラＣＴＲＬの内部ＮＶＭｅドライバＤＲ＿ｉは、第２インターフェースＩＦ２を介してＮＶＭｅエンジン１２８ｂと通信することができる。このとき、内部ＮＶＭｅドライバＤＲ＿ｉは、ホストＮＶＭｅドライバＤＲ＿ｈと実質的に類似したソフトウェアレイヤー又はハードウェアレイヤーを有し得る。すなわち、ストレージコントローラＣＴＲＬの内部ＮＶＭｅドライバＤＲ＿ｉは、従来のＮＶＭｅドライバと類似した構造を有するため、追加の設計負担がない。第２インターフェースＩＦ２は、第１インターフェースと同じ標準規格（例えば、ＮＶＭｅ規格又はＰＣＩｅ規格）に基づくインターフェースであり得る。すなわち、内部オペレーティングシステムＯＳ＿ｉのドライバとＦＴＬ１２３との間の通信のための別途のインターフェース又は専用インターフェースを追加的に設計する負担が軽減される。一実施形態では、第２インターフェースＩＦ２はシステムバスＢＵＳを介して仮想化されたインターフェースであり得る。

上述したように、本発明の実施形態によるストレージ装置１２０は、内部アプリケーションＡＰＰ＿ｉを介して多様な演算動作を遂行することができる。ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行されるＩ/Ｏは、ストレージコントローラＣＴＲＬの内部ＮＶＭｅドライバＤＲ＿ｉを介してＮＶＭｅエンジン１２８ｂに提供され得る。ＮＶＭｅエンジン１２８ｂは、ホスト装置１１０との通信を支援するように構成され得る。すなわち、ストレージコントローラＣＴＲＬによって発行されるＩ/Ｏは、ホスト装置１１０によって発行されるＩ/Ｏと同じ経路を通って処理されてもよい。したがって、ストレージコントローラＣＴＲＬの内部構成に対する設計負担を軽減することができる。

図４は、図３のストレージシステムの動作を説明するためのフローチャートである。説明の便宜のために、前述された構成要素に対する詳細な説明は省略する。図３及び図４を参照すると、段階Ｓ１１０において、ホストアプリケーションＡＰＰ＿ｈは、ホストＩ/Ｏを発行することができる。例えば、ホストアプリケーションＡＰＰ＿ｈは、動作に必要なデータをストレージ装置１２０から獲得したり、ストレージ装置１２０にデータを格納したりするためのホストＩ/Ｏを発行することができる。

段階Ｓ１２０において、ホストＩ/Ｏに対応するホスト要請ＲＱ＿ｈをホストアプリケーションＡＰＰ＿ｈからホストＮＶＭｅドライバＤＲ＿ｈに提供することができる。一実施形態では、ホスト要請ＲＱ＿ｈは、ホストＩ/ＯがホストオペレーティングシステムＯＳ＿ｈのホストファイルシステムＦＳ＿ｈによって組織化される情報であり得る。段階Ｓ１３０において、ホストＮＶＭｅドライバＤＲ＿ｈは、ホスト要請ＲＱ＿ｈに応答して、ホスト要請ＲＱ＿ｈに対応するホストコマンドＣＭＤ＿ｈを、第１インターフェースＩＦ１を介してホストインターフェースブロック１２８に転送することができる。

段階Ｓ１４０において、ホストインターフェースブロック１２８、ＦＴＬ１２３及びメモリインターフェースブロック１２９は、受信されたホストコマンドＣＭＤ＿ｈを処理することができる。例えば、ホストインターフェースブロック１２８、ＦＴＬ１２３及びメモリインターフェースブロック１２９は、ホストコマンドＣＭＤ＿ｈに対応する動作を遂行することができる。

段階Ｓ１５０において、ホストインターフェースブロック１２８は、ホストコマンドＣＭＤ＿ｈが処理されたことを示すホスト応答ＲＥＳ＿ｈをホストＮＶＭｅドライバＤＲ＿ｈに提供することができる。

段階Ｓ１６０において、ホストＮＶＭｅドライバＤＲ＿ｈは、ホスト応答ＲＥＳ＿ｈに応答して、ホスト出力ＯＵＴ＿ｈ（例えば、ホストＩ/Ｏに対する結果）をホストアプリケーションＡＰＰ＿ｈに提供することができる。

段階Ｓ２１０において、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって内部Ｉ/Ｏを発行することができる。例えば、内部アプリケーションＡＰＰ＿ｉは、多様な演算動作を遂行する過程で、不揮発性メモリ装置１１９に格納されたデータを読み取るか、又は不揮発性メモリ装置１１９にデータを格納するための内部Ｉ/Ｏを発行することができる。

段階Ｓ２２０において、内部Ｉ/Ｏによって対応する内部要請ＲＱ＿ｉを内部ＮＶＭｅドライバＤＲ＿ｉに提供することができる。一実施形態では、内部要請ＲＱ＿ｉは、内部Ｉ/Ｏが内部オペレーティングシステムＯＳ＿ｉの内部ファイルシステムＦＳ＿ｉによって組織化される情報であり得る。

段階Ｓ２３０において、内部ＮＶＭｅドライバＤＲ＿ｉは、内部要請ＲＱ＿ｉに応答して、内部要請ＲＱ＿ｉに対応する内部コマンドＣＭＤ＿ｉを、第２インターフェースＩＦ２を介して、ホストインターフェースブロック１２８に転送することができる。

段階Ｓ２４０において、ホストインターフェースブロック１２８、ＦＴＬ１２３及びメモリインターフェースブロック１２９は、受信された内部コマンドＣＭＤ＿ｉを処理することができる。例えば、ホストインターフェースブロック１２８、ＦＴＬ１２３及びメモリインターフェースブロック１２９は、内部コマンドＣＭＤ＿ｉに対応する動作を遂行することができる。

段階Ｓ２５０において、ホストインターフェースブロック１２８は、内部コマンドＣＭＤ＿ｉが処理されたことを示す内部応答ＲＥＳ＿ｉを内部ＮＶＭｅドライバＤＲ＿ｉに提供することができる。

段階Ｓ２６０において、内部ＮＶＭｅドライバＤＲ＿ｉは、内部応答ＲＥＳ＿ｉに応答して、内部出力ＯＵＴ＿ｉ（例えば、内部Ｉ/Ｏに対する結果）を内部アプリケーションＡＰＰ＿ｉに提供することができる。

上述したように、ホスト装置１１０から発行されるホストＩ/Ｏ及びストレージコントローラＣＴＲＬから発行された内部Ｉ/Ｏは、両方ともストレージ装置１２０のホストインターフェースブロック１２８、ＦＴＬ１２３及びメモリインターフェースブロック１２９を介して処理され得る。すなわち、ホストＩ/Ｏ及び内部Ｉ/Ｏが同じＩ/Ｏ経路を通って処理されるため、内部Ｉ/Ｏ処理を別途の専用ドライバ及び専用インターフェースに対する設計負担を軽減することができる。

図５は、図１のＦＴＬを示すブロック図である。一実施形態では、図５を参照して、ＦＴＬ１２３の少なくとも一部の機能がハードウェアで実現されるか、又は自動化される実施形態が説明されているが、本発明の範囲はこれに限定されるものではない。例えば、ＦＴＬ１２３はソフトウェアで実現され、ストレージコントローラＣＴＲＬのＣＰＵ１２１によって駆動される。

図１及び図５を参照すると、ＦＴＬ１２３は、ＦＴＬアクセラレータ１２３ａ、読み取りバッファ回路１２３ｂ、書き込みバッファ回路１２３ｃ及びエラーマネージャー１２３ｄを含み得る。一実施形態では、ＦＴＬアクセラレータ１２３ａ、読み取りバッファ回路１２３ｂ、書き込みバッファ回路１２３ｃ及びエラーマネージャー１２３ｄのそれぞれは、ＦＴＬ１２３の少なくとも一部の機能を自動化するように構成されるハードウェア回路として実装され得る。

ＦＴＬアクセラレータ１２３ａは、ＦＴＬ１２３のアドレスマッピング又はブロック割り当てなどのような機能を自動化するように構成されるハードウェア回路であり得る。ＦＴＬアクセラレータ１２３ａは、ＮＶＭｅエンジン１２８ｂから提供される情報に基づいてアドレスマッピング又はブロック割り当てを遂行することができる。例えば、ＦＴＬアクセラレータ１２３ａは、ＮＶＭｅエンジン１２８ｂから提供される論理アドレスを不揮発性メモリ装置１１９の物理アドレスに変換することができる。変換された物理アドレスに関する情報は、メモリインターフェースブロック１２９に提供されてもよい。

読み取りバッファ回路１２３ｂは、ストレージ装置１２０の読み取り動作に関連するデータ経路を自動化するように構成されるハードウェア回路であり得る。例えば、読み取りバッファ回路１２３ｂは、メモリインターフェースブロック１２９から提供される読み取りデータを一時的に格納し、一時的に格納された読み取りデータをＮＶＭｅエンジン１２８ｂに伝達するように構成されるハードウェア回路であり得る。

書き込みバッファ回路１２３ｃは、ストレージ装置１２０の書き込み動作に関連するデータ経路を自動化するように構成されるハードウェア回路であり得る。例えば、書き込みバッファ回路１２３ｃは、ＮＶＭｅエンジン１２８ｂから提供される書き込みデータを一時的に格納し、一時的に格納された書き込みデータをメモリインターフェースブロック１２９に伝達するように構成されるハードウェア回路であり得る。

エラーマネージャー１２３ｄは、ＦＴＬ１２３の動作中に発生する多様なエラー状況（例えば、データハザード（data hazard））を処理するように構成されるハードウェア回路であり得る。

一実施形態では、読み取りバッファ回路１２３ｂ、書き込みバッファ回路１２３ｃ及びエラーマネージャー１２３ｄは、ＦＴＬアクセラレータ１２３ａの制御に応じて互いにデータ又は情報をやり取りすることができる。

上述したように、ＦＴＬ１２３は、一部の機能又は全体の機能を自動化するように構成されるハードウェア回路を介して実現され得る。この場合、ＦＴＬ１２３がソフトウェアで実現されている場合と比較して、改善された性能を提供することができる。

一実施形態では、ハードウェア回路を介して自動化されたＦＴＬ１２３は、ホストインターフェースブロック１２８（又はＮＶＭｅエンジン１２８ｂ）とメモリインターフェースブロック１２９との間で最適化されるように設計され得る。このとき、図２の実施形態のように、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏが、専用ドライバｄｒ＿ｄを介してＦＴＬ１２３に直接提供される場合、既存の最適化されたＦＴＬ１２３に対する再設計が要求されるか、又はＦＴＬ１２３の性能が最適化されない可能性がある。

一方、図３の実施形態のように、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏが、内部ＮＶＭｅドライバＤＲ＿ｉを介してＮＶＭｅエンジン１２８ｂに提供される場合、ＦＴＬ１２３は、ＮＶＭｅエンジン１２８ｂを介して内部Ｉ/Ｏに関する情報を提供されるため、自動化されたＦＴＬ１２３に対する別途の再設計負担を軽減することができ、自動化されたＦＴＬ１２３の最適の性能を保障することができる。

図６は、図１のストレージシステムを示すブロック図である。ストレージシステム１００の内部構成及び動作については前述したため、これに対する詳細な説明は省略する。

図６の実施形態では、内部ＮＶＭｅドライバＤＲ＿ｉは、物理ポート１２８ａと通信するように構成されてもよい。この場合、第３インターフェースＩＦ３は、第１インターフェースＩＦ１と同じ通信規約を有するか、又は同じ信号ラインを含むように構成され得る。一実施形態では、物理ポート１２８ａはシステムバスＢＵＳに連結されるように構成され、内部ＮＶＭｅドライバＤＲ＿ｉは、システムバスＢＵＳを介して物理ポート１２８ａと通信することができる。一実施形態では、物理ポート１２８ａは、ホストＮＶＭｅドライバＤＲ＿ｈと通信するように構成される第１信号ピン、及び内部ＮＶＭｅドライバＤＲ＿ｉと通信するように構成される第２信号ピンを含み得る。あるいは、物理ポート１２８ａは、ホストＮＶＭｅドライバＤＲ＿ｈ及び内部ＮＶＭｅドライバＤＲ＿ｉと共有される共有信号ピンを含み得る。

図６の実施形態のように、内部ＮＶＭｅドライバＤＲ＿ｉが物理ポート１２８ａと直接通信する場合、内部ＮＶＭｅドライバＤＲ＿ｉは、ホストＮＶＭｅドライバＤＲ＿ｈと同じハードウェアレイヤー又は同じソフトウェアレイヤーを有し得る。内部ＮＶＭｅドライバＤＲ＿ｉが物理ポート１２８ａと直接通信するため、内部ＮＶＭｅドライバＤＲ＿ｉとＮＶＭｅエンジン１２８ｂとの間の通信仮想化に対する設計負担を軽減することができる。

図７Ａ及び図７Ｂは、図１のストレージ装置によって管理される記憶空間を説明するための図である。説明の便宜のために、ストレージ装置１２０の記憶空間の概念図が示されているが、本発明の範囲はこれに限定されるものではない。

まず、図１、図３、図６及び図７Ａを参照すると、ＮＶＭｅエンジン１２８ｂは、物理ポート１２８ａを介してホスト装置１１０から発行されるホストＩ/Ｏ又は内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏを受信することができる。あるいは、ＮＶＭｅエンジン１２８ｂは、内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏを直接受信することができる。

ＮＶＭｅエンジン１２８ｂは、不揮発性メモリ装置１１９の記憶空間を第１名前空間（namespace）ＮＳ１及び第２名前空間ＮＳ２として管理することができる。一実施形態では、名前空間は、不揮発性メモリ装置１１９の記憶空間のうち、論理ブロックでフォーマットされ得る不揮発性メモリのサイズを指すことができる。

第１名前空間ＮＳ１は、ホスト装置１１０のホストアプリケーションＡＰＰ＿ｈに対して割り当てられ、第２名前空間ＮＳ２は、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉに対して割り当てられる。この場合、ＮＶＭｅエンジン１２８ｂは、ホストＩ/Ｏを第１名前空間ＮＳ１で処理することができ、内部Ｉ/Ｏを第２名前空間ＮＳ２で処理することができる。

一実施形態では、内部アプリケーションＡＰＰ＿ｉが、ホストアプリケーションＡＰＰ＿ｈによって管理されるデータにアクセスすることができる。この場合、ＮＶＭｅエンジン１２８ｂは、内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏを第１名前空間ＮＳ１で処理することができる。あるいは、ホストアプリケーションＡＰＰ＿ｈは、内部アプリケーションＡＰＰ＿ｉによって管理されるデータにアクセスすることができる。この場合、ＮＶＭｅエンジン１２８ｂは、ホストアプリケーションＡＰＰ＿ｈによって発行されるホストＩ/Ｏを第２名前空間ＮＳ２で処理することができる。

すなわち、本発明の実施形態によれば、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏが、ＮＶＭｅエンジン１２８ｂを介して処理されるため、追加の設計を負担することなく、内部アプリケーションＡＰＰ＿ｉとホストアプリケーションＡＰＰ＿ｈとの間のデータ交換が可能である。

次に、図１、図３、図６及び図７Ｂを参照すると、ＮＶＭｅエンジン１２８ｂは、第１ＮＶＭｅエンジン１２８ｂ-１と、第２ＮＶＭｅエンジン１２８ｂ-２に分けられる。第１ＮＶＭｅエンジン１２８ｂ-１は、物理ポート１２８ａを介してホストＮＶＭｅドライバＤＲ＿ｈからホストＩ/Ｏ又はホストコマンドを受信することができる。第１ＮＶＭｅエンジン１２８ｂ-１は、受信されたホストＩ/Ｏ又はホストコマンドを処理し、第１名前空間ＮＳ１を管理するように構成される。第２ＮＶＭｅエンジン１２８ｂ-２は、内部ＮＶＭｅドライバＤＲ＿ｉから内部Ｉ/Ｏ又は内部コマンドを直接受信するか、又は物理ポートＰＴを介して受信することができる。第２ＮＶＭｅエンジン１２８ｂ-２は、受信された内部Ｉ/Ｏ又は内部コマンドを処理し、第２名前空間ＮＳ２を管理するように構成され得る。

一実施形態では、第１ＮＶＭｅエンジン１２８ｂ-１及び第２ＮＶＭｅエンジン１２８ｂ-２は、第３名前空間ＮＳ３を共に管理又は共有することができる。一実施形態では、第３名前空間ＮＳ３は、内部アプリケーションＡＰＰ＿ｉとホストアプリケーションＡＰＰ＿ｈとの間で共有されるデータを管理するように構成される記憶空間であり得る。この場合、第３名前空間ＮＳ３を通じて内部アプリケーションＡＰＰ＿ｉとホストアプリケーションＡＰＰ＿ｈとの間でデータを共有し得る。

一実施形態では、第１ＮＶＭｅエンジン１２８ｂ-１及び第２ＮＶＭｅエンジン１２８ｂ-２は、シングルルートＩ/Ｏ仮想化及び共有化（ＳＲ-ＩＯＶ：Single Root I/O Virtualization and Sharing）を支援するように構成される。第１ＮＶＭｅエンジン１２８ｂ-１及び第２ＮＶＭｅエンジン１２８ｂ-２のうちの一方は、ＳＲ-ＩＯＶ機能を支援するＰＣＩ-ｅｘｐｒｅｓｓ機能である物理機能（ＰＦ：物理的機能）であってもよく、もう一方は物理機能によって支援される仮想機能（ＶＦ：virtual function）であってもよい。一実施形態では、物理機能ＰＦ及び仮想機能ＶＦのＮＶＭサブシステムを共有するＮＶＭｅコントローラを支援することができる。

図７Ａ及び図７Ｂを参照して、ホストコマンド及び内部コマンドが、異なる名前空間に対して処理されることを説明したが、本発明の範囲はこれに限定されるものではない。例えば、ＮＶＭｅエンジン１２８ｂは、不揮発性メモリ装置１１９を不揮発性メモリセット（ＮＶＭ set）に分けて管理することができ、ホストコマンド及び内部コマンドは、異なる不揮発性メモリセットに対して処理される。不揮発性メモリセットは、不揮発性メモリ装置１１９において論理的又は物理的に区切られた不揮発性メモリの集合を指すことができる。一実施形態では、１つの不揮発性メモリセットは、１つ以上の名前空間を含み得る。

図８は、本発明の実施形態によるストレージシステムを示すブロック図である。説明の便宜のために、前述された構成要素に対する詳細な説明は省略する。

一実施形態では、ホスト装置１１０は、ホスト転送キューＳＱ＿ｈ及びホスト完了キューＣＱ＿ｈを含むホストメモリ１１２を有し得る。ホスト転送キューＳＱ＿ｈ及びホスト完了キューＣＱ＿ｈは、ホストアプリケーションＡＰＰ＿ｈによって発行されるホストＩ/Ｏを処理するために使用され得る。

例えば、ホストＮＶＭｅドライバＤＲ＿ｈは、ホストアプリケーションＡＰＰ＿ｈによって発行されるホストＩ/Ｏに対応するホストコマンドをホスト転送キューＳＱ＿ｈにキューイングすることができる。以後、ホストＮＶＭｅドライバＤＲ＿ｈは、第１インターフェースＩＦ１を介してＮＶＭｅエンジン１２８ｂにドアベルシグナリングを転送又は記入することができる。ＮＶＭｅエンジン１２８ｂは、ドアベルシグナリングに応答して、ホストメモリ１１２のホスト転送キューＳＱ＿ｈからホストコマンドをフェッチすることができる。ＮＶＭｅエンジン１２８ｂは、フェッチされたホストコマンドを処理し、フェッチされたホストコマンドが処理されたことを示す完了情報をホストメモリ１１２のホスト完了キューＣＱ＿ｈにキューイングすることができる。以後、ＮＶＭｅエンジン１２８ｂは、ホストＮＶＭｅドライバＤＲ＿ｈに割り込み（インタラプト）を送ることができる。ホストＮＶＭｅドライバＤＲ＿ｈは、割り込みに応答して、ホストメモリ１１２のホスト完了キューＣＱ＿ｈに格納された完了情報を確認することができる。以後、ホストＮＶＭｅドライバＤＲ＿ｈは、完了情報を確認した（又はホスト完了キューＣＱ＿ｈが解除されたこと）ことを知らせるドアベルをＮＶＭｅエンジン１２８ｂに転送することができる。

上述したように、ホストアプリケーションＡＰＰ＿ｈによって発行されるホストＩ/Ｏは、第１インターフェースＩＦ１に対応する規約であるＮＶＭｅ標準規格によって処理される。しかしながら、本発明の範囲はこれに限定されず、ホストアプリケーションＡＰＰ＿ｈによって発行されるホストＩ/Ｏは、他の多様なインターフェース標準規格に基づいて処理される。

一実施形態では、ストレージコントローラＣＴＲＬのコントローラメモリ１２４は、内部転送キューＳＱ＿ｉ及び内部完了キューＣＱ＿ｉを含み得る。内部転送キューＳＱ＿ｉ及び内部完了キューＣＱ＿ｉは、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行されるＩ/Ｏを処理するために使用され得る。

例えば、ストレージコントローラＣＲＴＬの内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、内部ＮＶＭｅドライバＤＲ＿ｉを介して処理されてもよい。内部ＮＶＭｅドライバＤＲ＿ｉは、内部Ｉ/Ｏに対応する内部コマンドを、ＮＶＭｅエンジン１２８ｂを介してコントローラメモリ１２４の内部転送キューＳＱ＿ｉにキューイングすることができる。これと共に、内部ＮＶＭｅドライバＤＲ＿ｉは、ＮＶＭｅエンジン１２８ｂにドアベルシグナリングを提供することができる。ＮＶＭｅエンジン１２８ｂは、ドアベルシグナリングに応答して、コントローラメモリ１２４の内部転送キューＳＱ＿ｉにキューイングされた内部コマンドを処理し、これに対する完了情報を内部ＮＶＭｅドライバＤＲ＿ｉに提供することができるか、又は完了情報をコントローラメモリ１２４の内部完了キューＣＱ＿ｉに格納することができる。

上述したように、ホストアプリケーションＡＡＰ＿ｈによって発行されるホストＩ/Ｏは、ホスト装置１１０のホストメモリ１１２に含まれるホスト転送キューＳＱ＿ｈ及びホスト完了キューＣＱ＿ｈを介して処理される。内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、ストレージコントローラＣＴＲＬのコントローラメモリ１２４に含まれる内部転送キューＳＱ＿ｉ及び内部完了キューＣＱ＿ｉを介して処理される。

一実施形態では、ＮＶＭｅエンジン１２８ｂの観点から、ホストアプリケーションＡＡＰ＿ｈによって発行されるホストＩ/Ｏは、ホストメモリバッファ（ＨＭＢ：host memory buffer）機能に基づいて処理されることがあり、内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、コントローラメモリバッファ（ＣＭＢ：controller memory buffer）機能に基づいて処理される。

図９は、本発明の実施形態によるストレージシステムを示すブロック図である。説明の便宜上、いくつかの構成要素が省略されているが、本発明の範囲はこれに限定されるものではない。図９を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。ホスト装置１１０及びストレージ装置１２０の内部構成及び動作は、前述されたものと同様であるため、これに対する詳細な説明は省略する。

図９の実施形態では、内部ＮＶＭｅドライバＤＲ＿ｉは、コントローラメモリ１２４の内部転送キューＳＱ＿ｉと内部完了キューＣＱ＿ｉに直接アクセスすることができる。例えば、図８の実施形態では、内部ＮＶＭｅドライバＤＲ＿ｉは、ＮＶＭｅエンジン１２８ｂを介してコントローラメモリ１２４の内部転送キューＳＱ＿ｉに内部コマンドをキューイングすることができる。一方、図９の実施形態では、内部ＮＶＭｅドライバＤＲ＿ｉは、コントローラメモリ１２４の内部転送キューＳＱ＿ｉ及び内部完了キューＣＱ＿ｉに直接アクセスすることができる。

この場合、内部ＮＶＭｅドライバＤＲ＿ｉは、第２インターフェースＩＦ２を介して、ホストＮＶＭｅドライバＤＲ＿ｈと類似した方式に基づいて内部コマンドを処理することができる。例えば、内部ＮＶＭｅドライバＤＲ＿ｉは、コントローラメモリ１２４の内部転送キューＳＱ＿ｉに内部コマンドをキューイングし、ＮＶＭｅエンジン１２８ｂにドアベルシグナリングを転送又は記入することができる。ＮＶＭｅエンジン１２８ｂは、ドアベルシグナリングに応答して、コントローラメモリ１２４の内部転送キューＳＱ＿ｉから内部コマンドをフェッチし、フェッチされた内部コマンドを処理することができる。ＮＶＭｅエンジン１２８ｂは、フェッチされた内部コマンドに対する処理が完了したことを示す完了情報をコントローラメモリ１２４の内部完了キューＣＱ＿ｉに記入し、内部ＮＶＭｅドライバＤＲ＿ｉに割り込みを送ることができる。内部ＮＶＭｅドライバＤＲ＿ｉは、割り込みに応答して、コントローラメモリ１２４の内部完了キューＣＱ＿ｉに記入された完了情報を確認することができる。

上述したように、ＮＶＭｅエンジン１２８ｂの観点から、ホストアプリケーションＡＡＰ＿ｈによって発行されるホストＩ/Ｏ、及び内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、ホストメモリバッファ（ＨＭＢ：host memory buffer）機能に基づいて処理される。この場合、コントローラメモリ１２４の一部の領域（例えば、内部転送キューＳＱ＿ｉ及び内部完了キューＣＱ＿ｉを含む領域）は、ＮＶＭｅエンジン１２８ｂによってホストメモリバッファ（ＨＭＢ）と類似した機能を有する領域として認識され得る。

一実施形態では、コントローラメモリ１２４は、コントローラバッファ領域をさらに含み得る。コントローラバッファ領域は、ストレージコントローラＣＴＲＬが動作するために必要な多様な情報を格納するか、又は読み取りデータ及び書き込みデータを一時的に格納するように構成され得る。一実施形態では、内部転送キューＳＱ＿ｉ及び内部完了キューＣＱ＿ｉは、コントローラメモリ１２４において、コントローラバッファ領域と物理的又は論理的に区切られた領域であり得る。

例えば図９の実施形態では、内部転送キューＳＱ＿ｉ、内部完了キューＣＱ＿ｉ及びコントローラバッファ領域が、同じコントローラメモリ１２４に含まれるように示されているが、本発明の範囲はこれに限定されるものではない。例えば、内部転送キューＳＱ＿ｉ及び内部完了キューＣＱ＿ｉは、コントローラメモリ１２４と物理的に分離される別途のメモリに含まれてもよく、別途のメモリはシステムバスＢＵＳ又は専用チャネルを介して内部ＮＶＭｅドライバＤＲ＿ｉと通信することができる。

図１０は、本発明の実施形態によるストレージシステムを示すブロック図である。説明の便宜のために、前述された構成要素に対する詳細な説明は省略する。図１０を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。ホスト装置１１０及びストレージ装置１２０のそれぞれの構成及び動作については前述したため、これに対する詳細な説明は省略する。

図８の実施形態又は図９の実施形態とは異なり、図１０の実施形態では、ホスト転送キューＳＱ＿ｈ及びホスト完了キューＣＱ＿ｈは、ストレージコントローラＣＴＲＬのコントローラメモリ１２４に含まれてもよい。すなわち、ホスト装置１１０は、ホストアプリケーションＡＰＰ＿ｈによって発行されるホストＩ/Ｏをコントローラメモリ１２４のホスト転送キューＳＱ＿ｈ及びホスト完了キューＣＱ＿ｈを用いて処理することができる。一実施形態では、ホスト装置１１０とストレージ装置１２０との間の第１インターフェースＩＦ１がＮＶＭｅ標準規格に基づいている場合、ホスト装置１１０は、ＮＶＭｅ標準規格に定義されたコントローラメモリバッファ（ＣＭＢ：controller memory buffer）機能に基づいてホストＩ/Ｏを処理するように構成される。

上述したように、ホストＮＶＭｅドライバＤＲ＿ｈ及び内部ＮＶＭｅドライバＤＲ＿ｉは、同じＮＶＭｅエンジン１２８ｂを共有するため、ＮＶＭｅエンジン１２８ｂは、ホストＮＶＭｅドライバＤＲ＿ｈに関連するホストＩ/Ｏ及び内部ＮＶＭｅドライバＤＲ＿ｉに関連する内部Ｉ/Ｏを効率的に処理できる。例えば、内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏが、ＮＶＭｅエンジン１２８ｂを経由せず、ＦＴＬ２２３を介して直接処理される場合、ＮＶＭｅエンジン１２８ｂは、内部Ｉ/Ｏへのコマンドアービトレーション（command arbitration）を遂行することができない。この場合、内部Ｉ/ＯとホストＩ/Ｏとの間のコマンド処理遅延、ハザードケース（hazard case）が発生する可能性がある。一方、内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏが、ＮＶＭｅエンジン１２８ｂを介して処理される場合、ＮＶＭｅエンジン１２８ｂは、ホスト転送キューＳＱ＿ｈ及び内部転送キューＳＱ＿ｉの両方を管理するため、ホストＩ/Ｏ及び内部Ｉ/Ｏのそれぞれの優先順位に基づいて適切なコマンドアービトレーション（command arbitration）を遂行することができる。この場合、ストレージ装置２２０の全体的な性能が向上する。

前述された実施形態では、ホスト転送キューＳＱ＿ｈ、ホスト完了キューＣＱ＿ｈ、内部転送キューＳＱ＿ｉ、内部完了キューＣＱ＿ｉなどが説明されたが、本発明の範囲はこれに限定されるものではない。ホストメモリ１１２又はコントローラメモリ１２４は、ストレージ装置１２０に対する多様な管理動作のためにホスト装置１１０によって発行されるホスト管理コマンド（admin command）をキューイングするように構成されるホスト管理キュー（admin queue）、管理コマンドに対する完了情報をキューイングするように構成されるホスト管理完了キュー（admin completion queue）をさらに含み得る。あるいは、ホストメモリ１１２又はコントローラメモリ１２４は、ストレージ装置１２０に対する多様な管理動作のためにストレージコントローラＣＴＲＬによって発行される内部管理コマンド（admin command）をキューイングするように構成される内部管理キュー（admin queue）、内部管理コマンドに対する完了情報をキューイングするように構成される内部管理完了キュー（admin completion queue）をさらに含み得る。

図１１は、本発明の実施形態によるストレージシステムを示すブロック図である。説明の便宜上、いくつかの構成要素が省略されているが、本発明の範囲はこれに限定されるものではない。図１１を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。ホスト装置１１０及びストレージ装置１２０の構成要素は前述されたため、これに対する詳細な説明は省略する。

図１１に示すように、ホスト装置１１０は、ホストアプリケーションＡＰＰ＿ｈによって発行されるホストＩ/Ｏに対応する信号（例えば、ホストコマンド）をストレージコントローラＣＴＲＬの物理ポート１２８ａに提供することができる。物理ポート１２８ａを介して受信された信号は、内部アプリケーションＡＰＰ＿ｉに提供されてもよい。内部アプリケーションＡＰＰ＿ｉは、物理ポート１２８ａを介して提供された信号（すなわち、ホストコマンド）を、内部ＮＶＭｅドライバＤＲ＿ｉを介して処理する。

例えば、内部アプリケーションＡＰＰ＿ｉは、多様な内部演算動作を遂行することができる。このとき、内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、内部ファイルシステムＦＳ＿ｉ及び内部ＮＶＭｅドライバＤＲ＿ｉを介してＮＶＭｅエンジン１２８ｂに提供され得る。内部アプリケーションＡＰＰ＿ｉは、物理ポート１２８ａを介して受信された信号（すなわち、ホストコマンド）をさらに処理することができる。この場合、内部アプリケーションＡＰＰ＿ｉは、受信された信号（すなわち、ホストコマンド）を、内部ファイルシステムＦＳ＿ｉを経由せずに、内部ＮＶＭｅドライバＤＲ＿ｉを介してＮＶＭｅエンジン１２８ｂに提供することができる。これは、物理ポート１２８ａを介して受信された信号（すなわち、ホストコマンド）は、ホストファイルシステムＦＳ＿ｈを通じて既に組織化された信号であるため、内部ファイルシステムＦＳ＿ｉを通じてさらに組織化する必要がないからである。

つまり、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉは、内部Ｉ/Ｏを内部ファイルシステムＦＳ＿ｉ及び内部ＮＶＭｅドライバＤＲ＿ｉを介して処理することができ、ホストＩ/Ｏ又はホストコマンドを、内部ファイルシステムＦＳ＿ｉを経由することなく、内部ＮＶＭｅドライバＤＲ＿ｉを介して処理することができる。

図１２は、図１１のストレージコントローラの動作を示すフローチャートである。図１１及び図１２を参照すると、段階Ｓ２１２において、ストレージコントローラＣＴＲＬはホストコマンドＣＭＤ＿ｈを受信するか、又は内部Ｉ/Ｏを生成することができる。例えば、ストレージコントローラＣＴＲＬは、物理ポート１２８ａを介してホスト装置１１０からホストコマンドＣＭＤ＿ｈを受信することができる。受信されたホストコマンドＣＭＤ＿ｈは、内部アプリケーションＡＰＰ＿ｉに伝達されてもよい。あるいは、ストレージコントローラＣＴＲＬは、内部Ｉ/Ｏを生成してもよい。前述したように、内部Ｉ/Ｏは、ストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉによって発行されてもよい。一実施形態では、内部アプリケーションＡＰＰ＿ｉは、独自の演算動作のために内部Ｉ/Ｏを発行するか、又はホストコマンドＣＭＤ＿ｈに応答して又はホストコマンドＣＭＤ＿ｈを処理するために内部Ｉ/Ｏを発行することができる。

段階Ｓ２２２において、ストレージコントローラＣＴＲＬは、ホストコマンドＣＭＤ＿ｈ又は内部Ｉ/Ｏが内部動作に関連するものであるか否かを判定することができる。例えば、ストレージコントローラＣＴＲＬの処理される動作が、内部動作に関連するのか、ホスト動作（すなわち、ホストＩ/Ｏに対応する動作）であるかを判定することができる。一実施形態では、ストレージコントローラＣＴＲＬは、内部アプリケーションＡＰＰ＿ｉによって発生される内部Ｉ/Ｏを内部動作に関連すると判定し、物理ポート１２８ａを介して受信されたホストコマンドをホスト動作に関連するものと判定することができる。あるいは、ストレージコントローラＣＴＲＬは、処理される動作に関連する名前空間に基づいて、内部動作であるかホスト動作であるかを判定することができる。

処理される動作が内部動作に関連する場合、段階Ｓ２３２において、ストレージコントローラＣＴＲＬは、内部ファイルシステムＦＳ＿ｉ及び内部ＮＶＭｅドライバＤＲ＿ｉを使用して内部コマンドＣＭＤ＿ｉを生成することができる。例えば、ストレージコントローラＣＴＲＬは、処理される動作に関する情報（例えば、内部Ｉ/Ｏ又はホストコマンド）を内部ファイルシステムＦＳ＿ｉで組織化し、組織化された情報を内部ＮＶＭｅドライバ ＤＲ＿ｉを介して第２インターフェースＩＦ２に適した信号に変換することができる。

処理される動作が内部動作に関連していない場合、又は処理される動作がホスト動作に関連する場合、段階Ｓ２４２において、ストレージコントローラＣＴＲＬは、処理される動作に関する情報（例えば、ホストコマンド）を、内部ファイルシステムＦＳ＿ｉを経由せずに、内部ＮＶＭｅドライバＤＲ＿ｉを使用して内部コマンドＣＭＤ＿ｉを生成することができる。例えば、処理される動作が内部動作に関連していない場合、又は処理される動作がホスト動作に関連する場合、関連情報（例えば、ホストコマンド）は、ホストファイルシステムＦＳ＿ｈによって既に組織化された情報であり得る。一実施形態では、説明の便宜のために、内部ＮＶＭｅドライバＤＲ＿ｉによって生成されるコマンドが、内部コマンドであると説明されているが、本発明の範囲はこれに限定されるものではない。

段階Ｓ２５２において、ストレージコントローラＣＴＲＬは、ＮＶＭｅエンジン１２８ｂ及びＦＴＬ１２３を使用して生成される内部コマンドＣＭＤ＿ｉを処理することができる。すなわち、ホストＩ/Ｏに対応する動作及び内部Ｉ/Ｏに対応する動作の両方がＮＶＭｅエンジン１２８ｂ及びＦＴＬ１２３を用いて処理されるため、ストレージ装置３２０の設計負担を軽減することができる。

図１３は、本発明の実施形態によるストレージシステムを示す図である。説明の便宜のために、前述された構成要素に対する詳細な説明は省略する。図１３を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。ストレージシステム１００の構成要素は前述されたため、これに対する詳細な説明は省略する。

一実施形態では、内部アプリケーションＡＰＰ＿ｉは、ホスト装置１１０の制御によって動作することができる。例えば、ホスト装置１１０は、物理ポート１２８ａを介してストレージコントローラＣＴＲＬの内部アプリケーションＡＰＰ＿ｉを制御するための情報、信号又はコマンドを提供することができる。ＮＶＭｅエンジン１２８ｂは、物理ポート１２８ａを介して受信された情報、信号又はコマンドを内部アプリケーションＡＰＰ＿ｉに提供することができる。

一実施形態では、物理ポート１２８ａを介して受信された情報、信号又はコマンドは、内部アプリケーションＡＰＰ＿ｉに対するロード、実行、入力、出力などのように内部アプリケーションＡＰＰ＿ｉを駆動するのに必要な動作に関連付けられる。内部アプリケーションＡＰＰ＿ｉは、物理ポート１２８ａを介して受信された情報、信号又はコマンドに応答して動作することができる。例えば、内部アプリケーションＡＰＰ＿ｉは、受信された情報、信号又はコマンドに応答して内部Ｉ/Ｏを生成することができる。生成された内部Ｉ/Ｏは、内部ファイルシステムＦＳ＿ｉ、内部ＮＶＭｅドライバＤＲ＿ｉ、内部ＮＶＭｅエンジン１２８ｂ、ＦＴＬ１２３及びメモリインターフェースブロック４２９を介して処理される。

一実施形態では、物理ポート１２８ａを介して受信された情報、信号又はコマンドがホスト動作（例えば、ストレージ装置１２０に対する読み取り動作、書き込み動作など）に関連する場合、ＮＶＭｅエンジン１２８ｂは、物理ポート１２８ａを介して受信された情報、信号又はコマンドを、内部アプリケーションＡＰＰ＿ｉを経由せずに直接ＦＬＴ１２３を介して処理することができる。

上述したように、ストレージ装置１２０はホスト装置１１０の制御によって内部アプリケーションＡＰＰ＿ｉを駆動することができ、内部アプリケーションＡＰＰ＿ｉによって発行される内部Ｉ/Ｏは、内部ＮＶＭｅドライバＤＲ＿ｉ及びＮＶＭｅエンジン１２８ｂを使用して処理される。

図１４～図１６は、ホスト装置の制御によるストレージ装置の動作（例えば、内部アプリケーション駆動）を説明するための図である。図面の簡潔さ及び説明の便宜のために、いくつかの構成要素は省略されているが、本発明の範囲はこれに限定されるものではない。

図１４～図１６を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。一実施形態では、ホスト装置１１０及びストレージ装置１２０は、所定のインターフェース標準規格に基づいて互いに通信することができる。所定のインターフェース標準規格はＮＶＭｅインターフェース標準規格であり得るが、本発明の範囲はこれに限定されるものではない。ストレージ装置５２０は、ストレージコントローラＣＴＲＬ及び不揮発性メモリ装置１１９を含み得る。ストレージコントローラＣＴＲＬはコントローラメモリ１２４を含み得る。

コントローラメモリ１２４は、第１領域ＲＧ１及び第２領域ＲＧ２を含み得る。一実施形態では、第１領域ＲＧ１は、ストレージコントローラＣＴＲＬで駆動される内部アプリケーションＡＰＰ＿ｉに関連する情報又はプログラムコードを格納するように構成され得る。第２領域ＲＧ２は、ストレージコントローラＣＴＲＬで駆動される内部アプリケーションＡＰＰ＿ｉによって管理又は使用されるデータを格納するように構成され得る。

一実施形態では、第１及び第２の領域ＲＧ１、ＲＧ２は、コントローラメモリ１２４内で物理的又は論理的に区分される。一実施形態では、第１及び第２の領域ＲＧ１、ＲＧ２はストレージコントローラＣＴＲＬによって区分又は管理され、第１及び第２の領域ＲＧ１、ＲＧ２に関する情報はホスト装置１１０に提供される。一実施形態では、第１及び第２の領域ＲＧ１、ＲＧ２は、ホスト装置１１０によって管理又は区分されてもよい。ストレージシステム１００の他の構成要素は、前述されたものと類似するため、これに対する詳細な説明は省略する。

一実施形態では、ホスト装置１１０は、ストレージ装置１２０で実行される内部アプリケーションをロードするように構成され得る。

例えば、図１４に示すように、ホスト装置１１０は、第１アプリケーションＡＰＰ１又は第１アプリケーションＡＰＰ１に関連するプログラムコードを含み得る。ホスト装置１１０は、ロードコマンドＬＯＡＤ及び第１アプリケーションＡＰＰ１をストレージコントローラＣＴＲＬに転送（Ａ１段階）することにより、ストレージコントローラＣＴＲＬのコントローラメモリ１２４に、第１アプリケーションＡＰＰ１をロードすることができる。ホスト装置１１０から受信された第１アプリケーションＡＰＰ１は、ストレージコントローラＣＴＲＬのコントローラメモリ１２４の第１領域ＲＧ１に格納・駆動される。

あるいは、図１５に示すように、第１アプリケーションＡＰＰ１は不揮発性メモリ装置１１９に格納されてもよい。この場合、ホスト装置１１０は、ストレージコントローラＣＴＲＬにロードコマンドＬＯＡＤを転送（Ｂ１段階）することができる。ストレージコントローラＣＴＲＬは、ロードコマンドＬＯＡＤに応答して、不揮発性メモリ装置１１９に格納された第１アプリケーションＡＰＰ１をコントローラメモリ１２４の第１領域ＲＧ１にロードする（Ｂ２段階）することができる。

一実施形態では、ストレージコントローラＣＴＲＬが不揮発性メモリ装置１１９から第１アプリケーションＡＰＰ１をロードする動作は、前述された内部Ｉ/Ｏ処理と類似した方式で遂行され得る。すなわち、ストレージコントローラＣＴＲＬは、ホスト装置１１０からのロードコマンドＬＯＡＤに応答して、不揮発性メモリ装置１１９から第１アプリケーションＡＰＰ１をロードするための内部Ｉ/Ｏを生成し、生成された内部Ｉ/Ｏは、図１～図１３を参照して説明された動作方法に基づいて処理され得る。より詳細な例として、内部Ｉ/Ｏは、ホスト装置１１０からロードコマンドＬＯＡＤを受信するように構成されるストレージコントローラＣＴＲＬのホストインターフェースブロックを介して処理され得る。

一実施形態では、ストレージコントローラＣＴＲＬは、ホスト装置１１０の制御に従って内部アプリケーションを駆動して多様な動作を遂行するように構成され得る。例えば、図１６に示すように、ホスト装置１１０は、第１読み取りコマンドＲＥＡＤ１をストレージコントローラＣＴＲＬに転送することができる（Ｃ１段階）。第１読み取りコマンドＲＥＡＤ１は、第１アプリケーションＡＰＰ１によって処理される第１データＤＴ１を読み取るためのコマンドであり得る。ストレージコントローラＣＴＲＬは、第１読み取りコマンドＲＥＡＤ１に応答して、不揮発性メモリ装置１１９から第１データＤＴ１を読み取ることができる（Ｃ２段階）。第１データＤＴ１は、コントローラメモリ１２４の第２領域ＲＧ２に格納されてもよい。

一実施形態では、図１６の第１読み取りコマンドＲＥＡＤ１は、ホスト装置１１０によるノーマル読み取り動作（例えば、ホスト装置１１０がストレージ装置１２０からデータを読み取るための動作）のためのノーマル読み取りコマンドと異なる場合がある。例えば、図１６の第１読み取りコマンドＲＥＡＤ１は、ストレージコントローラＣＴＲＬによって駆動される第１アプリケーションＡＰＰ１により処理される第１データＤＴ１をコントローラメモリ１２４の第２領域ＲＧ２にロードするためのコマンドであり得る。この場合、ストレージコントローラＣＴＲＬは、第１読み取りコマンドＲＥＡＤ１に応答して内部Ｉ/Ｏを生成し、図１～図１３を参照して説明された動作方法に基づいて内部Ｉ/Ｏを処理することができる。

ホスト装置１１０は、ストレージコントローラＣＴＲＬに実行コマンドＥＸＥを送ることができる（Ｄ１段階）。実行コマンドＥＸＥは、ストレージコントローラＣＴＲＬによる第１アプリケーションＡＰＰ１の実行を開始するためのコマンドであり得る。ストレージコントローラＣＴＲＬは、実行コマンドＥＸＥに応答して第１アプリケーションＡＰＰ１を実行することができる。例えば、ストレージコントローラＣＴＲＬの制御に応じて、第１データＤＴ１を第１アプリケーションＡＰＰ１に提供することができる（Ｄ２段階）。第１アプリケーションＡＰＰ１は、第１データＤＴ１に対する演算を遂行し、演算の結果として第２データＤＴ２を生成及び出力することができる（Ｄ３段階）。第２データＤＴ２は、コントローラメモリ１２４の第２領域ＲＧ２に格納されてもよい。

一実施形態では、第１アプリケーションＡＰＰ１がコントローラメモリ１２４に直接アクセスするように構成される場合（例えば、図９を参照して説明したのと同様に、第１アプリケーションＡＰＰ１を駆動する計算エンジンがコントローラメモリ１２４に直接アクセスできる場合）、第１アプリケーションＡＰＰ１又は計算エンジンは、別途の内部Ｉ/Ｏ生成なしにコントローラメモリ１２４にアクセスすることができる。あるいは、第１アプリケーションＡＰＰ１がコントローラメモリ１２４に直接アクセスできない場合（例えば、図８を参照して説明したのと同様に、第１アプリケーションＡＰＰ１を駆動する計算エンジンがＮＶＭｅエンジンを経由してコントローラメモリ１２４にアクセスできる場合）、第１アプリケーションＡＰＰ１又は計算エンジンは内部Ｉ/Ｏを生成し、生成された内部Ｉ/Ｏは図１～図１３を参照して説明された方法に基づいて処理される。

ホスト装置１１０は、第２読み取りコマンドＲＥＡＤ２をストレージコントローラＣＴＲＬに転送することができる（Ｅ１段階）。ストレージコントローラＣＴＲＬは、第２読み取りコマンドＲＥＡＤ２に応答して、コントローラメモリ１２４の第２領域ＲＧ２に格納された第２データＤＴ２をホスト装置１１０に転送することができる（Ｅ２段階）。一実施形態では、第２読み取りコマンドＲＥＡＤ２は、ストレージコントローラＣＴＲＬの内部アプリケーション（すなわち、第１アプリケーションＡＰＰ１）の介入なしに遂行される読み取り動作であり得る。

上述したように、本発明の実施形態によるストレージ装置は、多様な演算動作を遂行するように構成される内部アプリケーションを駆動することができる。このとき、内部アプリケーションによって発行される内部Ｉ/Ｏは、内部ＮＶＭｅドライバを介してＮＶＭｅエンジンに提供される。すなわち、ストレージ装置内で駆動される内部アプリケーションが、ホスト装置とＮＶＭｅエンジンを共有するため、追加の設計負担なしにホストＩ/Ｏ及び内部Ｉ/Ｏを効率的に処理することができる。

図１７は、本発明の実施形態によるストレージシステムを示すブロック図である。前述された実施形態では、ストレージ装置は、１つのストレージコントローラＣＴＲＬを介して内部アプリケーションＡＰＰ＿ｉを実行することによって、多様な演算動作を遂行し、不揮発性メモリ装置１１９を制御する。しかしながら、本発明の範囲はこれに限定されず、ストレージ装置は、演算動作を遂行するように構成される演算コントローラを別途に設けることができる。

図１７を参照すると、ストレージシステム１００は、ホスト装置１１０及びストレージ装置１２０を含み得る。一実施形態では、ストレージ装置１２０は、演算機能を有する計算ストレージ装置（computational storage device）であり得る。

ホスト装置１１０は、計算ストレージ装置１２０に格納されたデータを読み取るか、又は計算ストレージ装置１２０にデータを格納するように構成されてもよい。あるいは、ホスト装置１１０は、計算ストレージ装置１２０が特定の演算動作を遂行するように、計算ストレージ装置１２０に演算要請を提供することができる。

計算ストレージ装置１２０は、演算コントローラ１２１１（例えば、演算プロセッサ）、ストレージコントローラＣＴＲＬ、第１メモリ１２２１、第２メモリ１２２２及び不揮発性メモリ装置１１９を含み得る。

演算コントローラ１２１１は、ホスト装置１１０の要請に応じて動作することができる。例えば、演算コントローラ１２１１は、ホスト装置１１０の要請に従って演算動作を遂行するか、又はホスト装置１１０の要請をストレージコントローラＣＴＲＬに伝達するように構成され得る。一実施形態では、演算コントローラ１２１１は、ホスト装置１１０と所定のインターフェースを介して通信することができる。所定のインターフェースは、ＮＶＭｅ標準規格に準拠したインターフェースであり得るが、本発明の範囲はこれに限定されるものではない。この場合、ホスト装置１１０は、演算コントローラ１２１１のＮＶＭｅドライバＤＲ＿ｈｃと通信するように構成されるＮＶＭｅドライバＤＲ＿ｈを含み得る。

第１メモリ１２２１は、演算コントローラ１２１１のバッファメモリ又は動作メモリとして使用されてもよい。例えば、第１メモリ１２２１は、演算コントローラ１２１１によって実行される内部アプリケーションに対するプログラムコードを格納するか、又は演算コントローラ１２１１によって使用又は管理されるデータを格納するように構成され得る。

ストレージコントローラＣＴＲＬは、演算コントローラ１２１１からの要請又はコマンドに基づいて不揮発性メモリ装置１１９を制御するように構成され得る。一実施形態では、ストレージコントローラＣＴＲＬは、演算コントローラ１２１１とＮＶＭｅインターフェース標準規格による通信を遂行することができる。すなわち、ストレージコントローラＣＴＲＬは、ホスト装置１１０によって発生されるホストＩ/Ｏ、及び演算コントローラ１２１１によって発生される内部Ｉ/Ｏを同じ経路を通って処理するように構成される。

図１８は、本発明の実施形態によるストレージシステムを示すブロック図である。図１８を参照すると、ストレージ装置１２０（例えば、計算ストレージ装置）は、演算コントローラ１２１１、ストレージコントローラＣＴＲＬ、メモリ２２２０、及び不揮発性メモリ装置１１９を含み得る。ホスト装置１１０及び計算ストレージ装置１２０の構成要素については前述したため、これに対する詳細な説明は省略する。

一実施形態では、演算コントローラ１２１１及びストレージコントローラＣＴＲＬは、メモリ２２２０を共有するように構成され得る。この場合、演算コントローラ１２１１及びストレージコントローラＣＴＲＬは、メモリ２２２０を介してデータを交換することができる。演算コントローラ１２１１及びストレージコントローラＣＴＲＬがメモリ２２２０を共有することを除けば、ストレージシステム１００の動作は前述されたのと同様であるため、これに対する詳細な説明は省略する。

図１９は、本発明の実施形態によるストレージシステムを示すブロック図である。図１９を参照すると、ストレージ装置１２０（例えば、計算ストレージ装置）は、演算コントローラ１２１１、ストレージコントローラＣＴＲＬ、メモリ１２２２及び不揮発性メモリ装置１１９を含み得る。ホスト装置１１０及び計算ストレージ装置１２０の構成要素については前述したため、これに対する詳細な説明は省略する。

一実施形態では、ストレージコントローラＣＴＲＬは、第２メモリ１２２２にアクセスするように構成されてもよく、演算コントローラ１２１１はストレージコントローラＣＴＲＬを経由してメモリ１２２２にアクセスするように構成されてもよい。残りの動作は前述したのと同様であるため、これに対する詳細な説明は省略する。

図２０は、本発明の実施形態によるストレージシステムを示すブロック図である。図２０を参照すると、ストレージ装置１２０（例えば、計算ストレージ装置）は、演算コントローラ１２１１、ストレージコントローラＣＴＲＬ、第１メモリ１２２１、第２メモリ１２２２及び不揮発性メモリ装置１１９を含み得る。ホスト装置１１０及び計算ストレージ装置１２０の構成要素については前述したため、これに対する詳細な説明は省略する。

一実施形態では、ホスト装置１１０は、計算ストレージ装置１２０の演算コントローラ１２１１及びストレージコントローラＣＴＲＬのそれぞれと個別に通信することができる。例えば、ホスト装置１１０は、第１インターフェースに基づいてストレージコントローラＣＴＲＬと通信することにより、不揮発性メモリ装置１１９に格納されたデータを読み取るか、又は不揮発性メモリ装置１１９にデータを格納することができる。

ホスト装置１１０は、第３インターフェースに基づいて演算コントローラ１２１１と通信することにより、演算コントローラ１２１１を制御することができる。演算コントローラ１２１１は、ホスト装置１１０の制御に応じて、内部アプリケーションを駆動したり、内部アプリケーションの駆動に応じた結果データをホスト装置１１０に転送したりすることができる。

一実施形態では、ストレージコントローラＣＴＲＬは、ＮＶＭｅ標準規格に従って通信を支援するように構成されるＮＶＭｅエンジンを含み得る。ホスト装置１１０はホストＮＶＭｅドライバを含むことができ、ホストＮＶＭｅドライバはストレージコントローラＣＴＲＬのＮＶＭｅエンジンと通信することができる。演算コントローラ１２１１は内部ＮＶＭｅドライバを含むことができ、内部ＮＶＭｅドライバはストレージコントローラＣＴＲＬのＮＶＭｅエンジンと通信することができる。すなわち、ホスト装置１１０及び演算コントローラ１２１１は、ストレージコントローラＣＴＲＬのＮＶＭｅエンジン（又はホストインターフェースブロック）を共有するように構成されてもよい。

図２１は、本発明の実施形態によるストレージシステムを示すブロック図である。図２１を参照すると、ストレージ装置１２０（例えば、計算ストレージ装置）は、演算コントローラ１２１１、ストレージコントローラＣＴＲＬ、第１メモリ１２２１、第２メモリ１２２２、スイッチ５２３０及び不揮発性メモリ装置１１９を含み得る。ホスト装置１１０及び計算ストレージ装置１２０の構成要素については前述したため、これに対する詳細な説明は省略する。

一実施形態では、ホスト装置１１０は、計算ストレージ装置１２０のスイッチ５２３０と通信するように構成されてもよい。スイッチ５２３０は、ホスト装置１１０から受信された情報（例えば、コマンド、データなど）を演算コントローラ１２１１又はストレージコントローラＣＴＲＬに提供するか、又は演算コントローラ１２１１及びストレージコントローラＣＴＲＬから受信された情報（例えば、データ）をホスト装置１１０に伝達するように構成されてもよい。例えば、ホスト装置１１０から受信された情報（例えば、コマンド、データなど）が演算コントローラ１２１１に関連する場合、スイッチ５２３０はホスト装置１１０から受信された情報を演算コントローラ１２１１で提供することができる。演算コントローラ１２１１は、受信された情報に応答して、対応する演算動作を遂行することができる。一実施形態では、スイッチ５２３０は、ＰＣＩｅ信号をスイッチング又はルーティングするように構成されるＰＣＩｅスイッチであり得る。

一実施形態では、演算コントローラ１２１１の演算動作は、ストレージコントローラＣＴＲＬを経由して遂行されてもよく、この場合、演算コントローラ１２１１から発行される内部Ｉ/Ｏに対応する内部コマンドは、ストレージコントローラＣＴＲＬのＮＶＭｅエンジンにより処理され得る。一実施形態では、演算コントローラ１２１１とストレージコントローラＣＴＲＬはスイッチ５２３０を介して互いに通信することができる。あるいは、演算コントローラ１２１１とストレージコントローラＣＴＲＬは、別途の通信チャネルを介して互いに通信することができる。

上述したように、本発明の実施形態によるストレージ装置は、多様な演算動作を内部的に遂行するように構成される計算ストレージ装置であり得る。計算ストレージ装置は、演算コントローラ及びストレージコントローラを含み得る。演算コントローラは、計算ストレージ装置の内部で多様な演算を遂行するように構成されるか、又は多様な演算を支援する内部アプリケーションを駆動するように構成されてもよい。ストレージコントローラは、計算ストレージ装置に含まれる不揮発性メモリ装置にアクセスするように構成されてもよい。このとき、演算コントローラとホスト装置は、ストレージコントローラのホストインターフェースブロックを互いに共有することができ、これにより、追加の設計を負担することなく、計算ストレージ装置の性能が向上する。

図１７～図２１を参照して、計算ストレージ装置が２つのコントローラ（例えば、演算コントローラ及びストレージコントローラ）を含む実施形態が説明されたが、本発明の範囲はこれに限定されるものではない。例えば、前述したように、計算ストレージ装置は、異なる演算機能を遂行するように構成される複数の演算コントローラ、及び不揮発性メモリ装置にアクセスするように構成されるストレージコントローラを含み得る。あるいは、計算ストレージ装置は、多様な演算機能及び不揮発性メモリ装置へのアクセスを遂行するように構成される統合コントローラを含み得る。したがって、前述された実施形態は単なる例示であり、本発明の範囲はこれに限定されるものではないことを理解するはずであろ。

図２２は、本発明の実施形態によるストレージコントローラと不揮発性メモリ装置との間の通信を説明するための図である。図２２を参照して、ストレージコントローラＣＴＲＬと不揮発性メモリ装置１１９との間の１つの通信チャネル６０が説明されるが、本発明の範囲はこれに限定されず、ストレージコントローラＣＴＲＬ及び他の不揮発性メモリ装置は、図２２を参照して説明されたチャネルと同様の他のチャネル（すなわち、複数のチャネル）を介して互いに通信することができる。

ストレージコントローラＣＴＲＬは、第１インターフェース回路ＩＦＣ＿１を含み得る。一実施形態では、第１インターフェース回路ＩＦＣ＿１は、前述されたメモリインターフェースブロックに含まれる回路であり得る。

第１インターフェース回路ＩＦＣ＿１は、第１～第８の信号ピンＰ１１～Ｐ１８を含み得る。ストレージコントローラＣＴＲＬは、第１インターフェース回路ＩＦＣ＿１の複数の信号ピンＰ１１～Ｐ１８を介して多様な信号を不揮発性メモリ装置１１９に転送することができる。例えば、ストレージコントローラＣＴＲＬは、第１ピンＰ１１を介してチップイネーブル信号ｎＣＥを不揮発性メモリ装置１１９に転送することができ、第２ピンＰ１２を介してコマンドラッチイネーブル信号ＣＬＥを不揮発性メモリ装置１１９に転送することができ、第３ピンＰ１３を介してアドレスラッチイネーブル信号ＡＬＥを不揮発性メモリ装置１１９に転送することができ、第４ピンＰ１４を介して書き込みイネーブル信号ｎＷＥを不揮発性メモリ装置１１９に転送することができ、第５ピンＰ１５を介して読み取りイネーブル信号ｎＲＥを不揮発性メモリ装置１１９に転送することができ、第６ピンＰ１６を介してデータストローブ信号ＤＱＳを不揮発性メモリ装置１１９とやり取りすることができ、第７ピンＰ１７を介してデータ信号ＤＱを不揮発性メモリ装置１１９とやり取りすることができ、第８ピンＰ１８を介してレディ信号（又はビジー信号）ｎＲ/Ｂを不揮発性メモリ装置１１９から受信することができる。一実施形態では、第７ピンＰ１７は、実施方式に応じて複数のピンを含み得る。

不揮発性メモリ装置１１９は、第２インターフェース回路ＩＦＣ＿２、制御ロジック回路ＣＬ及びメモリセルアレイＭＣＡを含み得る。第２インターフェース回路ＩＦＣ＿２は、第１～第８の信号ピンＰ２１～Ｐ２８を含み得る。第２インターフェース回路ＩＦＣ＿２は、第１～第８のピンＰ２１～Ｐ２８を介してストレージコントローラＣＴＲＬから多様な信号を受信することができる。ストレージコントローラＣＴＲＬと不揮発性メモリ装置１１９との間の多様な信号については前述したため、これに対する詳細な説明は省略する。

第２インターフェース回路ＩＦＣ＿２は、書き込みイネーブル信号ｎＷＥのトグルタイミングに基づいてコマンドラッチイネーブル信号ＣＬＥのイネーブル区間（例えばハイレベル状態）で受信されるデータ信号ＤＱからコマンドＣＭＤを獲得することができる。第２インターフェース回路ＩＦＣ＿２は、書き込みイネーブル信号ｎＷＥのトグルタイミングに基づいてアドレスラッチイネーブル信号ＡＬＥのイネーブル区間（例えばハイレベル状態）で受信されるデータ信号ＤＱからアドレスＡＤＤＲを獲得することができる。

一実施形態では、書き込みイネーブル信号ｎＷＥは、固定（static）状態（例えば、ハイ（high）レベル又はロー（low）レベル）を維持してから、ハイレベルとローレベルとの間でトグルすることができる。例えば、書き込みイネーブル信号ｎＷＥは、コマンドＣＭＤ又はアドレスＡＤＤＲが転送される区間でトグルすることができる。したがって、第２インターフェース回路ＩＦＣ＿２は、書き込みイネーブル信号ｎＷＥのトグルタイミングに基づいてコマンドＣＭＤ又はアドレスＡＤＤＲを獲得することができる。

不揮発性メモリ装置１１９のデータＤＡＴＡ出力動作において、第２インターフェース回路ＩＦＣ＿２は、データＤＡＴＡを出力する前に第５ピンＰ１５を介してトグルする読み取りイネーブル信号ｎＲＥを受信することができる。第２インターフェース回路ＩＦＣ＿２は、読み取りイネーブル信号ｎＲＥのトグリングに基づいてトグルするデータストローブ信号ＤＱＳを生成することができる。例えば、第２インターフェース回路ＩＦＣ＿２は、読み取りイネーブル信号ｎＲＥのトグリングスタート時間を基準に所定のディレイ（例えば、ｔＤＱＳＲＥ）後に、トグルし始めるデータストローブ信号ＤＱＳを生成することができる。第２インターフェース回路ＩＦＣ＿２は、データストローブ信号ＤＱＳのトグルタイミングに同期してデータＤＡＴＡを含むデータ信号ＤＱを送ることができる。これにより、データＤＡＴＡは、データストローブ信号ＤＱＳのトグルタイミングに合わせてストレージコントローラＣＴＲＬに転送され得る。

不揮発性メモリ装置１１９のデータＤＡＴＡ入力動作において、メモリインターフェース回路ＩＦＣ＿２は、ストレージコントローラＣＴＲＬからデータＤＡＴＡを含むデータ信号ＤＱと共にトグルするデータストローブ信号ＤＱＳを受信することができる。第２インターフェース回路ＩＦＣ＿２は、データストローブ信号ＤＱＳのトグルタイミングに基づいてデータ信号ＤＱからデータＤＡＴＡを獲得することができる。例えば、第２インターフェース回路ＩＦＣ＿２は、データストローブ信号ＤＱＳの立ち上がりエッジと立ち下がりエッジでデータ信号ＤＱをサンプリングすることによってデータＤＡＴＡを獲得することができる。

第２インターフェース回路ＩＦＣ＿２は、第８ピンＰ１８を介してレディ/ビジー出力信号ｎＲ/ＢをストレージコントローラＣＴＲＬに転送することができる。不揮発性メモリ装置１１９がビジー状態である場合（すなわち、内部動作が遂行中である場合）、第２インターフェース回路ＩＦＣ＿２は、ビジー状態を示すレディ/ビジー出力信号ｎＲ/ＢをストレージコントローラＣＴＲＬに転送することができる。不揮発性メモリ装置１１９がレディ状態である場合（すなわち、内部動作が行われないか完了した場合）、第２インターフェース回路ＩＦＣ＿２は、レディ状態を示すレディ/ビジー出力信号ｎＲ/Ｂをメモリコントローラ４００に送ることができる。

制御ロジック回路ＣＬは、不揮発性メモリ装置１１９の各種動作を全体的に制御することができる。制御ロジック回路ＣＬは、第２インターフェース回路ＩＦＣ＿２から獲得されたコマンド/アドレスＣＭＤ/ＡＤＤＲを受信することができる。制御ロジック回路ＣＬは、受信されたコマンド/アドレスＣＭＤ/ＡＤＤＲに従って不揮発性メモリ装置１１９の他の構成要素を制御するための制御信号を生成することができる。

メモリセルアレイＭＣＡは、制御ロジック回路ＣＬの制御に従って第２インターフェース回路ＩＦＣ＿２から獲得されたデータＤＡＴＡを格納することができる。メモリセルアレイＭＣＡは、制御ロジック回路ＣＬの制御に従って格納されたデータＤＡＴＡを第２インターフェース回路ＩＦＣ＿２に出力することができる。

メモリセルアレイＭＣＡは、複数のメモリセルを含み得る。例えば、複数のメモリセルは、フラッシュメモリセルであり得る。しかし、本発明はこれに限定されず、メモリセルは、ＲＲＡＭ（Resistive Random Access Memory）セル、ＦＲＡＭ（登録商標）（Ferroelectric Random Access Memory）セル、ＰＲＡＭ（Phase Change Random Access Memory）セル、ＴＲＡＭ（Thyristor Random Access Memory）セル、ＭＲＡＭ（Magnetic Random Access Memory）セルであり得る。

図２３は、本発明の実施形態によるストレージ装置が適用されるシステムを示す図である。図２３を参照すると、システム６０００は、基本的にモバイルフォン（mobile phone）、スマートフォン（smart phone）、タブレットＰＣ（tablet personal computer）、ウェアラブル機器、ヘルスケア機器又はＩＯＴ（internet of things）機器のようなモバイルシステムであり得る。一実施形態では、システム６０００は必ずしもモバイルシステムに限定されず、パーソナルコンピュータ（personal computer）、ラップトップ（laptop）コンピュータ、サーバ（server）、メディアプレーヤー（media player）又はナビゲーション（navigation）のような車両用装備（automotive device）などでもあり得る。

システム６０００は、メインプロセッサ（main processor）６１００、メモリ６２００ａ、６２００ｂ及びストレージ装置６３００ａ、６３００ｂを含むことができ、さらにイメージキャプチャ装置（image capturing device）６４１０、ユーザ入力装置（user input device）６４２０、センサ６４３０、通信装置６４４０、ディスプレイ６４５０、スピーカー６４６０、電力供給装置（power supplying device）６４７０及び接続インターフェース（connecting interface）６４８０のうち、１つ以上を含み得る。

メインプロセッサ６１００は、システム６０００の全体的な動作、より具体的にはシステム６０００を構成する他の構成要素の動作を制御することができる。このようなメインプロセッサ６１００は、汎用プロセッサ、専用プロセッサ又はアプリケーションプロセッサ（application processor）などで実現され得る。

メインプロセッサ６１００は、１つ以上のＣＰＵコア６１１０を含むことができ、メモリ６２００ａ、６２００ｂ及び/又はストレージ装置６３００ａ、６３００ｂを制御するためのコントローラ６１２０をさらに含み得る。実施形態によっては、メインプロセッサ６１００は、ＡＩ（artificial intelligence）データ演算などのデータの高速演算のための専用回路であるアクセラレータ６１３０をさらに含み得る。このようなアクセラレータ６１３０は、ＧＰＵ（Graphics Processing Unit）、ＮＰＵ（Neural Processing Unit）及び/又はＤＰＵ（Data Processing Unit）などを含むことができ、メインプロセッサ６１００の他の構成要素とは物理的に独立した別個のチップとして実装されることもある。

メモリ６２００ａ、６２００ｂは、システム６０００の主記憶装置として使用され、ＳＲＡＭ及び/又はＤＲＡＭなどの揮発性メモリを含み得るが、フラッシュメモリ、ＰＲＡＭ及び/又はＲＲＡＭなどの不揮発性メモリを含むこともできる。メモリ６２００ａ、６２００ｂは、メインプロセッサ６１００と同じパッケージ内に実装されることもある。一実施形態では、メモリ６２００ａ、６２００ｂは、前述されたホストメモリとして動作することができる。

ストレージ装置６３００ａ、６３００ｂは、電源の供給有無に関わらずデータを格納する不揮発性ストレージ装置として機能することができ、メモリ６２００ａ、６２００ｂに比べて相対的に大きな記憶容量を有し得る。ストレージ装置６３００ａ、６３００ｂは、ストレージコントローラ６３１０ａ、６３１０ｂと、ストレージコントローラ６３１０ａ、６３１０ｂの制御の下にデータを格納する不揮発性メモリ（non-volatile memory：ＮＶＭ）６３２０ａ、６３２０ｂとを含み得る。不揮発性メモリ６３２０ａ、６３２０ｂは、２Ｄ（2-dimensional）構造又は３Ｄ（3-dimensional）Ｖ-ＮＡＮＤ（Vertical ＮＡＮＤ）構造のフラッシュメモリを含み得るが、ＰＲＡＭ及び/又はＲＲＡＭなどの他の種類の不揮発性メモリを含むこともできる。

ストレージ装置６３００ａ、６３００ｂは、メインプロセッサ６１００とは物理的に分離された状態でシステム６０００に含まれることもあり、メインプロセッサ６１００と同じパッケージ内に実装されることもある。なお、ストレージ装置６３００ａ、６３００ｂは、ＳＳＤ（solid state device）又はメモリカード（memory card）のような形態を有することによって、後述する接続インターフェース６４８０のようなインターフェースを介してシステム６０００の他の構成要素と取り外し可能に結合されることもある。このようなストレージ装置６３００ａ、６３００ｂは、ＵＦＳ（Universal Flash Storage）、ｅＭＭＣ（embedded multi-media card）又はＮＶＭｅ（non-volatile memory express）のような標準規約が適用される装置であり得るが、必ずしもこれに限定されるものではない。

一実施形態では、ストレージ装置６３００ａ、６３００ｂは、メインプロセッサ６１００の制御に従って多様な演算を遂行するように構成されることがあり、図１～図２２を参照して説明された計算ストレージ装置であり得る。一実施形態では、ストレージ装置６３００ａ、６３００ｂは、アクセラレータ３１３０によって実行される機能のうち、いくつかを実行又は遂行するように構成され得る。

イメージキャプチャ装置６４１０は、静止画又は動画を撮影することができ、カメラ（camera）、カムコーダ（camcorder）及び/又はウェブカム（webcam）等であり得る。

ユーザ入力装置６４２０は、システム６０００のユーザから入力された多様な種類のデータを受信することができ、タッチパッド（touch pad）、キーパッド（keypad）、キーボード（keyboard）、マウス（mouse）及び/又はマイク（microphone）などであり得る。

センサ６４３０は、システム６０００の外部から獲得され得る多様な類型の物理量を感知し、感知された物理量を電気信号に変換することができる。このようなセンサ６４３０は、温度センサ、圧力センサ、照度センサ、位置センサ、加速度センサ、バイオセンサ（biosensor）及び/又はジャイロスコープ（gyroscope）センサなどであり得る。

通信装置６４４０は、多様な通信規約に従ってシステム６０００の外部の他の装置との間で信号の送信及び受信を遂行することができる。このような通信装置６４４０は、アンテナ、トランシーバ（transceiver）及び/又はモデム（MODEM）などを含んで実装され得る。

ディスプレイ６４５０及びスピーカー６４６０は、システム６０００のユーザにそれぞれ視覚情報及び聴覚情報を出力する出力装置として機能することができる。

電力供給装置６４７０は、システム６０００に内蔵されたバッテリ（図示せず）及び/又は外部電源から供給される電力を適切に変換してシステム６０００の各構成要素に供給することができる。

接続インターフェース６４８０は、システム６０００と、システム６０００に連結されてシステム６０００とデータをやり取りすることができる外部装置との間の連結を提供することができる。接続インターフェース６４８０は、ＡＴＡ（Advanced Technology Attachment）、ＳＡＴＡ（Serial ＡＴＡ）、ｅ－ＳＡＴＡ（external ＳＡＴＡ）、ＳＣＳＩ（Small Computer Small Interface）、ＳＡＳ（Serial Attached ＳＣＳＩ）、ＰＣＩ（Peripheral Component Interconnection）、ＰＣＩｅ（ＰＣＩ express）、ＮＶＭｅ、ＩＥＥＥ １３９４、ＵＳＢ（universal serial bus）、ＳＤ（secure digital）カード、ＭＭＣ（multi-media card）、ｅＭＭＣ、ＵＦＳ、ｅＵＦＳ（embedded Universal Flash Storage）、ＣＦ（compact flash）カードインターフェースなどのような多様なインターフェース方式で実現される。

図２４は、本発明の実施形態によるストレージ装置が適用されたデータセンタを例として示すブロック図である。データセンタ７０００は、多様なデータを維持管理し、多様なデータに対する多様なサービスを提供する施設として、データストレージセンタと呼ばれ得る。データセンタ７００は、検索エンジン又はデータベース運用のためのシステムであり得るし、多様な機関で使用されるコンピューティングシステムであり得る。データセンタ７０００は、複数のアプリケーションサーバ７１００＿１～７１００＿ｎ及び複数のストレージサーバ７２００＿１～７２００＿ｍを含み得る。複数のアプリケーションサーバ７１００＿１～７１００＿ｎの個数及び複数のストレージサーバ７２００＿１～７２００＿ｍの個数は多様に変更され得る。複数のアプリケーションサーバ７１００＿１～７１００＿ｎは、プロセッサ７１１０＿１～７１１０＿ｎ、スイッチ７１３０＿１～７１３０＿ｎ、ストレージ装置７１５０＿１～７１５０＿ｎ及びネットワークＮＴに連結されたネットワークインターフェースカードＮＩＣｓ７１４０＿１～７１４０＿ｎ）をそれぞれ含み得る。複数のストレージサーバ７２００＿１～７２００＿ｍは、プロセッサ７２１０＿１～７２１０＿ｍ、メモリ７２２０＿１～７２２０＿ｍ、スイッチ７２３０＿１～７２３０＿ｍ、ストレージ装置７２５０＿１～７２５０＿ｍ及びネットワークインターフェースカードＮＩＣｓ７２４０＿１～７２４０＿ｎをそれぞれ含み得る。ストレージ装置７２５０＿１～７２５０＿ｍは、コントローラ７２５１＿１～７２５１＿ｍ（図２４ではＣＴＲＬと称される）、不揮発性メモリＮＶＭ７２５２＿１～７２５２＿ｍ、ＤＲＡＭ７２５３＿１～７２５３＿ｍ及びインターフェースＩ/Ｆ７２５４＿１～７２５４＿ｍをそれぞれ含み得る。

以下では、説明の便宜のために、第１ストレージサーバ７２００＿１の例示を説明する。残りのストレージサーバ７２００＿２～７２００＿ｍ及び複数のアプリケーションサーバ７１００＿１～７１００＿ｎのそれぞれは、第１ストレージサーバ７２００＿１と類似した構造を有し得る。

第１ストレージサーバ７２００＿１は、プロセッサ７２１０＿１、メモリ７２２０＿１、スイッチ７２３０＿１、ネットワークインターフェースコネクタ（ＮＩＣ：network interface connector）７２４０＿１及びストレージ装置７２５０＿１を含み得る。プロセッサ７２１０＿１は、第１ストレージサーバ７２００＿１の全体的な動作を制御することができる。メモリ７２２０＿１は、プロセッサ７２１０＿１の制御に従って多様なコマンド又はデータを記憶することができる。プロセッサ７２１０＿１は、メモリ７２２０＿１にアクセスして多様なコマンドを実行するか、又はデータを処理するように構成され得る。一実施形態では、メモリ７２２０＿１は、ＤＤＲ ＳＤＲＡＭ（Double Data Rate Synchronous ＤＲＡＭ）、ＨＢＭ（High Bandwidth Memory）、ＨＭＣ（Hybrid Memory Cube）、ＤＩＭＭ（Dual In-line Memory Module）、Ｏｐｔａｎｅ（オプテイン） ＤＩＭＭ又はＮＶＤＩＭＭ（Non-Volatile ＤＩＭＭ）のような多様なタイプのメモリ装置のうち、少なくとも１つを含み得る。

一実施形態では、第１ストレージサーバ７２００＿１に含まれるプロセッサ７２１０＿１の個数及びメモリ７２２０＿１の個数は多様に変更されてもよい。一実施形態では、第１ストレージサーバ７２００＿１に含まれるプロセッサ７２１０＿１及びメモリ７２２０＿１は、プロセッサメモリペアを構成することができ、第１ストレージサーバ７２００＿１に含まれるプロセッサメモリペアの個数は多様に変更される。一実施形態では、第１ストレージサーバ７２００＿１に含まれるプロセッサ７２１０＿１の個数及びメモリ７２２０＿１の個数は、互いに異なってもよい。プロセッサ７２１０＿１は、シングルコアプロセッサ又はマルチコアプロセッサを含み得る。

スイッチ７２３０＿１は、プロセッサ７２１０＿１の制御に応じてプロセッサ７２１０＿１とストレージ装置７２５０＿１との間を選択的に連結するか、又はＮＩＣ７２４０＿１とストレージ装置７２５０＿１との間を選択的に連結することができる。

ＮＩＣ７２４０＿１は、第１ストレージサーバ７２００＿１をネットワークＮＴと連結するように構成されてもよい。ＮＩＣ７２４０＿１は、ネットワークインターフェースカード、ネットワークアダプタなどを含み得る。ＮＩＣ７２４０＿１は、有線インターフェース、無線インターフェース、Ｂｌｕｅｔｏｏｔｈ（登録商標）インターフェース、光学インターフェースなどによってネットワークＮＴに連結される。ＮＩＣ７２４０＿１は、内部メモリ、ＤＳＰ、ホストバスインターフェースなどを含むことができ、ホストバスインターフェースを介してプロセッサ７２１０＿１又はスイッチ７２３０＿１などと連結される。ホストバスインターフェースは、ＡＴＡ（Advanced Technology Attachment）、ＳＡＴＡ（Serial ＡＴＡ）、ｅ－ＳＡＴＡ（external ＳＡＴＡ）、ＳＣＳＩ（Small Computer Small Interface）、ＳＡＳ（Serial Attached SCSI）、ＰＣＩ（Peripheral Component Interconnection）、ＰＣＩｅ（ＰＣＩ express）、ＮＶＭｅ（ＮＶＭ express）、ＩＥＥＥ １３９４、ＵＳＢ（universal serial bus）、ＳＤ（secure digital）カード、ＭＭＣ（multi-media card）、ｅＭＭＣ（embedded multi-media card）、ＵＦＳ（Universal Flash Storage） 、ｅＵＦＳ（embedded Universal Flash Storage）、ＣＦ（compact flash）カードインターフェースなどのような多様なインターフェースのうち、少なくとも１つを含み得る。一実施形態では、ＮＩＣ７２４０＿１は、プロセッサ７２１０＿１、スイッチ７２３０＿１及びストレージ装置７２５０＿１のうち、少なくとも１つと統合されることもある。

ストレージ装置７２５０＿１は、プロセッサ７２１０＿１の制御に応じてデータを格納したり、格納されたデータを出力したりすることができる。ストレージ装置７２５０＿１は、コントローラ７２５１＿１、不揮発性メモリ７２５２＿１、ＤＲＡＭ７２５３＿１及びインターフェース７２５４＿１を含み得る。一実施形態では、ストレージ装置７２５０＿１は、セキュリティ又はプライバシーのためにＳＥ（Secure Element）をさらに含み得る。

コントローラ７２５１＿１は、ストレージ装置７２５０＿１の諸般動作を制御することができる。一実施形態では、ストレージ装置７２５０＿１はＳＲＡＭを含み得る。コントローラ７２５１＿１は、インターフェース７２５４＿１を介して受信された信号に応答して不揮発性メモリ７２５２＿１にデータを記憶するか、又は不揮発性メモリ７２５２＿１に記憶されたデータを出力することができる。一実施形態では、コントローラ７２５１＿１は、トグルインターフェース又はＯＮＦＩインターフェースに基づいて不揮発性メモリ７２５２＿１を制御するように構成され得る。

ＤＲＡＭ７２５３＿１は、不揮発性メモリ７２５２＿１に記憶されるデータ又は不揮発性メモリ７２５２＿１から読み取られたデータを一時的に記憶するように構成され得る。ＤＲＡＭ７２５３＿１は、コントローラ７２５１＿１が動作するのに必要な多様なデータ（例えば、メタデータ、マッピングデータなど）を記憶するように構成され得る。インターフェース７２５４＿１は、プロセッサ７２１０＿１、スイッチ７２３０＿１又はＮＩＣ７２４０＿１とコントローラ７２５１＿１との間の物理的連結を提供することができる。一実施形態では、インターフェース７２５４＿１は、ストレージ装置７２５０＿１を専用ケーブルで直接接続するＤＡＳ（Direct Attached Storage）方式で実現され得る。一実施形態では、インターフェース７２５４＿１は、ホストインターフェースバスを介して前述された多様なインターフェースのうち、少なくとも１つに基づいて構成され得る。

上述された第１ストレージサーバ７２００＿１の構成は、例としてのものであり、本発明の範囲はこれに限定されるものではない。上述された第１ストレージサーバ７２００＿１の構成は、他のストレージサーバ又は複数のアプリケーションサーバのそれぞれに適用される。一実施形態では、複数のアプリケーションサーバ７１００＿１～７１００＿ｎのそれぞれにおいて、ストレージ装置７１５０＿１は、選択的に省略され得る。

複数のアプリケーションサーバ７１００＿１～７１００＿ｎ及び複数のストレージサーバ７２００＿１～７２００＿ｍは、ネットワークＮＴを通じて互いに通信することができる。ネットワークＮＴは、ＦＣ（Fibre Channel）又はイーサネット（Ethernet）（登録商標）などを用いて実現される。このとき、ＦＣは、比較的高速のデータ転送に使用される媒体であり、高い性能/高い利用可能性を提供する光スイッチを用いることができる。ネットワークＮＴのアクセス方式に応じて、ストレージサーバ７２００＿１～７２００＿ｍは、ファイルストレージ、ブロックストレージ又はオブジェクトストレージとして提供されてもよい。

一実施形態では、ネットワークＮＴは、ＳＡＮ（Storage Area Network）のようなストレージ専用ネットワークであり得る。例えば、ＳＡＮは、ＦＣネットワークを利用し、ＦＣＰ（ＦＣ Protocol）に従って実施されたＦＣ-ＳＡＮであり得る。あるいは、ＳＡＮは、ＴＣＰ/ＩＰネットワークを利用し、ｉＳＣＳＩ（ＳＣＳＩ over ＴＣＰ/ＩＰ又はInternet ＳＣＳＩ）プロトコルに従って実施されたＩＰ-ＳＡＮであり得る。一実施形態では、ネットワークＮＴは、ＴＣＰ/ＩＰネットワークのような一般的なネットワークであり得る。例えば、ネットワークＮＴは、ＦＣｏＥ（FC over Ethernet）、ＮＡＳ（Network Attached Storage）、ＮＶＭｅ－ｏＦ（ＮＶＭｅ over Fabrics）などのプロトコルに従って実施されてもよい。

一実施形態では、複数のアプリケーションサーバ７１００＿１～７１００＿ｎのうち少なくとも１つは、ネットワークＮＴを通じて複数のアプリケーションサーバ７１００＿１～７１００＿ｎのうちの少なくとも他の１つ、又は複数のストレージサーバ７２００＿１～７２００＿ｍのうちの少なくとも１つにアクセスするように構成されてもよい。

例えば、第１アプリケーションサーバ７１００＿１は、ユーザ又はクライアントが要請したデータを、ネットワークＮＴを通じて複数のストレージサーバ７２００＿１～７２００＿ｍのうちの少なくとも１つに格納することができる。あるいは、第１アプリケーションサーバ７１００＿１は、ユーザ又はクライアントが要請したデータを、ネットワークＮＴを通じて複数のストレージサーバ７２００＿１～７２００＿ｍのうちの少なくとも１つから獲得することができる。この場合、第１アプリケーションサーバ７１００＿１は、ウェブサーバやＤＢＭＳ（Database Management System）などで実現されてもよい。

すなわち、第１アプリケーションサーバ７１００＿１のプロセッサ７１１０＿１は、ネットワークＮＴを通じて、他のアプリケーションサーバ（例えば、７１００＿ｎ）のメモリ７１２０＿ｎ又はストレージ装置７１５０＿ｎにアクセスすることができる。あるいは、第１アプリケーションサーバ７１００＿１のプロセッサ７１１０＿１は、ネットワークＮＴを通じて、第１ストレージサーバ７２００＿１のメモリ７２２０＿１又はストレージ装置７２５０＿１にアクセスすることができる。これにより、第１アプリケーションサーバ７１００＿１は、他のアプリケーションサーバ７１００＿２～７１００＿ｎ又は複数のストレージサーバ７２００＿１～７２００＿ｍに格納されたデータに対する多様な動作を遂行することができる。例えば、第１アプリケーションサーバ７１００＿１は、他のアプリケーションサーバ７１００＿２～７１００＿ｎ又は複数のストレージサーバ７２００＿１～７２００＿ｍの間でデータを移動又はコピーするためのコマンドを実行又は発行することができる。この場合、移動又はコピーされるデータは、ストレージサーバ７２００＿１～７２００＿ｍのストレージ装置７２５０＿１～７２５０＿ｍからストレージサーバ７２００＿１～７２００＿ｍのメモリ７２２０＿１～７２２０＿ｍを経るか、又は直接アプリケーションサーバ７１００＿１～７１００＿ｎのメモリ７１２０＿１～７１２０＿ｎに移動され得る。ネットワークＮＴを通じて伝達されるデータは、セキュリティ又はプライバシーのために暗号化されたデータであり得る。

一実施形態では、ストレージ装置７１５０＿１～７１７０＿ｎ、７２５０＿１～７２５０＿ｎは、図１～図２２を参照して説明された計算ストレージ装置であり得るし、多様な演算動作を遂行するように構成され得る。ストレージ装置７１５０＿１～７１７０＿ｎ、７２５０＿１～７２５０＿ｎは、図１～図２２を参照して説明したように、多様な内部演算を遂行するうちに発生する内部Ｉ/Ｏをそれぞれのインターフェースを介して処理することができる。

上述された内容は、本発明を実施するための具体的な実施形態である。本発明は、上述された実施形態だけでなく、単純に設計変更又は容易変更することができる実施形態も含む。なお、本発明は、実施形態を用いて容易に変形して実施することができる技術も含む。したがって、本発明の範囲は、上述された実施形態に限定されてはならず、後述する特許請求の範囲だけでなく、本発明の特許請求の範囲と均等なものによって定められるべきである。

Claims (20)

1. 不揮発性メモリ装置と、
   前記不揮発性メモリ装置を制御するように構成されるストレージコントローラと、を備え、
   前記ストレージコントローラは、
   内部アプリケーションを実行して内部コマンドを生成するように構成される演算プロセッサと、
   外部ホスト装置からホストコマンドを受信し、前記演算プロセッサから前記内部コマンドを受信し、前記受信されたホストコマンド及び前記受信された内部コマンドのそれぞれを処理するように構成されるホストインターフェース回路と、
   前記ホストインターフェース回路の前記処理の結果に基づいてアドレスマッピング動作を遂行するように構成されるフラッシュ変換レイヤーと、
   前記フラッシュ変換レイヤーのアドレスマッピング動作に基づいて前記不揮発性メモリ装置を制御するように構成されるメモリインターフェース回路と、を有し、
   前記ホストインターフェース回路は、システムバス上で仮想化されたＮＶＭｅ（Nonvolatile Memory express）インターフェースを通して、前記演算プロセッサと通信するように構成される
   計算ストレージ装置。
2. 前記演算プロセッサ、前記ホストインターフェース回路、前記フラッシュ変換レイヤー及び前記メモリインターフェース回路は、前記システムバスを介して互いに通信する
   請求項１に記載の計算ストレージ装置。
3. 前記ホストインターフェース回路は、前記外部ホスト装置と第１インターフェースに基づいて通信するように構成される
   請求項２に記載の計算ストレージ装置。
4. 前記第１インターフェースは、ＮＶＭｅ（Nonvolatile Memory express）インターフェースである
   請求項３に記載の計算ストレージ装置。
5. 前記ホストインターフェース回路は、
   前記外部ホスト装置と物理信号を送受信するように構成される物理ポートと、
   前記物理ポートを介して前記ホストコマンドを受信し、前記システムバスを介して前記内部コマンドを受信するように構成されるＮＶＭｅエンジンと、を含む
   請求項２に記載の計算ストレージ装置。
6. 前記不揮発性メモリ装置は、第１名前空間及び第２名前空間に分けて管理され、
   前記ＮＶＭｅエンジンは、前記ホストコマンドを前記第１名前空間に対して処理し、前記内部コマンドを前記第２名前空間に対して処理するようにさらに構成される
   請求項５に記載の計算ストレージ装置。
7. 前記ホストインターフェース回路は、
   前記外部ホスト装置と物理信号を送受信するように構成される物理ポートと、
   前記物理ポートを介して前記ホストコマンドを受信するように構成される第１ＮＶＭｅエンジンと、
   前記システムバスを介して前記内部コマンドを受信するように構成される第２ＮＶＭｅエンジンと、を含む
   請求項２に記載の計算ストレージ装置。
8. 前記不揮発性メモリ装置は、第１名前空間、第２名前空間及び第３名前空間に区分されて管理され、
   前記第１ＮＶＭｅエンジンは、前記ホストコマンドを前記第１名前空間に対して処理し、
   前記第２ＮＶＭｅエンジンは、前記内部コマンドを前記第２名前空間に対して処理し、
   前記第１ＮＶＭｅエンジン及び前記第２ＮＶＭｅエンジンは、前記第３名前空間を共有する
   請求項７に記載の計算ストレージ装置。
9. 前記ストレージコントローラはコントローラメモリをさらに有し、
   前記コントローラメモリは、前記内部コマンドに対応する内部転送キュー及び内部完了キューを含む
   請求項１に記載の計算ストレージ装置。
10. 前記演算プロセッサは、前記ホストインターフェース回路を介して前記コントローラメモリの前記内部転送キューに前記内部コマンドをキューイングするようにさらに構成され、
    前記ホストインターフェース回路は、前記コントローラメモリの前記内部転送キューから前記内部コマンドを受信する
    請求項９に記載の計算ストレージ装置。
11. 前記演算プロセッサは、前記コントローラメモリの前記内部転送キューに前記内部コマンドを直接キューイングするようにさらに構成され、
    前記ホストインターフェース回路は、前記演算プロセッサからドアベルシグナリングを受信し、前記ドアベルシグナリングに応答して前記コントローラメモリの前記内部転送キューから前記内部コマンドをフェッチすることで、前記内部コマンドを受信する
    請求項９に記載の計算ストレージ装置。
12. 前記ホストインターフェース回路は、
    前記外部ホスト装置からドアベルシグナリングを受信し、
    前記ドアベルシグナリングに応答して前記外部ホスト装置のホストメモリのホスト転送キューから前記ホストコマンドをフェッチすることで、前記ホストコマンドを受信する
    請求項１に記載の計算ストレージ装置。
13. 前記フラッシュ変換レイヤーは、
    前記アドレスマッピング動作を遂行するように構成されるフラッシュ変換レイヤーアクセラレータと、
    前記メモリインターフェース回路を介して受信された読み取りデータを管理するように構成される読み取りバッファ回路と、
    前記ホストインターフェース回路を介して受信された書き込みデータを管理するように構成される書き込みバッファ回路と、を含み、
    前記フラッシュ変換レイヤーアクセラレータ、前記読み取りバッファ回路及び前記書き込みバッファ回路はハードウェア回路である
    請求項１に記載の計算ストレージ装置。
14. 計算ストレージ装置の動作方法であって、
    物理ポートによって、外部ホスト装置からホストコマンドを受信する段階と、
    ＮＶＭｅ（nonvolatile memory express）エンジンを介して、前記ホストコマンドを処理する段階と、
    フラッシュ変換レイヤー（ＦＴＬ：flash translation layer）によって、前記処理されたホストコマンドに対する第１アドレスマッピングを遂行する段階と、
    メモリインターフェース回路によって、前記第１アドレスマッピングに基づいて不揮発性メモリ装置にアクセスする段階と、
    内部アプリケーションを実行する演算プロセッサによって内部コマンドを生成する段階と、
    前記内部コマンドを、システムバス上で仮想化されたＮＶＭｅインターフェースを通して前記ＮＶＭｅエンジンに提供する段階と、
    前記ＮＶＭｅエンジンを介して前記内部コマンドを処理する段階と、
    前記フラッシュ変換レイヤーによって、前記処理された内部コマンドに対する第２アドレスマッピングを遂行する段階と、
    前記メモリインターフェース回路によって、前記第２アドレスマッピングに基づいて前記不揮発性メモリ装置にアクセスする段階と、を備える
    動作方法。
15. 前記演算プロセッサによって、内部コマンドを生成する段階は、
    前記物理ポートによって前記外部ホスト装置から実行コマンドを受信する段階と、
    前記物理ポートによって前記実行コマンドを前記演算プロセッサに伝達する段階と、
    前記演算プロセッサによって前記実行コマンドに応答して前記内部アプリケーションを実行し、前記内部アプリケーションの実行に応じて前記内部コマンドを生成する段階と、を含む
    請求項１４に記載の動作方法。
16. 前記演算プロセッサによって内部コマンドを生成する段階は、
    前記物理ポートによって前記外部ホスト装置から実行コマンドを受信する段階と、
    前記ＮＶＭｅエンジンによって前記物理ポートから前記実行コマンドを受信する段階と、
    前記ＮＶＭｅエンジンによって前記実行コマンドを前記演算プロセッサに伝達する段階と、
    前記演算プロセッサによって前記実行コマンドに応答して前記内部アプリケーションを実行し、前記内部アプリケーションの実行に応じて前記内部コマンドを生成する段階と、を含む
    請求項１４に記載の動作方法。
17. 前記内部アプリケーションは、前記計算ストレージ装置のコントローラメモリに格納される
    請求項１４に記載の動作方法。
18. 不揮発性メモリ装置を制御するように構成されるストレージコントローラであって、
    外部ホストドライバからホストコマンドを受信するように構成されるＮＶＭｅ（nonvolatile memory express）エンジンと、
    前記ＮＶＭｅエンジンの制御によってアドレスマッピングを遂行するように構成されるフラッシュ変換レイヤー（ＦＴＬ：flash translation layer）と、
    前記ＦＴＬのアドレスマッピングに基づいて前記不揮発性メモリ装置にアクセスするように構成されるメモリインターフェース回路と、
    内部入出力（Ｉ/Ｏ：input/output）を発行するように構成される内部アプリケーションと、
    前記内部Ｉ/Ｏを組織化するように構成される内部ファイルシステムと、
    前記組織化された内部Ｉ/Ｏに基づいて内部コマンドを生成するように構成される内部ドライバと、を備え、
    前記ＮＶＭｅエンジンは、前記内部ドライバから前記内部コマンドを受信し、前記受信された内部コマンドに基づいて前記ＦＴＬ及び前記メモリインターフェース回路を介して前記不揮発性メモリ装置にアクセスするようにさらに構成される
    ストレージコントローラ。
19. 前記外部ホストドライバ及び前記ＮＶＭｅエンジンは、ＮＶＭｅインターフェースに基づいて互いに通信するように構成され、
    前記内部ドライバ及び前記ＮＶＭｅエンジンは、前記ＮＶＭｅインターフェースが仮想化されたインターフェースを介して互いに通信するように構成される
    請求項１８に記載のストレージコントローラ。
20. 前記外部ホストドライバ及び前記内部ドライバのそれぞれは、前記ＮＶＭｅインターフェースを支援するように構成されるＮＶＭｅドライバである
    請求項１９に記載のストレージコントローラ。

Images