CN100578972C

CN100578972C - 用于使用嵌入式控制器自动配置电信设备的系统和方法

Info

Publication number: CN100578972C
Application number: CN200610058027A
Authority: CN
Inventors: 帕特里克·S·李; 余晓光
Original assignee: O2Micro Inc
Current assignee: O2 Tech International Ltd
Priority date: 2005-02-25
Filing date: 2006-02-24
Publication date: 2010-01-06
Anticipated expiration: 2026-02-24
Also published as: US20060239692A1; TWI289982B; TW200637232A; CN1825783A; CN200950591Y; US7515831B2

Abstract

本发明是一个具有自动配置能力的电信设备，其支持串行的和并行的数据接口。所述电信设备能够通过诸如I2C接口之类的串行接口和诸如UPI之类的并行接口传递配置数据。所述电信设备能够通过I2C接口在主模式中自动配置。存储在第二存储设备中的可选择的配置数据由电信设备通过I2C接口取出。

Description

用于使用嵌入式控制器自动配置电信设备的系统和方法

技术领域

本发明涉及一种电信芯片，尤其涉及一种用串行接口自动配置的电信芯片。

背景技术

转发器通常被用于光信号传输。从一个光纤到达的承载着数据的光信号被转发器转换成电信号，并随后经过传导介质将该电信号发送到使用该数据的目的地。载有数据的电信号也可以由所述转发器转换为光信号并且通过光纤发送到另一个目的地。在经由所述光纤传输数据期间或在数据转换为电信号期间可能发生错误，并且这些错误将不利地影响所述数据。

所述错误可以通过一个纠错电路而被校正。所述光信号或电信号可以由一个外部的纠错单元在这些信号被发送给其它电路使用之前加以处理。然而，外部的纠错单元增加了基于转发单元的转发器的总体设计的复杂性。

一种可选方案是将所述纠错单元结合到所述转发器单元中。这种方案让得到的转发器单元更紧凑并且消除了对外部纠错单元的需要。然而，这种方法增加了数据连接器的数目，该数目经常超过了允许的连接器的数目。

纠错单元通常被作为一个专用集成电路(ASIC)实现，其能够被不同地配置以符合不同的操作条件。除接收信号数据之外，所述纠错单元也从外部信源接收配置数据。这样，所述纠错单元需要大量的用于处理所述信号数据和配置数据的连接器。

当所述纠错单元被结合结合到所述转发器中时，连接器的数目将超过转发器允许的引脚限制，并且即使有可能不超过转发器封装引脚的常规限制，也将使得该组合电路非常困难。因而渴望具有一种装置和方法，其在没有超出用于转发器的连接器限制的情况下把一个纠错单元结合在一个转发器中，并且本发明主要致力于这种装置和方法。

发明内容

根据本发明的一种自动配置的电信设备具有用于处理光信号和电信号的纠错能力。所述电信设备包括：光-电转换单元，用于转换从第一外部信源接收的输入的光信号成为输入的电信号，电-光转换单元用于将从自动配置的纠错单元接收的输出的电信号转换成为输出的光信号，所述自动配置的纠错单元能够根据预定的算法校正所述输入的电信号中的错误和输出电信号，以及串行接口单元，能够从第二外部信源中接收配置数据并将所述配置数据存储到存储单元中。

在另一个实施例中，本发明是用于处理通信网络中的预定功能的自动配置的电信设备。所述电信设备包括：功能单元，用于处理预定的电信功能，主控制器，能够从外存储器设备中检索配置数据，至少一个寄存器，用于存储所述配置数据，从控制器，能够把所述配置数据从外部控制器传送到至少一个寄存器中，并且根据来自于所述外部控制器的请求，从至少一个芯片级寄存器中检索所述配置数据，以及通用处理器接口单元，用于提供到所述外部控制器的接口。所述配置数据用来在刚一加电时就自动配置所述电信设备。

在又一个实施例中，本发明是一种用于自动配置目标设备的方法。所述方法包括步骤：从外部单元接收多个信号，通过多个信号确定用于所述目标设备的工作状态，如果所述工作状态是主模式，则从外部信源通过串行接口检索配置数据，如果所述工作状态是从模式，则从外部处理器通过所述串行接口接收所述配置数据，并且存储所述配置数据到芯片级寄存器中，其中所述配置数据将被用于自动配置所述目标设备。

在又一个实施例中，本发明是一种用于从第一存储设备中检索目标数据并且在第二存储设备中为其存储确定目标地址的方法。该方法包括步骤：从第一存储设备中检索所述数据，从第一存储设备中检索用于所述目标数据的当前地址组，确定用于所述当前地址组的格式，如果所述当前地址组具有第一格式，该格式包括一个页面地址和偏移地址，通过增加所述页面地址到所述当前地址组的偏移地址来为目标数据计算目标地址，并且如果当前地址组具有第二格式，该格式包括一个偏移地址，通过增加来自于以前的地址组中的页面地址到来自于所述当前地址组中的偏移地址来为目标数据计算目标地址。

从下述的附图说明、具体的实施方式、以及提出的权利要求中将，将显见本发明的其它的目的、特征、和优点。

附图说明

从下列本发明的示范性的实施例的详细描述中，本发明的优点将变得显而易见，其描述将应结合所述附图一起考虑，其中：

附图1是一个按照本发明的示范性的自动配置的电信设备的方框图，其具有自动配置和纠错的能力；

附图2是一个按照本发明的示范性的自动配置的电信设备的接口方框图；

附图3是一个按照本发明的附图2的所述示范性自动配置的电信设备的方框图；

附图4是一个用于确定纠错单元的工作状态的流程图；

附图5是一个举例说明内部集成电路(I2C)主接口的操作的流程图；

附图6A-6D描绘存储在一个存储设备中的数据结构；

附图7是一个在I2C主模式中操作的流程图；以及

附图8是一个在I2C从模式中操作的流程图。

具体实施方式

电信设备传统上使用UPI接口来配置，本发明为其提供串行接口，因此纠错单元能够在不超出电信设备的连接器限制的情况下被结合到所述电信设备中。附图1举例说明一个示范性的自动配置的电信设备的方框图100。在这个实施例中，所述电信设备是一个具有自动配置和纠错能力的转发器模块110。所述转发器模块110可以从光纤中接收以光信号形式的数据，转换所述光信号为电信号，并且传送所述电信号到电路。所述转发器模块110也可以从所述电路中接收电信号，转换它们为光信号，并且把所述光信号传送到所述光纤上。所述转发器模块110包括纠错单元120，存储单元130，电信号到光信号转换(E/O)单元140，以及光信号到电信号转换(O/E)单元150。

所述O/E单元150从光纤中接收光信号并且转换所述光信号成为电信号。这些电信号可能包含来自于所述传送和转换的错误，并且在它们被传送到其它电路之前需要被校正。所述校正通过所述纠错单元120来进行。所述E/O单元140从所述纠错单元120中接收电信号并且在把它们传送到所述光纤上之前转换它们成为光信号。

根据一个预定的算法，在转换这些电信号成为光信号并且把它们传送到所述光纤上之前，所述纠错单元120也校正任何可能被嵌入到从其它电路中接收的电信号中的错误。所述算法可能履行国际电信联盟(ITU)标准，ITU G.709，其利用前向纠错(FEC机制。所述纠错单元120能够通过一个串行接口自动地存取存储在存储单元130中的配置数据。在一个实施例中，所述在纠错单元120和存储单元130之间的串行接口是一个内部集成电路(I2C)接口。所述纠错单元120从所述存储单元130中检索所述配置数据并且把它们存储在它的内部寄存器中以便可以在所述自动配置过程期间使用。所述纠错单元120还可以通过一个外部处理单元被配置(在附图1中未显示)。在这种情况下，所述纠错单元120充当一个所述外部处理单元的从设备并且所述外部处理单元提供配置数据到所述纠错单元120。

所述存储单元130可以是电可擦可编程只读存储器(EEPROM)，闪速存储器(Flash ROM)，电可编程只读存储器(EPROM)，或其它适当的存储器设备。所述配置数据被保存在所述存储单元130中。

当所述纠错单元120被加电时，它通过一个串行的且双向的数据连接器，MSDA，在一个时钟控制信号，MSCL的控制下从所述存储单元130中读取数据。在结束从所述存储单元130中读取数据之后，所述纠错单元120存储所述配置数据到它的内部芯片级寄存器中然后根据所述配置数据自动地配置它本身。可替换地，所述纠错单元120能够用来自于另一个外部元件的数据通过另一个串行的且双向的数据连接器SSDA和另一个时钟控制信号SSCL被编程。

转到附图2，举例说明微程序控制器(MCU)210和纠错单元120之间的接口方框图200。在这个实施例中，所述纠错单元120能够根据用户需求被自动配置并且校正从外部元件中接收的信号中的错误。所述纠错单元120与一个存储单元230通信。所述纠错单元120也被耦合到所述诸如MCU 210之类的外部元件上。在一个实施例中，所述纠错单元120提供三个接口，其包括通用处理器接口(UPI)，一个主串行接口，以及一个从串行接口。所述UPI，如附图2所示，包括地址总线201，控制总线202，和数据总线203。所述从串行接口包括从时钟连接器(SSCL)204和从数据连接器(SSDA)205。所述从串行接口被用于从模式中。主串行接口包括主时钟连接器(MSCL)206和主数据连接器(MSDA)207。所述主串行接口被用于主模式中，并且这些主连接器连接所述纠错单元120到所述存储单元230。所述数据总线203，SSDA 205，和MSDA 207全部都是双向的。在一个实施例中，所述主和从串行接口是内部集成电路(I2C)接口。

尽管在附图2中示出的实施例包括三个不同类型的接口，UPI，主串行接口，和从串行接口，本领域中的那些普通技术人员应当理解利用所述接口的任何一个的实施例将提供配置所述纠错单元120需要的功能性。

UPI是一个MCU210和纠错单元120之间的并行接口并且可以用来在它们之间传送数据。本领域中的那些普通技术人员将应认识到所述MCU 210可以是任何种类的处理器，微处理器或其它通用处理器。当纠错单元120被加电时，它能够通过所述UPI从MCU210接收数据或发送数据到MCU210。所述UPI利用多条总线来在MCU 210和纠错单元120之间传送信息。所述数据总线203在MCU 210和纠错单元120之间传送数据。所述控制总线202包括在MCU 210和纠错单元120之间的所有的控制信号。所述地址总线201在所述纠错单元120中选择内部芯片级寄存器的一个特殊的地址空间，在其中所述MCU210想要控制或存储所述数据。例如，所述MCU 210能够使用控制总线202上的控制信号来指示所述纠错120从MCU 210中接收数据或传送数据从纠错单元120到MCU 210中。依据来自于MCU 210的请求，然后数据能够在MCU 210和纠错单元120之间传送并且通过地址总线203确定数据的目的地。所述纠错单元120能够把接收到的数据存储到它的芯片级寄存器中。在芯片级寄存器中的数据可用于配置所述纠错单元120。

从时钟连接器SSCL 204和从数据连接器SSDA 205由所述从串行接口使用。当纠错单元120以从模式运行时使用所述从串行接口。所述从串行接口可以利用UPI选择性地共享所述插脚或连接器。所述从串行接口被连接到一个诸如MCU 210之类的外部元件。所述MCU 210还可以通过所述从串行接口控制MCU 210和纠错单元120之间的数据传输。所述纠错单元120能够进入从模式并且从所述诸如MCU 210之类的外部元件中接收数据。在从模式期间，所述纠错单元120通过使用所述从时钟连接器(诸如SSCL 204)响应MCU 210。当纠错单元120加电，它通过所述数据连接器SSDA 205从MCU 210中接收数据。当所有的配置数据已经被接收并且存储到被嵌入在纠错单元120中的芯片级寄存器中时，所述纠错单元120根据接收到的数据自动配置。在纠错单元120启动并且运行之后，它校正电信数据中的错误。同理，MCU 210可以从所述纠错单元120中通过数据连接器SSDA 205请求并且接收信息。

主时钟连接器MSCL 206和主数据连接器MSDA 207由所述主串行接口在主模式中被使用。所述主串行接口可能是I2C接口。所述主串行接口用来存取所述存储单元230。存储单元230被提供给纠错单元120用于存储自动配置数据。所述存储单元230可以是电可擦可编程序只读存储器(EEPROM)，电可编程只读存储器(EPROM)，或其它适当的存储设备。当所述电源首先被提供给纠错单元120时，它以主模式运行并且从所述存储单元230中通过主数据连接器MSDA 207读取配置数据。所述配置数据被存储到所述纠错单元的内部芯片级寄存器中。在从存储单元230中读取数据之后，所述纠错单元120根据配置数据配置它本身。在电信数据中的由传送和转换引起的错误被所述纠错单元120根据一个预定的算法，诸如ITU G.709被校正。

附图3举例说明所述纠错单元120的一个配置接口方框图300。在这个实施例中，所述纠错单元120可以包括I2C主控制器310，I2C从控制器320，UPI 330，多路复用器(MUX)1340，多路复用器(MUX)2350，和芯片级寄存器360。主数据连接器MSDA 207和主时钟连接器MSCL 206由I2C主控制器310以主模式被使用。从数据连接器SSDA205和从时钟连接器SSCL 204由所述I2C从控制器320以从模式被使用。在附图3中示出的UPI信号208表示数据，控制信号和来自于地址总线201，控制总线202，和数据总线203的其它信号。所述MUX1340和所述MUX 2350用于选择哪个数据将被存储到所述芯片级寄存器360中。信号MIICENA 301和IICSEL 302是使能信号用于选择所述纠错单元120的操作模式。

信号MIICENA 301和IICSEL 302启动所述纠错单元120来以主模式动作并且被耦合到一个主串行接口。I2C主控制器310能够从外部信源，例如所述存储单元230(在图3中未显示)中检索数据。I2C主控制器310能够在它被加电之后直接通过所述I2C接口从外部信源中读取所述数据。更具体地说，在所述主时钟连接器，MSCL 206的控制下所述数据通过I2C接口，例如MSDA 207的数据连接器被读取。所述I2C主控制器310能够在所述芯片级寄存器360中存储用于自动配置所述纠错单元120的自动配置的数据。

所述I2C从控制器320用于从模式以及通过另一个I2C接口从外部通用处理器，例如所述MCU 210(在图3中未示出)中接收数据。所述I2C从控制器320通过所述从数据连接器SSDA 205从外部通用处理器中接收所述数据。在接收所述数据之后，纠错单元120能够在芯片级寄存器360中存储所述配置的数据。

本领域中的那些普通技术人员应当意识到所述I2C主控制器以及I2C从控制器可以被结合成为一个单独的单元，主数据连接器和从数据连接器可以被结合，并且主时钟连接器和从时钟连接器也可以被结合。在这个实施例中，数据连接器可以是双向的。

UPI 330提供一个默认的并行模式到所述纠错单元120。所述UPI 330提供到所述外部通用处理器的并行接口。通过所述UPI在外部通用处理器的控制下传送数据。在可替换的实施例中，I2C接口，或者I2C从控制器320或I2C主控制器，可以与UPI 330共享所述连接器插脚。

信号MIICENA 301和IICSEL 302用来控制所述纠错单元120的工作模式并且选择哪个接口被使用。所述信号MIICENA 301和信号IICSEL 302是使能信号。它们用来确定哪个接口将是活动的并且用于在外部元件和所述纠错单元120的芯片级寄存器360之间传送数据。

从I2C主控制器310和I2C从控制器320输出的数据被送给所述MUX1 340。所述MUX1 340根据信号MIICENA 301路由多个数据输出中的一个到它的输出。来自于MUX1340的输出和来自于UPI 330的数据输出被送给所述MUX2350。MUX2350根据所述信号IICSEL 302路由多个数据输出中的一个给它的输出，其被连接到所述芯片级寄存器360。通过MUX1 340和MUX2 350的组合，来自于主串行接口，从串行接口，以及UPI的数据可以被存储到所述芯片级寄存器360中。

在芯片级寄存器360内的数据也可以通过外部处理器来读取。来自于芯片级寄存器360的数据可以通过I2C从控制器320或者UPI330来读取。虽然所述I2C接口被表示在图3中，但是本领域中的那些技术人员将会理解在没有脱离本发明的精神的情况下其它的串行接口也可能被实现。

附图4举例说明一个用于在一加电时确定所述工作模式的流程图400。当所述纠错单元120被加电时，步骤410，它检查信号MIICENA301和IICSEL 302，步骤420。如果MIICENA 301和IICSEL 302两者都是高(也就是说这些信号的状态可以被表示为(1，1))，所述纠错单元120进入主模式，例如I2C主模式，步骤440，其启动所述I2C主控制器310从外部信源中检索数据。在检索数据之后，所述纠错单元120进入从模式，例如I2C从模式，步骤450。如果MIICSEL301是低并且IICSEL 302是高，步骤430，所述纠错单元120进入从模式，步骤450，其中所述纠错单元120等候来自于所述外部处理器的命令。在I2C从模式中，可以通过所述数据连接器SSDA 205在外部处理器和I2C从控制器320之间传送数据。如果IICSEL 302不是高，那么所述纠错进入UPI模式，步骤460。在UPI模式，所述外部处理器可以通过所述UPI 330从所述纠错单元120中读出数据，和/或传送数据到所述纠错单元120中。

附图5是一个举例说明在主模式中的纠错单元120的操作的流程图500。所述纠错单元120通过所述I2C接口从所述外存储器单元230中读出用于所述芯片级寄存器360的数据，步骤520。在读取所述数据之后，纠错单元120把所述数据写入到所述芯片级寄存器360中，步骤530。所述纠错单元120检查是否所有的数据已经被读取，步骤540。如果所述纠错单元120没有结束读取所述数据，重复步骤520和530。如果所述纠错单元120已经结束了读取所述数据，纠错单元120进入所述I2C从模式，步骤550。

附图6A描绘了一个存储设备的内存印象图610，其举例说明了芯片级寄存器的地址和数据是如何存储在所述存储设备中的。所述地址和数据被存储在连续的存储位置中。所述地址被分类成为两个可能的种类：页面地址和偏移地址。芯片级寄存器的地址具有第一格式，其包括一个页面地址和一个偏移地址，以及第二格式，其仅仅包括一个偏移地址。一个芯片级寄存器的页面地址，偏移地址，以及数据形成一个信息集。芯片级寄存器的信息集被顺序地存储在所述存储器中。然而，如果一个信息集的页面地址和以前的信息集的页面地址相同，所述页面地址可以从该信息集中删除。在存储那些需要被自动配置地芯片级寄存器的信息集之后，文件结束(EOF)标志将被存储在最后。当从所述存储设备中检索所述信息集时，如果一个信息集不包含页面地址，来自于以前信息集的页面地址用来计算用于所述数据的芯片级寄存器地址。继续所述检索操作直到一个文件结束(EOF)被读取。在图6A所示的内存印象图610中，第一信息集，存储位置000H-002H，包括一个页面地址，一个偏移地址，以及一个数据。第二信息集，存储位置003H-004H，包括一个偏移地址以及一个数据。使用所述第一信息集的页面地址和第二信息集的偏移地址计算第二信息集的数据的存储位置。这个删除重复页面地址的原理和机制也被用于存储设备中信息存储过程。这个机制在读和/或写操作期间增加了效率。

附图6B举例说明用于页面地址的格式620。所述页面地址通过一个头4位设置为[1000]的字节定义。附图6C举例说明一个用于偏移地址的格式630。所述偏移地址通过一个最高有效位(MSB)设置为0的字节定义。附图6D举例说明用于EOF的格式640。所述EOF通过一个其中所有的位被设置为1的字节定义。

所述芯片级寄存器360形成一个16页的可寻址存储空间并且每页具有128字节。16页的每一页可以由一个页面地址选中并且在所述页之内的每字节可以通过所述偏移地址寻址。所述地址通过一个表示为A[10:0]的11位地址定义。A[10:7]加一个固定的二进制的’1000’作为一个寄存器的页面地址。因此，以格式620示出的页面地址具有下列组成部分：位[7:4]被固定到4位二进制数据’1000’；位[3:0]是所述寄存器地址A[10:0]的A[10:7]。所述芯片级寄存器的每一页具有128个字节，并且它通过A[6:0]寻址。A[6:0]加’0’形成所述寄存器的偏移地址。同样地，以格式630表示的偏移地址具有下列组成部分：位7被设置为一个-二进制数据’0’；位[6:0]是所述寄存器地址A[10:0]的A[6:0]。如果提供一个字节并且所述字节的最高有效位是’1’，所述字节是以格式620示出的寄存器的页面地址。另外，如果所述字节的最高有效位是’0’，那么所述字节是以格式630示出的寄存器的偏移地址。如果所述字节是’11111111’，它是以格式640示出的指令’EOF’。所述指令’EOF’标明所述存储设备中的地址或数据的结尾。

在内存印象图610中，所述存储设备具有用于第一芯片级寄存器(寄存器1)的第一页面地址(页面地址1)，第一偏移地址(偏移地址1)和第一数据(数据1)。第一页面地址，第一偏移地址和第一数据可以被存储在所述存储设备中的三个连续的入口处。在第一页面地址，第一偏移地址，以及第一数据被存储之后，第二芯片级寄存器的第二页面地址(页面地址2)，第二偏移地址(偏移地址2)，以及第二数据(数据2)被提供给所述存储设备。在第二页面地址，第二偏移地址，和第二数据被存储之前，首先将确定第二页面地址和第一页面地址是否相同。如果第二页面地址等于第一页面地址，第二页面地址将被删除，并且只有第二偏移地址和第二数据将紧跟着第一数据被存储到所述存储设备中的两个连续的入口中。另外，如果第二页面地址不同于第一页面地址，第二页面地址，第二偏移地址，和第二数据将被存储到所述存储设备中的三个连续的入口中。同样地，所述寄存器的地址和配置数据以一个有效地址-数据对的结构(例如依次存储的{页面地址，偏移地址，数据}或{偏移地址，数据})被存储在所述存储设备中。第三，第四，...或第N个芯片级寄存器的地址和数据将继续以和第二芯片级寄存器类似的方法存储在所述存储设备中，直到标记EOF被发送给所述存储设备。所述标记EOF通常指示所述有效地址-数据对的结尾。所述方法可以大大有效地减少存储设备的空间。在所述地址和数据被存储在所述存储设备中之后，它们可以通过所述纠错单元120读取并且写入到所述芯片级寄存器360中。第一数据将被写入到所述由第一页面地址和第一偏移地址确定的第一芯片级寄存器中。第二数据将被写入到由第二页面地址和第二偏移地址确定的第二芯片级寄存器中。并且所述第三，第四，...，或第N个数据将被分别存储到所述第三，第四，...，或第N个芯片级寄存器中。

图7是一个I2C主模式中的操作的流程图700。当所述纠错单元120被加电时，所述单元120开始从外部信源(诸如所述存储位置230)中读取数据。所述纠错单元120初始化一个外部信源的存取地址为000h，步骤702，并且从这个地址读取第一字节(b1)，步骤703。

如果第一字节(b1)不是EOF，步骤710，所述纠错单元120检查来自于所述外部信源的第一字节(b1)是否是一个页面地址，步骤720。如果第一字节(b1)指示它是一个页面地址(例如，b1[7]是’1’)，步骤720，所述外部信源的存取地址增加一并且所述纠错单元120根据新的存取地址从所述外部信源中读取第二字节(b2)，步骤721。第二字节(b2)在这里是一个偏移地址。在结束读取第二字节(b2)之后，所述外部信源的存取地址又增加一，并且所述纠错单元120从所述外部信源中读取第三字节(b3)，步骤722。这里的第三字节(b3)是配置数据。所述页面地址和偏移地址用来生成纠错单元120中的芯片级寄存器的目标地址，步骤723。在步骤724，配置数据b3(亦称目标数据)(第三字节)将被写入到由步骤723生成的地址指定的芯片级寄存器中。在存储第一配置数据(第三字节(b3))之后，所述存取地址被增加一，步骤725，并且重复所述存储设备读循环。

如果第一字节(b1)不是EOF或页面地址，它将是一个偏移地址，步骤730。如果第一字节(b1)是偏移地址(例如b1[7]是’0’)，所述纠错单元120从所述外部信源中读取第二字节(b2)，步骤731。第二字节(b2)是配置数据，其后来将被写入到芯片级寄存器中。所述芯片级寄存器的目标地址通过使用从外部信源中读取的最后的页面地址和刚刚从它中读取的偏移地址得出，步骤732。最后读取的数据被写入到由在步骤732中计算的地址指定的芯片级寄存器中，步骤733。在数据被写入到所述芯片级寄存器中之后，重复所述存储器存取循环。

当从所述存储设备中读取的字节是EOF时，步骤710，那么所述纠错单元120将结束所述存储器存取循环并且进入I2C从模式，步骤711。

附图8举例说明在一个I2C从模式中的操作的流程图800。所述纠错单元120通过一个串行接口从外部主机(未显示)中接收一个命令，步骤820，例如MCU。在接收所述命令之后，应确定外部主机是否想要把数据写入到所述纠错单元120中的芯片级寄存器360中，步骤830。

如果外部主机想要把数据写入到芯片级寄存器360中，纠错单元120从I2C命令中提取一个地址A[10:0]和数据D[7:0]，步骤850。然后纠错单元120把数据D[7:0]写入到一个芯片级寄存器中，步骤860。芯片级寄存器的地址是A[10:0]。在把所述数据D[7:0]写入到由地址A[10:0]指定的芯片级寄存器中之后，所述纠错单元120可以返回到步骤820，并且接收另一条命令。

如果所述外部主机想要从纠错单元120中读取数据，步骤840，单元120从由地址A[10:0]指定的芯片级寄存器中提取地址A[10:0]并且读取数据D[7:0]，步骤870。纠错单元120将通过所述I2C接口发送所述数据D[7:0]，步骤880。在发送所述数据之后，纠错单元120将接收另一条I2C命令，步骤820，并且所述循环被重复。如果接收到的命令不是写或读命令，所述纠错单元120将返回到步骤820并且从外部I2C主机中接收一条新的命令。

在操作中，所述转发器110接收，转换，并且传送光和电信号。在加电过程期间，在所述转发器110内的纠错单元120经历一个自动配置过程，其中所述纠错单元120根据存储在它的内部芯片级寄存器360中的数据被配置。所述数据可以在主模式下或者从模式下被传送到所述芯片级寄存器360中。通过I2C协议所述数据被传送到所述纠错单元120中。所述I2C协议是一个串行接口并且将用于传送的引脚的数目减到最小。

当所述纠错单元120被加电时，它检查它是以主模式还是以从模式运行。当信号IICSEL 301和MICENA 302两个都有效，所述纠错单元进入I2C主模式。所述纠错单元120读取所述外存储器单元230，所述配置数据以前被存储在其中。在所述外存储器单元230中的信息被顺序地读取。所述信息包括页面地址，偏移地址，和配置数据。所述纠错单元120根据页面地址和偏移地址确定每一配置数据被存储在哪个芯片级寄存器360中。

在图4-5和7-8的上下文中，所述方法可以被实现，例如，通过运行计算机电路的一部分或执行机器可读的指令序列或它们的组合。所述指令可以驻留在各种类型的信号或数据存储介质上，所述数据存储介质可以是主存储介质、次级或者第三级存储介质。所述介质可能包含，例如，通过无线网络的元件存取或驻留在所属无线网络的元件之内的RAM(未显示)。无论被包含在RAM，磁盘，或其它次要的存储介质中，所述指令可以被存储在各种机器可读数据存储介质上，诸如DASD存储(例如，传统的″硬盘″或RAID阵列)，磁带，电只读存储器(例如，ROM，EPROM，或EEPROM)，闪速存储卡，光存储设备(例如CD-ROM，WORM，DVD，数字光带)，纸“打孔”卡，或其它适当的包括数字和模拟传输介质的数据存储介质。

虽然已经在此描述了一些实施例，但是在此描述的使用本发明的几个实施例是以示例的方式给出而非对本发明的限制。对于本领域中的技术人员来说，在不背离本发明精神实质和所附权利要求定义的上的精神和范围的情况下，将显见许多其它的实施例。此外，尽管本发明的元件可能以单数描述或请求保护，但除非被明确地表明限制为单数，复数也是被考虑的。

Claims

1.一种具有纠错能力的自动配置的集成的电信设备，用于处理光信号和电信号，所述电信设备包括：

光-电转换单元，用于将从第一外部信源接收的输入的光信号转换成为输入的电信号；

电-光转换单元，用于将从自动配置的纠错单元接收的输出的电信号转换成为输出的光信号；

所述自动配置的纠错单元，能够根据预定的算法校正所述输入的电信号中的错误和输出电信号；以及

串行接口单元，能够从第二外部信源中接收用于纠错单元的配置数据并且将该配置数据储存到一个存储单元中。

2.如权利要求1所述的自动配置的电信设备，其特征在于，进一步的包含能够将所述配置数据发送到所述存储单元的通用处理器接口(UPI)单元。

3.如权利要求1所述的自动配置的电信设备，其特征在于，所述串行接口单元进一步的包含串行数据连接器。

4.如权利要求3所述的自动配置的电信设备，其特征在于，所述串行数据连接器是双向的数据连接器。

5.如权利要求1所述的自动配置的电信设备，其特征在于，所述串行接口单元是内部集成电路(I2C)接口。

6.如权利要求1所述的自动配置的电信设备，其特征在于，所述串行接口单元进一步的包含I2C主接口单元和I2C从接口单元。

7.如权利要求1所述的自动配置的电信设备，其特征在于，所述存储单元进一步的包含多个芯片级寄存器。

8.一种自动配置的集成的电信设备，用于处理通信网络中的预定功能，自动配置的电信设备与外部存储器设备和外部控制器通信，包括：

功能单元，用于处理预定功能；

主控制器，能从外部存储器设备检索配置数据，该配置数据用来配置自动配置的电信设备；

至少一个寄存器，用于存储配置数据；

从控制器，能够在外部控制器的控制下，将配置数据从外部存储器设备传送到至少一个寄存器并且从至少一个寄存器中检索配置数据；

通用处理器接口(UPI)单元，用于向外部控制器提供接口，该UPI单元能够将配置数据从外部控制器传送到至少一个寄存器并且从至少一个芯片级寄存器中检索配置数据，

主串行接口，用于从外存储器设备中读取配置数据；以及

从串行接口，用于在外部控制器和至少一个寄存器之间传送配置数据，其中从串行接口能够双向传送数据，

其中，该配置数据用于当自动配置的电信设备加电时，自动配置所述电信设备。

9.如权利要求8所述的自动配置的电信设备，其特征在于，主串行接口进一步的包含主串行数据连接器并且从串行接口进一步的包含从串行数据连接器。

10.如权利要求9所述的自动配置的电信设备，其特征在于，主串行数据连接器是双向的连接器并且从串行数据连接器是双向的连接器。

11.如权利要求10所述的自动配置的电信设备，其特征在于，主串行接口是内部集成电路(I2C)接口并且从串行接口是I2C接口。

12.如权利要求8所述的自动配置的电信设备，其特征在于，进一步的包含：

包括第一数据通路，第二数据通路和第三数据通路的电路，其中第一数据通路连接至少一个寄存器和主串行接口，第二数据通路连接至少一个寄存器和从串行接口，并且第三数据通路连接至少一个寄存器和UPI接口单元。

13.如权利要求8所述的自动配置的电信设备，其特征在于，外存储器设备是EEPROM。

14.一种用于如权利要求1-13之一所述的电信设备的用于自动配置目标设备的方法，该目标设备能够以主模式和从模式运行，包含：

目标设备从外部电路中接收多个信号；

根据所述多个信号确定用于目标设备的工作模式；

如果工作模式是主模式，从外部信源中通过串行接口检索配置数据；

如果工作模式是从模式，在目标设备从外部处理器中通过串行接口接收配置数据；并且

将配置数据存储到目标设备中的芯片级寄存器中，其中配置数据将用来自动配置所述目标设备。

15.如权利要求14所述的方法，其特征在于，进一步的包括如果工作模式是UPI模式，从外部处理器中通过UPI存取接口接收配置数据。

16.如权利要求14所述的方法，其特征在于，一旦加电，目标设备进入主模式。

17.如权利要求14所述的方法，其特征在于，可以任何时候通过设置多个信号进入主模式。

18.如权利要求14所述的方法，其特征在于，可以任何时候通过设置多个信号进入从模式。

19.如权利要求14所述的方法，其特征在于，进一步的包含在主模式之后进入从模式。

20.如权利要求14所述的方法，其特征在于，串行接口是内部集成电路(I2C)接口。

21.如权利要求14所述的方法，其特征在于，外部信源是EEPROM。

22.一种用于如权利要求1-13之一所述的电信设备的用于从第一存储设备中检索目标数据并且确定用于存储目标数据到第二存储设备中的目标地址的方法，包含：

从第一存储设备中检索目标数据；

从第一存储设备中检索用于目标数据的当前地址组；

确定用于当前地址组的格式；

如果当前地址组具有第一格式，其包括页面地址和偏移地址，通过将当前地址组的页面地址与偏移地址相加来计算用于目标数据的目标地址；以及

如果当前地址组具有第二格式，其包括偏移地址，通过将来自于以前的地址组的页面地址与来自于当前地址组的偏移地址相加来计算用于目标数据的目标地址。

23.如权利要求22所述的方法，其特征在于，进一步的包含：

存储数据到由目标地址确定的第二存储设备中。