RU2004128074A - Прямой свопинг памяти между флэш-памятью nand и sram с кодированием с коррекцией ошибок - Google Patents

Прямой свопинг памяти между флэш-памятью nand и sram с кодированием с коррекцией ошибок Download PDF

Info

Publication number
RU2004128074A
RU2004128074A RU2004128074/09A RU2004128074A RU2004128074A RU 2004128074 A RU2004128074 A RU 2004128074A RU 2004128074/09 A RU2004128074/09 A RU 2004128074/09A RU 2004128074 A RU2004128074 A RU 2004128074A RU 2004128074 A RU2004128074 A RU 2004128074A
Authority
RU
Russia
Prior art keywords
memory
data
storage device
sram
nand flash
Prior art date
Application number
RU2004128074/09A
Other languages
English (en)
Inventor
Дзиан ВЕЙ (US)
Дзиан ВЕЙ
Иниуп КАНГ (US)
Иниуп КАНГ
Джулио АРСЕО (US)
Джулио АРСЕО
Джалал ХУССЕЙНИ (US)
Джалал ХУССЕЙНИ
Тао ЛИ (US)
Тао ЛИ
Брюс МИГЕР (US)
Брюс МИГЕР
Ричард ХИГГИНС (US)
Ричард ХИГГИНС
Мото ОИСИ (US)
Мото ОИСИ
Брайан РОДРИГЕС (US)
Брайан Родригес
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2004128074A publication Critical patent/RU2004128074A/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Read Only Memory (AREA)

Claims (31)

1. Архитектура памяти, включающая в себя: первое запоминающее устройство, реализованное при помощи первой технологии памяти и выполненное с возможностью обеспечения хранения данных; второе запоминающее устройство, реализованное при помощи второй технологии памяти и выполненное с возможностью обеспечения дополнительного хранения данных; блок интерфейса, выполненный с возможностью обеспечения сигналов управления для первого и второго запоминающих устройств; и шину данных, соединенную с первым и вторым запоминающими устройствами и блоком интерфейса, причем каждое запоминающее устройство выполнено с возможностью одновременного сохранения данных из другого запоминающего устройства через шину данных, когда к упомянутому другому запоминающему устройству осуществляет доступ блок интерфейса.
2. Архитектура памяти по п.1, в которой блок интерфейса реализован в специализированной интегральной схеме (ASIC), и в которой первое и второе запоминающие устройства реализованы как внешние по отношению к ASIC.
3. Архитектура памяти по п.1, в которой первое запоминающее устройство выполнено с возможностью обеспечения энергонезависимого хранения.
4. Архитектура памяти по п.1, в которой первое запоминающее устройство является статическим оперативным запоминающим устройством (SRAM).
5. Архитектура памяти по п.1, в которой второе запоминающее устройство выполнено с возможностью обеспечения энергонезависимого хранения.
6. Архитектура памяти по п.1, в которой второе запоминающее устройство является флэш-памятью NAND (И-НЕ).
7. Архитектура памяти по п.6, в которой блок интерфейса включает в себя устройство кодирования с коррекцией ошибок (ККО), выполненное с возможностью выполнения блочного кодирования данных, передаваемых в запоминающее устройство, представляющее собой флэш-память NAND, или из него.
8. Архитектура памяти по п.4, в которой блок интерфейса включает в себя генератор адресов, выполненный с возможностью обеспечения адресов для данных, передаваемых в запоминающее устройство SRAM или из него.
9. Система памяти устройства беспроводной связи, включающая в себя: запоминающее устройство типа статического оперативного запоминающего устройства (SRAM), выполненное с возможностью обеспечения хранения данных; запоминающее устройство типа флэш-памяти NAND (И-НЕ), выполненное с возможностью обеспечения дополнительное хранения данных; блок интерфейса, реализованный в специализированной интегральной схеме (ASIC) и выполненный с возможностью обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND и шину данных, соединенную с запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND и блоком интерфейса, причем запоминающее устройство типа SRAM и запоминающее устройство типа флэш-памяти NAND реализованы как внешние по отношению к ASIC, причем каждое запоминающее устройство выполнено с возможностью одновременного сохранения данных из другого запоминающего устройства через шину данных, когда к упомянутому другому запоминающему устройству осуществляет доступ блок интерфейса.
10. Система памяти по п.9, в которой блок интерфейса включает в себя устройство кодирования с коррекцией ошибок (ККО), выполненное с возможностью выполнения блочного кодирования данных, передаваемых в запоминающее устройство типа флэш-памяти NAND или из него.
11. Система памяти по п.10, в которой устройство ККО выполнено с возможностью выполнения блочного кодирования данных на основе кода Хемминга.
12. Система памяти по п.9, в которой интерфейс включает в себя генератор адресов, выполненный с возможностью предоставления адресов для данных, передаваемых в запоминающее устройство типа SRAM или из него.
13. Система памяти по п.9, в которой блок интерфейса выполнен с возможностью приема адреса страницы для запоминающего устройства типа флэш-памяти NAND, и начального адреса для запоминающего устройства типа SRAM, для передачи данных между запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND.
14. Система памяти по п.13, в которой блок интерфейса выполнен с возможностью обеспечения сигналами управления запоминающего устройства SRAM и запоминающего устройства типа флэш-памяти NAND для выполнения передачи данных в ответ на прием команды старта.
15. Система памяти по п.9, в которой управление разрешением записи для SRAM связано с управлением разрешения чтения для флэш-памяти NAND, и причем управление разрешением записи для флэш-памяти NAND связано с управлением разрешения чтения для SRAM.
16. Система памяти по п.9, в которой устройство беспроводной связи является терминалом в системе беспроводной связи.
17. Система памяти по п.9, в которой устройство беспроводной связи является мобильным телефоном в системе беспроводной связи.
18. Устройство беспроводной связи, включающее в себя: устройство внешней памяти, включающее в себя запоминающее устройство типа статического запоминающего устройства (SRAM), выполненное с возможностью обеспечения хранения данных, и запоминающее устройство типа флэш-памяти NAND (И-НЕ), выполненное с возможностью обеспечения дополнительного хранения данных; специализированную интегральную схему (СИС, ASIC), включающую в себя блок интерфейса, выполненный с возможностью обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND и шину данных, соединенную с запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND и блоком интерфейса, причем каждое из запоминающего устройства типа SRAM и запоминающего устройством типа флэш-памяти NAND выполнено с возможностью одновременного сохранения данных из другого запоминающего устройства через шину данных, когда к упомянутому другому запоминающему устройству осуществляет доступ блок интерфейса.
19. Устройство по п.18, в котором блок интерфейса включает в себя устройство кодирования с коррекцией ошибок (ККО), выполненное с возможностью обеспечения блочного кодирования данных, передаваемых в запоминающее устройство типа флэш-памяти NAND или из него.
20. Устройство по п.18, в котором блок интерфейса включает в себя генератор адресов, выполненный с возможностью предоставления адресов для данных, передаваемых в запоминающее устройство типа SRAM или из него.
21. Устройство по п.18, в котором блок интерфейса выполнен с возможностью приема адреса страницы для запоминающего устройства типа флэш-памяти NAND и начального адреса для запоминающего устройства типа SRAM для передачи данных между запоминающим устройством типа SRAM и запоминающим устройством типа флэш-памяти NAND, и обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND для передачи данных в ответ на прием команды старта.
22. Способ передачи данных между двумя запоминающими устройствами в устройстве беспроводной связи, включающий в себя этапы, на которых принимают начальный адрес для запоминающего устройства типа статического оперативного запоминающего устройства (SRAM); принимают адрес страницы для запоминающего устройства типа флэш-памяти NAND (И-НЕ); предоставляют сигналы управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND в ответ на прием команды старта; извлекают данные из запоминающего устройства-источника через шину данных, причем запоминающее устройство-источник является либо запоминающим устройством типа SRAM, либо запоминающим устройством типа флэш-памяти NAND; и записывают извлеченные данные в целевое запоминающее устройство через шину данных одновременно со считыванием данных из запоминающего устройства-источника, причем целевое запоминающее устройство является другим запоминающим устройством, отличным от запоминающего устройства-источника.
23. Способ по п.22, дополнительно включающий в себя этап, на котором генерируют значение кода коррекции ошибок (ККО) для каждой страницы данных, передаваемой в запоминающее устройство типа флэш-памяти NAND или из него.
24. Способ по п.23, в котором страница данных передается из запоминающего устройства типа флэш-памяти NAND в запоминающее устройство типа SRAM, причем способ дополнительно включает в себя этапы, на которых извлекают значение ККО, сохраненное в запоминающем устройстве типа флэш-памяти NAND для страницы данных, извлеченной из флэш-памяти NAND; и сравнивают извлеченное значение ККО со сгенерированным значением ККО для извлеченной страницы данных для определения того, существуют или нет какие-либо ошибки на странице данных.
25. Способ по п.24, дополнительно включающий в себя этапы, на которых при наличии ошибок в извлеченной странице данных, идентифицируют ошибочные байты в извлеченной странице данных; исправляют ошибочные байты исходя из извлеченного значения ККО, и записывают исправленные байты в запоминающее устройство типа SRAM.
26. Способ по п.23, в котором страница данных передается из запоминающего устройства типа SRAM в запоминающее устройство типа флэш-памяти NAND, причем способ дополнительно включает в себя этап, на котором записывают значение ККО, сгенерированное для страницы в запоминающее устройство типа флэш-памяти NAND.
27. Память, соединенная с возможностью обмена данными с устройством цифровой обработки сигналов (УЦОС), выполненным с возможностью интерпретации цифровой информации для: приема начального адреса для запоминающего устройства типа статического оперативного запоминающего устройства (SRAM); приема адреса страницы для запоминающего устройства типа флэш-памяти NAND (И-НЕ); приема команды старта для операции передачи страницы; обеспечения сигналов управления для запоминающего устройства типа SRAM и запоминающего устройства типа флэш-памяти NAND в ответ на команду старта; извлечения данных из запоминающего устройства-источника через шину данных, причем запоминающее устройство-источник представляет собой либо запоминающее устройство типа SRAM, либо запоминающее устройство типа флэш-памяти NAND; и записи извлеченных данных в целевое запоминающее устройство через шину данных одновременно со считыванием данных из запоминающего устройства-источника, причем целевое запоминающее устройство является другим запоминающим устройством, отличным от запоминающего устройства-источника.
28. Память по п.27, в которой УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для: генерации значения кода коррекции ошибок (ККО) для каждой страницы данных, передаваемых в запоминающее устройство типа флэш-памяти NAND и из него.
29. Память по п.28, в которой страница данных передается из запоминающего устройства типа флэш-памяти NAND в запоминающее устройство типа SRAM, и УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для: извлечения значения ККО, хранящегося в запоминающем устройстве типа флэш-памяти NAND для страницы данных, извлеченной из запоминающего устройства типа флэш-памяти NAND; и сравнения извлеченного значения ККО со сгенерированным значением ККО для извлеченной страницы данных для определения того, существуют или нет какие-либо ошибки на странице данных.
30. Память по п.29, в которой УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для того, чтобы при наличии ошибок в извлеченной странице данных, идентифицировать ошибочные байты в извлеченной странице данных; исправлять ошибочные байты, исходя из извлеченного значения ККО, и записывать исправленные байты в запоминающем устройстве типа SRAM.
31. Память по п.28, в которой страница данных передается из запоминающего устройства типа SRAM в запоминающее устройство типа флэш-памяти NAND, причем УЦОС дополнительно выполнено с возможностью интерпретации цифровой информации для: записи значения ККО, сгенерированного для страницы, в запоминающее устройство типа флэш-памяти NAND.
RU2004128074/09A 2002-02-21 2003-02-21 Прямой свопинг памяти между флэш-памятью nand и sram с кодированием с коррекцией ошибок RU2004128074A (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/081,503 US6683817B2 (en) 2002-02-21 2002-02-21 Direct memory swapping between NAND flash and SRAM with error correction coding
US10/081,503 2002-02-21

Publications (1)

Publication Number Publication Date
RU2004128074A true RU2004128074A (ru) 2005-05-10

Family

ID=27733274

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2004128074/09A RU2004128074A (ru) 2002-02-21 2003-02-21 Прямой свопинг памяти между флэш-памятью nand и sram с кодированием с коррекцией ошибок

Country Status (7)

Country Link
US (1) US6683817B2 (ru)
EP (1) EP1476805A1 (ru)
JP (1) JP2005518600A (ru)
AU (1) AU2003213196A1 (ru)
CA (1) CA2476913A1 (ru)
RU (1) RU2004128074A (ru)
WO (1) WO2003073259A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2618938C2 (ru) * 2013-03-13 2017-05-11 Интел Корпорейшн Управление временем обращения к памяти

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004102508A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体記憶装置
US7096313B1 (en) * 2002-10-28 2006-08-22 Sandisk Corporation Tracking the least frequently erased blocks in non-volatile memory systems
US7103732B1 (en) 2002-10-28 2006-09-05 Sandisk Corporation Method and apparatus for managing an erase count block
US7035967B2 (en) * 2002-10-28 2006-04-25 Sandisk Corporation Maintaining an average erase count in a non-volatile storage system
US20040128414A1 (en) * 2002-12-30 2004-07-01 Rudelic John C. Using system memory as a write buffer for a non-volatile memory
TWI220497B (en) * 2003-03-07 2004-08-21 Novatek Microelectronics Corp Data processing system having built-in memory in micro-processor
JP4664208B2 (ja) * 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
KR100556907B1 (ko) * 2003-10-20 2006-03-03 엘지전자 주식회사 Ｎａｎｄ형 플래시 메모리 장치
US7032087B1 (en) 2003-10-28 2006-04-18 Sandisk Corporation Erase count differential table within a non-volatile memory system
US7171526B2 (en) * 2003-11-07 2007-01-30 Freescale Semiconductor, Inc. Memory controller useable in a data processing system
EP1538525A1 (en) * 2003-12-04 2005-06-08 Texas Instruments Incorporated ECC computation simultaneously performed while reading or programming a flash memory
US7610433B2 (en) 2004-02-05 2009-10-27 Research In Motion Limited Memory controller interface
JP4041076B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 データ記憶システム
US20050223126A1 (en) * 2004-03-31 2005-10-06 Chu Li W Buffer controller between memories and method for the same
JP4260688B2 (ja) * 2004-06-09 2009-04-30 富士通株式会社 データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法
JP2006003966A (ja) * 2004-06-15 2006-01-05 Oki Electric Ind Co Ltd フラッシュメモリの書込方法
EP1797645B1 (en) * 2004-08-30 2018-08-01 Google LLC Systems and methods for providing nonvolatile memory management in wireless phones
KR100695890B1 (ko) * 2004-10-29 2007-03-19 삼성전자주식회사 멀티 칩 시스템 및 그것의 데이터 전송 방법
US7151010B2 (en) * 2004-12-01 2006-12-19 Kyocera Wireless Corp. Methods for assembling a stack package for high density integrated circuits
US7217994B2 (en) * 2004-12-01 2007-05-15 Kyocera Wireless Corp. Stack package for high density integrated circuits
WO2006074176A2 (en) * 2005-01-05 2006-07-13 The Regents Of The University Of California Memory architectures including non-volatile memory devices
JP2006190424A (ja) * 2005-01-07 2006-07-20 Nec Electronics Corp 半導体集積回路装置
US7313023B2 (en) * 2005-03-11 2007-12-25 Sandisk Corporation Partition of non-volatile memory array to reduce bit line capacitance
US7561877B2 (en) 2005-03-18 2009-07-14 Qualcomm Incorporated Apparatus and methods for managing malfunctions on a wireless device
KR100688549B1 (ko) * 2005-05-24 2007-03-02 삼성전자주식회사 비휘발성 메모리를 지원하는 온더플라이 ｂｃｃ 코덱시스템 및 방법
JP4982110B2 (ja) * 2005-06-02 2012-07-25 株式会社東芝 半導体集積回路装置
US8291295B2 (en) * 2005-09-26 2012-10-16 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7631245B2 (en) * 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7469368B2 (en) * 2005-11-29 2008-12-23 Broadcom Corporation Method and system for a non-volatile memory with multiple bits error correction and detection for improving production yield
US20070147115A1 (en) * 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
US7519754B2 (en) * 2005-12-28 2009-04-14 Silicon Storage Technology, Inc. Hard disk drive cache memory and playback device
US7602655B2 (en) * 2006-01-12 2009-10-13 Mediatek Inc. Embedded system
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US8077516B2 (en) * 2006-05-08 2011-12-13 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7773421B2 (en) * 2006-05-08 2010-08-10 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US20070300130A1 (en) * 2006-05-17 2007-12-27 Sandisk Corporation Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US7809994B2 (en) * 2006-05-17 2010-10-05 Sandisk Corporation Error correction coding for multiple-sector pages in flash memory devices
WO2007137013A2 (en) * 2006-05-17 2007-11-29 Sandisk Corporation Error correction coding for multiple-sector pages in flash memory devices
US20080046630A1 (en) * 2006-08-21 2008-02-21 Sandisk Il Ltd. NAND flash memory controller exporting a logical sector-based interface
US20080046641A1 (en) * 2006-08-21 2008-02-21 Sandisk Il Ltd. NAND flash memory controller exporting a logical sector-based interface
US8316206B2 (en) 2007-02-12 2012-11-20 Marvell World Trade Ltd. Pilot placement for non-volatile memory
KR100854972B1 (ko) * 2007-02-13 2008-08-28 삼성전자주식회사 메모리 시스템 및 그것의 데이터 읽기 방법
US7904793B2 (en) * 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7966546B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Non-volatile memory with soft bit data transmission for error correction control
US7971127B2 (en) * 2007-03-31 2011-06-28 Sandisk Technologies Inc. Guided simulated annealing in non-volatile memory error correction control
US7966550B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Soft bit data transmission for error correction control in non-volatile memory
US7975209B2 (en) * 2007-03-31 2011-07-05 Sandisk Technologies Inc. Non-volatile memory with guided simulated annealing error correction control
US8051358B2 (en) 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
US8065583B2 (en) 2007-07-06 2011-11-22 Micron Technology, Inc. Data storage with an outer block code and a stream-based inner code
US8164656B2 (en) * 2007-08-31 2012-04-24 Unity Semiconductor Corporation Memory emulation in an image capture device
US8103936B2 (en) * 2007-10-17 2012-01-24 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
US8327245B2 (en) * 2007-11-21 2012-12-04 Micron Technology, Inc. Memory controller supporting rate-compatible punctured codes
US8046542B2 (en) 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
US8499229B2 (en) 2007-11-21 2013-07-30 Micro Technology, Inc. Method and apparatus for reading data from flash memory
US7751221B2 (en) * 2007-12-21 2010-07-06 Unity Semiconductor Corporation Media player with non-volatile memory
TWI358735B (en) * 2008-01-03 2012-02-21 Nanya Technology Corp Memory access control method
TWI381387B (zh) * 2008-02-21 2013-01-01 Phison Electronics Corp 儲存裝置、控制器及其資料存取方法
JP5650116B2 (ja) * 2008-10-09 2015-01-07 マイクロン テクノロジー， インク． 仮想化ｅｃｃ−ｎａｎｄ
US8316201B2 (en) * 2008-12-18 2012-11-20 Sandisk Il Ltd. Methods for executing a command to write data from a source location to a destination location in a memory device
US8194481B2 (en) * 2008-12-18 2012-06-05 Mosaid Technologies Incorporated Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
US8037235B2 (en) * 2008-12-18 2011-10-11 Mosaid Technologies Incorporated Device and method for transferring data to a non-volatile memory device
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US8443263B2 (en) 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US8595411B2 (en) * 2009-12-30 2013-11-26 Sandisk Technologies Inc. Method and controller for performing a sequence of commands
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
EP2418648B1 (en) * 2010-07-29 2013-03-06 STMicroelectronics (Grenoble 2) SAS RAM memory device selectively protectable with ECC
US8984367B2 (en) 2011-02-25 2015-03-17 Altera Corporation Error detection and correction circuitry
US8732557B2 (en) 2011-05-31 2014-05-20 Micron Technology, Inc. Data protection across multiple memory blocks
CN102568605B (zh) * 2011-12-23 2014-12-24 青岛海信信芯科技有限公司 系统总线检错纠错方法和nand flash控制器
KR101924022B1 (ko) 2012-04-03 2019-02-22 삼성전자주식회사 메모리 시스템 및 그것의 페이지 교체 방법
CN102650949A (zh) * 2012-04-24 2012-08-29 深圳创维数字技术股份有限公司 一种存储设备的固件升级的方法及装置
US8793556B1 (en) 2012-05-22 2014-07-29 Pmc-Sierra, Inc. Systems and methods for reclaiming flash blocks of a flash drive
US9183085B1 (en) 2012-05-22 2015-11-10 Pmc-Sierra, Inc. Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency
US9047214B1 (en) 2012-05-22 2015-06-02 Pmc-Sierra, Inc. System and method for tolerating a failed page in a flash device
US9021333B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for recovering data from failed portions of a flash drive
US8972824B1 (en) 2012-05-22 2015-03-03 Pmc-Sierra, Inc. Systems and methods for transparently varying error correction code strength in a flash drive
US9176812B1 (en) 2012-05-22 2015-11-03 Pmc-Sierra, Inc. Systems and methods for storing data in page stripes of a flash drive
US8996957B1 (en) 2012-05-22 2015-03-31 Pmc-Sierra, Inc. Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes
US9021337B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive
US8788910B1 (en) 2012-05-22 2014-07-22 Pmc-Sierra, Inc. Systems and methods for low latency, high reliability error correction in a flash drive
US9021336B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages
WO2014011149A1 (en) * 2012-07-10 2014-01-16 Hewlett-Packard Development Company, L.P. List sort static random access memory
US9577673B2 (en) 2012-11-08 2017-02-21 Micron Technology, Inc. Error correction methods and apparatuses using first and second decoders
KR20140085756A (ko) * 2012-12-27 2014-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법
US9053012B1 (en) 2013-03-15 2015-06-09 Pmc-Sierra, Inc. Systems and methods for storing data for solid-state memory
US9081701B1 (en) 2013-03-15 2015-07-14 Pmc-Sierra, Inc. Systems and methods for decoding data for solid-state memory
US9026867B1 (en) 2013-03-15 2015-05-05 Pmc-Sierra, Inc. Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory
US9208018B1 (en) 2013-03-15 2015-12-08 Pmc-Sierra, Inc. Systems and methods for reclaiming memory for solid-state memory
US9009565B1 (en) 2013-03-15 2015-04-14 Pmc-Sierra, Inc. Systems and methods for mapping for solid-state memory
CN103761988B (zh) * 2013-12-27 2018-01-16 华为技术有限公司 固态硬盘及数据移动方法
JP2014238871A (ja) * 2014-08-01 2014-12-18 マイクロン テクノロジー， インク． 単一の仮想化されたｅｃｃアルゴリズムを提供するコントローラと、このコントローラを含む記憶システム、及びこの記憶システムを管理する方法
CN105676727B (zh) * 2016-01-11 2018-03-02 西北工业大学 一种发动机燃油供应系统控制时序存储和读取方法
KR102507743B1 (ko) * 2016-02-04 2023-03-09 삼성전자주식회사 메모리 관리 방법 및 그 전자 장치
US10446251B2 (en) 2017-04-12 2019-10-15 Intel Corporation Methods and apparatus for detecting defects in memory circuitry
US10216685B1 (en) * 2017-07-19 2019-02-26 Agiga Tech Inc. Memory modules with nonvolatile storage and rapid, sustained transfer rates
US11281195B2 (en) 2017-09-29 2022-03-22 Intel Corporation Integrated circuits with in-field diagnostic and repair capabilities
US10795767B2 (en) 2018-12-26 2020-10-06 M31 Technology Corporation Error correcting system shared by multiple memory devices
JP7266698B2 (ja) * 2019-10-15 2023-04-28 株式会社ソニー・インタラクティブエンタテインメント 信号処理チップ、及び信号処理システム
JP7567133B2 (ja) * 2020-08-03 2024-10-16 勝憲 横山 半導体記憶装置及び半導体記憶装置の制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965828A (en) 1989-04-05 1990-10-23 Quadri Corporation Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer
US5588112A (en) * 1992-12-30 1996-12-24 Digital Equipment Corporation DMA controller for memory scrubbing
US5606532A (en) 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
US5550489A (en) * 1995-09-29 1996-08-27 Quantum Corporation Secondary clock source for low power, fast response clocking
US5721739A (en) 1995-12-14 1998-02-24 Fairchild Semiconductor Corporation Method for detecting read errors, correcting single-bit read errors and reporting multiple-bit read errors
US5754469A (en) 1996-06-14 1998-05-19 Macronix International Co., Ltd. Page mode floating gate memory device storing multiple bits per cell
JP3778774B2 (ja) * 2000-05-12 2006-05-24 松下電器産業株式会社 データ処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2618938C2 (ru) * 2013-03-13 2017-05-11 Интел Корпорейшн Управление временем обращения к памяти
US9904592B2 (en) 2013-03-13 2018-02-27 Intel Corporation Memory latency management
US10572339B2 (en) 2013-03-13 2020-02-25 Intel Corporation Memory latency management

Also Published As

Publication number Publication date
US6683817B2 (en) 2004-01-27
US20030156454A1 (en) 2003-08-21
JP2005518600A (ja) 2005-06-23
CA2476913A1 (en) 2003-09-04
EP1476805A1 (en) 2004-11-17
AU2003213196A1 (en) 2003-09-09
WO2003073259A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
RU2004128074A (ru) Прямой свопинг памяти между флэш-памятью nand и sram с кодированием с коррекцией ошибок
US8352833B2 (en) System and method for data read of a synchronous serial interface NAND
US8006030B2 (en) Memory controller for identifying the last valid page/segment in a physical block of a flash memory
CN101763895B (zh) 具有随机化器/去随机化器的数据存储系统和设备
TWI406130B (zh) 資料處理系統、控制器及其搜尋特定記憶體區的方法
US20060036897A1 (en) Data storage device
US8327040B2 (en) Host controller
US20060282717A1 (en) Memory device
MX2007006033A (es) Acceso de memoria de alta velocidad y robusta con temporizador de interfaz adaptiva.
US12061801B2 (en) Memory addressing methods and associated controller, memory device and host
US20100185811A1 (en) Data processing system and method
US10917119B2 (en) Data storage system and associated data storing method for reducing data error rate
KR100688549B1 (ko) 비휘발성 메모리를 지원하는 온더플라이 ｂｃｃ 코덱시스템 및 방법
CN111143109B (zh) 一种ecc内存管理器、方法及电子设备
WO2007066879A1 (en) Method and device for correcting code data error
CN114981784A (zh) 用于控制数据储存装置之方法及相关闪存控制器
US8275932B2 (en) Method for transmitting special commands to flash storage device
US11972827B2 (en) Semiconductor storage device and reading method
US20030200401A1 (en) Microcomputer system automatically backing-up data written in storage medium in transceiver, and transceiver connected thereto
US20240354011A1 (en) Memory addressing methods and associated controller, memory device and host
US10936248B2 (en) Data writing method with verifying a part of data, memory controlling circuit unit and memory storage device
KR100743252B1 (ko) 코드 데이터 에러 정정 방법 및 장치
JP2000349853A (ja) データ伝送方法
JP4314460B2 (ja) データ転送方法、データ転送装置およびデータ転送システム
US20100325341A1 (en) Memory Device and Memory Interface

Legal Events

Date Code Title Description
FA93 Acknowledgement of application withdrawn (no request for examination)

Effective date: 20060222