KR100743252B1 - 코드 데이터 에러 정정 방법 및 장치 - Google Patents

코드 데이터 에러 정정 방법 및 장치 Download PDF

Info

Publication number
KR100743252B1
KR100743252B1 KR1020060032737A KR20060032737A KR100743252B1 KR 100743252 B1 KR100743252 B1 KR 100743252B1 KR 1020060032737 A KR1020060032737 A KR 1020060032737A KR 20060032737 A KR20060032737 A KR 20060032737A KR 100743252 B1 KR100743252 B1 KR 100743252B1
Authority
KR
South Korea
Prior art keywords
code data
processor
error
main processor
memory
Prior art date
Application number
KR1020060032737A
Other languages
English (en)
Other versions
KR20070061019A (ko
Inventor
정종식
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020060032737A priority Critical patent/KR100743252B1/ko
Publication of KR20070061019A publication Critical patent/KR20070061019A/ko
Application granted granted Critical
Publication of KR100743252B1 publication Critical patent/KR100743252B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

코드 데이터 에러 정정 방법 및 장치가 개시된다. 본 발명의 실시예에 따른 디지털 처리 장치의 메인 프로세서는 비휘발성 메모리의 코드 데이터 영역에 기록된 제1 코드 데이터가 에러를 포함하면 미리 설정된 에러 정정 방법 또는 백업 영역에 기록된 제2 코드 데이터에 의해 에러 정정된 제3 코드 데이터를 공유 메모리에 기록한다. 메인 프로세서 또는 어플리케이션 프로세서는 제3 코드 데이터에 상응하는 동작을 수행한다. 본 발명에 의해, 부트 코드의 오류 검출 및 오류 발생시 신속한 대응으로 인해 시스템의 안정적인 구동이 가능하다.
부팅, 공유, 메모리, 프로세서, 버스

Description

코드 데이터 에러 정정 방법 및 장치{Method and apparatus for correcting code data error}
도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도.
도 2는 종래 기술에 따른 프로세서들과 메모리들간의 결합 구조를 간략히 나타낸 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 각 프로세서의 연결 구조를 간략히 나타낸 도면.
도 4는 일반적인 비휘발성 메모리의 영역 구조를 나타낸 도면.
도 5는 본 발명의 바람직한 일 실시예에 따른 비휘발성 메모리와 공유 메모리간의 연동 방법을 개념적으로 예시한 도면.
도 6은 본 발명의 바람직한 일 실시예에 따른 부트 에러 검출 방법을 나타낸 순서도.
본 발명은 디지털 처리 장치에 관한 것으로, 특히 디지털 처리 장치의 코드 데이터 에러 정정에 관한 것이다.
디지털 처리 장치의 일 예로서, 휴대형 단말기는 게임, 이동 통신 등의 기능을 수행하기 위하여 작은 크기로 형성되어 사용자의 휴대를 용이하게 한 전자 장치를 의미한다. 휴대형 단말기에는 이동 통신 단말기, 개인 휴대 단말기(PDA : Personal Digital Assistant), 휴대형 멀티미디어 단말기(PMP : Portable Multimedia Player), 카 네비게이션 장치 등이 있다.
이중, 이동 통신 단말기는 본질적으로 이동중인 사용자가 원격지의 수신자와 전화 통화가 가능하도록 구현된 장치이다. 그러나, 과학 기술의 발전으로 인해, 최근의 이동 통신 단말기는 전화 통화 기능, 단문 메시지 송수신 기능, 주소록 관리 기능 등의 본질적 기능 외에 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 더 구비한다.
도 1은 종래의 카메라 기능을 구비한 이동 통신 단말기의 블록 구성도이다.
도 1을 참조하면, 카메라 기능을 구비한 이동 통신 단말기(100)는 고주파 처리부(110), A/D 변환부(115), D/A 변환부(120), 제어부(125), 전원부(130), 키 입력부(135), 메인 메모리(140), 표시부(145), 카메라(150), 영상 처리부(155) 및 보조 메모리(160)를 포함하여 구성된다.
고주파 처리부(110)는 안테나를 통해 수신되거나 안테나를 통해 송신되는 고주파 신호를 처리한다.
A/D 변환부(115)는 고주파 처리부(110)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 제어부(125)로 전달한다.
D/A 변환부(120)는 제어부(125)로부터 출력되는 디지털 신호를 아날로그 신호로 변환하여 고주파 처리부(110)로 전달한다.
제어부(125)는 이동 통신 단말기(100)의 전반적인 동작을 제어한다. 제어부(125)는 CPU(Central Processing Unit) 또는 마이크로 컨트롤러(Micro-Controller)를 포함할 수 있다.
전원부(130)는 이동 통신 단말기(100)의 동작을 위해 필요한 전원을 공급하는 수단으로, 전원부(130)는 외부 전원 소스(source)와 결합되거나 배터리(battery) 등과 결합될 수 있다.
키 입력부(135)는 이동 통신 단말기(100)의 각종 기능 설정, 다이얼링 등을 수행하기 위한 키 데이터를 생성하여 제어부(125)로 전달한다.
메인 메모리(140)는 이동 통신 단말기(100)의 운용 프로그램, 각종 데이터 등을 저장한다. 메인 메모리(140)는 플래시 메모리(Flash Memory) 또는 EEPROM(Electrically Erasable Programmable Read Only Memory) 등으로 구성될 수 있다.
표시부(145)는 이동 통신 단말기(100)의 동작 상태, 관련 정보(예를 들어, 날짜, 시각 등), 카메라(150)를 통해 촬영된 외부 영상 등을 표시한다.
카메라(150)는 외부 영상(피사체)를 촬영하고, 영상 처리부(155)는 카메라(150)에 의해 촬영된 외부 영상을 처리한다. 영상 처리부(155)는 색 보간, 감마 보정, 화질 보정, JPEG 부호화 등의 기능을 수행한다. 보조 메모리(160)는 영상 처리부(155)에 의해 처리된 외부 영상 등을 저장한다. 보조 메모리(160)는 SRAM(Static RAM) 또는 SDRAM(Synchronous DRAM)일 수 있다.
상술한 바와 같이, 카메라 기능을 구비한 이동 통신 단말기(100)는 복수의 프로세서(즉, 메인 프로세서와 부가 기능 수행을 위한 하나 이상의 어플리케이션 프로세서)를 구비한다. 즉, 도 1에 도시된 바와 같이 이동 통신 단말기(100)의 전체적인 기능을 제어하기 위한 제어부(125)와 카메라 기능을 제어하기 위한 영상 처리부(155)가 포함된다. 또한, 각각의 프로세서는 각각 독립된 메모리와 결합되도록 구성된다. 예를 들어, 메인 프로세서는 베이스밴드 칩(Baseband Chip)으로 구현될 수 있다.
어플리케이션 프로세서의 형태 및 수량은 휴대형 단말기(100)에 어떤 부가 기능이 구비되는지에 따라 상이할 수 있다. 예를 들어, 카메라 기능 수행을 위한 어플리케이션 프로세서는 JPEG 부호화(encoding), JPEG 복호화(decoding) 등의 기능을 수행할 수 있고, 음악 파일 재생 기능을 수행하기 위한 어플리케이션 프로세서는 음악 파일의 부호화, 복호화 등을 수행할 수 있다. 이외에도 휴대형 단말기는 게임 컨트롤을 위한 어플리케이션 프로세서 등을 더 포함할 수도 있다. 각 어플리케이션 프로세서의 기능은 메인 프로세서에 의해 제어될 수 있다. 상술한 프로세서들 각각은 처리된 데이터를 저장하기 위한 메모리를 개별적으로 구비한다.
도 2는 종래 기술에 따른 프로세서들과 메모리들간의 결합 구조를 간략히 나타낸 도면이다.
도 2에 도시된 바와 같이, 메인 프로세서(210)는 기본적으로 2개의 버스(BUS)를 가진다. 일반적으로, 버스(Bus)는 디지털 처리 장치에서 제어부와 주기 억장치, 입출력 장치 간에 정보를 전송하는데 사용되는 공용 목적의 전기적 통로를 의미한다. 버스는 각 장치의 주소나 기억장치의 위치를 나타내는 정보들을 위한 선과 수행될 다양한 데이터 전송 동작을 구별하기 위한 선을 포함한다.
하나의 버스는 호스트 인터페이스(Host I/F)를 형성하여 어플리케이션 프로세서(215)와 결합되도록 하는 MP(Main Processor)-AP(Application Processor) 버스이고, 다른 하나는 비휘발성 메모리(Nonvolatile Memory, 220) 및 제1 휘발성 메모리(Volatile Memory, 225)에 결합되도록 하는 MP-MM(Main Memory) 버스이다. MP-MM 버스는 비휘발성 메모리(220)에 결합되도록 하는 제1 버스와 제1 휘발성 메모리(225)에 결합되도록 하는 제2 버스로 나뉠 수도 있다. 비휘발성 메모리(220)와 제1 휘발성 메모리(225)는 MCP(Multi-Chip Package) 기술에 의해 하나의 칩으로 구현될 수도 있다.
어플리케이션 프로세서(215)는 호스트 인터페이스인 MP-AP 버스를 통해 메인 프로세서(210)와 결합되고, AP-AM(Application Memory) 버스를 통해 제2 휘발성 메모리(245)와 결합된다. 또한, 추가적인 버스들에 의해 표시부(145) 및 이미지 센서(240)와 결합된다.
도 2에 도시된 바와 같이, 종래의 결합 구조에 의할 때 메인 프로세서(210) 및 어플리케이션 프로세서(215)는 각각 전용의 메모리를 구비한다. 따라서, 메인 프로세서(210)는 제1 휘발성 메모리(225)에 저장된 데이터(예를 들어, MPEG 파일)를 표시부(145)를 통해 디스플레이하고자 하는 경우, 해당 데이터를 독출하여 MP-AP 버스를 통해 어플리케이션 프로세서(215)로 전달하여야 한다. 어플리케이션 프 로세서(215)는 메인 프로세서(210)로부터 전달받은 데이터를 처리(예를 들어, 디코딩)하여 표시부(145)를 통해 디스플레이한다. 이 경우, 처리하거나 표시할 데이터가 큰 경우, 어플리케이션 프로세서(215)는 해당 데이터를 제2 휘발성 메모리(245)에 기록한 후 필요한 시점에 독출하여 처리하거나 표시부(145)로 전달한다.
상술한 바와 같이, 종래의 결합 구조에 의하면 메인 프로세서(210)와 어플리케이션 프로세서(215)간에 잔달할 데이터의 크기가 클수록 메인 프로세서(210) 및 어플리케이션 프로세서(215)의 처리 효율은 감소된다. 즉, 메인 프로세서(210)가 큰 데이터를 독출하여 전달하여야 하며, 어플리케이션 프로세서(215)가 전달받은 데이터를 제2 휘발성 메모리(245)에 기록하여야 하며, 또한 어플리케이션 프로세서(215)의 내부 구성 요소가 해당 데이터들을 처리할 때 제2 휘발성 메모리(245)에 접속하기 위해 AP-AM 버스를 사용하기 때문이다.
이러한 문제점은 시스템 부팅(booting)시 더 크게 작용된다. 일반적인 시스템 부팅 과정은 메인 프로세서(210)의 부팅 및 어플리케이션 프로세서(215)의 부팅 순으로 이루어지며, 이를 구체적으로 설명하면 다음과 같다.
먼저, 메인 프로세서(210)에 구동 전원이 인가되면, 메인 프로세서(210)는 MP-MM 버스를 통해 비휘발성 메모리(315)에 기록된 부트 코드(boot code)들을 독출하여 프로그램 메모리(235) 내에 기록한다. 메인 프로세서(210)는 프로그램 메모리(235)에 기록된 부트 코드들을 이용하여 부팅을 수행한다. 프로그램 메모리(235)는 SDRAM일 수 있다.
이어서, 메인 프로세서(210)는 MP-MM 버스를 통해 비휘발성 메모리(315)에 기록된 부트 코드(즉, 어플리케이션 프로세서(215)의 부팅을 위한 부트 코드)를 독출하여 MP-AP 버스를 통해 어플리케이션 프로세서(215)로 전달한다. 어플리케이션 프로세서(215)는 전달받은 부트 코드를 AP-AM 버스를 통해 제2 비휘발성 메모리(315)에 기록한 후, 부팅을 수행한다.
상술한 바와 같이, 어플리케이션 프로세서(215)는 부팅을 위해 메인 프로세서(210)로부터 부트 코드를 전달받아야 하며, 이 과정에서 에러(error)가 발생될 수 있다. 따라서, 부트 코드의 에러 여부에 대한 확인이 선행되어야 함에도 불구하고, 종래의 시스템은 이를 위한 구성이 생략된 문제점이 있다. 이 상태에서, 만일 부트 코드의 에러가 존재한다면 어플리케이션 프로세서(215)가 정상적인 동작이 불가능하므로 어플리케이션 프로세서(215)의 기능(예를 들어, 멀티미디어 기능, 표시부 제어 기능 등)의 정상적인 구동이 불가능한 문제점이 있다.
따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 부트 코드의 오류 검출 및 오류 발생시 신속한 대응으로 인해 시스템의 정상 구동이 가능한 코드 데이터 에러 정정 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 어플리케이션 프로세서로 부트 코드 및 처리 데이터의 신속한 제공을 가능하게 하는 코드 데이터 에러 정정 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 부트 코드에 대한 백업 데이터를 관리함으로써 부 트 코드의 신뢰성을 확보할 수 있는 코드 데이터 에러 정정 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 부트 코드가 기록된 저장 영역에 대해 2비트 이상의 비트 오류가 발생하거나 부트 코드가 삭제된 경우에도 이를 복구하여 운용할 수 있는 코드 데이터 에러 정정 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 공유 메모리의 저장 영역을 분할 적용함으로써 신속한 데이터 전달 및 이용을 가능하게 하는 코드 데이터 에러 정정 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 각 프로세서의 구동을 위해 필요한 데이터에도 범용적으로 이용되어 각 프로세서의 안정적 구동을 가능하게 하는 코드 데이터 에러 정정 방법 및 장치를 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 코드 데이터 에러 정정을 수행하는 디지털 처리 장치, 메인 프로세서 및/또는 어플리케이션 프로세서가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 메인 프로세서 및 하나 이상의 어플리케이션 프로세서를 포함하는 디지털 처리 장치에 있어서, 상기 메인 프로세서 와 MP-NM 버스를 통해 결합되고, 제1 코드 데이터가 기록된 코드 데이터 영역 및 상기 제1 코드 데이터와 일치하는 제2 코드 데이터가 백업(back up)된 백업 영역을 포함하는 비휘발성 메모리; 및 상기 메인 프로세서 및 상기 어플리케이션 프로세서에 의해 공유되며, 상기 제1 코드 데이터 또는 에러 정정(error correction)된 제3 코드 데이터가 기록되는 공유 메모리를 포함하되, 상기 메인 프로세서는 상기 제1 코드 데이터가 에러를 포함하면 미리 설정된 에러 정정 방법 또는 상기 제2 코드 데이터에 의해 에러 정정된 상기 제3 코드 데이터를 상기 공유 메모리에 기록하고, 상기 메인 프로세서 또는 상기 어플리케이션 프로세서는 상기 제3 코드 데이터에 상응하는 동작을 수행하는 것을 특징으로 하는 디지털 처리 장치가 제공된다.
상기 메인 프로세서는 상기 제1 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제1 코드 데이터가 2비트 이상의 에러를 포함하면 상기 제2 코드 데이터를 이용하여 상기 제3 코드 데이터를 생성할 수 있다.
상기 메인 프로세서는 상기 제2 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제2 코드 데이터가 2비트 이상의 에러를 포함하면 에러 메시지가 출력되도록 제어할 수 있다.
상기 메인 프로세서는 상기 제3 코드 데이터를 상기 비휘발성 메모리에 기록할 수 있다.
상기 공유 메모리는 2이상의 포트를 포함하고, 각각의 포트가 상기 메인 프로세서 및 상기 어플리케이션 프로세서에 1씩 할당될 수 있다.
상기 공유 메모리의 저장 영역은 상기 메인 프로세서의 전용 영역, 상기 어플리케이션 프로세서의 전용 영역, 상기 메인 프로세서와 상기 어플리케이션 프로세서가 접속할 수 있는 공통 영역이 포함되도록 분할될 수 있다.
상기 비휘발성 메모리 및 상기 공유 메모리는 MCP(Multi-Chip Package) 기술에 의해 원 칩화될 수 있다.
상기 코드 데이터는 부트 코드(boot code) 데이터, 프로그램 실행 코드 데이터, 멀티미디어 기능 수행을 위한 코드 데이터 중 적어도 어느 하나일 수 있다. 상기 어플리케이션 프로세서는 상기 공유 메모리에 기록된 부트 코드 데이터를 이용하여 부팅될 수 있다.
본 발명의 바람직한 다른 실시예에 따르면, 하나 이상의 어플리케이션 프로세서에 결합되고, 상기 어플리케이션 프로세서의 동작을 제어하는 메인 프로세서에 있어서, MP-NM 버스를 통해 비휘발성 메모리에 접속하고, MP-VM 버스를 통해 공유 메모리에 접속하는 인터페이스부; 및 상기 비휘발성 메모리의 코드 데이터 영역에 기록된 제1 코드 데이터가 에러를 포함하면 미리 설정된 에러 정정 방법 또는 상기 비휘발성 메모리의 백업 영역에 기록된 제2 코드 데이터를 이용하여 생성한 제3 코드 데이터를 상기 인터페이스부를 통해 상기 공유 메모리에 기록하는 컨트롤러를 포함하는 메인 프로세서가 제공된다. 여기서, 메인 프로세서는 상기 제3 코드 데이터를 상기 비휘발성 메모리에 기록할 수 있다.
상기 컨트롤러는 상기 제1 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제1 코드 데이터가 2비 트 이상의 에러를 포함하면 상기 제2 코드 데이터를 이용하여 상기 제3 코드 데이터를 생성할 수 있다.
상기 컨트롤러는 상기 제2 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제2 코드 데이터가 2비트 이상의 에러를 포함하면 에러 메시지가 출력되도록 제어할 수 있다.
상기 코드 데이터는 부트 코드(boot code) 데이터, 프로그램 실행 코드 데이터, 멀티미디어 기능 수행을 위한 코드 데이터 중 적어도 어느 하나일 수 있다. 상기 컨트롤러는 상기 어플리케이션 프로세서의 부팅을 위한 부트 코드 데이터를 생성하여 상기 공유 메모리에 기록하고, 상기 어플리케이션 프로세서는 상기 공유 메모리에 기록된 부트 코드 데이터를 이용하여 부팅될 수 있다.
상기 비휘발성 메모리는 NAND 플래시 메모리 또는 NOR 플래시 메모리일 수 있다. 또한, 상기 공유 메모리는 SDRAM 메모리일 수 있다.
상기 메인 프로세서는 상기 하나 이상의 어플리케이션 프로세서와 제어 신호 송수신을 위하여 각각 MP-AP 버스를 통해 결합될 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 메인 프로세서와 결합되고, 상기 메인 프로세서에 의해 제어되는 어플리케이션 프로세서에 있어서, AP-VM 버스를 통해 공유 메모리에 접속하는 인터페이스부; 및 상기 공유 메모리의 제1 영역에 기록된 제1 코드 데이터가 에러를 포함하면 미리 설정된 에러 정정 방법 또는 상기 공유 메모리의 제2 영역에 기록된 제2 코드 데이터를 이용하여 생성한 제3 코드 데이터를 상기 공유 메모리에 기록하고, 상기 제3 코드 데이터에 따른 동작을 수행하 는 컨트롤러를 포함하되, MP-NM 버스를 통해 비휘발성 메모리에 접속되고, MP-VM 버스를 통해 공유 메모리에 접속된 상기 메인 프로세서가 상기 비휘발성 메모리의 코드 데이터 영역에 기록된 제1 코드 데이터를 상기 제1 영역에 기록하고, 상기 비휘발성 메모리의 백업 영역에 기록된 제2 코드 데이터를 상기 제2 영역에 기록하는 것을 특징으로 하는 어플리케이션 프로세서가 제공된다.
상기 컨트롤러는 상기 제1 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제1 코드 데이터가 2비트 이상의 에러를 포함하면 상기 제2 코드 데이터를 이용하여 상기 제3 코드 데이터를 생성할 수 있다.
상기 컨트롤러는 상기 제2 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제2 코드 데이터가 2비트 이상의 에러를 포함하면 에러 메시지가 출력되도록 제어할 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면 코드 데이터 에러 정정 방법 및/또는 그 방법을 실행할 수 있는 프로그램이 기록된 기록매체가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 메인 프로세서 및 하나 이상의 어플리케이션 프로세서를 포함하는 디지털 처리 장치의 상기 메인 프로세서에 의한 코드 데이터 에러 정정 방법에 있어서, (a) 비휘발성 메모리의 코드 데이터 영역에 기록된 제1 코드 데이터를 독출하여 에러 포함 여부를 판단하는 단계; (b) 1비트 에러가 존재하면 미리 설정된 에러 정정 방법에 의해 에러 정정된 코드 데이터를 생성하여 공유 메모리에 저장하는 단계; 및 (c) 2비트 이상의 에러가 존재하면 상기 비휘발성 메모리의 백업 영역에 기록된 제2 코드 데이터를 이용하여 에러 정정된 코드 데이터를 생성하고, 상기 공유 메모리에 저장하는 단계를 포함하되, 상기 비휘발성 메모리는 상기 메인 프로세서와 MP-NM 버스를 통해 결합되고, 상기 공유 메모리는 상기 메인 프로세서 및 상기 어플리케이션 프로세서에 의해 공유되는 것을 특징으로 하는 코드 데이터 에러 정정 방법이 제공된다.
상기 단계 (c)는, 상기 비휘발성 메모리의 백업 영역에 기록된 제2 코드 데이터를 독출하는 단계; 상기 제2 코드 데이터에 1비트 에러가 존재하면 상기 에러 정정 방법에 의해 에러 정정된 코드 데이터를 생성하여 공유 메모리에 저장하는 단계; 및 상기 제2 코드 데이터에 2비트 이상의 에러가 존재하면 에러 메시지를 출력하는 단계를 포함할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 명세서에서 이용되는 서수(ordinal number, 예를 들어, 제1, 제2, A, B 등)는 동일 또는 유사한 개체가 표시된 순서대로 단지 구별을 위해 순차적으로 구분하기 위한 식별 기호에 불과하다. 따라서, 서수가 부가된 구성 요소의 명칭은 그 전체로서 특정되는 것은 아니며, 또한 이로 인해 본 발명의 권리범위가 제한되지 않음은 자명하다.
또한, 본 발명에 따른 공유 메모리를 이용한 디스플레이 제어 방법은 메인 프로세서가 디스플레이될 데이터를 어플리케이션 프로세서를 경유하여 표시부로 전달할 필요가 있는 모든 형태의 디지털 처리 장치 또는 시스템(예를 들어, 이동 통신 단말기, PDA, PMP(Portable Multimedia Player), MP3 플레이어, 디지털 카메라, 디지털 텔레비전, 음향 기기 등과 같이 휴대형 단말기 및/또는 가정 내에 구비되는 가정용 디지털 기기 등)에 동일하게 적용할 수 있음은 자명하다. 다만, 이하에서는 설명 및 이해의 편의를 위해 휴대형 단말기를 중심으로 설명하기로 한다. 또한, 하기의 설명을 통해 본 발명이 적용될 수 있는 휴대형 단말기가 특정 유형의 단말기에 제한되지 않고 복수의 프로세서 또는 구성 요소들에 의해 공유되는 메모리를 포함하여 구성된 단말기인 경우라면 동일하게 적용될 수 있음을 쉽게 이해할 수 있을 것이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 각 프로세서의 연결 구조를 간략히 나타낸 도면이고, 도 4는 일반적인 비휘발성 메모리의 영역 구조를 나타낸 도면이며, 도 5는 본 발명의 바람직한 일 실시예에 따른 비휘발성 메모리와 공유 메모리간의 연동 방법을 개념적으로 예시한 도면이다.
관련 도면을 참조하여 설명함에 있어, 어플리케이션 프로세서(215)는 이미지 센서(240)를 제어하고 이미지 센서(240)로부터 입력되는 신호(예를 들어, 이미지 데이터 및/또는 음성 데이터에 상응하는 전기 신호 등)의 처리를 위한 멀티미디어 프로세서인 경우를 가정하여 설명한다. 어플리케이션 프로세서(215)와 이미지 센서(240)간에는 ISP(Image Signal Processor)가 더 구비될 수 있다. 또한, 어플리케 이션 프로세서(215)와 결합된 공유 메모리(320)는 메인 프로세서(210)와 공유될 뿐 아니라 어플리케이션 프로세서(215) 내에 포함된 각 구성 요소들에 의해 공유될 수 있을 것이다.
도 3에 도시된 바와 같이, 메인 프로세서(210)는 호스트 인터페이스(Host I/F)인 MP-AP 버스를 통해 어플리케이션 프로세서(215)와 결합되고, MP-NM(Nonvolatile Memory) 버스를 통해 비휘발성 메모리(315)에 결합되며, MP-VM 버스를 통해 공유 메모리(320)에 결합된다. 비휘발성 메모리(315)는 예를 들어 NAND 플래시 메모리 또는 NOR 플래시 메모리일 수 있다. 공유 메모리(320)는 휘발성 메모리일 수 있으며, 예를 들어 SDRAM 메모리일 수 있다. 비휘발성 메모리(315)와 공유 메모리(320)는 MCP(Multi-Chip Package) 기술에 의해 하나의 칩(310)으로 구현될 수도 있다. 메인 프로세서(210)는 제1 인터페이스부(325)를 제어하여 공유 메모리(320) 및/또는 비휘발성 메모리(315)에 데이터를 기록하거나 해당 메모리(315 또는 320)로부터 데이터를 독출할 수 있다.
메인 프로세서(210)는 휴대형 단말기에 포함된 각 구성 요소를 제어할 수 있다. 예를 들어, 휴대형 단말기에 복수의 어플리케이션 프로세서들이 구비된 경우 메인 프로세서(210)는 호스트 인터페이스를 통해 각 어플리케이션 프로세서들의 기능을 제어할 수 있다. 또한, 메인 프로세서(210)는 비휘발성 메모리(315)에 저장된 AP 부트 코드(즉, 어플리케이션 프로세서(215)의 부팅을 위해 필요한 부트 코드)를 독출하여 공유 메모리(320)에 저장함으로써 어플리케이션 프로세서(215)가 공유 메모리(320)에 접속하여 해당 AP 부트 코드를 이용할 수 있도록 한다.
어플리케이션 프로세서(215)는 호스트 인터페이스인 MP-AP 버스를 통해 메인 프로세서(210)와 결합되고, AP-VM 버스를 통해 공유 메모리(320)와 결합되고, 각각의 버스를 통해 표시부(145) 및 이미지 센서(240)와 결합된다.
어플리케이션 프로세서(215)는 인터페이스부(250), 컨트롤러부(255), 멀티미디어 처리부(260), 이미지 스케일러(265), 제2 인터페이스부(330)를 포함한다. 이외에, 어플리케이션 프로세서(215)는 데이터 인코딩/디코딩을 위한 코덱부 등을 더 포함할 수 있다.
인터페이스부(250)는 MP-AP 버스를 통해 결합된 어플리케이션 프로세서(215)와 메인 프로세서(210)간에 정보 송수신을 수행한다. 어플리케이션 프로세서(215)는 인터페이스부(250)를 통해 메인 프로세서(210)로부터 제어 신호(예를 들어, 부트 명령, 데이터 처리 명령)가 수신되면 상응하는 처리 동작을 수행한다. 메인 프로세서(210)는 미리 설정된 형식의 제어 신호를 어플리케이션 프로세서(215)로 전달하거나, 어플리케이션 프로세서(215) 내의 미리 설정된 레지스터에 임의의 값을 기록하는 방법으로 제어 신호를 어플리케이션 프로세서(215)에 전달할 수 있다. 예를 들어, 메인 프로세서(210)는 공유 메모리(320, 또는 공통 영역(530 - 도 5 참조))에 접속하고자 하는 경우, 이를 어플리케이션 프로세서(215)로 통지하여야 한다. 어플리케이션 프로세서(215) 내부에 접속 레지스터를 구비하는 경우, 메인 프로세서(210)는 MP-AP 버스를 통해 어플리케이션 프로세서(215)에 접속한 후 접속 레지스터를 미리 지정된 값으로 갱신함으로써 메인 프로세서(210)가 공통 영역에 접속할 것임을 통지할 수 있다. 예를 들어, 접속 레지스터 값이 제1값(예를 들어, 1)인 상태가 임의의 프로세서가 공통 영역에 접속 중임을 나타낸다고 가정할 때, 메인 프로세서(210)는 호스트 인터페이스를 통해 어플리케이션 프로세서(215)에 접속하여 제2값(예를 들어, 0)인 접속 레지스터 값을 제1값으로 갱신할 것이다.
컨트롤러부(255)는 메인 프로세서(210)로부터 입력되는 부트 명령에 따라 공유 메모리(320)에 기록된 AP 부트 코드를 이용하여 어플리케이션 프로세서(215)의 부팅을 수행하고, 내장된 또는 공유 메모리(320)에 기록된 프로그램에 의해 어플리케이션 프로세서(215)의 동작을 제어한다. 즉, 컨트롤러부(255)는 어플리케이션 프로세서(215)의 부팅(booting), 어플리케이션 프로세서(215)의 동작 제어, 공유 메모리(320)로부터 프로그램의 수행 또는 어플리케이션 프로세서(215)의 동작을 위해 필요한 데이터 독출, 처리된 프로그래밍 결과를 표시부(145)를 통해 디스플레이하거나 공유 메모리(320)에 저장 등을 수행할 수 있다.. 또한, 컨트롤러부(255)는 메인 프로세서(210)가 공유 메모리(320)에 기록한 AP 부트 코드의 에러 여부를 확인할 수 있다.
컨트롤러부(255)는 제2 인터페이스부(330) 및 AP-VM 버스를 통해 공유 메모리(320)의 특정 분할 영역(예를 들어, 공통 영역(530) 또는 전용 영역(520 또는 525) - 도 5 참조)에 억세스할 수 있다. 일반적으로 컨트롤러부(255)는 메인 프로세서(210)로부터 수신된 제어 신호(예를 들어, 레지스터 값의 갱신 상태 등)에 상응하여 어플리케이션 프로세서(215)의 동작을 제어한다. 접속 레지스터(즉, 공유 메모리(320)의 저장 영역 중 공통 영역(530)으로의 접속 여부를 나타내기 위한 레지스터) 및 표시 레지스터(즉, 공통 영역에 저장된 데이터를 표시부(145)로 전달하 도록 지시하기 위한 레지스터)는 컨트롤러부(255)에 의해 관리될 수 있다. 컨트롤러부(255)는 예를 들어 MCU(Microcontroller Unit)일 수 있다.
멀티미디어 처리부(260)는 제2 인터페이스부(330)를 통해 공유 메모리(320, 또는 특정 분할 영역)에 저장된 데이터를 독출하거나 컨트롤러부(255)에 의해 독출된 데이터를 미리 지정된 포맷(예를 들어 JPEG, MPEG4)으로 인코딩하거나 필요한 효과를 주는 등의 역할을 수행한다. 멀티미디어 처리부(260)는 처리한 데이터를 공유 메모리(320, 또는 특정 저장 영역(예를 들어, 공통 영역(530) 또는 전용 영역(520 또는 525)))에 저장할 수 있다. 또한 멀티미디어 처리부(260)는 메인 프로세서(210)가 공유 메모리(320)의 저장 영역 중 공통 영역(530)에 저장한 압축 파일을 독출하여 디코딩한 후 표시부(145)에 디스플레이할 수도 있다.
이미지 스케일러(265)는 이미지 센서(240)로부터 입력되는 데이터를 컨트롤러부(255)의 제어에 의해 가공하여 미리 지정된 데이터로 변환한다. 이미지 스케일러(265)는 예를 들어 이미지의 크기 조정, 색상 변경, 필터링(filtering)에 의한 부드러운 이미지 생성 등을 수행한다. 이미지 스케일러(265)에 의해 처리된 데이터는 제2 인터페이스부(330)에 의해 AP-VM 버스를 통해 공유 메모리(320, 또는 특정 분할 영역)에 저장된다.
본 발명의 이미지 스케일러(265)는 이미지 센서(240)로부터 입력된 데이터를 처리하여 공유 메모리(320)에 저장되도록 하기 위한 구성 요소의 일 실시예에 불과하다. 따라서, 본 발명은 공유 메모리(320)로 멀티미디어 데이터(예를 들어, 이미지 데이터 및/또는 음성 데이터 등)를 실시간 저장할 필요가 있는 모든 멀티미디어 데이터 입력부에 범용적으로 적용될 수 있음은 자명하다.
또한 마찬가지로 도 3에 도시된 멀티미디어 처리부(260) 등은 공유 메모리(320)에 저장된 멀티미디어 데이터를 처리하는 구성 요소의 일 실시예에 불과하며, 본 발명은 공유 메모리(320)에 저장된 멀티미디어 데이터를 처리하여 공유 메모리(320)에 다시 저장하거나, 표시부(145)를 통해 디스플레이하거나, 또는 메인 프로세서(210)로 전송하는 모든 멀티미디어 데이터 처리부에 범용적으로 적용될 수 있음은 자명하다.
제2 인터페이스부(330)는 어플리케이션 프로세서(215)의 임의의 구성 요소가 공유 메모리(320)에 접속하고자 할 때 AP-VM 버스를 통해 억세스할 수 있도록 처리한다. 제2 인터페이스부(330)는 복수의 구성 요소(예를 들어, 멀티미디어 처리부(260) 및 이미지 스케일러(265))가 동시에 접속을 시도한 경우 미리 설정된 우선 순위에 따라 공유 메모리(320)에 억세스되도록 제어할 수도 있다. 또한, 제2 인터페이스부(330)는 임의의 구성 요소에 의해 처리된 데이터가 공유 메모리(320)의 특정 분할 영역에 저장되도록 처리할 수도 있다.
상술한 바와 같이, 어플리케이션 프로세서(215)가 멀티미디어 프로세서인 경우, 이미지 센서(240)로부터 입력되어 처리된 멀티미디어 데이터를 처리하여 공유 메모리(320)에 저장(즉, 기록)하고, 공유 메모리(320)에 저장된 멀티미디어 데이터를 처리하여 표시부(145)를 통해 디스플레이할 수 있다.
공유 메모리(320)는 2개의 억세스 포트(Access Port)를 구비하여, 각각 메인 프로세서(210)와 어플리케이션 프로세서(215)에 결합된다. 공유 메모리(320)가 구 비하는 포트의 수는 접속되는 프로세서의 수에 따라 증감될 수 있을 것이다. 공유 메모리(320)는 복수의 포트를 구비하여 각 프로세서가 다른 시점에 접속하여 데이터 기록 및/또는 독출이 가능한 메모리이다. 임의의 프로세서가 현재 공유 메모리(320)에 접속 중인지 여부는 타 프로세서로 통지되어야 하며, 이는 상태 정보의 송수신 또는 레지스터 값의 갱신 등을 통해 통지될 수 있다.
다만, 이미지 센서(240)로부터 입력되어 처리된 멀티미디어 데이터가 실시간 저장되도록 하기 위해 어플리케이션 프로세서(215)가 AP-VM 버스를 통해 공유 메모리(320)에 접속하고 있다면 메인 프로세서(210)는 공유 메모리(320)에 데이터 기록 및/또는 독출을 위해 접속할 수 없을 수도 있다. 이러한 경우를 방지하기 위해, 도 5에 예시된 바와 같이 공유 메모리(320)는 복수의 저장 영역으로 분할될 수 있다. 공유 메모리(320)를 복수의 저장 영역으로 분할하여 운용하는 방법은 이후 상세히 설명하기로 한다.
공유 메모리(320)와 비휘발성 메모리(315)는 MCP 기술에 의해 하나의 칩(310)으로 구현될 수 있다.
MP-NM 버스를 통해 메인 프로세서(210)와 결합되는 비휘발성 메모리(315)는 NAND 플래시 메모리 또는 NOR 플래시 메모리일 수 있다. 비휘발성 메모리(315) 내에는 메인 프로세서(210) 및 어플리케이션 프로세서(215)를 부팅시키기 위한 부트 코드, 폰트 등이 저장될 수 있다.
도 3에 도시된 바와 같이, 비휘발성 메모리(315)가 NAND 플래시 메모리인 경우 데이터 기록은 페이지(page) 단위로 수행되며, 각 페이지는 2048바이트의 메인 영역과 64바이트의 스페어(spare) 영역으로 구성된다.
일반적으로, NAND 플래시 메모리는 메모리 특성상 사용 도중에 메인 영역(2048 바이트)에서 에러가 발생할 확률이 있다.
만일, 발생된 에러가 1비트(bit) 에러라면 오류 정정 정보인 ECC(Error Correcting Code) 발생 및 수정 방법에 의해 발생된 오류를 수정하여 해당 데이터를 이용할 수 있다. ECC 발생 및 수정 방법은 당업자에게 자명한 사항이므로 설명을 생략한다. 즉, NAND 플래시 메모리에 데이터를 저장할 때 1비트 에러를 수정할 수 있도록 에러 정정 알고리즘을 적용한 회로를 통과시켜 에러에 대한 부호가 스페어 영역에 저장되도록 한다.
그러나, 2비트 이상의 에러가 발생한 경우에는 에러가 발생한 블록을 수정할 수 없는 블록(즉, 사용할 수 없는 블록)으로 지정하고, 이를 스페어 영역에 표시하여 다음부터는 해당 영역이 사용되지 않도록 한다. 즉, 2 비트 이상의 에러가 발생되면 해당 블록을 사용불가 블록으로 스페어 영역에 표시하고 다음부터는 해당 블록이 사용되지 않도록 한다. 따라서, 메인 프로세서(210)는 NAND 플래시 메모리를 사용할 때 해당 정보를 독출함으로써 해당 블록이 제외되어 사용될 수 있도록 한다.
도 5에는 MCP 기술에 의해 단일 칩으로 구현될 수 있는 비휘발성 메모리(315)와 공유 메모리(320)간의 연동 방법이 개념적으로 예시되어 있다.
도 5에 예시된 바와 같이, 비휘발성 메모리(315) 내에는 메인 프로세서(210)의 부팅을 위한 MP 부트 코드, 어플리케이션 프로세서(215)의 부팅을 위한 AP 부트 코드, 메인 프로세서(210) 또는 어플리케이션 프로세서(215)의 동작시 필요한 프로그램 실행 코드, 어플리케이션 프로세서(215)의 멀티미디어 데이터(예를 들어, 이미지 데이터, 음원 데이터 등) 처리시 필요한 코드, MP 부트 코드 또는 AP 부트 코드에 대한 에러 발생시 복구를 위한 백업(Backup) 데이터 등이 저장된다. 각각의 데이터를 저장하기 위한 영역은 미리 할당될 수 있다.
또한, 공유 메모리(320)는 하나의 내부 제어부(Internal controller, 410)를 구비하며, 2개의 억세스 포트를 통해 각 프로세서(210, 215)가 저장 영역에 접속할 수 있도록 구성된다.
상술한 바와 같이, 저장 영역은 복수의 분할 영역으로 구분될 수 있다. 일 예로, 저장 영역은 메인 프로세서(210)만이 전용적으로 접속하여 데이터 기록(write) 및 독출(read)이 가능한 영역 A(520), 어플리케이션 프로세서(215)만이 전용적으로 접속하여 데이터 기록(write) 및 독출(read)이 가능한 영역 B(525), 메인 프로세서(210)와 어플리케이션 프로세서(215)가 모두 접속하여 데이터 기록 또는 독출할 수 있는 공통 영역(530)으로 구분될 수 있다. 공통 영역(530)은 메인 프로세서(210) 및 어플리케이션 프로세서(215)에 의해 억세스될 수 있는 영역이지만, 동시에 억세스될 수는 없으며 어느 하나의 프로세서가 공통 영역(530)에 접속한 경우 해당 정보가 타 프로세서에 의해 인식될 수 있어야 한다.
또한, 공유 메모리(320)의 저장 영역은 타 영역의 확장을 위해 이용될 수 있는 가변 영역(도시되지 않음)을 더 포함할 수도 있다. 가변 영역은 타 영역(예를 들어, 공통 영역)에 전체적으로 포함되어 해당 영역의 크기를 확장하거나, 복수의 영역(예를 들어, 영역 A와 영역 B)에 일부분씩 포함되도록 하여 해당 영역들의 크기를 확장할 수도 있다. 가변 영역은 각 영역에 고정적으로 포함되도록 제한되지는 않으며, 필요에 따라 가변적으로 특정 영역에 포함되도록 설정될 수 있다. 예를 들어, 가변 영역이 어떤 영역에 포함되도록 할 것인지 여부를 메인 프로세서(210)가 제어하는 경우, 메인 프로세서(210)는 부팅(booting) 과정에서 가변 영역이 특정 영역에 포함되도록 설정한 후, 임의의 데이터를 공유 메모리의 특정 영역(예를 들어, 영역 A 또는 공통 영역)에 기록하는 도중 해당 영역의 저장 공간이 부족한 경우, 타 영역에 포함된 가변 영역이 해당 영역으로 이전되도록 제어할 수 있다. 가변 영역의 재설정 정보는 호스트 인터페이스를 통해 타 프로세서로 전달되어 인식되도록 함이 바람직할 것이다. 마찬가지로, 가변 영역의 재설정은 어플리케이션 프로세서(215)에 의해 수행되어 메인 프로세서(210)로 해당 정보가 전송되거나 메인 프로세서(210)로 재설정을 요청하여 가변 영역이 재설정되도록 할 수도 있을 것이다.
상술한 바와 같이, 공유 메모리(320)의 저장 영역이 각 용도에 따라 복수의 분할 영역으로 분할되면, 메인 프로세서(210)는 비휘발성 메모리(315)에 기록된 데이터를 상응하는 분할 영역에 복사(copy)하여 이용될 수 있도록 할 수 있다.
예를 들어, 메인 프로세서(210)가 부팅을 수행하는 경우, 메인 프로세서(210)의 컨트롤러(도시되지 않음)는 MP-NM 버스를 통해 비휘발성 메모리(315)에 접속하여 MP 부트 코드를 독출한 후, 독출한 MP 부트 코드를 공유 메모리(320)의 영역 A(520) 또는 공통 영역(530)에 기록한다. 해당 영역들로 메인 프로세서(210) 가 접속할 수 있기 때문이다. 메인 프로세서(210)의 컨트롤러는 공유 메모리(320)에 기록된 MP 부트 코드를 이용하여 부팅을 수행할 수 있다. 비휘발성 메모리(315) 또는 공유 메모리(320)로부터 MP 부트 코드를 독출하기 위한 부트 로더(boot loader)는 하드웨어 구조로 컨트롤러에 포함될 수 있다.
마찬가지로, 메인 프로세서(210)가 어플리케이션 프로세서(215)로 부팅을 지시하기 위해, 메인 프로세서(210)의 컨트롤러는 MP-NM 버스를 통해 비휘발성 메모리(315)에 접속하여 AP 부트 코드를 독출한 후, 독출된 AP 부트 코드를 공통 영역(530)에 기록한다. 어플리케이션 프로세서(215)는 AP-VM 버스를 통해 공유 메모리(320)에 접속하여 AP 부트 코드를 독출하여 부팅을 수행한다. 메인 프로세서(210)는 공통 영역(530)에 AP 부트 코드를 기록하기 이전 또는 이후에 어플리케이션 프로세서(215)로 부트 명령을 전송할 수 있다. 만일, AP 부트 코드의 기록 이전에 부트 명령이 수신된 경우, 어플리케이션 프로세서(215)는 메인 프로세서(210)가 공통 영역(530)에 대한 억세스를 종료한 후 공통 영역(530)으로의 억세스를 시도할 것이다. 공유 메모리(320)로부터 AP 부트 코드를 독출하기 위한 부트 로더(boot loader)는 하드웨어 구조로 컨트롤러부(255)에 포함될 수 있다.
또한, 메인 프로세서(210)는 비휘발성 메모리(315)에 기록된 데이터들 중 어플리케이션 프로세서(215)의 동작을 위해 필요한 데이터(예를 들어, 멀티미디어 실행 코드 등)를 공통 영역(530)에 기록함으로써 어플리케이션 프로세서(215)로 전달할 수 있다. 어플리케이션 프로세서(215)는 해당 데이터를 공통 영역(530)에 기록된 상태로 이용하거나 영역 B(525)로 이전하여 이용할 수도 있다.
도 6은 본 발명의 바람직한 일 실시예에 따른 부트 에러 검출 방법을 나타낸 순서도이다.
본 발명에 따른 부트 에러 검출은 메인 프로세서(210)의 컨트롤러 및/또는 어플리케이션 프로세서(215)의 컨트롤러부(255)에서 수행될 수 있다. 이하에서는 메인 프로세서(210)의 컨트롤러가 부트 에러 검출을 수행하는 과정을 중심으로 설명한다. 단, 설명의 편의를 위해 부트 데이터 독출 및 부트 에러 검출이 메인 프로세서(210)에서 수행되는 것으로 통칭하여 설명한다.
도 6을 참조하면, 메인 프로세서(210)는 비휘발성 메모리(315)의 특정 영역에 기록된 부트 코드를 독출하고(단계 610), 독출된 부트 코드에 에러(error)가 포함되어 있는지 여부를 판단한다(단계 615).
에러가 포함되지 않은 경우, 메인 프로세서(210)는 독출한 부트 코드를 공유 메모리(320)에 기록하고(단계 630), 공유 메모리(320)에 기록한 부트 코드를 이용하여 부팅을 수행한다(단계 635). 만일 메인 프로세서(210)가 독출한 부트 코드가 AP 부트 코드인 경우, 어플리케이션 프로세서(215)는 메인 프로세서(210)로부터의 부트 명령에 따라 AP 부트 코드를 이용한 부팅을 수행할 것이다.
그러나, 에러가 포함된 경우 메인 프로세서(210)는 1비트 에러인지 여부를 판단한다(단계 620). 1비트 에러인 경우에는 1비트 에러 정정을 수행(단계 625)한 후, 단계 630으로 진행한다. 단계 625에 의해 오류 정정된 부트 코드는 새로운 백업 영역에 저장될 수 있다.
단계 620의 판단 결과로, 2비트 이상의 에러인 것으로 판단되면 메인 프로세서(210)는 비휘발성 메모리(315)의 백업 영역에서 부트 코드를 다시 독출하고(단계 640), 독출된 부트 코드에 에러가 포함되었는지 여부를 판단한다(단계 643).
에러가 포함되지 않은 경우에는 단계 630으로 진행한다.
그러나, 에러가 포함된 경우 메인 프로세서(210)는 1비트 에러인지 여부를 판단한다(단계 645). 1비트 에러인 경우에는 1비트 오류 정정을 수행(단계 650)한 후, 오류 정정된 부트 코드를 새로운 백업 영역에 저장한다(단계 655). 이후의 부팅 과정에서는 새로운 백업 영역에 저장된 오류 정정된 부트 코드를 이용함으로써 보다 안정적인 부팅이 가능할 수 있다. 물론, 새로운 백업 영역에 오류 정정된 부트 코드를 저장하지 않고, 부트 코드가 저장된 영역(즉, MP 부트 코드 저장 영역 또는 AP 부트 코드 저장 영역)을 갱신할 수도 있다.
단계 645의 판단 결과로, 2비트 이상의 에러인 것으로 판단되면 메인 프로세서(210)는 에러 메시지를 표시부(145) 또는 스피커를 통해 출력한다.
상술한 바와 같이, 비휘발성 메모리(315)에 부트 코드 저장 영역뿐 아니라 부트 코드 백업 저장 영역을 더 구비하여 구동되는 본 발명에 따른 부트 에러 검출 방법은 부트 코드 저장 영역에 저장된 부트 코드에 에러가 존재하면 1비트 에러 정정 또는 부트 코드 백업 저장 영역에 저장된 부트 코드(백업)를 이용한 부팅이 수행되도록 한다. 부트 코드 백업 저장 영역에 저장된 부트 코드(백업)에 대해서도 1비트 에러 정정이 수행될 수도 있다. 또한, 1비트 에러 정정되거나 부트 코드 백업 저장 영역에서 독출한 에러없는 부트 코드(백업)를 새로운 백업 영역에 저장하거나 부트 코드 저장 영역을 갱신하도록 함으로써 추후 안정적인 부팅을 보장할 수 있다.
이제까지, 메인 프로세서(210)에 의해 수행되는 부트 에러 검출 방법을 중심으로 설명하였으며, 메인 프로세서(210)는 MP 부트 코드뿐 아니라 AP 부트 코드에 대해서도 부트 에러 검출 방법을 수행할 수 있다. 물론, AP 부트 코드에 대한 부트 에러 검출은 어플리케이션 프로세서(215)에 의해 수행될 수도 있다. 이를 위해 메인 프로세서(210)는 AP 부트 코드 저장 영역에 기록된 AP 부트 코드와 AP 부트 코드 백업 저장 영역에 기록된 AP 부트 코드(백업)를 공유 메모리(320)에 기록하여야 할 것이다.
이제까지 부트 코드에 대한 에러 검출 및 정정 방법을 중심으로 설명하였으나, 각 프로세서에서 구동을 위해 필요한 데이터(예를 들어, 프로그램 실행 코드 등)에 대해서도 동일하게 적용될 수 있음은 별도의 설명이 없더라도 자명하다 할 것이다.
상술한 바와 같이 본 발명에 따른 코드 데이터 에러 정정 방법 및 장치는 부트 코드의 오류 검출 및 오류 발생시 신속한 대응으로 인해 시스템의 정상 구동이 가능한 효과가 있다.
또한, 본 발명은 어플리케이션 프로세서로 부트 코드 및 처리 데이터의 신속한 제공을 가능하게 하는 효과도 있다.
또한, 본 발명은 부트 코드에 대한 백업 데이터를 관리함으로써 부트 코드의 신뢰성을 확보할 수 있는 효과도 있다.
또한, 본 발명은 부트 코드가 기록된 저장 영역에 대해 2비트 이상의 비트 오류가 발생하거나 부트 코드가 삭제된 경우에도 이를 복구하여 운용할 수 있도록 하는 효과도 있다.
또한, 본 발명은 공유 메모리의 저장 영역을 분할 적용함으로써 신속한 데이터 전달 및 이용을 가능하게 하는 효과도 있다.
또한, 본 발명은 각 프로세서의 구동을 위해 필요한 데이터에도 범용적으로 이용되어 각 프로세서의 안정적 구동을 가능하게 하는 효과도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 하나 이상의 어플리케이션 프로세서에 결합되고, 상기 어플리케이션 프로세서의 동작을 제어하는 메인 프로세서에 있어서,
    MP-NM 버스를 통해 비휘발성 메모리에 접속하고, MP-VM 버스를 통해 공유 메모리에 접속하는 인터페이스부; 및
    상기 비휘발성 메모리의 코드 데이터 영역에 기록된 제1 코드 데이터가 에러를 포함하면 미리 설정된 에러 정정 방법 또는 상기 비휘발성 메모리의 백업 영역에 기록된 제2 코드 데이터를 이용하여 생성한 제3 코드 데이터를 상기 인터페이스부를 통해 상기 공유 메모리에 기록하는 컨트롤러를 포함하는 메인 프로세서.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 제1 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제1 코드 데이터가 2비트 이상의 에러를 포함하면 상기 제2 코드 데이터를 이용하여 상기 제3 코드 데이터를 생성하는 것을 특징으로 하는 메인 프로세서.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 제2 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제2 코드 데이터가 2비트 이상의 에러를 포함하면 에러 메시지가 출력되도록 제어하는 것을 특징으로 하는 메인 프로세서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 메인 프로세서는 상기 제3 코드 데이터를 상기 비휘발성 메모리에 기록하는 것을 특징으로 하는 메인 프로세서.
  5. 제1항에 있어서,
    상기 공유 메모리는 2이상의 포트를 포함하고, 각각의 포트가 상기 메인 프로세서 및 상기 어플리케이션 프로세서에 1씩 할당되는 것을 특징으로 하는 메인 프로세서.
  6. 제5항에 있어서,
    상기 공유 메모리의 저장 영역은 상기 메인 프로세서의 전용 영역, 상기 어플리케이션 프로세서의 전용 영역, 상기 메인 프로세서와 상기 어플리케이션 프로 세서가 접속할 수 있는 공통 영역이 포함되도록 분할된 것을 특징으로 하는 메인 프로세서.
  7. 제1항에 있어서,
    상기 비휘발성 메모리 및 상기 공유 메모리는 MCP(Multi-Chip Package) 기술에 의해 원 칩화된 것을 특징으로 하는 메인 프로세서.
  8. 제1항에 있어서,
    상기 코드 데이터는 부트 코드(boot code) 데이터, 프로그램 실행 코드 데이터, 멀티미디어 기능 수행을 위한 코드 데이터 중 적어도 어느 하나인 것을 특징으로 하는 메인 프로세서.
  9. 제8항에 있어서,
    상기 컨트롤러는 상기 어플리케이션 프로세서의 부팅을 위한 부트 코드 데이터를 생성하여 상기 공유 메모리에 기록하고, 상기 어플리케이션 프로세서는 상기 공유 메모리에 기록된 부트 코드 데이터를 이용하여 부팅되는 것을 특징으로 하는 메인 프로세서.
  10. 제1항에 있어서,
    상기 비휘발성 메모리는 NAND 플래시 메모리 또는 NOR 플래시 메모리인 것을 특징으로 하는 메인 프로세서.
  11. 제1항에 있어서,
    상기 공유 메모리는 SDRAM 메모리인 것을 특징으로 하는 메인 프로세서.
  12. 제1항에 있어서,
    상기 메인 프로세서는 상기 하나 이상의 어플리케이션 프로세서와 제어 신호 송수신을 위하여 각각 MP-AP 버스를 통해 결합되는 것을 특징으로 하는 메인 프로세서.
KR1020060032737A 2006-04-11 2006-04-11 코드 데이터 에러 정정 방법 및 장치 KR100743252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060032737A KR100743252B1 (ko) 2006-04-11 2006-04-11 코드 데이터 에러 정정 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032737A KR100743252B1 (ko) 2006-04-11 2006-04-11 코드 데이터 에러 정정 방법 및 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120965A Division KR100625811B1 (ko) 2005-12-09 2005-12-09 코드 데이터 에러 정정 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20070061019A KR20070061019A (ko) 2007-06-13
KR100743252B1 true KR100743252B1 (ko) 2007-07-27

Family

ID=38356957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032737A KR100743252B1 (ko) 2006-04-11 2006-04-11 코드 데이터 에러 정정 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100743252B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113821309B (zh) * 2021-11-16 2022-03-22 科东(广州)软件科技有限公司 一种微内核虚拟机间的通信方法、装置、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794597A (en) * 1986-03-28 1988-12-27 Mitsubishi Denki Kabushiki Kaisha Memory device equipped with a RAS circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794597A (en) * 1986-03-28 1988-12-27 Mitsubishi Denki Kabushiki Kaisha Memory device equipped with a RAS circuit

Also Published As

Publication number Publication date
KR20070061019A (ko) 2007-06-13

Similar Documents

Publication Publication Date Title
US9563368B2 (en) Embedded multimedia card and method of operating the same
JP5399626B2 (ja) ページデータを保存するための方法と装置
KR100625811B1 (ko) 코드 데이터 에러 정정 방법 및 장치
JP4908083B2 (ja) メモリコントローラ
US10303367B2 (en) Mapping table updating method without updating the first mapping information, memory control circuit unit and memory storage device
US20160085680A1 (en) Mobile Memory Cache Read Optimization
JP2008033648A (ja) 記憶装置およびその接続方法
TW202009942A (zh) 資料存取方法、記憶體控制電路單元與記憶體儲存裝置
CN114174973A (zh) 串行存储器设备i/o模式选择
TW201939283A (zh) 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元
TWI762275B (zh) 借助專用位元資訊來執行一記憶體裝置之存取管理之方法、記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置
TWI658402B (zh) 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
US20160055853A9 (en) Method for processing sound data and circuit therefor
KR100743253B1 (ko) 코드 데이터 에러 정정 방법 및 장치
KR100822468B1 (ko) 공유 메모리를 구비한 장치 및 코드 데이터 전송 방법
KR100743252B1 (ko) 코드 데이터 에러 정정 방법 및 장치
US20230169028A1 (en) Bridge device and data storage system
KR100743258B1 (ko) 코드 데이터 에러 정정 방법 및 장치
TW202318201A (zh) 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備
JP2009176147A (ja) 電子機器および電子機器のメモリアクセス許可判別方法
JP2006331233A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US12032860B2 (en) Data protection method for memory and storage device thereof
US20240176542A1 (en) Interworking method external device and storage device
US20230103004A1 (en) Data protection method for memory and storage device thereof
KR100575927B1 (ko) 이동통신 단말기에서 부팅 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 13