JP2006331233A - メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 - Google Patents
メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP2006331233A JP2006331233A JP2005156404A JP2005156404A JP2006331233A JP 2006331233 A JP2006331233 A JP 2006331233A JP 2005156404 A JP2005156404 A JP 2005156404A JP 2005156404 A JP2005156404 A JP 2005156404A JP 2006331233 A JP2006331233 A JP 2006331233A
- Authority
- JP
- Japan
- Prior art keywords
- device information
- flash memory
- memory
- essential
- memory controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【解決手段】 フラッシュメモリを記憶媒体として利用するホストシステムからの命令に応答してフラッシュメモリを制御することにより、前記フラッシュメモリへのアクセスを実行するメモリコントローラであって、設定されたデバイス情報により定められる仕様で、前記フラッシュメモリへのアクセスを実行する、フラッシュメモリインターフェース手段と、メモリコントローラの起動時にデバイス情報を取得して出力する、デバイス情報取得手段と、前記デバイス情報取得手段が出力するデバイス情報を受け取り、当該デバイス情報をフラッシュメモリインターフェース手段に設定するデバイス情報設定手段と、から構成される。
【選択図】図3
Description
以下、図面を参照して、本発明の第1の実施の形態について詳細に説明する。
ブロックサイズは、フラッシュメモリ2におけるデータの消去単位であるブロックのサイズを定義するデバイス情報で、例えば、スモールブロック(S)とラージブロック(L)とが設定可能とされる。
データ幅は、フラッシュメモリ2が内部バス14を介して送受信できるデータのビット数を定義するデバイス情報で、例えば、8ビットと16ビットとが設定可能とされる。
セル構造は、フラッシュメモリ2を構成するメモリセルの構造を定義するデバイス情報で、例えば、シングルレベルセル(SL)とマルチレベルセル(ML)とが設定可能とされる。
読み出しスピードは、フラッシュメモリ2に書き込まれているデータを読み出す際のスピード(より具体的にはリードイネーブル信号のパルス周期)を定義するデバイス情報である。読み出しスピードは、例えば、30ns、50ns等が設定可能とされる。
記録容量は、フラッシュメモリ2の記録容量を定義するデバイス情報で、例えば、32Mb、64Mb、128Mb等が設定可能とされる。
なお、フラッシュメモリ2には、通常、デバイスIDが書き込まれている。このデバイスIDは、1バイト目のメーカーコード、2バイト目のデバイスコード、3バイト目以降の拡張コードで構成されている。拡張コードには、上述のブロックサイズ、データ幅、アクセス時間等が含まれているが、拡張コードの記述方法はメーカーや品種によって異なっている。従って、上述のデバイス情報の設定では、通常、この拡張コードは用いられない。
デバイス情報設定処理は、フラッシュメモリシステム1に電源が投入されることにより開始される。
上記第1の実施の形態では、外部ROM5に予め記録された必須デバイス情報を、外部ROMインターフェースブロック15を介して起動時に読み出した。
2 フラッシュメモリ
3 コントローラ
4 ホストシステム
5 外部ROM
6 マイクロプロセッサ
7 ホストインターフェースブロック
8 ワークエリア
9 バッファ
10 フラッシュメモリインターフェースブロック
11 ECCブロック
12 内部ROM
13 外部バス
14 内部バス
15 外部ROMインターフェースブロック
16 設定端子部
25 ユーザ領域
26 冗長領域
Claims (8)
- フラッシュメモリを記憶媒体として利用するホストシステムからの命令に応答して前記フラッシュメモリを制御することにより、前記フラッシュメモリへのアクセスを実行するメモリコントローラであって、
設定されたデバイス情報により定められる仕様で、前記フラッシュメモリへのアクセスを実行する、フラッシュメモリインターフェース手段と、
前記メモリコントローラの起動時に前記デバイス情報を取得して出力する、デバイス情報取得手段と、
前記デバイス情報取得手段が出力する前記デバイス情報を受け取り、当該デバイス情報を前記フラッシュメモリインターフェース手段に設定するデバイス情報設定手段と、から構成される、
ことを特徴とするメモリコントローラ。 - 前記デバイス情報取得手段は、複数の入力端子を備え、当該入力端子に供給される設定信号により定義される前記デバイス情報を、前記メモリコントローラの起動時に取得し、当該取得したデバイス情報を前記デバイス情報設定手段に供給する、
ことを特徴とする請求項1に記載のメモリコントローラ。 - 前記デバイス情報取得手段の入力端子に供給される前記設定信号は、前記フラッシュメモリにアクセスするための仕様を定義する前記デバイス情報のうち、最小限のデバイス情報である必須デバイス情報を定めるものであり、
前記フラッシュメモリは、前記デバイス情報のうち、前記必須デバイス情報に含まれない任意デバイス情報を、所定のメモリ領域に記憶し、
前記フラッシュメモリインターフェース手段は、前記デバイス情報設定手段によって設定される前記必須デバイス情報により定められる仕様で前記フラッシュメモリへアクセスし、前記フラッシュメモリの所定のメモリ領域から前記任意デバイス情報を読み出して前記デバイス情報設定手段に供給し、
前記デバイス情報設定手段は、前記フラッシュメモリインターフェース手段により読み出された前記任意デバイス情報を前記フラッシュメモリインターフェース手段に設定する、
ことを特徴とする請求項2に記載のメモリコントローラ。 - 前記デバイス情報取得手段は、前記メモリコントローラの起動時に、前記フラッシュメモリにアクセスするための仕様を定義する前記デバイス情報を格納する外部記憶媒体から当該デバイス情報を取得し、当該取得したデバイス情報を前記デバイス情報設定手段に供給する、
ことを特徴とする請求項1に記載のメモリコントローラ。 - 前記外部記憶媒体は、前記フラッシュメモリにアクセスするための仕様を定義する前記デバイス情報のうち、最小限のデバイス情報である必須デバイス情報を格納し、
前記フラッシュメモリは、前記デバイス情報のうち、前記必須デバイス情報に含まれない任意デバイス情報を、所定のメモリ領域に記憶し、
前記フラッシュメモリインターフェース手段は、前記デバイス情報設定手段によって設定される前記必須デバイス情報により定められる仕様で前記フラッシュメモリへアクセスし、前記フラッシュメモリの所定のメモリ領域から前記任意デバイス情報を読み出して前記デバイス情報設定手段に供給し、
前記デバイス情報設定手段は、前記フラッシュメモリインターフェース手段により読み出された前記任意デバイス情報を前記フラッシュメモリインターフェース手段に設定する、
ことを特徴とする請求項4に記載のメモリコントローラ。 - 前記必須デバイス情報は、ブロックサイズと、データ幅と、セル構造と、である、
ことを特徴とする請求項3又は5に記載のメモリコントローラ。 - 請求項1から6のいずれか1項に記載のメモリコントローラと、フラッシュメモリと、を備えることを特徴とするフラッシュメモリシステム。
- フラッシュメモリにアクセスするための仕様を定義するデバイス情報のうち最小限のデバイス情報である必須デバイス情報を取得する、必須デバイス情報取得ステップと、
前記必須デバイス情報取得ステップで取得した必須デバイス情報に基づき、前記フラッシュメモリにアクセスし、前記フラッシュメモリの所定のメモリ領域に格納されたデバイス情報のうち前記必須デバイス情報に含まれない任意デバイス情報を読み出して取得する任意デバイス情報取得ステップと、から構成される、
ことを特徴とするフラッシュメモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156404A JP4235624B2 (ja) | 2005-05-27 | 2005-05-27 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156404A JP4235624B2 (ja) | 2005-05-27 | 2005-05-27 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006331233A true JP2006331233A (ja) | 2006-12-07 |
JP4235624B2 JP4235624B2 (ja) | 2009-03-11 |
Family
ID=37552837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156404A Active JP4235624B2 (ja) | 2005-05-27 | 2005-05-27 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4235624B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008158991A (ja) * | 2006-12-26 | 2008-07-10 | Ricoh Co Ltd | Nand型フラッシュメモリの制御システム |
EP2615556A1 (en) * | 2010-09-06 | 2013-07-17 | Mitsubishi Electric Corporation | Memory control device and memory control method |
-
2005
- 2005-05-27 JP JP2005156404A patent/JP4235624B2/ja active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008158991A (ja) * | 2006-12-26 | 2008-07-10 | Ricoh Co Ltd | Nand型フラッシュメモリの制御システム |
EP2615556A1 (en) * | 2010-09-06 | 2013-07-17 | Mitsubishi Electric Corporation | Memory control device and memory control method |
EP2615556A4 (en) * | 2010-09-06 | 2014-05-21 | Mitsubishi Electric Corp | DEVICE AND METHOD FOR CONTROLLING MEMORY |
US9135107B2 (en) | 2010-09-06 | 2015-09-15 | Mitsubishi Electric Corporation | Memory control device and memory control method |
Also Published As
Publication number | Publication date |
---|---|
JP4235624B2 (ja) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4245585B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2008198310A (ja) | ビットエラーの修復方法および情報処理装置 | |
JP2008134736A (ja) | 電子機器 | |
JPWO2005083573A1 (ja) | 半導体メモリ装置 | |
JPWO2007000862A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
JP2004258946A (ja) | メモリカード | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2009054275A (ja) | マルチビット及びシングルビット方式でデータを格納するフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステム | |
JP4956230B2 (ja) | メモリコントローラ | |
JP2007094639A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP4254932B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2004220068A (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
JP4661369B2 (ja) | メモリコントローラ | |
JP4213140B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4235624B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP2002244932A (ja) | 制御装置 | |
JP2006127245A (ja) | 電子機器システム | |
JP4697146B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2006178909A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4194518B2 (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4235624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |