JP2004258946A - メモリカード - Google Patents
メモリカード Download PDFInfo
- Publication number
- JP2004258946A JP2004258946A JP2003048498A JP2003048498A JP2004258946A JP 2004258946 A JP2004258946 A JP 2004258946A JP 2003048498 A JP2003048498 A JP 2003048498A JP 2003048498 A JP2003048498 A JP 2003048498A JP 2004258946 A JP2004258946 A JP 2004258946A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- memory
- flash
- memory card
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D47/00—Looms in which bulk supply of weft does not pass through shed, e.g. shuttleless looms, gripper shuttle looms, dummy shuttle looms
- D03D47/34—Handling the weft between bulk storage and weft-inserting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D47/00—Looms in which bulk supply of weft does not pass through shed, e.g. shuttleless looms, gripper shuttle looms, dummy shuttle looms
- D03D47/27—Drive or guide mechanisms for weft inserting
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D47/00—Looms in which bulk supply of weft does not pass through shed, e.g. shuttleless looms, gripper shuttle looms, dummy shuttle looms
- D03D47/34—Handling the weft between bulk storage and weft-inserting means
- D03D47/36—Measuring and cutting the weft
- D03D47/361—Drum-type weft feeding devices
- D03D47/362—Drum-type weft feeding devices with yarn retaining devices, e.g. stopping pins
- D03D47/363—Construction or control of the yarn retaining devices
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D49/00—Details or constructional features not specially adapted for looms of a particular type
- D03D49/04—Control of the tension in warp or cloth
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03J—AUXILIARY WEAVING APPARATUS; WEAVERS' TOOLS; SHUTTLES
- D03J1/00—Auxiliary apparatus combined with or associated with looms
- D03J1/04—Auxiliary apparatus combined with or associated with looms for treating weft
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03J—AUXILIARY WEAVING APPARATUS; WEAVERS' TOOLS; SHUTTLES
- D03J5/00—Shuttles
- D03J5/24—Tension devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
Landscapes
- Engineering & Computer Science (AREA)
- Textile Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stored Programmes (AREA)
- Memory System (AREA)
Abstract
【課題】複数のファームオンフラッシュから、任意のファームオンフラッシュを選択することにより、プログラムの追加修正や変更などを行う。
【解決手段】メモリカード１において、フラッシュメモリ２には、内蔵ＲＯＭ６に格納されているプログラムとは別にパッチプログラムなどの機能の追加や変更、修正などを行うプログラムであるファームオンフラッシュＦＯＦ１〜ＦＯＦ３が格納されている。そして、有効にしたいファームオンフラッシュをパラメータセクタなどによって設定し、外部ＲＡＭ７にロードしてコントロールロジック４のＣＰＵが処理を実行する。
【選択図】 図１
【解決手段】メモリカード１において、フラッシュメモリ２には、内蔵ＲＯＭ６に格納されているプログラムとは別にパッチプログラムなどの機能の追加や変更、修正などを行うプログラムであるファームオンフラッシュＦＯＦ１〜ＦＯＦ３が格納されている。そして、有効にしたいファームオンフラッシュをパラメータセクタなどによって設定し、外部ＲＡＭ７にロードしてコントロールロジック４のＣＰＵが処理を実行する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリカードに関し、特に、不揮発性メモリを用いたメモリカードの多機能化に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの記憶装置として、メモリカードが急速に普及している。近年の高性能化の要求に伴って、メモリカードに搭載される半導体メモリとして、たとえば、電気的に一括消去、書き換えが可能であり、大容量のデータを保持できるフラッシュメモリなどの不揮発性メモリが用いられている。
【０００３】
このようなメモリカードにおいては、制御プログラムが該メモリカードに設けられたＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などに格納されている。また、制御プログラムに対するパッチプログラムやＲＯＭに格納された制御プログラムの機能を拡張する追加制御プログラムなどのファームウェアがフラッシュメモリに格納されている場合もある。
【０００４】
このファームウェア（以下、ファームオンフラッシュという）は、自由に何度でも書き換えが可能であり、製品となっても、変更、機能の追加などを容易に行うことができる。
【０００５】
また、マルチメディアカードなどにおいては、ファームウェアによってコマンド、データ形式の有効／無効をそれぞれ設定するものがある（たとえば、特許文献１）。
【０００６】
さらに、ＩＣカードにおいては、ＲＯＭ内のコマンドテーブルとは別にＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの不揮発性メモリ内にコマンドテーブルを設け、ＲＯＭ内のコマンドテーブルが第三者に知られたり、知られる恐れがあるときに、該不揮発性メモリ内にコマンドテーブルを用いるものがある（たとえば、特許文献２参照）。
【０００７】
【特許文献１】
特願２００１−２７８５８５号
【０００８】
【特許文献２】
特開平７−４４６７２号公報
【０００９】
【発明が解決しようとする課題】
ところが、上記のようなメモリカードにおいては、次のような問題点があることが本発明者により見い出された。
【００１０】
すなわち、ファームオンフラッシュは、メモリカードの起動時などにコントローラに設けられたＣＰＵのワークエリアとして用いられるＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ）に展開されることになるので、ＲＡＭに展開可能な該ファームオンフラッシュのデータ容量に制限が生じてしまうことから、１つのファームオンフラッシュのみが備えられることになる。
【００１１】
そのため、ファームオンフラッシュによる追加機能やプログラム修正なども制限を受けることになってしまい、メモリカードの利便性が損なわれてしまう恐れがある。
【００１２】
また、不揮発性メモリ内にコマンドテーブルを有するＩＣカードにおいて、該ＩＣカードでは、不揮発性メモリとコントローラとが１つの半導体チップに形成され、さらにＥＥＰＲＯＭでは通常バイト単位でのランダムアクセスが可能とされているが、メモリカードでは、不揮発性メモリとコントローラとが別の半導体チップにそれぞれ形成されており、不揮発性メモリへのアクセス単位もたとえば、５１２バイト単位などのシーケンシャルアクセスとされている。
【００１３】
よって、メモリカードの場合、不揮発性メモリにファームオンフラッシュを格納し、コントローラによって該ファームオンフラッシュを読み出す構成では、コントローラとの動作速度が異なるために、データの読み出し、およびデータ転送速度のオーバヘッドが大きくなってしまうという問題がある。
【００１４】
本発明の目的は、複数のファームオンフラッシュを有し、ファームオンフラッシュを任意に選択することにより、プログラムの追加修正や変更などを行うことのできるメモリカードを提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモリと、外部から発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラとからなるメモリカードであって、該不揮発性半導体メモリは、２つ以上のファームウェアを格納可能とし、該コントローラは、ファームウェアを格納する揮発性半導体メモリを備え、２つ以上のファームウェアが格納されている場合にファームウェア選択指示があると、揮発性半導体メモリに格納された２つ以上のファームウェアから、任意の１つのファームウェアを選択して揮発性半導体メモリに格納し、コントローラは揮発性半導体メモリにアクセスしてファームウェアによる処理を実行するものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１９】
図１は、本発明の一実施の形態によるメモリカードのブロック図、図２は、図１のメモリカードに設けられたフラッシュメモリにおける内部構成の説明図、図３は、図２のフラッシュメモリに設けられた管理領域おける構成説明図、図４は、図１のメモリカードによるパラメータによってファームオンフラッシュを選択する際のメモリカードのフローチャート、図５は、図１のメモリカードによるファームオンフラッシュ選択用コマンドを用いてファームオンフラッシュを選択してロードする場合のフローチャート、図６は、図１のメモリカードによるプログラム実行中にファームオンフラッシュを選択する場合のフローチャート、図７は、図１のメモリカードによる選択したファームオンフラッシュを識別コードを用いて検索するフローチャート、図８は、図１のメモリカードによる選択したファームオンフラッシュを検索範囲を指定して検索するフローチャートである。
【００２０】
本実施の形態において、メモリカード１は、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどにおけるホスト機器ＨＴの外部記憶メディアとして用いられる。
【００２１】
メモリカード１は、図１に示すように、複数個のフラッシュメモリ（不揮発性半導体メモリ）２、ならびにコントローラ３から構成される。フラッシュメモリ２は、電気的にデータの書き換え、消去が可能な不揮発性半導体メモリである。ここでは、フラッシュメモリ２が複数個設けられているが、該フラッシュメモリ２は１つ以上であればよい。
【００２２】
このフラッシュメモリ２には、内蔵ＲＯＭ６に格納されているプログラムとは別にパッチプログラムなどの機能の追加や変更、修正などを行うプログラムであるファームオンフラッシュ（ファームウェア）ＦＯＦ１〜ＦＯＦ３が格納されている。
【００２３】
なお、ここでは、３つのファームオンフラッシュＦＯＦ１〜ＦＯＦ３がフラッシュメモリ２に格納されているものとするが、該フラッシュメモリ２に格納されるファームオンフラッシュの数は、３つ以上、または３つ以下のいずれかであってもよい。
【００２４】
コントローラ３は、ホスト機器ＨＴと接続されており、フラッシュメモリ２の制御を司り、フラッシュメモリ２に格納されたプログラムやデータなどを読み出してホスト機器ＨＴへ出力し、またはホスト機器ＨＴから入力されたプログラムやデータの書き込み動作指示を行う。
【００２５】
また、コントローラ３は、コントロールロジック４、内蔵ＲＡＭ（揮発性半導体メモリ）５、内蔵ＲＯＭ６、および外部ＲＡＭ７などから構成されている。コントロールロジック４は、コントローラ３におけるすべての制御を司る。
【００２６】
内蔵ＲＡＭ５は、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などの揮発性メモリであり、コントロールロジック４に設けられたＣＰＵのワークエリアとして用いられる。内蔵ＲＯＭ６は、コントロールロジック４を動作させる制御プログラムなどが格納されている。外部ＲＡＭ７は、フラッシュメモリ２に格納されているファームオンフラッシュＦＯＦ１〜ＦＯＦ３のいずれか１つがロードされるメモリである。
【００２７】
図２は、フラッシュメモリ２における内部構成の説明図である。
【００２８】
フラッシュメモリ２は、ユーザアクセス領域Ａ１、およびユーザアクセス不可領域Ａ２から構成されている。
【００２９】
ユーザアクセス領域Ａ１は、ユーザが使用できるデータブロック領域Ｒ１と、該データブロック領域を管理するためのデータが格納される管理領域Ｋ１とから構成されている。
【００３０】
ユーザアクセス不可領域Ａ２は、ユーザによるアクセスが不可能な領域であり、データブロック代替領域Ｒ２、ＦＯＦ領域Ｒ３、ＣＩＳ・ＩＤ・パラメータ領域Ｒ４、ならびに代替テーブル領域Ｒ５から構成されている。
【００３１】
また、これらデータブロック代替領域Ｒ２、ＦＯＦ領域Ｒ３、ＣＩＳ・ＩＤ・パラメータ領域Ｒ４、およびに代替テーブル領域Ｒ５には、管理領域Ｋ２〜Ｋ５がそれぞれ設けられている。
【００３２】
データブロック代替領域Ｒ２は、データブロック領域において不良が発生した際に代替される領域であり、管理領域Ｋ２は、データブロック代替領域Ｒ２を管理する情報を格納する。
【００３３】
ＦＯＦ領域Ｒ３は、ファームオンフラッシュＦＯＦ１〜ＦＯＦ３が格納される領域であり、管理領域（ファームウェア管理領域）Ｋ３は、ＦＯＦ領域Ｒ３を管理する情報を格納する。
【００３４】
ＣＩＳ・ＩＤ・パラメータ領域Ｒ４は、メモリカード１のドライブ情報ＩＤ（Ｉｄｅｎｔｉｆｙ Ｄｒｉｖｅ Ｉｎｆｏｒｍａｔｉｏｎ）、メモリカード１の名前、種類、機能などの情報とＣＩＳ（Ｃａｒｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ）、および各種のパラメータなどが格納される領域であり、管理領域Ｋ４は、これらＣＩＳ・ＩＤ・パラメータ領域Ｒ４を管理する情報を格納する。代替テーブル領域Ｒ５は、エリア代替領域情報を格納する領域であり、管理領域Ｋ５は、代替テーブル領域Ｒ５を管理する情報を格納する。
【００３５】
また、管理領域Ｋ３における構成について図３の構成説明図を用いて説明する。
【００３６】
図示するように、管理領域Ｋ３には、良セクタコード、ファームオンフラッシュＮｏ．、識別コード（ファームウェア識別情報）、および管理ＥＣＣ情報などが格納されている。
【００３７】
良セクタコードは、ＦＯＦ領域Ｒ３の各セクタが正常か異常かを示すコードである。ファームオンフラッシュＮｏ．は、各々のファームオンフラッシュＦＯＦ１〜ＦＯＦ３に割り付けられた番号である。
【００３８】
識別コードは、ＦＯＦ領域Ｒ３に格納された各ファームオンフラッシュＦＯＦ１〜ＦＯＦ３のブロック（以下、ＦＯＦブロック）であることを示すコードであり、ＦＯＦブロックを検索する際に用いられる。管理ＥＣＣ情報は、データ訂正を行う際に用いられるＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）情報である。
【００３９】
次に、本実施の形態のメモリカード１における作用について説明する。
【００４０】
始めに、パラメータによってファームオンフラッシュＦＯＦ１〜ＦＯＦ３の選択指示（ファームウェア選択指示）が行われる際のメモリカード１の動作について、図４のフローチャートを用いて説明する。
【００４１】
この場合、パラメータセクタにファームオンフラッシュＦＯＦ１〜ＦＯＦ３の選択ビットを設け、該選択ビットによって選択されたファームオンフラッシュのロードはパワーオン時などのリセットシーケンスで行われる。
【００４２】
まず、リセットシーケンスにおいて、コントローラ３のＣＰＵは、フラッシュメモリ２のＣＩＳ・ＩＤ・パラメータ領域Ｒ４から必要なパラメータセクタをリードし、外部ＲＡＭ７に格納する（ステップＳ１０１）。
【００４３】
その後、リードしたパラメータセクタから、選択するファームオンフラッシュＮｏ．を取得する（ステップＳ１０２）。そして、フラッシュメモリ２の管理領域Ｋ３における識別コードを参照し、該フラッシュメモリ２にＦＯＦ領域Ｒ３があるか否かを検索する（ステップＳ１０３）。
【００４４】
このステップＳ１０３の処理において、ＦＯＦ領域Ｒ３が存在する場合には、該ＦＯＦ領域Ｒ３内のＦＯＦブロックを検索する処理を行う（ステップＳ１０４）。
【００４５】
また、ＦＯＦ領域Ｒ３が存在しない場合、ＣＰＵは内蔵ＲＯＭ６にアクセスし、該内蔵ＲＯＭ６に格納されているプログラムに基づいてメモリカード１を動作させる。
【００４６】
次に、ファームオンフラッシュ選択用コマンドを用いて、ファームオンフラッシュの選択指示が行われる場合のメモリカード１における動作について、図５のフローチャートを用いて説明する。
【００４７】
まず、ホスト機器ＨＴなどからファームオンフラッシュ選択用コマンドを受けると、ＣＰＵは、該ファームオンフラッシュ選択用コマンドをコントロールロジック４に設けられたタスクファイルレジスタにセットする（ステップＳ２０１）。このタスクファイルレジスタは、通常のコマンドと同様に、ホスト機器ＨＴとデータをやり取りするレジスタである。
【００４８】
その後、有効にしたいファームオンフラッシュＮｏ．をタスクファイルレジスタにセットする（ステップＳ２０２）。そして、フラッシュメモリ２の管理領域Ｋ３における識別コードを参照し、該フラッシュメモリ２にＦＯＦ領域Ｒ３があるか否かを検索する（ステップＳ２０３）。
【００４９】
このステップＳ２０３の処理において、ＦＯＦ領域Ｒ３が存在する場合には、該ＦＯＦ領域Ｒ３内のＦＯＦブロックを検索する処理を行う（ステップＳ２０４）。ＦＯＦ領域Ｒ３が存在しない場合、ＣＰＵは内蔵ＲＯＭ６にアクセスし、該内蔵ＲＯＭ６に格納されているプログラムに基づいてメモリカード１を動作させる。
【００５０】
次に、プログラム実行中に任意のファームオンフラッシュを選択する選択指示の場合のメモリカード１の動作について、図６のフローチャートを用いて説明する。
【００５１】
ここでは、たとえば、ファームオンフラッシュＦＯＦ１の処理中に、ファームオンフラッシュＦＯＦ２を新たに選択して実行させる場合について記載するが、内蔵ＲＯＭ６のプログラムの処理中に、ファームオンフラッシュＦＯＦ１〜ＦＯＦ３のいずれかを新たに選択して実行させる処理についても同様である。
【００５２】
ファームオンフラッシュＦＯＦ１のファームウェアに基づいて任意の処理が実行中である場合において（ステップＳ３０１）、ＣＰＵは、割り込み処理やエラー処理の発生などによって選択されていない他のファームオンフラッシュＦＯＦ２，ＦＯＦ３のいずれかの処理が必要か否かを判断する（ステップＳ３０２）。
【００５３】
選択されていない他のファームオンフラッシュＦＯＦ２，ＦＯＦ３のいずれかの処理が必要な場合、選択するファームオンフラッシュＮｏ．を設定する（ステップＳ３０３）。
【００５４】
そして、フラッシュメモリ２の管理領域Ｋ３における識別コードを参照し、該フラッシュメモリ２にＦＯＦ領域Ｒ３があるか否かを検索する（ステップＳ３０４）。
【００５５】
このステップＳ３０４の処理において、ＦＯＦ領域Ｒ３が存在する場合には、該ＦＯＦ領域Ｒ３内のＦＯＦブロックを検索する処理を行う（ステップＳ３０５）。
【００５６】
また、ＦＯＦ領域Ｒ３が存在しない場合、ＣＰＵは内蔵ＲＯＭ６にアクセスし、該内蔵ＲＯＭ６に格納されているプログラムに基づいてメモリカード１を動作させる。
【００５７】
次に、図４〜図６においてそれぞれ選択されたファームオンフラッシュの検索処理について説明する。
【００５８】
始めに、管理領域Ｋ３の識別コードを用いて検索する処理について、図７のフローチャートを用いて説明する。
【００５９】
まず、ＣＰＵは、ＦＯＦ領域Ｒ３の先頭アドレスから管理領域Ｋ３をリードし（ステップＳ４０１）、該管理領域Ｋ３の識別コードをチェックする（ステップＳ４０２）。そして、識別コードによってＦＯＦブロックであるか否かを判別する（ステップＳ４０３）。このステップＳ４０３の処理において、チェックした識別コードがＦＯＦブロック以外のブロックコードの場合には、処理が終了となる。
【００６０】
また、ステップＳ４０３の処理でＦＯＦブロックの場合には、管理領域Ｋ３のファームオンフラッシュＮｏ．をチェックし（ステップＳ４０４）、該ファームオンフラッシュＮｏ．に基づいて、ステップＳ４０３の処理におけるＦＯＦブロックが該当するファームオンフラッシュであるか否かを判断する（ステップＳ４０５）。
【００６１】
ステップＳ４０５の処理において、該当するＦＯＦブロックでなければ、ＦＯＦブロックのアドレスをインクリメント（逆順検索する際にはデクリメント）し（ステップＳ４０６）、ステップＳ４０２〜Ｓ４０５の処理を繰り返し実行する。
【００６２】
そして、ステップＳ４０５の処理において、該当するＦＯＦブロックが検索されると、そのファームオンフラッシュのファームウェアを内蔵ＲＡＭ５にロードし（ステップＳ４０７）、該ファームウェアによる処理を行う。
【００６３】
このように、ファームオンフラッシュをランダムアクセス可能な内蔵ＲＡＭ５にロードすることにより、ＣＰＵは高速処理を実行することができる。
【００６４】
次に、検索範囲を制限してＦＯＦブロックを検索する場合について、図８のフローチャートを用いて説明する。この場合、パラメータセクタにＦＯＦブロック（ＦＯＦ領域Ｒ３）の範囲を示すアドレス値を設定する。
【００６５】
まず、ＣＩＳ・ＩＤ・パラメータ領域Ｒ４のパラメータセクタから、ＦＯＦブロックの検索範囲を取得する（ステップＳ５０１）。
【００６６】
そして、ＦＯＦ領域Ｒ３の先頭アドレスが、パラメータセクタから取得した検索範囲であるか否かを判断する（ステップＳ５０２）。検索範囲内でない場合には、処理が終了となる。
【００６７】
また、検索範囲内である場合には、管理領域Ｋ３をリードし（ステップＳ５０３）、該管理領域Ｋ３のファームオンフラッシュＮｏ．をチェックする（ステップＳ５０４）。
【００６８】
そして、チェックしたファームオンフラッシュＮｏ．から、ＦＯＦブロックが該当するファームオンフラッシュであるか否かを判断する（ステップＳ５０５）。
【００６９】
ステップＳ５０５の処理において、該当するＦＯＦブロックでなければ、ＦＯＦブロックのアドレスをインクリメント（逆順検索する際にはデクリメント）し（ステップＳ５０６）、ステップＳ５０２〜Ｓ５０５の処理を繰り返し実行する。
【００７０】
ステップＳ５０５の処理において、該当するＦＯＦブロックが検索されると、そのファームオンフラッシュのファームウェアを内蔵ＲＡＭ５にロードし（ステップＳ５０７）、該ファームウェアによる処理を行う。
【００７１】
それにより、本実施の形態によれば、フラッシュメモリ２に複数のファームオンフラッシュを設定することにより、メモリカード１の多機能化を実現することができる。
【００７２】
また、複数のファームオンフラッシュによって、内蔵ＲＯＭ６に格納されたプログラムを変更することなく、プログラムの修正、変更、追加などを容易に行うことができ、フレキシブルに対応することができる。
【００７３】
さらに、本実施の形態において、ファームオンフラッシュＦＯＦ１〜ＦＯＦ３は、たとえば、セキュア機能などを有したプログラムなどのオプション機能を有するプログラムであってもよい。
【００７４】
これにより、セキュア機能が要／不要のいずれのメモリカード１であっても、内蔵ＲＯＭ６のプログラムを共通化することができるので、製品管理のコストを大幅に低減することができる。
【００７５】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７６】
たとえば、前記実施の形態では、メモリカードが、予めフラッシュメモリに複数のファームオンフラッシュが格納された構成としたが、ホスト機器がアップデータプログラムなどを実行することにより、新たなファームオンフラッシュの追加や書き換えなどを行うようにしてもよい。
【００７７】
新たなファームオンフラッシュを追加する場合には、たとえば、フラッシュメモリにおけるＦＯＦ領域に予備領域を備え、該予備領域に追加するファームオンフラッシュを格納したり、あるいはデータブロック代替領域などの他の領域に追加するファームオンフラッシュを格納する。
【００７８】
それにより、よりフレキシブルに、プログラムの修正、変更、追加などに対応することができる。
【００７９】
また、前記実施の形態におけるフラッシュメモリは、ある電圧レベルのしきい値を複数設定し、１ビット以上のデータを１つの不揮発性メモリセルに記憶する多値フラッシュメモリであってもよい。
【００８０】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８１】
（１）メモリカードの多機能化などを実現することができるとともに、プログラムの修正や追加などにも迅速に対応することができる。
【００８２】
（２）上記（１）により、市場変化にフレキシブルに対応することができ、かつ低コストのメモリカードを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるメモリカードのブロック図である。
【図２】図１のメモリカードに設けられたフラッシュメモリにおける内部構成の説明図である。
【図３】図２のフラッシュメモリに設けられた管理領域おける構成説明図である。
【図４】図１のメモリカードによるパラメータによってファームオンフラッシュを選択する際のメモリカードのフローチャートである。
【図５】図１のメモリカードによるファームオンフラッシュ選択用コマンドを用いてファームオンフラッシュを選択してロードする場合のフローチャートである。
【図６】図１のメモリカードによるプログラム実行中にファームオンフラッシュを選択する場合のフローチャートである。
【図７】図１のメモリカードによる選択したファームオンフラッシュを識別コードを用いて検索するフローチャートである。
【図８】図１のメモリカードによる選択したファームオンフラッシュを検索範囲を指定して検索するフローチャートである。
【符号の説明】
１ メモリカード
２ フラッシュメモリ（不揮発性半導体メモリ）
３ コントローラ
４ コントロールロジック
５ 内蔵ＲＡＭ（揮発性半導体メモリ）
６ 内蔵ＲＯＭ
７ 外部ＲＡＭ
ＦＯＦ１〜ＦＯＦ３ ファームオンフラッシュ（ファームウェア）
Ａ１ ユーザアクセス領域
Ａ２ ユーザアクセス不可領域
Ｒ１ データブロック領域
Ｒ２ データブロック代替領域
Ｒ３ ＦＯＦ領域
Ｒ４ ＣＩＳ・ＩＤ・パラメータ領域
Ｒ５ 代替テーブル領域
Ｋ１，Ｋ２ 管理領域
Ｋ３ 管理領域（ファームウェア管理領域）
Ｋ４，Ｋ５ 管理領域
ＨＴ ホスト機器
【発明の属する技術分野】
本発明は、メモリカードに関し、特に、不揮発性メモリを用いたメモリカードの多機能化に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータや多機能端末機などの記憶装置として、メモリカードが急速に普及している。近年の高性能化の要求に伴って、メモリカードに搭載される半導体メモリとして、たとえば、電気的に一括消去、書き換えが可能であり、大容量のデータを保持できるフラッシュメモリなどの不揮発性メモリが用いられている。
【０００３】
このようなメモリカードにおいては、制御プログラムが該メモリカードに設けられたＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などに格納されている。また、制御プログラムに対するパッチプログラムやＲＯＭに格納された制御プログラムの機能を拡張する追加制御プログラムなどのファームウェアがフラッシュメモリに格納されている場合もある。
【０００４】
このファームウェア（以下、ファームオンフラッシュという）は、自由に何度でも書き換えが可能であり、製品となっても、変更、機能の追加などを容易に行うことができる。
【０００５】
また、マルチメディアカードなどにおいては、ファームウェアによってコマンド、データ形式の有効／無効をそれぞれ設定するものがある（たとえば、特許文献１）。
【０００６】
さらに、ＩＣカードにおいては、ＲＯＭ内のコマンドテーブルとは別にＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの不揮発性メモリ内にコマンドテーブルを設け、ＲＯＭ内のコマンドテーブルが第三者に知られたり、知られる恐れがあるときに、該不揮発性メモリ内にコマンドテーブルを用いるものがある（たとえば、特許文献２参照）。
【０００７】
【特許文献１】
特願２００１−２７８５８５号
【０００８】
【特許文献２】
特開平７−４４６７２号公報
【０００９】
【発明が解決しようとする課題】
ところが、上記のようなメモリカードにおいては、次のような問題点があることが本発明者により見い出された。
【００１０】
すなわち、ファームオンフラッシュは、メモリカードの起動時などにコントローラに設けられたＣＰＵのワークエリアとして用いられるＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ）に展開されることになるので、ＲＡＭに展開可能な該ファームオンフラッシュのデータ容量に制限が生じてしまうことから、１つのファームオンフラッシュのみが備えられることになる。
【００１１】
そのため、ファームオンフラッシュによる追加機能やプログラム修正なども制限を受けることになってしまい、メモリカードの利便性が損なわれてしまう恐れがある。
【００１２】
また、不揮発性メモリ内にコマンドテーブルを有するＩＣカードにおいて、該ＩＣカードでは、不揮発性メモリとコントローラとが１つの半導体チップに形成され、さらにＥＥＰＲＯＭでは通常バイト単位でのランダムアクセスが可能とされているが、メモリカードでは、不揮発性メモリとコントローラとが別の半導体チップにそれぞれ形成されており、不揮発性メモリへのアクセス単位もたとえば、５１２バイト単位などのシーケンシャルアクセスとされている。
【００１３】
よって、メモリカードの場合、不揮発性メモリにファームオンフラッシュを格納し、コントローラによって該ファームオンフラッシュを読み出す構成では、コントローラとの動作速度が異なるために、データの読み出し、およびデータ転送速度のオーバヘッドが大きくなってしまうという問題がある。
【００１４】
本発明の目的は、複数のファームオンフラッシュを有し、ファームオンフラッシュを任意に選択することにより、プログラムの追加修正や変更などを行うことのできるメモリカードを提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモリと、外部から発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラとからなるメモリカードであって、該不揮発性半導体メモリは、２つ以上のファームウェアを格納可能とし、該コントローラは、ファームウェアを格納する揮発性半導体メモリを備え、２つ以上のファームウェアが格納されている場合にファームウェア選択指示があると、揮発性半導体メモリに格納された２つ以上のファームウェアから、任意の１つのファームウェアを選択して揮発性半導体メモリに格納し、コントローラは揮発性半導体メモリにアクセスしてファームウェアによる処理を実行するものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１９】
図１は、本発明の一実施の形態によるメモリカードのブロック図、図２は、図１のメモリカードに設けられたフラッシュメモリにおける内部構成の説明図、図３は、図２のフラッシュメモリに設けられた管理領域おける構成説明図、図４は、図１のメモリカードによるパラメータによってファームオンフラッシュを選択する際のメモリカードのフローチャート、図５は、図１のメモリカードによるファームオンフラッシュ選択用コマンドを用いてファームオンフラッシュを選択してロードする場合のフローチャート、図６は、図１のメモリカードによるプログラム実行中にファームオンフラッシュを選択する場合のフローチャート、図７は、図１のメモリカードによる選択したファームオンフラッシュを識別コードを用いて検索するフローチャート、図８は、図１のメモリカードによる選択したファームオンフラッシュを検索範囲を指定して検索するフローチャートである。
【００２０】
本実施の形態において、メモリカード１は、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどにおけるホスト機器ＨＴの外部記憶メディアとして用いられる。
【００２１】
メモリカード１は、図１に示すように、複数個のフラッシュメモリ（不揮発性半導体メモリ）２、ならびにコントローラ３から構成される。フラッシュメモリ２は、電気的にデータの書き換え、消去が可能な不揮発性半導体メモリである。ここでは、フラッシュメモリ２が複数個設けられているが、該フラッシュメモリ２は１つ以上であればよい。
【００２２】
このフラッシュメモリ２には、内蔵ＲＯＭ６に格納されているプログラムとは別にパッチプログラムなどの機能の追加や変更、修正などを行うプログラムであるファームオンフラッシュ（ファームウェア）ＦＯＦ１〜ＦＯＦ３が格納されている。
【００２３】
なお、ここでは、３つのファームオンフラッシュＦＯＦ１〜ＦＯＦ３がフラッシュメモリ２に格納されているものとするが、該フラッシュメモリ２に格納されるファームオンフラッシュの数は、３つ以上、または３つ以下のいずれかであってもよい。
【００２４】
コントローラ３は、ホスト機器ＨＴと接続されており、フラッシュメモリ２の制御を司り、フラッシュメモリ２に格納されたプログラムやデータなどを読み出してホスト機器ＨＴへ出力し、またはホスト機器ＨＴから入力されたプログラムやデータの書き込み動作指示を行う。
【００２５】
また、コントローラ３は、コントロールロジック４、内蔵ＲＡＭ（揮発性半導体メモリ）５、内蔵ＲＯＭ６、および外部ＲＡＭ７などから構成されている。コントロールロジック４は、コントローラ３におけるすべての制御を司る。
【００２６】
内蔵ＲＡＭ５は、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などの揮発性メモリであり、コントロールロジック４に設けられたＣＰＵのワークエリアとして用いられる。内蔵ＲＯＭ６は、コントロールロジック４を動作させる制御プログラムなどが格納されている。外部ＲＡＭ７は、フラッシュメモリ２に格納されているファームオンフラッシュＦＯＦ１〜ＦＯＦ３のいずれか１つがロードされるメモリである。
【００２７】
図２は、フラッシュメモリ２における内部構成の説明図である。
【００２８】
フラッシュメモリ２は、ユーザアクセス領域Ａ１、およびユーザアクセス不可領域Ａ２から構成されている。
【００２９】
ユーザアクセス領域Ａ１は、ユーザが使用できるデータブロック領域Ｒ１と、該データブロック領域を管理するためのデータが格納される管理領域Ｋ１とから構成されている。
【００３０】
ユーザアクセス不可領域Ａ２は、ユーザによるアクセスが不可能な領域であり、データブロック代替領域Ｒ２、ＦＯＦ領域Ｒ３、ＣＩＳ・ＩＤ・パラメータ領域Ｒ４、ならびに代替テーブル領域Ｒ５から構成されている。
【００３１】
また、これらデータブロック代替領域Ｒ２、ＦＯＦ領域Ｒ３、ＣＩＳ・ＩＤ・パラメータ領域Ｒ４、およびに代替テーブル領域Ｒ５には、管理領域Ｋ２〜Ｋ５がそれぞれ設けられている。
【００３２】
データブロック代替領域Ｒ２は、データブロック領域において不良が発生した際に代替される領域であり、管理領域Ｋ２は、データブロック代替領域Ｒ２を管理する情報を格納する。
【００３３】
ＦＯＦ領域Ｒ３は、ファームオンフラッシュＦＯＦ１〜ＦＯＦ３が格納される領域であり、管理領域（ファームウェア管理領域）Ｋ３は、ＦＯＦ領域Ｒ３を管理する情報を格納する。
【００３４】
ＣＩＳ・ＩＤ・パラメータ領域Ｒ４は、メモリカード１のドライブ情報ＩＤ（Ｉｄｅｎｔｉｆｙ Ｄｒｉｖｅ Ｉｎｆｏｒｍａｔｉｏｎ）、メモリカード１の名前、種類、機能などの情報とＣＩＳ（Ｃａｒｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ）、および各種のパラメータなどが格納される領域であり、管理領域Ｋ４は、これらＣＩＳ・ＩＤ・パラメータ領域Ｒ４を管理する情報を格納する。代替テーブル領域Ｒ５は、エリア代替領域情報を格納する領域であり、管理領域Ｋ５は、代替テーブル領域Ｒ５を管理する情報を格納する。
【００３５】
また、管理領域Ｋ３における構成について図３の構成説明図を用いて説明する。
【００３６】
図示するように、管理領域Ｋ３には、良セクタコード、ファームオンフラッシュＮｏ．、識別コード（ファームウェア識別情報）、および管理ＥＣＣ情報などが格納されている。
【００３７】
良セクタコードは、ＦＯＦ領域Ｒ３の各セクタが正常か異常かを示すコードである。ファームオンフラッシュＮｏ．は、各々のファームオンフラッシュＦＯＦ１〜ＦＯＦ３に割り付けられた番号である。
【００３８】
識別コードは、ＦＯＦ領域Ｒ３に格納された各ファームオンフラッシュＦＯＦ１〜ＦＯＦ３のブロック（以下、ＦＯＦブロック）であることを示すコードであり、ＦＯＦブロックを検索する際に用いられる。管理ＥＣＣ情報は、データ訂正を行う際に用いられるＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）情報である。
【００３９】
次に、本実施の形態のメモリカード１における作用について説明する。
【００４０】
始めに、パラメータによってファームオンフラッシュＦＯＦ１〜ＦＯＦ３の選択指示（ファームウェア選択指示）が行われる際のメモリカード１の動作について、図４のフローチャートを用いて説明する。
【００４１】
この場合、パラメータセクタにファームオンフラッシュＦＯＦ１〜ＦＯＦ３の選択ビットを設け、該選択ビットによって選択されたファームオンフラッシュのロードはパワーオン時などのリセットシーケンスで行われる。
【００４２】
まず、リセットシーケンスにおいて、コントローラ３のＣＰＵは、フラッシュメモリ２のＣＩＳ・ＩＤ・パラメータ領域Ｒ４から必要なパラメータセクタをリードし、外部ＲＡＭ７に格納する（ステップＳ１０１）。
【００４３】
その後、リードしたパラメータセクタから、選択するファームオンフラッシュＮｏ．を取得する（ステップＳ１０２）。そして、フラッシュメモリ２の管理領域Ｋ３における識別コードを参照し、該フラッシュメモリ２にＦＯＦ領域Ｒ３があるか否かを検索する（ステップＳ１０３）。
【００４４】
このステップＳ１０３の処理において、ＦＯＦ領域Ｒ３が存在する場合には、該ＦＯＦ領域Ｒ３内のＦＯＦブロックを検索する処理を行う（ステップＳ１０４）。
【００４５】
また、ＦＯＦ領域Ｒ３が存在しない場合、ＣＰＵは内蔵ＲＯＭ６にアクセスし、該内蔵ＲＯＭ６に格納されているプログラムに基づいてメモリカード１を動作させる。
【００４６】
次に、ファームオンフラッシュ選択用コマンドを用いて、ファームオンフラッシュの選択指示が行われる場合のメモリカード１における動作について、図５のフローチャートを用いて説明する。
【００４７】
まず、ホスト機器ＨＴなどからファームオンフラッシュ選択用コマンドを受けると、ＣＰＵは、該ファームオンフラッシュ選択用コマンドをコントロールロジック４に設けられたタスクファイルレジスタにセットする（ステップＳ２０１）。このタスクファイルレジスタは、通常のコマンドと同様に、ホスト機器ＨＴとデータをやり取りするレジスタである。
【００４８】
その後、有効にしたいファームオンフラッシュＮｏ．をタスクファイルレジスタにセットする（ステップＳ２０２）。そして、フラッシュメモリ２の管理領域Ｋ３における識別コードを参照し、該フラッシュメモリ２にＦＯＦ領域Ｒ３があるか否かを検索する（ステップＳ２０３）。
【００４９】
このステップＳ２０３の処理において、ＦＯＦ領域Ｒ３が存在する場合には、該ＦＯＦ領域Ｒ３内のＦＯＦブロックを検索する処理を行う（ステップＳ２０４）。ＦＯＦ領域Ｒ３が存在しない場合、ＣＰＵは内蔵ＲＯＭ６にアクセスし、該内蔵ＲＯＭ６に格納されているプログラムに基づいてメモリカード１を動作させる。
【００５０】
次に、プログラム実行中に任意のファームオンフラッシュを選択する選択指示の場合のメモリカード１の動作について、図６のフローチャートを用いて説明する。
【００５１】
ここでは、たとえば、ファームオンフラッシュＦＯＦ１の処理中に、ファームオンフラッシュＦＯＦ２を新たに選択して実行させる場合について記載するが、内蔵ＲＯＭ６のプログラムの処理中に、ファームオンフラッシュＦＯＦ１〜ＦＯＦ３のいずれかを新たに選択して実行させる処理についても同様である。
【００５２】
ファームオンフラッシュＦＯＦ１のファームウェアに基づいて任意の処理が実行中である場合において（ステップＳ３０１）、ＣＰＵは、割り込み処理やエラー処理の発生などによって選択されていない他のファームオンフラッシュＦＯＦ２，ＦＯＦ３のいずれかの処理が必要か否かを判断する（ステップＳ３０２）。
【００５３】
選択されていない他のファームオンフラッシュＦＯＦ２，ＦＯＦ３のいずれかの処理が必要な場合、選択するファームオンフラッシュＮｏ．を設定する（ステップＳ３０３）。
【００５４】
そして、フラッシュメモリ２の管理領域Ｋ３における識別コードを参照し、該フラッシュメモリ２にＦＯＦ領域Ｒ３があるか否かを検索する（ステップＳ３０４）。
【００５５】
このステップＳ３０４の処理において、ＦＯＦ領域Ｒ３が存在する場合には、該ＦＯＦ領域Ｒ３内のＦＯＦブロックを検索する処理を行う（ステップＳ３０５）。
【００５６】
また、ＦＯＦ領域Ｒ３が存在しない場合、ＣＰＵは内蔵ＲＯＭ６にアクセスし、該内蔵ＲＯＭ６に格納されているプログラムに基づいてメモリカード１を動作させる。
【００５７】
次に、図４〜図６においてそれぞれ選択されたファームオンフラッシュの検索処理について説明する。
【００５８】
始めに、管理領域Ｋ３の識別コードを用いて検索する処理について、図７のフローチャートを用いて説明する。
【００５９】
まず、ＣＰＵは、ＦＯＦ領域Ｒ３の先頭アドレスから管理領域Ｋ３をリードし（ステップＳ４０１）、該管理領域Ｋ３の識別コードをチェックする（ステップＳ４０２）。そして、識別コードによってＦＯＦブロックであるか否かを判別する（ステップＳ４０３）。このステップＳ４０３の処理において、チェックした識別コードがＦＯＦブロック以外のブロックコードの場合には、処理が終了となる。
【００６０】
また、ステップＳ４０３の処理でＦＯＦブロックの場合には、管理領域Ｋ３のファームオンフラッシュＮｏ．をチェックし（ステップＳ４０４）、該ファームオンフラッシュＮｏ．に基づいて、ステップＳ４０３の処理におけるＦＯＦブロックが該当するファームオンフラッシュであるか否かを判断する（ステップＳ４０５）。
【００６１】
ステップＳ４０５の処理において、該当するＦＯＦブロックでなければ、ＦＯＦブロックのアドレスをインクリメント（逆順検索する際にはデクリメント）し（ステップＳ４０６）、ステップＳ４０２〜Ｓ４０５の処理を繰り返し実行する。
【００６２】
そして、ステップＳ４０５の処理において、該当するＦＯＦブロックが検索されると、そのファームオンフラッシュのファームウェアを内蔵ＲＡＭ５にロードし（ステップＳ４０７）、該ファームウェアによる処理を行う。
【００６３】
このように、ファームオンフラッシュをランダムアクセス可能な内蔵ＲＡＭ５にロードすることにより、ＣＰＵは高速処理を実行することができる。
【００６４】
次に、検索範囲を制限してＦＯＦブロックを検索する場合について、図８のフローチャートを用いて説明する。この場合、パラメータセクタにＦＯＦブロック（ＦＯＦ領域Ｒ３）の範囲を示すアドレス値を設定する。
【００６５】
まず、ＣＩＳ・ＩＤ・パラメータ領域Ｒ４のパラメータセクタから、ＦＯＦブロックの検索範囲を取得する（ステップＳ５０１）。
【００６６】
そして、ＦＯＦ領域Ｒ３の先頭アドレスが、パラメータセクタから取得した検索範囲であるか否かを判断する（ステップＳ５０２）。検索範囲内でない場合には、処理が終了となる。
【００６７】
また、検索範囲内である場合には、管理領域Ｋ３をリードし（ステップＳ５０３）、該管理領域Ｋ３のファームオンフラッシュＮｏ．をチェックする（ステップＳ５０４）。
【００６８】
そして、チェックしたファームオンフラッシュＮｏ．から、ＦＯＦブロックが該当するファームオンフラッシュであるか否かを判断する（ステップＳ５０５）。
【００６９】
ステップＳ５０５の処理において、該当するＦＯＦブロックでなければ、ＦＯＦブロックのアドレスをインクリメント（逆順検索する際にはデクリメント）し（ステップＳ５０６）、ステップＳ５０２〜Ｓ５０５の処理を繰り返し実行する。
【００７０】
ステップＳ５０５の処理において、該当するＦＯＦブロックが検索されると、そのファームオンフラッシュのファームウェアを内蔵ＲＡＭ５にロードし（ステップＳ５０７）、該ファームウェアによる処理を行う。
【００７１】
それにより、本実施の形態によれば、フラッシュメモリ２に複数のファームオンフラッシュを設定することにより、メモリカード１の多機能化を実現することができる。
【００７２】
また、複数のファームオンフラッシュによって、内蔵ＲＯＭ６に格納されたプログラムを変更することなく、プログラムの修正、変更、追加などを容易に行うことができ、フレキシブルに対応することができる。
【００７３】
さらに、本実施の形態において、ファームオンフラッシュＦＯＦ１〜ＦＯＦ３は、たとえば、セキュア機能などを有したプログラムなどのオプション機能を有するプログラムであってもよい。
【００７４】
これにより、セキュア機能が要／不要のいずれのメモリカード１であっても、内蔵ＲＯＭ６のプログラムを共通化することができるので、製品管理のコストを大幅に低減することができる。
【００７５】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７６】
たとえば、前記実施の形態では、メモリカードが、予めフラッシュメモリに複数のファームオンフラッシュが格納された構成としたが、ホスト機器がアップデータプログラムなどを実行することにより、新たなファームオンフラッシュの追加や書き換えなどを行うようにしてもよい。
【００７７】
新たなファームオンフラッシュを追加する場合には、たとえば、フラッシュメモリにおけるＦＯＦ領域に予備領域を備え、該予備領域に追加するファームオンフラッシュを格納したり、あるいはデータブロック代替領域などの他の領域に追加するファームオンフラッシュを格納する。
【００７８】
それにより、よりフレキシブルに、プログラムの修正、変更、追加などに対応することができる。
【００７９】
また、前記実施の形態におけるフラッシュメモリは、ある電圧レベルのしきい値を複数設定し、１ビット以上のデータを１つの不揮発性メモリセルに記憶する多値フラッシュメモリであってもよい。
【００８０】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８１】
（１）メモリカードの多機能化などを実現することができるとともに、プログラムの修正や追加などにも迅速に対応することができる。
【００８２】
（２）上記（１）により、市場変化にフレキシブルに対応することができ、かつ低コストのメモリカードを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるメモリカードのブロック図である。
【図２】図１のメモリカードに設けられたフラッシュメモリにおける内部構成の説明図である。
【図３】図２のフラッシュメモリに設けられた管理領域おける構成説明図である。
【図４】図１のメモリカードによるパラメータによってファームオンフラッシュを選択する際のメモリカードのフローチャートである。
【図５】図１のメモリカードによるファームオンフラッシュ選択用コマンドを用いてファームオンフラッシュを選択してロードする場合のフローチャートである。
【図６】図１のメモリカードによるプログラム実行中にファームオンフラッシュを選択する場合のフローチャートである。
【図７】図１のメモリカードによる選択したファームオンフラッシュを識別コードを用いて検索するフローチャートである。
【図８】図１のメモリカードによる選択したファームオンフラッシュを検索範囲を指定して検索するフローチャートである。
【符号の説明】
１ メモリカード
２ フラッシュメモリ（不揮発性半導体メモリ）
３ コントローラ
４ コントロールロジック
５ 内蔵ＲＡＭ（揮発性半導体メモリ）
６ 内蔵ＲＯＭ
７ 外部ＲＡＭ
ＦＯＦ１〜ＦＯＦ３ ファームオンフラッシュ（ファームウェア）
Ａ１ ユーザアクセス領域
Ａ２ ユーザアクセス不可領域
Ｒ１ データブロック領域
Ｒ２ データブロック代替領域
Ｒ３ ＦＯＦ領域
Ｒ４ ＣＩＳ・ＩＤ・パラメータ領域
Ｒ５ 代替テーブル領域
Ｋ１，Ｋ２ 管理領域
Ｋ３ 管理領域（ファームウェア管理領域）
Ｋ４，Ｋ５ 管理領域
ＨＴ ホスト機器
Claims (5)
- 複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモリと、
外部から発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示を行うコントローラとからなるメモリカードであって、
前記不揮発性半導体メモリは、２つ以上のファームウェアを格納可能に構成され、
前記コントローラは、
前記ファームウェアを格納する揮発性半導体メモリを備え、ファームウェア選択指示が有効になると、前記揮発性半導体メモリに格納可能な２つ以上のファームウェアから、任意の１つの前記ファームウェアを選択して前記揮発性半導体メモリに格納し、前記揮発性半導体メモリにアクセスして前記ファームウェアによる処理を実行することを特徴とするメモリカード。 - 請求項１記載のメモリカードにおいて、前記不揮発性半導体メモリは、ある電圧レベルのしきい値を複数設定し、１ビット以上のデータを１つの前記不揮発性メモリセルに記憶する多値フラッシュメモリであることを特徴とするメモリカード。
- 請求項１または２記載のメモリカードにおいて、前記不揮発性半導体メモリのデータ読み出し単位は、５１２バイト以上であることを特徴とするメモリカード。
- 請求項１〜３のいずれか１項に記載のメモリカードにおいて、前記不揮発性半導体メモリに格納される２つ以上のファームウェアのうち、少なくとも１つは、セキュア機能を有したプログラムであることを特徴とするメモリカード。
- 請求項１〜４のいずれか１項に記載のメモリカードにおいて、前記コントローラは、前記不揮発性半導体メモリのファームウェア管理領域に格納されたファームウェア識別情報を用いて前記揮発性半導体メモリに格納するファームウェアを検索することを特徴とするメモリカード。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048498A JP2004258946A (ja) | 2003-02-26 | 2003-02-26 | メモリカード |
| US10/721,873 US6996005B2 (en) | 2003-02-26 | 2003-11-26 | Nonvolatile memory card |
| TW092134904A TW200419451A (en) | 2003-02-26 | 2003-12-10 | Memory card |
| CNB2004100019165A CN100367306C (zh) | 2003-02-26 | 2004-01-15 | 非易失性存储卡 |
| KR1020040006189A KR20040076589A (ko) | 2003-02-26 | 2004-01-30 | 메모리 카드 |
| US11/282,746 US7298649B2 (en) | 2003-02-26 | 2005-11-21 | Nonvolatile memory card |
| US11/871,990 US7483297B2 (en) | 2003-02-26 | 2007-10-13 | Nonvolatile memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048498A JP2004258946A (ja) | 2003-02-26 | 2003-02-26 | メモリカード |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007219871A Division JP2007334915A (ja) | 2007-08-27 | 2007-08-27 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004258946A true JP2004258946A (ja) | 2004-09-16 |
Family
ID=33114443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003048498A Pending JP2004258946A (ja) | 2003-02-26 | 2003-02-26 | メモリカード |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6996005B2 (ja) |
| JP (1) | JP2004258946A (ja) |
| KR (1) | KR20040076589A (ja) |
| CN (1) | CN100367306C (ja) |
| TW (1) | TW200419451A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007047993A (ja) * | 2005-08-09 | 2007-02-22 | Rohm Co Ltd | 制御回路、それを用いた電子機器およびファームウェアの更新方法 |
| WO2007148778A1 (ja) * | 2006-06-23 | 2007-12-27 | Panasonic Corporation | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 |
| JP2009181579A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | 機能を呼び出す方法、サブシステムおよびシステム |
| JP2013025792A (ja) * | 2011-07-14 | 2013-02-04 | Lsi Corp | フレキシブルフラッシュコマンド |
| US9015459B2 (en) | 2011-08-10 | 2015-04-21 | Samsung Electronics Co., Ltd. | Method of initializing operation of a memory system |
| JP2018028819A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社東芝 | 半導体集積回路 |
| JP2020086535A (ja) * | 2018-11-15 | 2020-06-04 | Tdk株式会社 | メモリコントローラ、及びメモリシステム |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554842B2 (en) * | 2001-09-17 | 2009-06-30 | Sandisk Corporation | Multi-purpose non-volatile memory card |
| JP2004258946A (ja) * | 2003-02-26 | 2004-09-16 | Renesas Technology Corp | メモリカード |
| WO2004111828A1 (en) * | 2003-06-16 | 2004-12-23 | Iocell Corp. | Information processing device and method for controlling the same |
| US7149119B2 (en) * | 2004-09-30 | 2006-12-12 | Matrix Semiconductor, Inc. | System and method of controlling a three-dimensional memory |
| KR100689223B1 (ko) * | 2005-04-18 | 2007-03-02 | 삼성에스디에스 주식회사 | 스마트 카드 운영체제의 최적화 패치 방법 및 보안 패치방법 |
| WO2006121251A1 (en) * | 2005-05-06 | 2006-11-16 | Iocell Co., Ltd. | Data structure of flash memory having system area with variable size in which data can be updated, usb memory device having the flash memory, and method of controlling the system area |
| ITMI20060350A1 (it) * | 2006-02-28 | 2007-09-01 | St Microelectronics Srl | Amplificatore di lettura con ridotta occupazione d'area per memorie a semiconduttore |
| US8296497B2 (en) * | 2006-03-14 | 2012-10-23 | Stmicroelectronics Pvt. Ltd. | Self-updating memory controller |
| JP2008009945A (ja) * | 2006-06-30 | 2008-01-17 | Toshiba Corp | メモリシステム |
| KR100833511B1 (ko) | 2006-12-08 | 2008-05-29 | 한국전자통신연구원 | 휘발성 메모리를 구비한 패시브 태그 |
| KR100833512B1 (ko) | 2006-12-08 | 2008-05-29 | 한국전자통신연구원 | 태그의 센싱 데이터 저장 장치 및 그 방법 |
| TW200828099A (en) * | 2006-12-19 | 2008-07-01 | Realtek Semiconductor Corp | Flash memory device and renewing method, and program search method |
| KR100800589B1 (ko) | 2006-12-20 | 2008-02-04 | 엘지전자 주식회사 | 정보 처리 장치 및 그 운용방법 |
| KR20090095909A (ko) * | 2008-03-06 | 2009-09-10 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 데이터 관리 방법 |
| US8074023B2 (en) * | 2008-05-22 | 2011-12-06 | Nuvoton Technology Corporation | In-system programming to switch memory access from one area to another in memory cards |
| TWI406175B (zh) * | 2008-08-20 | 2013-08-21 | Nuvoton Technology Corp | 記憶卡以及用於記憶卡之方法 |
| US7898859B2 (en) * | 2009-06-15 | 2011-03-01 | Micron Technology, Inc. | Use of emerging non-volatile memory elements with flash memory |
| TWI467379B (zh) * | 2012-04-23 | 2015-01-01 | Phison Electronics Corp | 系統運作方法、記憶體控制器與記憶體儲存裝置 |
| CN103383663B (zh) * | 2012-05-04 | 2016-06-29 | 群联电子股份有限公司 | 系统运作方法、存储器控制器与存储器 |
| TWI512462B (zh) | 2015-02-11 | 2015-12-11 | Phison Electronics Corp | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244231A (ja) * | 1987-03-31 | 1988-10-11 | Toshiba Corp | メモリ制御方式 |
| JPH05143315A (ja) * | 1991-11-20 | 1993-06-11 | Komatsu Ltd | フアームウエアのバージヨンアツプ方法 |
| JPH0744672A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Ｉｃカード及びｉｃカードシステム |
| JPH07210395A (ja) * | 1994-01-10 | 1995-08-11 | Fujitsu Ltd | ファームウェアメンテナンス方式 |
| JPH07334310A (ja) * | 1994-06-06 | 1995-12-22 | Toshiba Corp | ディスク装置及び同装置における読み出しデータのバッファ記憶制御方法 |
| US5606660A (en) * | 1994-10-21 | 1997-02-25 | Lexar Microsystems, Inc. | Method and apparatus for combining controller firmware storage and controller logic in a mass storage system |
| JPH10222316A (ja) * | 1997-02-12 | 1998-08-21 | Sony Corp | 再生システム、再生装置、再生方法 |
| JPH10301721A (ja) * | 1997-04-28 | 1998-11-13 | Internatl Business Mach Corp <Ibm> | 情報記憶媒体の欠陥セクタ処理方法及び情報記憶再生装置 |
| US6373954B1 (en) * | 1997-10-14 | 2002-04-16 | Cirrus Logic, Inc. | Single-chip audio circuitry, method, and systems using the same |
| JPH11265283A (ja) | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 記憶装置におけるファームウェアの修正方法及び記憶装置 |
| JP2000082122A (ja) * | 1998-09-07 | 2000-03-21 | Hitachi Ltd | メモリカード |
| US6377500B1 (en) * | 1999-11-11 | 2002-04-23 | Kabushiki Kaisha Toshiba | Memory system with a non-volatile memory, having address translating function |
| JP4037605B2 (ja) * | 2000-12-04 | 2008-01-23 | 株式会社東芝 | 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法 |
| JP2002251595A (ja) * | 2001-02-26 | 2002-09-06 | Toshiba Corp | メモリカード |
| JP4294894B2 (ja) | 2001-09-13 | 2009-07-15 | 株式会社ルネサステクノロジ | メモリカード |
| US6783913B2 (en) * | 2002-04-05 | 2004-08-31 | Kodak Polychrome Graphics Llc | Polymeric acetal resins containing free radical inhibitors and their use in lithographic printing |
| JP2003316622A (ja) * | 2002-04-23 | 2003-11-07 | Fujitsu Ltd | 情報記憶装置 |
| US7111142B2 (en) * | 2002-09-13 | 2006-09-19 | Seagate Technology Llc | System for quickly transferring data |
| JP2004258946A (ja) * | 2003-02-26 | 2004-09-16 | Renesas Technology Corp | メモリカード |
-
2003
- 2003-02-26 JP JP2003048498A patent/JP2004258946A/ja active Pending
- 2003-11-26 US US10/721,873 patent/US6996005B2/en not_active Expired - Lifetime
- 2003-12-10 TW TW092134904A patent/TW200419451A/zh unknown
-
2004
- 2004-01-15 CN CNB2004100019165A patent/CN100367306C/zh not_active Expired - Fee Related
- 2004-01-30 KR KR1020040006189A patent/KR20040076589A/ko not_active Application Discontinuation
-
2005
- 2005-11-21 US US11/282,746 patent/US7298649B2/en not_active Expired - Fee Related
-
2007
- 2007-10-13 US US11/871,990 patent/US7483297B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007047993A (ja) * | 2005-08-09 | 2007-02-22 | Rohm Co Ltd | 制御回路、それを用いた電子機器およびファームウェアの更新方法 |
| WO2007148778A1 (ja) * | 2006-06-23 | 2007-12-27 | Panasonic Corporation | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 |
| JP2009181579A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | 機能を呼び出す方法、サブシステムおよびシステム |
| JP2013025792A (ja) * | 2011-07-14 | 2013-02-04 | Lsi Corp | フレキシブルフラッシュコマンド |
| US9015459B2 (en) | 2011-08-10 | 2015-04-21 | Samsung Electronics Co., Ltd. | Method of initializing operation of a memory system |
| JP2018028819A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社東芝 | 半導体集積回路 |
| JP2020086535A (ja) * | 2018-11-15 | 2020-06-04 | Tdk株式会社 | メモリコントローラ、及びメモリシステム |
| JP7143735B2 (ja) | 2018-11-15 | 2022-09-29 | Tdk株式会社 | メモリコントローラ、及びメモリシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040228161A1 (en) | 2004-11-18 |
| CN1525391A (zh) | 2004-09-01 |
| US6996005B2 (en) | 2006-02-07 |
| US20060106973A1 (en) | 2006-05-18 |
| US7298649B2 (en) | 2007-11-20 |
| CN100367306C (zh) | 2008-02-06 |
| TW200419451A (en) | 2004-10-01 |
| KR20040076589A (ko) | 2004-09-01 |
| US7483297B2 (en) | 2009-01-27 |
| US20080046642A1 (en) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004258946A (ja) | メモリカード | |
| JP4188744B2 (ja) | メモリカード | |
| JP4524309B2 (ja) | フラッシュメモリ用のメモリコントローラ | |
| US9146854B2 (en) | Restoring storage devices based on flash memories and related circuit, system, and method | |
| US7877562B2 (en) | Memory controller, flash memory system, and control method of flash memory | |
| JP4373943B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| TWI437569B (zh) | 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器 | |
| JP2009054275A (ja) | マルチビット及びシングルビット方式でデータを格納するフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステム | |
| US9396769B1 (en) | Memory device and operating method of same | |
| JP4703753B2 (ja) | 情報処理装置、半導体記憶装置、及びプログラム | |
| US7979606B2 (en) | Method for storing data | |
| CN110908597A (zh) | 适应性锁定范围管理的方法、数据存储装置及其控制器 | |
| US8209475B2 (en) | Write timeout control methods for flash memory and memory devices using the same | |
| KR20110078171A (ko) | 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 | |
| JP4235624B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2007334915A (ja) | メモリカード | |
| TWI453747B (zh) | 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器 | |
| JP4334331B2 (ja) | フラッシュメモリのアクセス制御方法 | |
| US8503241B2 (en) | Electronic apparatus and data reading method | |
| US8225051B2 (en) | Access control method for a memory, memory controller for controlling access to the memory, and data processing apparatus | |
| JP4661748B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| JP2006504202A (ja) | メモリ構造を駆動するための方法 | |
| JP2007317078A (ja) | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
| TWI747270B (zh) | 用來進行組態管理之方法以及資料儲存裝置及其控制器 | |
| JP5707695B2 (ja) | フラッシュディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |