TWI467379B - 系統運作方法、記憶體控制器與記憶體儲存裝置 - Google Patents

系統運作方法、記憶體控制器與記憶體儲存裝置 Download PDF

Info

Publication number
TWI467379B
TWI467379B TW101114415A TW101114415A TWI467379B TW I467379 B TWI467379 B TW I467379B TW 101114415 A TW101114415 A TW 101114415A TW 101114415 A TW101114415 A TW 101114415A TW I467379 B TWI467379 B TW I467379B
Authority
TW
Taiwan
Prior art keywords
memory
signal
host system
host
transmission frequency
Prior art date
Application number
TW101114415A
Other languages
English (en)
Other versions
TW201344437A (zh
Inventor
Chien Hua Chu
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW101114415A priority Critical patent/TWI467379B/zh
Priority to US13/479,293 priority patent/US8775760B2/en
Publication of TW201344437A publication Critical patent/TW201344437A/zh
Application granted granted Critical
Publication of TWI467379B publication Critical patent/TWI467379B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

系統運作方法、記憶體控制器與記憶體儲存裝置
本發明是有關於一種系統運作方法，且特別是有關於一種用於可複寫式非揮發性記憶體模組的系統運作方法以及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體模組會透過一個傳輸介面與一個主機系統耦接。而在可複寫式非揮發性記憶體模組耦接至主機系統時，會決定此傳輸介面預設的系統設定。然而，在開機以後，這些系統設定便不能更改。因此，如何能在開機時調整這些系統設定，為此領域技術人員欲解決的問題。
本發明一範例實施例提出一種系統運作方法，記憶體控制器與記憶體儲存裝置，可以在開機時更改一個主機介面或連接器的系統設定。
本發明一範例實施例提出一種系統運作方法，用於控制可複寫式非揮發性記憶體模組。此可複寫式非揮發性記憶體模組包括多個實體區塊。此系統運作方法包括：透過一個主機介面從主機系統接收第一訊號；判斷是否要更改主機介面的系統設定；若要更改上述的系統設定，從實體區塊中讀取一個系統參數，並根據此系統參數更改系統設定；以及，傳送第二訊號給主機系統以建立可複寫式非揮發性記憶體模組與主機系統之間的連結辯識。
在一範例實施例中，上述判斷是否要更改主機介面的系統設定的步驟包括：根據一個暫存器所儲存的值來判斷是否要更改主機介面的系統設定。
在一範例實施例中，上述判斷是否要更改主機介面的系統設定的步驟包括：根據一個腳位上的電壓準位來判斷是否要更改主機介面的系統設定。
在一範例實施例中，上述從實體區塊中讀取系統參數的步驟包括：將上述的實體區塊劃分為資料區與隱藏區；配置多個邏輯區塊位址並將這些邏輯區塊位址映射至資料區的實體區塊；以及從隱藏區的實體區塊中讀取上述的系統參數。
在一範例實施例中，上述的第一訊號為一個重置訊號，用以重置耦接在主機系統與可複寫式非揮發性記憶體之間的通道。而上述的第二訊號為一個初始訊號，用以通知主機系統建立上述的連結辨識。
在一範例實施例中，上述的第一訊號為一個電源訊號，用以供應電源給可複寫式非揮發性記憶體模組。而上述的第二訊號為一個初始訊號，用以通知主機系統開始建立上述的連結辨識。
在一範例實施例中，上述根據系統參數更改系統設定的步驟包括：根據系統參數更改主機介面的傳輸頻率。
在一範例實施例中，上述的系統運作方法還包括：進行一個傳輸頻率協調程序，以調整主機系統與可複寫式非揮發性記憶體模組的傳輸頻率。
以另外一個角度來說，本發明一範例實施例中提出一種記憶體儲存裝置，包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器是用以耦接至一主機系統。可複寫式非揮發性記憶體模組包括多個實體區塊。記憶體控制器則是耦接至連接器與可複寫式非揮發性記憶體模組。其中，記憶體控制器會從主機系統接收第一訊號，並判斷是否要更改連接器的系統設定。若判斷要更改系統設定，記憶體控制器會從實體區塊中讀取一個系統參數，並根據此系統參數更改上述的系統設定。並且，記憶體控制器會傳送第二訊號給主機系統以建立記憶體儲存裝置與主機系統之間的一連結辯識。。
在一範例實施例中，上述的記憶體儲存裝置還包括一個耦接至記憶體控制器的暫存器。上述的記憶體控制器用以根據暫存器所儲存的值來判斷是否要更改連接器的系統設定。
在一範例實施例中，上述的記憶體控制器還包括一個腳位，記憶體控制器會根據這個腳位的電壓準位來判斷是否要更改上述的系統設定。
在一範例實施例中，上述的記憶體控制器還用以將上述的實體區塊劃分為資料區與隱藏區。記憶體控制器也會配置多個邏輯區塊位址並將這些邏輯區塊位址映射至資料區的實體區塊。記憶體控制器會從隱藏區的實體區塊中讀取上述的系統參數。
在一範例實施例中，上述的第一訊號為一個重置訊號，用以重置耦接在主機系統與記憶體儲存裝置之間的通道。而上述的第二訊號為一個初始訊號，用以通知主機系統建立上述的連結辨識。
在一範例實施例中，上述的第一訊號為一個電源訊號，用以供應電源給記憶體儲存裝置。而上述的第二訊號為一個初始訊號，用以通知主機系統開始建立上述的連結辨識。
在一範例實施例中，上述的記憶體控制器用以根據上述的系統參數更改連接器的傳輸頻率。
在一範例實施例中，上述的記憶體控制器還用以執行一個傳輸頻率協調程序，以調整主機系統與可複寫式非揮發性記憶體模組的傳輸頻率。
以另外一個角度來說，本發明一範例實施例中提出一種記憶體控制器，包括主機介面、記憶體介面與記憶體管理電路。主機介面是用以耦接至一主機系統。記憶體介面是用以耦接至一個包括多個實體區塊的可複寫式非揮發性記憶體模組。記憶體管理電路則是耦接至主機介面與記憶體介面。其中，記憶體管理電路會從主機系統接收第一訊號，並判斷是否要更改主機介面的系統設定。若判斷要更改系統設定，記憶體管理電路會從實體區塊中讀取一個系統參數，並根據此系統參數更改上述的系統設定。並且，記憶體管理電路會傳送第二訊號給主機系統以建立記憶體控制器與主機系統之間的一個連結辯識。
在一範例實施例中，上述的記憶體管理電路用以根據一個暫存器所儲存的值來判斷是否要更改主機介面的系統設定。
在一範例實施例中，上述的記憶體控制器還包括一個腳位。記憶體管理電路會根據此腳位的電壓準位來判斷是否要更改上述的系統設定。
在一範例實施例中，上述的記憶體管理電路還用以將實體區塊劃分為資料區與隱藏區。記憶體管理電路也會配置多個邏輯區塊位址並將這些邏輯區塊位址映射至資料區的實體區塊。記憶體管理電路會從隱藏區的實體區塊中讀取上述的系統參數。
在一範例實施例中，上述的第一訊號為一個重置訊號，用以重置耦接在主機系統與記憶體控制器之間的通道。而上述的第二訊號為一個初始訊號，用以通知主機系統已建立上述的連結辨識。
在一範例實施例中，上述的第一訊號為一個電源訊號，用以供應電源給記憶體控制器。而上述的第二訊號為一個初始訊號，用以通知主機系統開始建立上述的連結辨識。
在一範例實施例中，上述的記憶體管理電路用以根據上述的系統參數更改主機介面的傳輸頻率。
在一範例實施例中，上述的記憶體管理電路還用以執行一個傳輸頻率協調程序，以調整主機系統與可複寫式非揮發性記憶體模組的傳輸頻率。
基於上述，本發明範例實施例所提出的系統運作方法、記憶體控制器與記憶體儲存裝置，可以在開機時更改連接器或主機介面的系統設定，藉此讓記憶體儲存裝置與主機系統之間傳輸的設定更有彈性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104、可複寫式非揮發性記憶體模組106與暫存器108。
在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE) 1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體區塊304(0)~304(R)。例如，實體區塊304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體區塊分別具有複數個實體頁面，並且每一實體頁面具有至少一實體扇區，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由128個實體頁面所組成，並且每一實體頁面具有8個實體扇區(sector)。也就是說，在每一實體扇區為512位元組(byte)的例子中，每一實體頁面的容量為4千位元組(Kilobyte,KB)。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。
更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組，即一個記憶胞中可儲存至少2個位元資料。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC) NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
暫存器108中可以儲存一個數值，用以決定在開機時記憶體控制器104是否要改變連接器102的系統設定。在本範例實施例中，暫存器108裡儲存了一個位元，此位元的值可以是”0”或是”1”。然而在其他範例實施例中，暫存器108也可以儲存更多位元，本發明並不在此限。此外，在本範例實施例中，暫存器108可獨立於該憶體控制器，並與記憶體控制器104耦接，但在另一範例實施例中，暫存器108可設置於記憶體控制器104中，並不以此為限。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元。記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元是耦接至微控制器。其中，記憶體管理單元用以管理可複寫式非揮發性記憶體模組106的實體區塊；記憶體寫入單元用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取單元用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除單元用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除；而資料處理單元用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254與錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
當記憶體儲存裝置100耦接至主機系統1000時，記憶體管理電路202會與主機系統1000交換多個訊號，來建立與主機系統1000之間的連結辨識。此連結辨識的建立是用以讓主機系統1000可以辨識記憶體儲存裝置100並讓主機系統1000與可複寫式非揮發性記憶體模組106之間可建立一個通道以傳送資料。例如，記憶體管理電路202與主機系統1000可透過頻外訊號(out-of-band signaling,OOB-signaling)的方式來建立此連結辨識。而主機系統1000與記憶體管理電路202之間所交換的訊號例如為重置訊號(亦稱COMRESET訊號)，初始訊號(亦稱COMINIT訊號)以及喚醒訊號(亦稱COMWAKE訊號)。COMRESET訊號是由主機系統1000產生，用以重置耦接在主機系統100與可複寫式非揮發性記憶體模組106之間的通道。例如，此通道在被重置以後，主機系統100與記憶體管理電路202會再決定此通道的傳輸頻率。COMINIT訊號是由記憶體儲存裝置100產生，用以請求通訊的初始化。COMWAKE訊號用以通知主機系統1000與記憶體儲存裝置100開始進入一傳輸頻率協調程序。例如，主機系統1000與記憶體儲存裝置100雙方會產生同步信號，以了解雙方的能力，用以了解彼此傳輸頻率上的差異，並採用雙方可接受的傳輸頻率。其中，COMWAKE訊號可由主機系統1000與記憶體儲存裝置100產生。這些頻外傳輸訊號是使用閒置(idle)訊號與突發(burst)訊號的型式來傳送。例如，如圖4所示，COMWAKE訊號是由突發訊號402a~402f與閒置訊號404a~404f所組成。COMRESET訊號與COMINIT訊號是由突發訊號406a~406f與閒置訊號408a~408f所組成。在另一範例實施例，記憶體管理電路202與主機系統1000可是透過內通道指示訊號(inchannelsignaling)、頻帶內的指示訊號(inbandsignaling)、或共同通道指示訊號(common channel signaling)，本發明並不在此限。
圖5是根據一範例實施例說明建立連結辨識的範例示意圖。
請參照圖5，當記憶體儲存裝置100耦接至主機系統1000時，主機系統1000會傳送一個電源訊號502給記憶體管理電路202，並提供電源給記憶體儲存裝置100上的各個元件。接著，記憶體管理電路202會先從主機系統1000接收重置訊號504(亦稱第一訊號)。此時，記憶體管理電路202會讀取暫存器108所儲存的值，來判斷是否要更改連接器102與主機介面204的系統設定。在本範例實施例中，連接器102與主機介面204符合相同的傳輸標準(例如，SATA)，因此更改連接器102的系統設定也等同於更改主機介面204的系統設定。為了方便說明，當更改主機介面204的系統設定時，同時也更改了連接器102的系統設定。例如，當暫存器108所儲存的值為位元”1”時，表示要更改主機介面204的系統設定，若暫存器108所儲存的值為位元”0”，則表示不更改主機介面204的系統設定。
在另一範例實施例中，記憶體控制器104上有多個腳位，其中包括一個通用輸入輸出(general purpose input output，GPIO)腳位。此通用輸入輸出腳位會連接至高準位電壓(例如，+5伏特)或是低準位電壓(例如，接地)。記憶體管理電路202會根據此通用輸入輸出腳位的電壓準位來判斷是否要更改主機介面204的系統設定。例如，當通用輸入輸出腳位上的電壓準位為高準位電壓時，表示要更改主機介面204的系統設定，當通用輸入輸出腳位的電壓準位為低準位電壓時，表示不更改主機介面204的系統設定。然而，在其他範例實施例中，也可以用低準位電壓來表示要更改主機介面204的系統設定，本發明並不在此限。
若判斷不需更改主機介面204的系統設定，記憶體管理電路202會傳送初始訊號506(亦稱第二訊號)給主機系統。
若要更主機介面204的系統設定，記憶體管理電路202會先從實體區塊304(0)~304(R)讀取一個系統參數，此系統參數用以指示如何更改主機介面204的系統設定。例如，此系統參數可用來決定主機介面204的傳輸頻率。在本範例實施例中，主機介面204符合SATA的規格，而主機介面204的傳輸頻率可以是SATA 6G、SATA 3G或是SATA 1.5G。記憶體管理電路202可以根據系統參數來決定要使用哪一個傳輸頻率。在根據系統參數設定完主機介面202的系統設定(例如，傳輸頻率、頻寬或輸傳通道數量)以後，記憶體管理電路202會將暫存器108所儲存的值設定為”0”。接下來，記憶體管理電路202會傳送初始訊號506(亦稱第二訊號)給主機系統1000以建立記憶體儲存裝置100與主機系統1000之間的一連結辯識。
在接收到初始訊號506訊號以後，主機系統1000與記憶體管理電路202之間會進行一傳輸頻率協調程序以調整主機系統100與可複寫式非揮發性記憶體模組106的傳輸頻率。例如，主機系統1000會傳送喚醒訊號508給記憶體管理電路202。當接收到來自於主機系統1000的喚醒訊號508以後，記憶體管理電路202也會傳送一個喚醒訊號510給主機系統1000。接下來，主機系統1000與記憶體管理電路202便可以交換對準基元(align primitive)訊號512與對準基元訊號514(亦稱ALIGN訊號)來協調傳輸頻率。如此一來，主機系統1000與記憶體儲存裝置100之間便可以用所設定的傳輸頻率來傳輸資料。藉此，可以完成記憶體儲存裝置100與主機系統1000之間的連結辨識。
此外，在一範例實施例中，記憶體管理電路202會將實體區塊304(0)~304(R)分割為資料區與隱藏區。記憶體管理電路202也會配置多個邏輯區塊位址以映射至資料區的實體區塊。這些邏輯區塊位址會提供給主機系統1000以供存取。因此，主機系統1000可以透過這些邏輯區塊位址來存取資料區的實體區塊，但卻不能存取隱藏區的實體區塊。特別的是，記憶體管理電路202會從隱藏區中的實體區塊中讀取系統參數。例如，隱藏區還會被分割為取代區與系統區。系統區是用以儲存系統相關的資訊，而取代區的實體區塊是用以作為寫入資料時的緩衝記憶體或是用以取代資料區中的實體區塊。在一範例實施例中，記憶體管理電路202是從系統區中的實體區塊讀取系統參數。
在圖5所示的範例實施例中，記憶體管理電路202會先在接收到重置訊號504以後才會傳送初始訊號506給主機系統。然而，在另一範例實施例中，記憶體管理電路202也可以先傳送初始訊號給主機系統。
圖6是根據另一範例實施例所繪示之建立連結辨識的範例示意圖。
請參照圖6，在圖6所示的範例實施例中，當記憶體儲存裝置100耦接至主機系統1000時，主機系統1000會傳送電源訊號602(亦稱為第一訊號)給記憶體儲存裝置100以提供電源給記憶體儲存裝置100上的各個元件。在接收到電源訊號602以後，記憶體管理電路202會判斷是否要更改主機介面204的系統設定。若要更改主機介面204的系統設定，記憶體管理電路202會從實體區塊304(0)~304(R)中讀取系統參數，並且根據所讀取的系統參數來更改主機介面204的系統設定。然而，讀取系統參數與更改主機介面204之系統設定的步驟已詳細說明如上，在此便不再贅述。特別的是，接下來，記憶體管理電路202會傳送初始訊號604(亦稱第二訊號)給主機系統1000以通知主機系統1000開始建立記憶體儲存裝置100與主機系統之間的連結辨識。接下來，主機系統1000會傳送重置訊號606給記憶體管理電路202，並且，記憶體管理電路202會傳送初始訊號608給主機系統1000。此外，主機系統1000與記憶體管理電路202之間會進行一傳輸頻率協調程序以調整主機系統100與可複寫式非揮發性記憶體模組106的傳輸頻率。例如，主機系統1000會傳送喚醒訊號610給記憶體管理電路202。當接收到來自於主機系統1000的喚醒訊號610以後，記憶體管理電路202也會傳送一個喚醒訊號612給主機系統1000。接下來，主機系統1000與記憶體管理電路202便可以交換對準基元訊號614與對準基元訊號616(亦稱ALIGN訊號)來協調傳輸頻率。藉此，可以完成記憶體儲存裝置100與主機系統之間的連結辨識。
圖7是根據一範例實施例所繪示的系統運作方法的流程圖。
請參照圖5，在步驟S702中，記憶體管理電路202會透過一個主機介面從主機系統接收一個第一訊號(例如，重置訊號或是電源訊號)。在步驟S704中，記憶體管理電路202會判斷是否要更改主機介面的系統設定。
若要更改主機介面的系統設定，在步驟S706中，記憶體管理電路202會從實體區塊中讀取一個系統參數。接著在步驟S708中，記憶體管理電路202會根據系統參數更改主機介面的系統設定。
在步驟S708之後或是判斷不需要更改主機介面的系統設定後，在步驟S710中，記憶體管理電路202會傳送第二訊號(例如，初始訊號)給主機系統。
綜上所述，本發明範例實施例所提出的系統運作方法與使用此方法的記憶體控制器與記憶體儲存裝置，可以在記憶體儲存裝置耦接至主機系統時更改主機介面與連接器的系統設定，使得主機系統與記憶體儲存裝置之間傳輸的設定更有彈性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000．．．主機系統
1100．．．電腦
1102．．．微處理器
1104．．．隨機存取記憶體
1106．．．輸入/輸出裝置
1108．．．系統匯流排
1110．．．資料傳輸介面
1202．．．滑鼠
1204．．．鍵盤
1206．．．顯示器
1208．．．印表機
1212．．．隨身碟
1214．．．記憶卡
1216．．．固態硬碟
1310．．．數位相機
1312．．．SD卡
1314．．．MMC卡
1316．．．記憶棒
1318．．．CF卡
1320．．．嵌入式儲存裝置
100．．．記憶體儲存裝置
102．．．連接器
104．．．記憶體控制器
106．．．可複寫式非揮發性記憶體模組
108．．．暫存器
304(0)~304(R)．．．實體區塊
202．．．記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
402a~402f、406a~406f‧‧‧突發訊號
404a~404f、408a~408f‧‧‧閒置訊號
502、602‧‧‧電源訊號
504、606‧‧‧重置訊號
506、604、608‧‧‧初始訊號
508、510、610、612‧‧‧喚醒訊號
512、514、614、616‧‧‧對準基元訊號
S702、S704、S706、S708、S710‧‧‧系統運作方法的步驟
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4是根據一範例實施例所繪示的頻外訊號的範例示意圖。
圖5是根據一範例實施例說明建立連結辨識的範例示意圖。
圖6是根據另一範例實施例所繪示之建立連結辨識的範例示意圖。
圖7是根據一範例實施例所繪示的系統運作方法的流程圖。
S702、S704、S706、S708、S710．．．系統運作方法的步驟

Claims (21)

  1. 一種系統運作方法，用於控制一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體區塊，該系統運作方法包括：透過一主機介面從一主機系統接收一第一訊號；判斷是否要更改該主機介面的一傳輸頻率；若要更改該傳輸頻率，在該主機系統與該可複寫式非揮發性記憶體模組之間的一通道被建立來傳送資料之前，從該些實體區塊中讀取一系統參數，並根據該系統參數更改該傳輸頻率；以及傳送一第二訊號給該主機系統以建立該可複寫式非揮發性記憶體模組與該主機系統之間的一連結辯識。
  2. 如申請專利範圍第1項所述之系統運作方法，其中判斷是否要更改該主機介面的該傳輸頻率的步驟包括：根據一暫存器所儲存的值來判斷是否要更改該主機介面的該傳輸頻率。
  3. 如申請專利範圍第1項所述之系統運作方法，其中判斷是否要更改該主機介面的該傳輸頻率的步驟包括：根據一腳位的一電壓準位來判斷是否要更改該主機介面的該傳輸頻率。
  4. 如申請專利範圍第1項所述之系統運作方法，其中從該些實體區塊中讀取該系統參數的步驟包括：將該些實體區塊劃分為一資料區與一隱藏區；配置多個邏輯區塊位址並將該些邏輯區塊位址映射 至該資料區的該些實體區塊；以及從該隱藏區的該些實體區塊中讀取該系統參數。
  5. 如申請專利範圍第1項所述之系統運作方法，其中該第一訊號為一重置訊號，用以重置耦接在該主機系統與該可複寫式非揮發性記憶體之間的該通道，該第二訊號為一初始訊號，用以通知該主機系統建立該連結辨識。
  6. 如申請專利範圍第1項所述之系統運作方法，其中該第一訊號為一電源訊號，用以供應一電源給該可複寫式非揮發性記憶體模組，該第二訊號為一初始訊號，用以通知該主機系統開始建立該連結辨識。
  7. 如申請專利範圍第1項所述之系統運作方法，還包括：進行一傳輸頻率協調程序，用以調整該主機系統與該可複寫式非揮發性記憶體模組之該傳輸頻率。
  8. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，包括多個實體區塊；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中，該記憶體控制器從該主機系統接收一第一訊號，並判斷是否要更改該連接器的一傳輸頻率，其中，若要更改該傳輸頻率，在該主機系統與該可複寫式非揮發性記憶體模組之間的一通道被建立來傳送資料 之前，該記憶體控制器從該些實體區塊中讀取一系統參數，並根據該系統參數更改該傳輸頻率，其中，該記憶體控制器傳送一第二訊號給該主機系統以建立該記憶體儲存裝置與該主機系統之間的一連結辯識。
  9. 如申請專利範圍第8項所述之記憶體儲存裝置，還包括：一暫存器，耦接至該記憶體控制器，其中該記憶體控制器用以根據該暫存器所儲存的值來判斷是否要更改該連接器的該傳輸頻率。
  10. 如申請專利範圍第8項所述之記憶體儲存裝置，其中該記憶體控制器還包括一腳位，該記憶體控制器根據該腳位的一電壓準位來判斷是否要更改該傳輸頻率。
  11. 如申請專利範圍第8項所述之記憶體儲存裝置，其中該記憶體控制器還用以將該些實體區塊劃分為一資料區與一隱藏區，配置多個邏輯區塊位址並將該些邏輯區塊位址映射至該資料區的該些實體區塊，以及從該隱藏區的該些實體區塊中讀取該系統參數。
  12. 如申請專利範圍第8項所述之記憶體儲存裝置，其中該第一訊號為一重置訊號，用以重置耦接在該記憶體儲存裝置與該主機系統之間的該通道，該第二訊號為一初始訊號，用以通知該主機系統建立該連結辨識。
  13. 如申請專利範圍第8項所述之記憶體儲存裝置，其中該第一訊號為一電源訊號，用以供應一電源給該記憶 體儲存裝置，該第二訊號為一初始訊號，用以通知該主機系統開始建立該連結辨識。
  14. 如申請專利範圍第8項所述之記憶體儲存裝置，其中該記憶體控制器還用以執行一傳輸頻率協調程序，以調整該主機系統與該可複寫式非揮發性記憶體模組之該傳輸頻率。
  15. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體頁面，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中，該記憶體管理電路從該主機系統接收一第一訊號，並判斷是否要更改該主機介面的一傳輸頻率，其中，若要更改該系統設定，在該主機系統與該可複寫式非揮發性記憶體模組之間的一通道被建立來傳送資料之前，該記憶體管理電路從該些實體區塊中讀取一系統參數，並根據該系統參數更改該傳輸頻率，其中，該記憶體管理電路傳送一第二訊號給該主機系統以建立該記憶體控制器與該主機系統之間的一連結辯識。
  16. 如申請專利範圍第15項所述之記憶體控制器，其 中該記憶體管理電路用以根據一暫存器所儲存的值來判斷是否要更改該主機介面的該傳輸頻率。
  17. 如申請專利範圍第15項所述之記憶體控制器，還包括一腳位，該記憶體管理電路根據該腳位的一電壓準位來判斷是否要更改該傳輸頻率。
  18. 如申請專利範圍第15項所述之記憶體控制器，其中該記憶體管理電路用以將該些實體區塊劃分為一資料區與一隱藏區，配置多個邏輯區塊位址並將該些邏輯區塊位址映射至該資料區的該些實體區塊，以及從該隱藏區的該些實體區塊中讀取該系統參數。
  19. 如申請專利範圍第15項所述之記憶體控制器，該第一訊號為一重置訊號，用以重置耦接在該記憶體控制器與該主機系統之間的該通道，該第二訊號為一初始訊號，用以通知該主機系統建立該連結辨識。
  20. 如申請專利範圍第15項所述之記憶體控制器，其中該第一訊號為一電源訊號，用以供應一電源給該記憶體控制器，該第二訊號為一初始訊號，用以通知該主機系統開始建立該連結辨識。
  21. 如申請專利範圍第15項所述之記憶體控制器，其中該記憶體管理電路還用以執行一傳輸頻率協調程序，以調整該主機系統與該可複寫式非揮發性記憶體模組之該傳輸頻率。
TW101114415A 2012-04-23 2012-04-23 系統運作方法、記憶體控制器與記憶體儲存裝置 TWI467379B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101114415A TWI467379B (zh) 2012-04-23 2012-04-23 系統運作方法、記憶體控制器與記憶體儲存裝置
US13/479,293 US8775760B2 (en) 2012-04-23 2012-05-24 Modifying a host interface setting for a non-volatile memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101114415A TWI467379B (zh) 2012-04-23 2012-04-23 系統運作方法、記憶體控制器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201344437A TW201344437A (zh) 2013-11-01
TWI467379B true TWI467379B (zh) 2015-01-01

Family

ID=49381231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114415A TWI467379B (zh) 2012-04-23 2012-04-23 系統運作方法、記憶體控制器與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US8775760B2 (zh)
TW (1) TWI467379B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512462B (zh) * 2015-02-11 2015-12-11 Phison Electronics Corp 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103513993A (zh) * 2012-06-15 2014-01-15 鸿富锦精密工业（深圳）有限公司 固件更新系统及方法
KR102164617B1 (ko) 2014-03-24 2020-10-12 삼성전자주식회사 데이터 저장 장치의 동작 방법과 상기 데이터 저장 장치를 포함하는 시스템의 동작 방법
US9645829B2 (en) * 2014-06-30 2017-05-09 Intel Corporation Techniques to communicate with a controller for a non-volatile dual in-line memory module
US9767045B2 (en) * 2014-08-29 2017-09-19 Memory Technologies Llc Control for authenticated accesses to a memory device
CN104915233A (zh) * 2015-06-08 2015-09-16 山东超越数控电子有限公司 一种在线烧写me的方法
EP3396966A1 (en) * 2017-04-25 2018-10-31 Vestel Elektronik Sanayi ve Ticaret A.S. Circuit for adaptive transport stream
KR20210069481A (ko) 2019-12-03 2021-06-11 삼성전자주식회사 메모리 컨트롤러를 포함하는 스토리지 장치 및 비휘발성 메모리 시스템과 이의 동작 방법
CN111930395B (zh) * 2020-08-20 2023-03-07 展讯通信（上海）有限公司 智能终端的程序下载方法和智能终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030079077A1 (en) * 2001-10-23 2003-04-24 Flex-P Industries Method and system for a compact flash memory controller
US20080046642A1 (en) * 2003-02-26 2008-02-21 Makoto Mori Nonvolatile Memory Card
US20090103362A1 (en) * 2007-10-17 2009-04-23 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface nand
US20090187702A1 (en) * 2002-09-25 2009-07-23 Renesas Technology Corp. Nonvolatile memory
TW201040719A (en) * 2009-01-21 2010-11-16 Micron Technology Inc Solid state memory formatting

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8019943B2 (en) * 2000-01-06 2011-09-13 Super Talent Electronics, Inc. High endurance non-volatile memory devices
US8055833B2 (en) * 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US7899967B2 (en) * 2008-11-24 2011-03-01 Mediatek Inc. Systems for accessing memory card and methods for accessing memory card by a control unit
WO2011000082A1 (en) * 2009-06-29 2011-01-06 Mosaid Technologies Incorporated A bridging device having a frequency configurable clock domain
KR101727704B1 (ko) * 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030079077A1 (en) * 2001-10-23 2003-04-24 Flex-P Industries Method and system for a compact flash memory controller
US20090187702A1 (en) * 2002-09-25 2009-07-23 Renesas Technology Corp. Nonvolatile memory
US20080046642A1 (en) * 2003-02-26 2008-02-21 Makoto Mori Nonvolatile Memory Card
US20090103362A1 (en) * 2007-10-17 2009-04-23 Micron Technology, Inc. System and method for setting access and modification for synchronous serial interface nand
TW201040719A (en) * 2009-01-21 2010-11-16 Micron Technology Inc Solid state memory formatting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512462B (zh) * 2015-02-11 2015-12-11 Phison Electronics Corp 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
US9563508B2 (en) 2015-02-11 2017-02-07 Phison Electronics Corp. Memory management method, memory control circuit unit and memory storage apparatus

Also Published As

Publication number Publication date
TW201344437A (zh) 2013-11-01
US8775760B2 (en) 2014-07-08
US20130282959A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
TWI467379B (zh) 系統運作方法、記憶體控制器與記憶體儲存裝置
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US8954705B2 (en) Memory space management method and memory controller and memory storage device and memory storage using the same
TWI516921B (zh) 資料處理方法、記憶體儲存裝置與記憶體控制電路單元
TWI489466B (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
TWI495998B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
TWI486766B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
TW201303583A (zh) 指令執行方法、記憶體控制器與記憶體儲存裝置
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI591482B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
TWI591640B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI525625B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TW201426303A (zh) 資料讀取方法、記憶體控制器與記憶體儲存裝置
TWI486765B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI545588B (zh) 控制方法、連接器與記憶體儲存裝置
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI534814B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI806262B (zh) 橋接裝置與資料儲存系統
CN103383663B (zh) 系统运作方法、存储器控制器与存储器
CN107045890B (zh) 数据保护方法、存储器控制电路单元及存储器存储装置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI514141B (zh) 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置
TW202001567A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI467578B (zh) 錯誤處理方法、記憶體儲存裝置與記憶體控制電路單元