CN103383663B - 系统运作方法、存储器控制器与存储器 - Google Patents

Abstract

本发明提供系统运作方法，存储器控制器与存储器。该系统运作方法，用于控制具有多个实体区块的可复写式非易失性存储器模块。此系统运作方法包括：通过一个主机接口从主机系统接收第一信号；判断是否要更改主机接口的系统设定；若要更改上述的系统设定，从实体区块中读取一个系统参数，并根据此系统参数更改系统设定；以及，传送第二信号给主机系统以建立可复写式非易失性存储器模块与主机系统的间的汇集辨识。藉此，主机系统与可复写式非易失性存储器模块的间传输的设定会更有弹性。

Description

系统运作方法、存储器控制器与存储器

技术领域

本发明是有关于一种系统运作方法，且特别是有关于一种用于可复写式非易失性存储器模块的系统运作方法以及使用此方法的存储器控制器与存储器。

背景技术

数码相机、行动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非挥发性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，可复写式非易失性存储器模块会通过一个传输接口与一个主机系统电性连接。而在可复写式非易失性存储器模块电性连接到主机系统时，会决定此传输接口预设的系统设定。然而，在开机以后，这些系统设定便不能更改。因此，如何能在开机时调整这些系统设定，这是领域技术人员欲解决的问题。

发明内容

本发明一实施例提出一种系统运作方法，存储器控制器与存储器，可以在开机时更改一个主机接口或连接器的系统设定。

本发明一实施例提出一种系统运作方法，用于控制可复写式非易失性存储器模块。此可复写式非易失性存储器模块包括多个实体区块。此系统运作方法包括：通过一个主机接口从主机系统接收第一信号；判断是否要更改主机接口的系统设定；若要更改上述的系统设定，从实体区块中读取一个系统参数，并根据此系统参数更改系统设定；以及，传送第二信号给主机系统以建立可复写式非易失性存储器模块与主机系统之间的汇集辨识。

在一实施例中，上述判断是否要更改主机接口的系统设定的步骤包括：根据一个寄存器所储存的值来判断是否要更改主机接口的系统设定。

在一实施例中，上述判断是否要更改主机接口的系统设定的步骤包括：根据一个引脚上的电压来判断是否要更改主机接口的系统设定。

在一实施例中，上述从实体区块中读取系统参数的步骤包括：将上述的实体区块划分为数据区与隐藏区；配置多个逻辑区块地址并将这些逻辑区块地址映射至数据区的实体区块；以及从隐藏区的实体区块中读取上述的系统参数。

在一实施例中，上述的第一信号为一个重置信号，用以重置电性连接在主机系统与可复写式非易失性存储器之间的通道。而上述的第二信号为一个初始信号，用以通知主机系统建立上述的汇集辨识。

在一实施例中，上述的第一信号为一个电源信号，用以供应电源给可复写式非易失性存储器模块。而上述的第二信号为一个初始信号，用以通知主机系统开始建立上述的汇集辨识。

在一实施例中，上述根据系统参数更改系统设定的步骤包括：根据系统参数更改主机接口的传输频率。

在一实施例中，上述的系统运作方法还包括：进行一个传输频率协调程序，以调整主机系统与可复写式非易失性存储器模块的传输频率。

以另外一个角度来说，本发明一实施例中提出一种存储器，包括连接器、可复写式非易失性存储器模块与存储器控制器。连接器是用以电性连接到一主机系统。可复写式非易失性存储器模块包括多个实体区块。存储器控制器则是电性连接到连接器与可复写式非易失性存储器模块。其中，存储器控制器会从主机系统接收第一信号，并判断是否要更改连接器的系统设定。若判断要更改系统设定，存储器控制器会从实体区块中读取一个系统参数，并根据此系统参数更改上述的系统设定。并且，存储器控制器会传送第二信号给主机系统以建立存储器与主机系统之间的一汇集辨识。

在一实施例中，上述的存储器还包括一个电性连接到存储器控制器的寄存器。上述的存储器控制器用以根据寄存器所储存的值来判断是否要更改连接器的系统设定。

在一实施例中，上述的存储器控制器还包括一个引脚，存储器控制器会根据这个引脚的电压来判断是否要更改上述的系统设定。

在一实施例中，上述的存储器控制器还用以将上述的实体区块划分为数据区与隐藏区。存储器控制器也会配置多个逻辑区块地址并将这些逻辑区块地址映象到数据区的实体区块。存储器控制器会从隐藏区的实体区块中读取上述的系统参数。

在一实施例中，上述的第一信号为一个重置信号，用以重置电性连接在主机系统与存储器之间的通道。而上述的第二信号为一个初始信号，用以通知主机系统建立上述的汇集辨识。

在一实施例中，上述的第一信号为一个电源信号，用以供应电源给存储器。而上述的第二信号为一个初始信号，用以通知主机系统开始建立上述的汇集辨识。

在一实施例中，上述的存储器控制器用以根据上述的系统参数更改连接器的传输频率。

在一实施例中，上述的存储器控制器还用以执行一个传输频率协调程序，以调整主机系统与可复写式非易失性存储器模块的传输频率。

以另外一个角度来说，本发明一实施例中提出一种存储器控制器，包括主机接口、存储器接口与存储器管理电路。主机接口是用以电性连接到一主机系统。存储器接口是用以电性连接到一个包括多个实体区块的可复写式非易失性存储器模块。存储器管理电路则是电性连接到主机接口与存储器接口。其中，存储器管理电路会从主机系统接收第一信号，并判断是否要更改主机接口的系统设定。若判断要更改系统设定，存储器管理电路会从实体区块中读取一个系统参数，并根据此系统参数更改上述的系统设定。并且，存储器管理电路会传送第二信号给主机系统以建立存储器控制器与主机系统之间的一个汇集辨识。

在一实施例中，上述的存储器管理电路用以根据一个寄存器所储存的值来判断是否要更改主机接口的系统设定。

在一实施例中，上述的存储器控制器还包括一个引脚。存储器管理电路会根据此引脚的电压来判断是否要更改上述的系统设定。

在一实施例中，上述的存储器管理电路还用以将实体区块划分为数据区与隐藏区。存储器管理电路也会配置多个逻辑区块地址并将这些逻辑区块地址映象到数据区的实体区块。存储器管理电路会从隐藏区的实体区块中读取上述的系统参数。

在一实施例中，上述的第一信号为一个重置信号，用以重置电性连接在主机系统与存储器控制器间的通道。而上述的第二信号为一个初始信号，用以通知主机系统已建立上述的汇集辨识。

在一实施例中，上述的第一信号为一个电源信号，用以供应电源给存储器控制器。而上述的第二信号为一个初始信号，用以通知主机系统开始建立上述的汇集辨识。

在一实施例中，上述的存储器管理电路用以根据上述的系统参数更改主机接口的传输频率。

在一实施例中，上述的存储器管理电路还用以执行一个传输频率协调程序，以调整主机系统与可复写式非易失性存储器模块的传输频率。

基于上述，本发明实施例所提出的系统运作方法、存储器控制器与存储器，可以在开机时更改连接器或主机接口的系统设定，藉此让存储器与主机系统间传输的设定更有弹性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图详细说明如下。

附图说明

图1A是根据一实施例所示出的主机系统与存储器的示意图。

图1B是根据一实施例所示出的电脑、输入/输出装置与存储器的示意图。

图1C是根据一实施例所示出的主机系统与存储器的示意图。

图2是示出图1A所表示的存储器的概要方块图。

图3是根据一实施例所示出的存储器控制器的概要方块图。

图4是根据一实施例所示出的频外信号的实施例示意图。

图5是根据一实施例说明建立汇集辨识的示意图。

图6是根据另一实施例所示出的建立汇集辨识的示意图。

图7是根据一实施例所示出的系统运作方法的流程图。

附图标记说明：

1000：主机系统；

1100：电脑；

1102：微处理器；

1104：随机存储器；

1106：输入/输出装置；

1108：系统汇流排；

1110：数据传输接口；

1202：鼠标；

1204：键盘；

1206：显示器；

1208：印表机；

1212：移动U盘；

1214：存储卡；

1216：固态硬盘；

1310：数码相机；

1312：SD卡；

1314：MMC卡；

1316：存储棒；

1318：CF卡；

1320：嵌入式存储器；

100：存储器；

102：连接器；

104：存储器控制器；

106：可复写式非易失性存储器模块；

108：寄存器；

304(0)～304(R)：实体区块；

202：存储器管理电路；

204：主机接口；

206：存储器接口；

252：缓冲存储器；

254：电源管理电路；

256：错误检查与校正电路；

402a～402f、406a～406f：突发信号；

404a～404f、408a～408f：闲置信号；

502、602：电源信号；

504、606：重置信号；

506、604、608：初始信号；

508、510、610、612：唤醒信号；

512、514、614、616：对准基元信号；

S702、S704、S706、S708、S710：系统运作方法的步骤。

具体实施方式

一般而言，存储器(也称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(也称，控制电路)。通常存储器是与主机系统一起使用，以使主机系统可将数据写入到存储器或从存储器中读取数据。

图1A是根据一实施例所示出的主机系统与存储器的示意图。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output,I/O)装置1106。电脑1100包括微处理器1102、随机存储器(randomaccessmemory,RAM)1104、系统汇流排1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与印表机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可更包括其他装置。

在本发明实施例中，记忆体储存装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。藉由微处理器1102、随机存储器1104与输入/输出装置1106的运作可将数据写入到存储器储存装置100或从存储器100中读取数据。例如，存储器100可以是如图1B所示的移动U盘1212、记忆卡1214或固态硬盘(SolidStateDrive,SSD)1216等的可复写式非易失性存储器。

一般而言，主机系统1000为可实质地与存储器100配合以储存数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音讯播放器或视讯播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器则为其所使用的SD卡1312、MMC卡1314、存储棒(memorystick)1316、CF卡1318或嵌入式存储器1320(如图1C所示)。嵌入式存储器1320包括嵌入式多媒体卡(EmbeddedMMC,eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。

图2是示出图1A所示的存储器的概要方块图。

请参照图2，存储器100包括连接器102、存储器控制器104、可复写式非易失性存储器模块106与寄存器108。

在本实施例中，连接器102是相容于序列先进附件(SerialAdvancedTechnologyAttachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接器102也可以是符合并列先进附件(ParallelAdvancedTechnologyAttachment,PATA)标准、电气和电子工程师协会(InstituteofElectricalandElectronicEngineers,IEEE)1394标准、高速周边零件连接接口(PeripheralComponentInterconnectExpress,PCIExpress)标准、通用序列汇流排(UniversalSerialBus,USB)标准、安全数字(SecureDigital,SD)接口标准、记忆棒(MemoryStick,MS)接口标准、多媒体储存卡(MultiMediaCard,MMC)接口标准、小型快闪(CompactFlash,CF)接口标准、整合式驱动电子接口(IntegratedDeviceElectronics,IDE)标准或其他适合的标准。

存储器控制器104用以执行以硬体型式或韧体型式实作的多个逻辑闸或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块106是电性连接到存储器控制器104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106具有实体区块304(0)～304(R)。例如，实体区块304(0)～304(R)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体区块分别具有复数个实体页面，并且每一实体页面具有至少一实体扇区，其中属于同一个实体区块的实体页面可被独立地写入且被同时地抹除。例如，每一实体区块是由128个实体页面所组成，并且每一实体页面具有8个实体扇区(sector)。也就是说，在每一实体扇区为512二进制位组(byte)的例子中，每一实体页面的容量为4千二进制位组(Kilobyte,KB)。然而，必须了解的是，本发明不限于此，每一实体区块是可由64个实体页面、256个实体页面或其他任意个实体页面所组成。

更详细来说，实体区块为抹除的最小单位。也即，每一实体区块含有最小数目的一并被抹除的记忆胞。实体页面为程式化的最小单元。即，实体页面为写入数据的最小单元。然而，必须了解的是，在本发明另一实施例中，写入数据的最小单位也可以是实体扇区或其他大小。每一实体页面通常包括数据二进制位区与冗余二进制位区。数据二进制位区用以储存使用者的数据，而冗余二进制位区用以储存系统的数据(例如，错误检查与校正码)。

在本实施例中，可复写式非易失性存储器模块106为多阶记忆胞(MultiLevelCell,MLC)NAND快闪存储器模块，即一个记忆胞中可储存至少2个二进制位数据。然而，本发明不限于此，可复写式非易失性存储器模块106也可是单阶记忆胞(SingleLevelCell,SLC)NAND快闪存储器模块、复数阶记忆胞(TrinaryLevelCell,TLC)NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。

寄存器108中可以储存一个数值，用以决定在开机时存储器控制器104是否要改变连接器102的系统设定。在本实施例中，寄存器108里储存了一个二进制位，此二进制位的值可以是“0”或是“1”。然而在其他实施例中，寄存器108也可以储存更多二进制位，本发明并不在此限。此外，在本实施例中，寄存器108可独立于该忆体控制器，并与存储器控制器104电性连接，但在另一实施例中，寄存器108可设置于存储器控制器104中，并不以此为限。

图3是根据一实施例所示出的存储器控制器的概要方块图。

请参照图3，存储器控制器104包括存储器管理电路202、主机接口204与存储器接口206。

存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器100运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。

在本实施例中，存储器管理电路202的控制指令是以韧体型式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与唯读存储器(未示出)，并且此些控制指令是被烧录到此唯读存储器中。当存储器100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在本发明另一实施例中，存储器管理电路202的控制指令也可以程式码型式储存于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、唯读存储器(未示出)及存储器随即存取储存体(未示出)。特别是，此唯读存储器具有驱动码，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的控制指令载入到存储器管理电路202的存储器随即存取储存体中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

此外，在本发明另一实施例中，存储器管理电路202的控制指令也可以一硬体型式来实作。例如，存储器管理电路202包括微控制器、存储器管理单元、存储器写入单元、存储器读取单元、存储器抹除单元与数据处理单元。存储器管理单元、存储器写入单元、存储器读取单元、存储器抹除单元与数据处理单元是电性连接到微控制器。其中，存储器管理单元用以管理可复写式非易失性存储器模块106的实体区块；存储器写入单元用以对可复写式非易失性存储器模块106下达写入指令以将数据写入到可复写式非易失性存储器模块106中；存储器读取单元用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除单元用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理单元用以处理欲写入到可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。

主机接口204是电性连接到存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送到存储器管理电路202。在本实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204也可以是相容于PATA标准、IEEE1394标准、PCIExpress标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口206是电性连接到存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入到可复写式非易失性存储器模块106的数据会经由存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。

在本发明一实施例中，存储器控制器104还包括缓冲存储器252、电源管理电路254与错误检查与校正电路256。

缓冲存储器252是电性连接到存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。

电源管理电路254是电性连接到存储器管理电路202并且用以控制存储器100的电源。

错误检查与校正电路256是电性连接到存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(ErrorCheckingandCorrectingCode,ECCCode)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入到可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。

当存储器100电性连接到主机系统1000时，存储器管理电路202会与主机系统1000交换多个信号，来建立与主机系统1000之间的汇集辨识。此汇集辨识的建立是用以让主机系统1000可以辨识存储器100并让主机系统1000与可复写式非易失性存储器模块106之间可建立ㄧ个通道以传送数据。例如，存储器管理电路202与主机系统1000可通过频外信号(out-of-bandsignaling,OOB-signaling)的方式来建立此汇集辨识。而主机系统1000与存储器管理电路202的间所交换的信号例如为重置信号(也称COMRESET信号)，初始信号(也称COMINIT信号)以及唤醒信号(也称COMWAKE信号)。COMRESET信号是由主机系统1000产生，用以重置电性连接在主机系统100与可复写式非易失性存储器模块106之间的通道。例如，此通道在被重置以后，主机系统100与存储器管理电路202会再决定此通道的传输频率。COMINIT信号是由存储器100产生，用以请求通讯的初始化。COMWAKE信号用以通知主机系统1000与存储器100开始进入一传输频率协调程序。例如，主机系统1000与存储器100双方会产生同步信号，以了解双方的能力，用以了解彼此传输频率上的差异，并采用双方可接受的传输频率。其中，COMWAKE信号可由主机系统1000与存储器100产生。这些频外传输信号是使用闲置(idle)信号与突发(burst)信号的型式来传送。例如，如图4所示，COMWAKE信号是由突发信号402a～402f与闲置信号404a～404f所组成。COMRESET信号与COMINIT信号是由突发信号406a～406f与闲置信号408a～408f所组成。在另一实施例，存储器管理电路202与主机系统1000可是通过内通道指示信号(inchannelsignaling)、频带内的指示信号(inbandsignaling)、或共同通道指示信号(commonchannelsignaling)，本发明并不在此限。

图5是根据一实施例说明建立汇集辨识的示意图。

请参照图5，当存储器100电性连接到主机系统1000时，主机系统1000会传送一个电源信号502给存储器管理电路202，并提供电源给存储器100上的各个元件。接着，存储器管理电路202会先从主机系统1000接收重置信号504(也称第一信号)。此时，存储器管理电路202会读取寄存器108所储存的值，来判断是否要更改连接器102与主机接口204的系统设定。在本实施例中，连接器102与主机接口204符合相同的传输标准(例如，SATA)，因此更改连接器102的系统设定也等同于更改主机接口204的系统设定。为了方便说明，当更改主机接口204的系统设定时，同时也更改了连接器102的系统设定。例如，当寄存器108所储存的值为二进制位”1”时，表示要更改主机接口204的系统设定，若寄存器108所储存的值为二进制位”0”，则表示不更改主机接口204的系统设定。

在另一实施例中，存储器控制器104上有多个引脚，其中包括一个通用输入输出(generalpurposeinputoutput，GPIO)引脚。此通用输入输出引脚会连接到高电平(例如，+5伏特)或是低电平(例如，接地)。存储器管理电路202会根据此通用输入输出引脚的电压来判断是否要更改主机接口204的系统设定。例如，当通用输入输出引脚上的电压为高电平时，表示要更改主机接口204的系统设定，当通用输入输出引脚的电压为低电平时，表示不更改主机接口204的系统设定。然而，在其他实施例中，也可以用低电平来表示要更改主机接口204的系统设定，本发明并不在此限。

若判断不需更改主机接口204的系统设定，存储器管理电路202会传送初始信号506(也称第二信号)给主机系统。

若要更主机接口204的系统设定，存储器管理电路202会先从实体区块304(0)～304(R)读取一个系统参数，此系统参数用以指示如何更改主机接口204的系统设定。例如，此系统参数可用来决定主机接口204的传输频率。在本实施例中，主机接口204符合SATA的规格，而主机接口204的传输频率可以是SATA6G、SATA3G或是SATA1.5G。存储器管理电路202可以根据系统参数来决定要使用哪一个传输频率。在根据系统参数设定完主机接口202的系统设定(例如，传输频率、频宽或输传通道数量)以后，存储器管理电路202会将寄存器108所储存的值设定为”0”。接下来，存储器管理电路202会传送初始信号506(也称第二信号)给主机系统1000以建立存储器100与主机系统1000之间的一汇集辨识。

在接收到初始信号506信号以后，主机系统1000与存储器管理电路202之间会进行一传输频率协调程序以调整主机系统100与可复写式非易失性存储器模块106的传输频率。例如，主机系统1000会传送唤醒信号508给存储器管理电路202。当接收到来自于主机系统1000的唤醒信号508以后，存储器管理电路202也会传送一个唤醒信号510给主机系统1000。接下来，主机系统1000与存储器管理电路202便可以交换对准基元(alignprimitive)信号512与对准基元信号514(也称ALIGN信号)来协调传输频率。如此一来，主机系统1000与存储器100之间便可以用所设定的传输频率来传输数据。藉此，可以完成存储器100与主机系统1000之间的汇集辨识。

此外，在一实施例中，存储器管理电路202会将实体区块304(0)～304(R)分割为数据区与隐藏区。存储器管理电路202也会配置多个逻辑区块地址以映象到数据区的实体区块。这些逻辑区块地址会提供给主机系统1000以供存取。因此，主机系统1000可以通过这些逻辑区块地址来存取数据区的实体区块，但却不能存取隐藏区的实体区块。特别的是，存储器管理电路202会从隐藏区中的实体区块中读取系统参数。例如，隐藏区还会被分割为取代区与系统区。系统区是用以储存系统相关的资讯，而取代区的实体区块是用以作为写入数据时的缓冲存储器或是用以取代数据区中的实体区块。在一实施例中，存储器管理电路202是从系统区中的实体区块读取系统参数。

在图5所示的实施例中，存储器管理电路202会先在接收到重置信号504以后才会传送初始信号506给主机系统。然而，在另一实施例中，存储器管理电路202也可以先传送初始信号给主机系统。

图6是根据另一实施例所示出之建立汇集辨识的示意图。

请参照图6，在图6所示的实施例中，当存储器100电性连接到主机系统1000时，主机系统1000会传送电源信号602(也称为第一信号)给存储器100以提供电源给存储器100上的各个元件。在接收到电源信号602以后，存储器管理电路202会判断是否要更改主机接口204的系统设定。若要更改主机接口204的系统设定，存储器管理电路202会从实体区块304(0)～304(R)中读取系统参数，并且根据所读取的系统参数来更改主机接口204的系统设定。然而，读取系统参数与更改主机接口204的系统设定的步骤已详细说明如上，在此便不再赘述。特别的是，接下来，存储器管理电路202会传送初始信号604(也称第二信号)给主机系统1000以通知主机系统1000开始建立存储器100与主机系统之间的汇集辨识。接下来，主机系统1000会传送重置信号606给存储器管理电路202，并且，存储器管理电路202会传送初始信号608给主机系统1000。此外，主机系统1000与存储器管理电路202之间会进行一传输频率协调程序以调整主机系统100与可复写式非易失性存储器模块106的传输频率。例如，主机系统1000会传送唤醒信号610给存储器管理电路202。当接收到来自于主机系统1000的唤醒信号610以后，存储器管理电路202也会传送一个唤醒信号612给主机系统1000。接下来，主机系统1000与存储器管理电路202便可以交换对准基元信号614与对准基元信号616(也称ALIGN信号)来协调传输频率。藉此，可以完成存储器100与主机系统之间的汇集辨识。

图7是根据一实施例所示出的系统运作方法的流程图。

请参照图5，在步骤S702中，存储器管理电路202会通过一个主机接口从主机系统接收一个第一信号(例如，重置信号或是电源信号)。在步骤S704中，存储器管理电路202会判断是否要更改主机接口的系统设定。

若要更改主机接口的系统设定，在步骤S706中，存储器管理电路202会从实体区块中读取一个系统参数。接着在步骤S708中，存储器管理电路202会根据系统参数更改主机接口的系统设定。

在步骤S708之后或是判断不需要更改主机接口的系统设定后，在步骤S710中，存储器管理电路202会传送第二信号(例如，初始信号)给主机系统。

综上所述，本发明实施例所提出的系统运作方法与使用此方法的存储器控制器与存储器，可以在存储器电性连接到主机系统时更改主机接口与连接器的系统设定，使得主机系统与存储器之间传输的设定更有弹性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种系统运作方法，其特征在于，用于控制一可复写式非易失性存储器模块，该可复写式非易失性存储器模块包括多个实体区块，该系统运作方法包括：

通过一主机接口从一主机系统接收一第一信号；

判断是否要更改该主机接口的一传输频率；

若要更改该传输频率，在该主机系统与该可复写式非易失性存储器模块之间的一通道被建立来传送数据之前，从该些实体区块中读取一系统参数，并根据该系统参数更改该传输频率；以及

传送一第二信号给该主机系统以建立该可复写式非易失性存储器模块与该主机系统的间的一汇集辨识。

2.根据权利要求1所述的系统运作方法，其特征在于，判断是否要更改该主机接口的该传输频率的步骤包括：

根据一寄存器所储存的值来判断是否要更改该主机接口的该传输频率。

3.根据权利要求1所述的系统运作方法，其特征在于，判断是否要更改该主机接口的该传输频率的步骤包括：

根据一引脚的一电压来判断是否要更改该主机接口的该传输频率。

4.根据权利要求1所述的系统运作方法，其特征在于，从该些实体区块中读取该系统参数的步骤包括：

将该些实体区块划分为一数据区与一隐藏区；

配置多个逻辑区块地址并将该些逻辑区块地址映象到该数据区的该些实体区块；以及

从该隐藏区的该些实体区块中读取该系统参数。

5.根据权利要求1所述的系统运作方法，其特征在于，该第一信号为一重置信号，用以重置电性连接在该主机系统与该可复写式非易失性存储器的间的该通道，该第二信号为一初始信号，用以通知该主机系统建立该汇集辨识。

6.根据权利要求1所述的系统运作方法，其特征在于，该第一信号为一电源信号，用以供应一电源给该可复写式非易失性存储器模块，该第二信号为一初始信号，用以通知该主机系统开始建立该汇集辨识。

7.根据权利要求1所述的系统运作方法，其特征在于，还包括：

进行一传输频率协调程序，用以调整该主机系统与该可复写式非易失性存储器模块的该传输频率。

8.一种存储器，其特征在于，包括：

一连接器，用以电性连接到一主机系统；

一可复写式非易失性存储器模块，包括多个实体区块；以及

一存储器控制器，电性连接到该连接器与该可复写式非易失性存储器模块，

其中，该存储器控制器从该主机系统接收一第一信号，并判断是否要更改该连接器的一传输频率，

其中，若要更改该传输频率，在该主机系统与该可复写式非易失性存储器模块之间的一通道被建立来传送数据之前，该存储器控制器从该些实体区块中读取一系统参数，并根据该系统参数更改该传输频率，

其中，该存储器控制器传送一第二信号给该主机系统以建立该存储器与该主机系统的间的一汇集辨识。

9.根据权利要求8所述的存储器，其特征在于，还包括：

一寄存器，电性连接到该存储器控制器，

其中该存储器控制器用以根据该寄存器所储存的值来判断是否要更改该连接器的该传输频率。

10.根据权利要求8所述的存储器，其特征在于，该存储器控制器还包括一引脚，该存储器控制器根据该引脚的一电压来判断是否要更改该传输频率。

11.根据权利要求8所述的存储器，其特征在于，该存储器控制器还用以将该些实体区块划分为一数据区与一隐藏区，配置多个逻辑区块地址并将该些逻辑区块地址映象到该数据区的该些实体区块，以及从该隐藏区的该些实体区块中读取该系统参数。

12.根据权利要求8所述的存储器，其特征在于，该第一信号为一重置信号，用以重置电性连接在该存储器与该主机系统之间的该通道，该第二信号为一初始信号，用以通知该主机系统建立该汇集辨识。

13.根据权利要求8所述的存储器，其特征在于，该第一信号为一电源信号，用以供应一电源给该存储器，其特征在于，该第二信号为一初始信号，用以通知该主机系统开始建立该汇集辨识。

14.根据权利要求8所述的存储器，其特征在于，该存储器控制器还用以执行一传输频率协调程序，以调整该主机系统与该可复写式非易失性存储器模块的该传输频率。

15.一种存储器控制器，其特征在于，用于控制一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个实体区块，该存储器控制器包括：

一主机接口，用以电性连接到一主机系统；

一存储器接口，用以电性连接到该可复写式非易失性存储器模块；以及

一存储器管理电路，电性连接到该主机接口与该存储器接口，

其中，该存储器管理电路从该主机系统接收一第一信号，并判断是否要更改该主机接口的一传输频率，

其中，若要更改该传输频率，在该主机系统与该可复写式非易失性存储器模块之间的一通道被建立来传送数据之前，该存储器管理电路从该些实体区块中读取一系统参数，并根据该系统参数更改该传输频率，

其中，该存储器管理电路传送一第二信号给该主机系统以建立该存储器控制器与该主机系统之间的一汇集辨识。

16.根据权利要求15所述的存储器控制器，其特征在于，该存储器管理电路用以根据一寄存器所储存的值来判断是否要更改该主机接口的该传输频率。

17.根据权利要求15所述的存储器控制器，其特征在于，还包括一引脚，该存储器管理电路根据该引脚的一电压来判断是否要更改该传输频率。

18.根据权利要求15所述的存储器控制器，其特征在于，该存储器管理电路用以将该些实体区块划分为一数据区与一隐藏区，配置多个逻辑区块地址并将该些逻辑区块地址映象到该数据区的该些实体区块，以及从该隐藏区的该些实体区块中读取该系统参数。

19.根据权利要求15所述的存储器控制器，其特征在于，该第一信号为一重置信号，用以重置电性连接在该存储器控制器与该主机系统之的间的该通道，该第二信号为一初始信号，用以通知该主机系统建立该汇集辨识。

20.根据权利要求15所述的存储器控制器，其特征在于，该第一信号为一电源信号，用以供应一电源给该存储器控制器，该第二信号为一初始信号，用以通知该主机系统开始建立该汇集辨识。

21.根据权利要求15所述的存储器控制器，其特征在于，该存储器管理电路还用以执行一传输频率协调程序，以调整该主机系统与该可复写式非易失性存储器模块的该传输频率。