CN107132989B - 数据程序化方法、存储器控制电路单元及存储器存储装置 - Google Patents

数据程序化方法、存储器控制电路单元及存储器存储装置 Download PDF

Info

Publication number
CN107132989B
CN107132989B CN201610107372.3A CN201610107372A CN107132989B CN 107132989 B CN107132989 B CN 107132989B CN 201610107372 A CN201610107372 A CN 201610107372A CN 107132989 B CN107132989 B CN 107132989B
Authority
CN
China
Prior art keywords
data
data amount
type
memory
current write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610107372.3A
Other languages
English (en)
Other versions
CN107132989A (zh
Inventor
陈家益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN201610107372.3A priority Critical patent/CN107132989B/zh
Publication of CN107132989A publication Critical patent/CN107132989A/zh
Application granted granted Critical
Publication of CN107132989B publication Critical patent/CN107132989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种数据程序化方法、存储器控制电路单元及存储器存储装置。此方法包括设定第一类实体抹除单元为目前写入区域并记录目前写入数据量。此方法也包括根据第一类实体抹除单元计算数据量门槛值。此方法还包括接收数据。此方法还包括倘若目前写入数据量小于数据量门槛值，使用第一程序化模式将数据程序化至至少一个第一类实体抹除单元中；倘若目前写入数据量不小于数据量门槛值，设定第二类实体抹除单元为目前写入区域，并使用第二程序化模式将数据程序化至至少一个第二类实体抹除单元中。本发明可避免只因部分的实体抹除单元的抹除次数过高导致可复写式非易失性存储器模块无法使用。

Description

数据程序化方法、存储器控制电路单元及存储器存储装置
技术领域
本发明涉及一种数据程序化方法，尤其涉及一种可复写式非易失性存储器模块的数据程序化方法、存储器控制电路单元及存储器存储装置。
背景技术
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
为了增加可用容量，某些类型的可复写式非易失性存储器模块中的一个记忆胞可用来储存多个位。并且，为了提升此类型的可复写式非易失性存储器模块的数据储存速度，某些类型的可复写式非易失性存储器模块中的还会划分出不同的储存区，并且不同储存区中的实体抹除单元被设定为使用不同的程序化模式来执行程序化。例如，在可复写式非易失性存储器模块的其中一个储存区的实体抹除单元的储存速度较慢，但构成此些实体抹除单元的记忆胞可以储存多个位(即，可写入容量较大)；而另一个储存区的实体抹除单元的储存速度较快，但构成此些实体抹除单元的记忆胞只能储存一个位(即，可写入容量较小)。由此，当接收到数据时，可将数据先程序化至储存速度较快的储存区。然后，在适当的时间再在背景运作中将数据搬移至速度较慢的储存区。
然而，基于优先将数据程序化至储存速度较快的储存区的实体抹除单元的缘故，使得在储存速度较快的储存区中的实体抹除单元的抹除次数往往会远大于储存速度较慢的储存区中的实体抹除单元的抹除次数。如此一来，储存速度较快的储存区中的实体抹除单元的抹除次数会先到达抹除次数上限，而使可复写式非易失性存储器模块无法继续使用。因此，虽然储存速度较慢的储存区中的实体抹除单元的抹除次数尚未达到抹除次数上限却已无法继续使用，使得可复写式非易失性存储器模块的整体使用寿命缩短。
发明内容
本发明提供一种数据程序化方法、存储器控制电路单元及存储器存储装置，可避免只因部分的实体抹除单元的抹除次数过高导致可复写式非易失性存储器模块无法使用。
本发明的一范例实施例提出一种用于可复写式非易失性存储器模块的数据程序化方法。此可复写式非易失性存储器模块包括多个实体抹除单元。本数据程序化方法包括将实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，其中第一类实体抹除单元的程序化模式为第一程序化模式并且第二类实体抹除单元的程序化模式为第二程序化模式。本数据程序化方法也包括设定第一类实体抹除单元为目前写入区域并记录目前写入数据量。本数据程序化方法还包括根据第一类实体抹除单元的第一可写入数据量及切换比例计算第一数据量门槛值。本数据程序化方法还包括接收第一数据，并且判断目前写入数据量是否小于第一数据量门槛值。倘若目前写入数据量小于第一数据量门槛值时，使用第一程序化模式将第一数据程序化至第一类实体抹除单元的至少一实体抹除单元中并依据第一数据的数据量更新目前写入数据量。此外，倘若目前写入数据量不小于第一数据量门槛值时，设定第二类实体抹除单元为目前写入区域且重置目前写入数据量，使用第二程序化模式将第一数据程序化至第二类实体抹除单元的至少一实体抹除单元中，并且依据第一数据的数据量更新目前写入数据量。
在本发明的一范例实施例中，上述的数据程序化方法还包括根据第二类实体抹除单元的第二可写入数据量及切换比例计算第二数据量门槛值。
在本发明的一范例实施例中，上述的数据程序化方法在设定第二类实体抹除单元为目前写入区域且重置目前写入数据量之后还包括接收第二数据，并且判断目前写入数据量是否小于第二数据量门槛值。倘若目前写入数据量小于第二数据量门槛值时，使用第二程序化模式将第二数据程序化至第二类实体抹除单元的至少一实体抹除单元中并依据第二数据的数据量更新目前写入数据量。此外，倘若目前写入数据量不小于第二数据量门槛值时，设定第一类实体抹除单元为目前写入区域且重置目前写入数据量，使用第一程序化模式将第二数据程序化至第一类实体抹除单元的至少一实体抹除单元中，并且依据第二数据的数据量更新目前写入数据量。
在本发明的一范例实施例中，上述的数据程序化方法还包括根据使用第一程序化模式的第一类实体抹除单元之中的其中一个第一类实体抹除单元的容量、第一类实体抹除单元的数目与使用第一程序化模式的第一类实体抹除单元之中的其中一个第一类实体抹除单元的最大抹除次数计算第一可写入数据量。
在本发明的一范例实施例中，上述的实体抹除单元是由多个记忆胞所构成，记忆胞之中构成第一类实体抹除单元的每一记忆胞在使用第一程序化模式程序化后所储存的位数据的数目小于记忆胞之中构成第二类实体抹除单元的每一记忆胞在使用第二程序化模式程序化后所储存的位数据的数目。
在本发明的一范例实施例中，上述的数据程序化方法还包括根据第一类实体抹除单元的总容量设定切换比例。
本发明的一范例实施例提出一种用于控制可复写式非易失性存储器模块的存储器控制电路单元。此可复写式非易失性存储器模块包括多个实体抹除单元。本存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口与存储器接口。存储器管理电路用以将实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，其中第一类实体抹除单元的程序化模式为第一程序化模式并且第二类实体抹除单元的程序化模式为第二程序化模式。再者，存储器管理电路更用以设定第一类实体抹除单元为目前写入区域并记录目前写入数据量。另外，存储器管理电路更用以根据第一类实体抹除单元的第一可写入数据量及切换比例计算第一数据量门槛值。此外，存储器管理电路更用以接收第一数据，并且判断目前写入数据量是否小于第一数据量门槛值。倘若目前写入数据量小于第一数据量门槛值时，存储器管理电路更用以下达指令序列将第一数据使用第一程序化模式程序化至第一类实体抹除单元中的至少一实体抹除单元中并依据第一数据的数据量更新目前写入数据量。此外，倘若目前写入数据量不小于第一数据量门槛值时，存储器管理电路更用以设定第二类实体抹除单元为目前写入区域且重置目前写入数据量，下达指令序列将第一数据使用第二程序化模式程序化至第二类实体抹除单元中的至少一实体抹除单元中，并且依据第一数据的数据量更新目前写入数据量。
在本发明的一范例实施例中，上述的存储器管理电路更用以根据第二类实体抹除单元的第二可写入数据量及切换比例计算第二数据量门槛值。
在本发明的一范例实施例中，上述的存储器管理电路更用以接收第二数据，并且判断目前写入数据量是否小于第二数据量门槛值。倘若目前写入数据量小于第二数据量门槛值时，上述的存储器管理电路更用以下达指令序列将第二数据使用第二程序化模式程序化至第二类实体抹除单元的至少一实体抹除单元中并依据第二数据的数据量更新目前写入数据量。此外，倘若目前写入数据量不小于第二数据量门槛值时，上述的存储器管理电路更用以设定第一类实体抹除单元为目前写入区域且重置目前写入数据量，下达指令序列将第二数据使用第一程序化模式程序化至第一类实体抹除单元的至少一实体抹除单元中，并且依据第二数据的数据量更新目前写入数据量。
在本发明的一范例实施例中，上述的存储器管理电路更用以根据使用第一程序化模式的第一类实体抹除单元之中的其中一个第一类实体抹除单元的容量、第一类实体抹除单元的数目、与使用第一程序化模式的第一类实体抹除单元之中的其中一个第一类实体抹除单元的最大抹除次数计算第一可写入数据量。
在本发明的一范例实施例中，上述的实体抹除单元是由多个记忆胞所构成，记忆胞之中构成第一类实体抹除单元的每一记忆胞在使用第一程序化模式程序化后所储存的位数据的数目小于记忆胞之中构成第二类实体抹除单元的每一记忆胞在使用第二程序化模式程序化后所储存的位数据的数目。
在本发明的一范例实施例中，上述的存储器管理电路更用以根据第一类实体抹除单元的总容量设定切换比例。
本发明的一范例实施例提出一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非易失性存储器模块包括多个实体抹除单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块。存储器控制电路单元用以将实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，其中第一类实体抹除单元的程序化模式为第一程序化模式并且第二类实体抹除单元的程序化模式为第二程序化模式。再者，存储器控制电路单元更用以设定第一类实体抹除单元为目前写入区域并记录目前写入数据量。另外，存储器控制电路单元更用以根据第一类实体抹除单元的第一可写入数据量及切换比例计算第一数据量门槛值。此外，存储器控制电路单元更用以接收第一数据，并且判断目前写入数据量是否小于第一数据量门槛值。倘若目前写入数据量小于第一数据量门槛值时，存储器控制电路单元更用以下达指令序列将第一数据使用第一程序化模式程序化至第一类实体抹除单元中的至少一实体抹除单元中并依据第一数据的数据量更新目前写入数据量。此外，倘若目前写入数据量不小于第一数据量门槛值时，存储器控制电路单元更用以设定第二类实体抹除单元为目前写入区域且重置目前写入数据量，下达指令序列将第一数据使用第二程序化模式程序化至第二类实体抹除单元中的至少一实体抹除单元中，并且依据第一数据的数据量更新目前写入数据量。
在本发明的一范例实施例中，上述的存储器控制电路单元更用以根据第二类实体抹除单元的第二可写入数据量及切换比例计算第二数据量门槛值。
在本发明的一范例实施例中，上述的存储器控制电路单元更用以接收第二数据，并且判断目前写入数据量是否小于第二数据量门槛值。倘若目前写入数据量小于第二数据量门槛值时，上述的存储器控制电路单元更用以下达指令序列将第二数据使用第二程序化模式程序化至第二类实体抹除单元的至少一实体抹除单元中并依据第二数据的数据量更新目前写入数据量。此外，倘若目前写入数据量不小于第二数据量门槛值时，上述的存储器控制电路单元更用以设定第一类实体抹除单元为目前写入区域且重置目前写入数据量，下达指令序列将第二数据使用第一程序化模式程序化至第一类实体抹除单元的至少一实体抹除单元中，并且依据第二数据的数据量更新目前写入数据量。
在本发明的一范例实施例中，上述的存储器控制电路单元更用以根据使用第一程序化模式的第一类实体抹除单元之中的其中一个第一类实体抹除单元的容量、第一类实体抹除单元的数目、与使用第一程序化模式的第一类实体抹除单元之中的其中一个第一类实体抹除单元的最大抹除次数计算第一可写入数据量。
在本发明的一范例实施例中，上述的实体抹除单元是由多个记忆胞所构成，记忆胞之中构成第一类实体抹除单元的每一记忆胞在使用第一程序化模式程序化后所储存的位数据的数目小于记忆胞之中构成第二类实体抹除单元的每一记忆胞在使用第二程序化模式程序化后所储存的位数据的数目。
在本发明的一范例实施例中，上述的存储器控制电路单元更用以根据第一类实体抹除单元的总容量设定切换比例。
基于上述，所接收的写入数据会被程序化至目前写入区域的实体抹除单元中。当对应目前写入区域的目前写入数据量达到所设定的数据量门槛值时，目前写入区域会被变更并且目前写入数据量会被重置。也就是说，藉由将第一类实体抹除单元与第二类实体抹除单元轮流地设定为目前写入区域，可使第一类实体抹除单元及第二类实体抹除单元的抹除次数趋于互相平衡的状态。由此避免因部分的实体抹除单元的抹除次数过高导致可复写式非易失性存储器模块无法使用。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据另一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
图3是根据另一范例实施例所显示的主机系统与存储器存储装置的示意图；
图4是根据一范例实施例所显示的主机系统与存储器存储装置的概要方框图；
图5是根据一范例实施例所显示的存储器控制电路单元的概要方框图；
图6A～6B是根据一范例实施例所显示的管理实体抹除单元的范例示意图；
图7是根据一范例实施例所显示的记忆胞的临界电压分布的示意图；
图8A～8B是根据一范例实施例所显示的基于第一程序化模式与第二程序化模式来程序化数据的示意图；
图9是根据一范例实施例所显示的数据程序化方法的流程图。
附图标记：
10：存储器存储装置
11：主机系统
12：输入/输出(I/O)装置
110：系统总线
111：处理器
112：随机存取存储器(RAM)
113：只读存储器(ROM)
114：数据传输接口
20：主板
201：随身碟
202：记忆卡
203：固态硬盘
204：无线存储器存储装置
205：全球定位系统模块
206：网络适配器
207：无线传输装置
208：键盘
209：屏幕
210：喇叭
30：存储器存储装置
31：主机系统
32：SD卡
33：CF卡
34：嵌入式存储装置
341：嵌入式多媒体卡
342：嵌入式多芯片封装存储装置
402：连接接口单元
404：存储器控制电路单元
406：可复写式非易失性存储器模块
410(0)～410(N)、801(0)～801(A)、802(0)～802(B)：实体抹除单元
502：存储器管理电路
504：主机接口
506：存储器接口
508：缓冲存储器
510：电源管理电路
512：错误检查与校正电路
602：数据区
604：闲置区
606：系统区
608：取代区
LBA(0)～LBA(H)：逻辑单元
LZ(0)～LZ(M)：逻辑区域
810(0)～810(N)：逻辑单元
820、830：数据
TD1、TD2、TD3：数据量
S901：将多个实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，其中第一类实体抹除单元的程序化模式为第一程序化模式并且第二类实体抹除单元的程序化模式为第二程序化模式的步骤
S903：设定第一类实体抹除单元为目前写入区域并记录目前写入数据量的步骤
S905：根据第一类实体抹除单元的第一可写入数据量及切换比例计算第一数据量门槛值的步骤
S907：接收第一数据的步骤
S909：判断目前写入数据量是否小于第一数据量门槛值的步骤
S911：将第一数据使用第一程序化模式程序化至第一类实体抹除单元的至少一实体抹除单元中并依据第一数据的数据量更新目前写入数据量的步骤
S913：设定第二类实体抹除单元为目前写入区域且重置目前写入数据量，将第一数据使用第二程序化模式程序化至第二类实体抹除单元的至少一实体抹除单元中，并且依据第一数据的数据量更新目前写入数据量的步骤
具体实施方式
一般而言，存储器存储装置(亦称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路单元)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图，且图2是根据另一范例实施例所显示的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆电性连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10电性连接。例如，主机系统11可经由数据传输接口114将数据写入至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12电性连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114是可设置在主机系统11的主板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主板20可以经由有线或无线方式电性连接至存储器存储装置10。存储器存储装置10可例如是随身碟201、记忆卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通信(Near FieldCommunication Storage,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主板20也可以通过系统总线110电性连接至全球定位系统(Global Positioning System,GPS)模块205、网络适配器206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以储存数据的任意系统。虽然在上述范例实施例中，主机系统是以计算机系统来作说明，然而，图3是根据另一范例实施例所显示的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄影机、通信装置、音频播放器、视频播放器或平板计算机等系统，而存储器存储装置30可为其所使用的SD卡32、CF卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded MMC,eMMC)341和/或嵌入式多芯片封装存储装置(embedded Multi ChipPackage,eMCP)342等各类型将存储器模块直接电性连接于主机系统的基板上的嵌入式存储装置。
图4是根据一范例实施例所显示的主机系统与存储器存储装置的概要方框图。
请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。
在本范例实施例中，连接接口单元402是兼容于序列先进附件(Serial AdvancedTechnology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并列先进附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、超高速一代(UltraHigh Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、安全数字(Secure Digital,SD)接口标准、记忆棒(Memory Stick,MS)接口标准、多芯片封装(Multi-Chip Package)接口标准、多媒体储存卡(Multi Media Card,MMC)接口标准、嵌入式多媒体储存卡(Embedded Multimedia Card,eMMC)接口标准、通用闪存(UniversalFlash Storage,UFS)接口标准、嵌入式多芯片封装(embedded Multi Chip Package,eMCP)接口标准、小型快闪(Compact Flash,CF)接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元的芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块406是电性连接至存储器控制电路单元404，并且用以储存主机系统11所写入的数据。可复写式非易失性存储器模块406具有实体抹除单元410(0)～410(N)。例如，实体抹除单元410(0)～410(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有复数个实体程序化单元，其中属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。
更详细来说，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目之一并被抹除的记忆胞。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据位区与冗余位区。数据位区包含多个实体存取地址用以储存用户的数据，而冗余位区用以储存系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体程序化单元的数据位区中会包含8个实体存取地址，且一个实体存取地址的大小为512字节(byte)。然而，在其他范例实施例中，数据位区中也可包含数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，在一范例实施例中，实体抹除单元为实体区块，并且实体程序化单元为实体页面或实体扇区，但本发明不以此为限。
可复写式非易失性存储器模块406可以是单阶记忆胞(Single Level Cell,SLC)NAND型闪存模块(即，一个记忆胞中可储存1个位的闪存模块)、多阶记忆胞(Multi LevelCell,MLC)NAND型闪存模块(即，一个记忆胞中可储存2个位的闪存模块)、三阶记忆胞(Triple Level Cell，TLC)NAND型闪存模块(即，一个记忆胞中可储存3个位的闪存模块)、其他闪存模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块406中的每一个记忆胞是以电压(以下亦称为临界电压)的改变来储存一或多个位。具体来说，每一个记忆胞的控制栅极(control gate)与信道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变记忆胞的临界电压。此改变临界电压的程序亦称为“把数据写入至记忆胞”或“程序化记忆胞”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个记忆胞具有多个储存状态。通过施予读取电压可以判断一个记忆胞是属于哪一个储存状态，藉此取得此记忆胞所储存的一或多个位。
在本范例实施例中，可复写式非易失性存储器模块406的记忆胞会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。具体来说，同一条字符在线的记忆胞会组成一或多个实体程序化单元。若每一个记忆胞可储存2个以上的位，则同一条字符在线的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，一记忆胞的最低有效位(Least Significant Bit，LSB)是属于下实体程序化单元，并且一记忆胞的最高有效位(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型闪存中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
图5是根据一范例实施例所显示之存储器控制电路单元的概要方框图。
请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504与存储器接口506、缓冲存储器508、电源管理电路510与错误检查与校正电路512。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未显示)与只读存储器(未显示)，并且此些控制指令是被刻录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在本发明另一范例实施例中，存储器管理电路502的控制指令亦可以程序代码型式储存于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未显示)、只读存储器(未显示)及随机存取存储器(未显示)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块406中的控制指令加载至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在本发明另一范例实施例中，存储器管理电路502的控制指令亦可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，记忆胞管理电路用以管理可复写式非易失性存储器模块406的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令以将数据写入至可复写式非易失性存储器模块406中；存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令以将数据从可复写式非易失性存储器模块406中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。
主机接口504是电性连接至存储器管理电路502并且用以电性连接至连接接口单元402，以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是兼容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是兼容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是电性连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。
缓冲存储器508是电性连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。
电源管理电路510是电性连接至存储器管理电路502并且用以控制存储器存储装置10的电源。
错误检查与校正电路512是电性连接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路512会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC Code)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路512会根据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
图6A～6B是根据一范例实施例所显示的管理实体抹除单元的范例示意图。
必须了解的是，在此描述可复写式非易失性存储器模块406的实体抹除单元的运作时，以“提取”、“分组”、“划分”、“关联”等词来操作实体抹除单元是逻辑上的概念。也就是说，可复写式非易失性存储器模块的实体抹除单元的实际位置并未更动，而是逻辑上对可复写式非易失性存储器模块的实体抹除单元进行操作。
请参照图6A，存储器控制电路单元404(或存储器管理电路502)会将实体抹除单元410(0)～410(N)逻辑地分组为数据区602、闲置区604、系统区606与取代区608。
逻辑上属于数据区602与闲置区604的实体抹除单元是用以储存来自于主机系统11的数据。具体来说，数据区602的实体抹除单元是被视为已储存数据的实体抹除单元，而闲置区604的实体抹除单元是用以替换数据区602的实体抹除单元。也就是说，当从主机系统11接收到写入指令与欲写入的数据时，存储器管理电路502会从闲置区604中提取实体抹除单元，并且将数据写入至所提取的实体抹除单元中，以替换数据区602的实体抹除单元。
逻辑上属于系统区606的实体抹除单元是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模块的制造商与型号、可复写式非易失性存储器模块的实体抹除单元数、每一实体抹除单元的实体程序化单元数等。
逻辑上属于取代区608中的实体抹除单元是用于坏实体抹除单元取代程序，以取代损坏的实体抹除单元。具体来说，倘若取代区608中仍存有正常的实体抹除单元并且数据区602的实体抹除单元损坏时，存储器管理电路502会从取代区608中提取正常的实体抹除单元来更换损坏的实体抹除单元。
特别是，数据区602、闲置区604、系统区606与取代区608的实体抹除单元的数量会根据不同的存储器规格而有所不同。此外，必须了解的是，在存储器存储装置10的运作中，实体抹除单元关联至数据区602、闲置区604、系统区606与取代区608的分组关系会动态地变动。例如，当闲置区604中的实体抹除单元损坏而被取代区608的实体抹除单元取代时，则原本取代区608的实体抹除单元会被关联至闲置区604。
请参照图6B，存储器控制电路单元404(或存储器管理电路502)会配置逻辑单元LBA(0)～LBA(H)以映像数据区602的实体抹除单元，其中每一逻辑单元具有多个逻辑子单元以映像对应的实体抹除单元的实体程序化单元。并且，当主机系统11欲写入数据至逻辑单元或更新储存于逻辑单元中的数据时，存储器控制电路单元404(或存储器管理电路502)会从闲置区604中提取一个实体抹除单元来写入数据，以轮替数据区602的实体抹除单元。在本范例实施例中，逻辑子单元可以是逻辑页面或逻辑扇区。
为了识别每个逻辑单元的数据被储存在哪个实体抹除单元，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会记录逻辑单元与实体抹除单元之间的映像。并且，当主机系统11欲在逻辑子单元中存取数据时，存储器控制电路单元404(或存储器管理电路502)会确认此逻辑子单元所属的逻辑单元，并且在此逻辑单元所映像的实体抹除单元中来存取数据。例如，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会在可复写式非易失性存储器模块406中储存逻辑地址-实体地址映像表来记录每一逻辑单元所映像的实体抹除单元，并且当欲存取数据时存储器控制电路单元404(或存储器管理电路502)会将逻辑地址-实体地址映像表加载至缓冲存储器508来维护。
值得一提的是，由于缓冲存储器508的容量有限无法储存记录所有逻辑单元的映像关系的映像表，因此，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会将逻辑单元LBA(0)～LBA(H)分组为多个逻辑区域LZ(0)～LZ(M)，并且为每一逻辑区域配置一个逻辑地址-实体地址映像表。特别是，当存储器控制电路单元404(或存储器管理电路502)欲更新某个逻辑单元的映像时，对应此逻辑单元所属的逻辑区域的逻辑地址-实体地址映像表会被加载至缓冲存储器508来被更新。
在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会将可复写式非易失性存储器模块406中的至少部分的实体抹除单元划分为第一类实体抹除单元，此些第一类实体抹除单元的程序化模式为第一程序化模式。并且，存储器控制电路单元404(或存储器管理电路502)还会将可复写式非易失性存储器模块406中的至少另一部分的实体抹除单元划分为第二类实体抹除单元，此些第二类实体抹除单元的程序化模式为第二程序化模式。在本范例实施例中，第一类实体抹除单元只会使用第一程序化模式来程序化数据，而第二类实体抹除单元只会使用第二程序化模式来程序化数据。也就是说，倘若某个第一类实体抹除单元的数据被抹除之后要再次程序化数据，此第一类实体抹除单元仍会使用第一程序化模式来程序化数据而不会使用第二程序化模式来程序化数据。类似地，倘若某个第二类实体抹除单元的数据被抹除之后要再次程序化数据，此第二类实体抹除单元仍会使用第二程序化模式来程序化数据而不会使用第一程序化模式来程序化数据。
此外，存储器控制电路单元404(或存储器管理电路502)也可将第一类实体抹除单元视为一个储存区并且将第二类实体抹除单元配置视为另一个储存区来管理。
一般来说，基于第一程序化模式来程序化记忆胞的程序化速度会高于基于第二程序化模式来程序化记忆胞的程序化速度。基于第一程序化模式而被储存的数据的可靠度也往往高于基于第二程序化模式而被储存的数据的可靠度。
在本范例实施例中，第一程序化模式是指单层记忆胞(single layer memorycell,SLC)模式、下实体程序化(lower physical programming)模式、混合程序化(mixtureprogramming)模式及少层记忆胞(less layer memory cell)模式的其中之一。在单层记忆胞模式中，一个记忆胞只储存一个位的数据。在下实体程序化模式中，只有下实体程序化单元会被程序化，而此下实体程序化单元所对应的上实体程序化单元可不被程序化。在混合程序化模式中，有效数据(或，真实数据)会被程序化于下实体程序化单元中，而同时虚拟数据(dummy data)会被程序化至储存有效数据的下实体程序化单元所对应的上实体程序化单元中。在少层记忆胞模式中，一个记忆胞储存一第一数目的位的数据。例如，此第一数目可设为“1”。
在本范例实施例中，第二程序化模式是指多阶记忆胞(MLC)程序化模式、三阶(TLC)记忆胞程序化模式或类似模式。在第二程序化模式中，一个记忆胞储存有一第二数目的位的数据，其中此第二数目等于或大于“2”。例如，此第二数目可设为2或3。在另一范例实施例中，上述第一程序化模式中的第一数目与第二程序化模式中的第二数目皆可以是其他数目，只要满足第二数目大于第一数目即可。换句话说，构成第一类实体抹除单元的每一个记忆胞在使用第一程序化模式程序化后所储存的位数据的数目(亦即第一数目)会小于构成第二类实体抹除单元的每一个记忆胞在使用第二程序化模式程序化后所储存的位数据的数目(亦即第二数目)。
图7是根据一范例实施例所显示的记忆胞的临界电压分布的示意图。
请参照图7，在本范例实施例中，若基于第一程序化模式来程序化多个记忆胞，则程序化后的记忆胞的临界电压分布可能会包括分布701与分布702。例如，若某一个记忆胞被程序化以储存位“0”，则此记忆胞的临界电压会属于分布701；若某一个记忆胞被程序化以储存位“1”，则此记忆胞的临界电压会属于分布702。然而，在另一范例实施例中，临界电压属于分布701的记忆胞也可以是被用以储存位“1”，并且临界电压属于分布702的记忆胞也可以是被用以储存位“0”。此外，若基于第二程序化模式来程序化多个记忆胞，则程序化后的记忆胞的临界电压分布可能会包括分布711～714或者分布721～728。
在第二数目是“2”的范例实施例中，若某一个记忆胞被程序化以储存位“00”，则此记忆胞的临界电压会属于分布711；若某一个记忆胞被程序化以储存位“01”，则此记忆胞的临界电压会属于分布712；若某一个记忆胞被程序化以储存位“10”，则此记忆胞的临界电压会属于分布713；若某一个记忆胞被程序化以储存位“11”，则此记忆胞的临界电压会属于分布714。然而，在另一范例实施例中，临界电压属于分布711～714的记忆胞也可以分别用以储存位“11”、“10”、“01”及“00”或者其他位总数为“2”的位值。
在第二数目是“3”的范例实施例中，属于分布721～728的记忆胞分别用以储存位“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”。然而，在另一范例实施例中，属于分布721～728的记忆胞也可以分别用以储存位“111”、“110”、“101”、“100”、“011”、“010”、“001”及“000”或者其他位总数为“3”的位值。
为了说明方便，在以下范例实施例中，是以每一个记忆胞储存“1”个位的数据的少层记忆胞模式来作为第一程序化模式的范例，并且以每一个记忆胞储存有“2”或“3”个位的数据的程序化模式来作为第二程序化模式的范例。但是，在其他范例实施例中，只要满足上述条件的第一程序化模式与第二程序化模式皆可以被采用。
存储器控制电路单元404(或存储器管理电路502)会将所接收的数据轮流写入至第一类实体抹除单元与第二类实体抹除单元中。换句话说，存储器控制电路单元404(或存储器管理电路502)会轮替地使用第一程序化模式与第二程序化模式来操作可复写式非易失性存储器模块406。当从主机系统11接收到写入指令时，存储器控制电路单元404(或存储器管理电路502)会根据写入至设定为目前写入区域的实体抹除单元的数据的目前写入数据量来决定是否要变更目前写入区域。
具体而言，存储器控制电路单元404(或存储器管理电路502)可轮流地设定第一类实体抹除单元及第二类实体抹除单元为目前写入区域。值得一提的是，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)可以在开始运作时初始地设定第一类实体抹除单元为目前写入区域。然而，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可以在开始运作时初始地设定第二类实体抹除单元为目前写入区域，本发明并不限制目前写入区域的初始设定。此外，存储器控制电路单元404(或存储器管理电路502)还会记录对应目前写入区域的目前写入数据量，并根据目前写入数据量决定是否改变目前写入区域的设定。换句话说，目前写入数据量指的是在被设定为目前写入区域的期间所写入至被设定为目前写入区域的实体抹除单元的数据总量。因此，当变更目前写入区域时，目前写入数据量会被重新计算，例如将目前写入数据量重置为0。
更详细来说，存储器控制电路单元404(或存储器管理电路502)会预先设定对应第一类实体抹除单元的数据量门槛值(以下亦称为第一数据量门槛值)与对应第二类实体抹除单元的数据量门槛值(以下亦称为第二数据量门槛值)，并且根据目前写入数据量是否大于所设定的数据量门槛值来决定是否改变目前写入区域的设定。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)是根据第一类实体抹除单元的第一可写入数据量计算第一数据量门槛值，并且根据第二类实体抹除单元的第二可写入数据量计算第二数据量门槛值。例如，第一可写入数据量可根据使用第一程序化模式的其中一个第一类实体抹除单元的容量、所有第一类实体抹除单元的数目以及使用第一程序化模式的其中一个第一类实体抹除单元的最大抹除次数来计算。类似地，第二可写入数据量可根据使用第二程序化模式的其中一个第二类实体抹除单元的容量、所有第二类实体抹除单元的数目以及使用第二程序化模式的其中一个第二类实体抹除单元的最大抹除次数来计算。也就是说，可写入数据量是用来表示在实体抹除单元的生命周期(life cycle)内(亦即实体抹除单元的抹除次数达到上限之前)可写入至实体抹除单元的数据的总数据量。
此外，存储器控制电路单元404(或存储器管理电路502)还会默认一个切换比例，并且根据第一可写入数据量与切换比例来计算第一数据量门槛值，以及根据第二可写入数据量与切换比例来计算第二数据量门槛值。例如，将第一可写入数据量及第二可写入数据量分别乘以切换比例以获取第一数据量门槛值及第二数据量门槛值。所计算的第一数据量门槛值会小于所有第一类实体抹除单元的总容量，并且所计算的第二数据量门槛值会小于所有第二类实体抹除单元的总容量。在此，所有第一类实体抹除单元的总容量是等于一个第一类实体抹除单元的容量乘以所有第一类实体抹除单元的数目，而所有第二类实体抹除单元的总容量是等于一个第二类实体抹除单元的容量乘以所有第二类实体抹除单元的数目。也就是说，每写入特定数据量的数据至第一类实体抹除单元后就会改为将数据写入至第二类实体抹除单元。类似地，每写入特定数据量的数据至第二类实体抹除单元后就会改为将数据写入至第一类实体抹除单元。藉此以平衡第一类实体抹除单元与第二类实体抹除单元之间的使用程度。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)是根据所有第一类实体抹除单元的总容量来设定切换比例。然而，切换比例可根据实际应用上的需求来设定，本发明并不限制切换比例的设定值。在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可根据所有第二类实体抹除单元的总容量来设定切换比例。
举例来说，假设使用第一程序化模式的其中一个第一类实体抹除单元的容量为m1个字节(Bytes)、所有第一类实体抹除单元的数目为n1个以及使用第一程序化模式的其中一个第一类实体抹除单元的最大抹除次数为k1次，则第一类实体抹除单元的第一可写入数据量即为m1乘以n1乘以k1。而假设切换比例设定为p％，那么第一数据量门槛值即为m1乘以n1乘以k1乘以p％。类似地，假设使用第二程序化模式的其中一个第二类实体抹除单元的容量为m2个字节、所有第二类实体抹除单元的数目为n2个以及使用第二程序化模式的其中一个第二类实体抹除单元的最大抹除次数为k2次，那么第二数据量门槛值即为m2乘以n2乘以k2乘以p％。
假设目前写入区域是设定为第一类实体抹除单元，倘若目前写入数据量达到(亦即大于或等于)第一数据量门槛值，存储器控制电路单元404(或存储器管理电路502)会变更目前写入区域而将第二类实体抹除单元设定为目前写入区域。当目前写入区域变更时，目前写入数据量会被重置并重新记录对应已变更的目前写入区域的目前写入数据量。倘若将第二类实体抹除单元设定为目前写入区域之后的目前写入数据量达到第二数据量门槛值，存储器控制电路单元404(或存储器管理电路502)会再次变更目前写入区域而将第一类实体抹除单元设定为目前写入区域。
图8A～8B是根据一范例实施例所显示的将写入数据程序化至目前写入区域的示意图。
请参照图8A，实体抹除单元801(0)～801(A)被划分为以第一程序化模式来程序化的第一类实体抹除单元，实体抹除单元802(0)～802(B)被划分为以第二程序化模式来程序化的第二类实体抹除单元(已存有数据的实体抹除单元以斜线表示)。如图8A所示，假设第一类实体抹除单元被设定为目前写入区域。
而在将第一类实体抹除单元设定为目前写入区域之后，对应第一类实体抹除单元的目前写入数据量为数据量TD1，并且目前写入数据量(即数据量TD1)小于预先计算的第一数据量门槛值。当接收到欲写入至逻辑单元810(E)的数据820时，由于存储器控制电路单元404(或存储器管理电路502)判定目前写入数据量(即数据量TD1)尚未达到第一数据量门槛值，因此会将数据820储存至目前写入区域中。例如，存储器控制电路单元404(或存储器管理电路502)会下达一个指令序列(亦即，写入指令序列)至可复写式非易失性存储器模块406，以指示将数据820使用第一程序化模式程序化(亦即，写入)至第一类实体抹除单元中的至少一个实体抹除单元中。在此，指令序列可包括一或多个脚本或程序代码。
接着，存储器控制电路单元404(或存储器管理电路502)会依据所写入的数据820的数据量来更新目前写入数据量。请参照图8B，在程序化数据820后，目前写入数据量依据数据820的数据量被更新为数据量TD2。换句话说，在变更目前写入区域之前，存储器控制电路单元404(或存储器管理电路502)会持续地将所接收的写入数据程序化至第一类实体抹除单元，并且根据每次的写入数据的数据量来更新目前写入数据量。当存储器控制电路单元404(或存储器管理电路502)判定目前写入数据量达到第一数据量门槛值时，存储器控制电路单元404(或存储器管理电路502)会变更目前写入区域而将第二类实体抹除单元设定为目前写入区域，并将写入数据程序化至第二类实体抹除单元中。否则，存储器控制电路单元404(或存储器管理电路502)不会变更目前写入区域而继续将所接收的写入数据程序化至第一类实体抹除单元中。
请再参照图8B，假设存储器控制电路单元404(或存储器管理电路502)判定目前写入数据量(即数据量TD2)达到第一数据量门槛值，存储器控制电路单元404(或存储器管理电路502)会变更目前写入区域而将第二类实体抹除单元设定为目前写入区域。也就是说，存储器控制电路单元404(或存储器管理电路502)会改用第二程序化模式将所接收到的数据程序化至第二类实体抹除单元中。而且，存储器控制电路单元404(或存储器管理电路502)会将目前写入数据量重置为0并且重新开始计算在将第二类实体抹除单元设定为目前写入区域后的目前写入数据量。例如，在将第二类实体抹除单元设定为目前写入区域之后，当接收到指示将数据830写入至逻辑单元810(K)的写入指令，存储器控制电路单元404(或存储器管理电路502)会下达另一个指令序列以指示将数据830使用第二程序化模式程序化至第二类实体抹除单元中的至少一个实体抹除单元中。
接着，存储器控制电路单元404(或存储器管理电路502)会依据所写入的数据830的数据量来更新目前写入数据量。请参照图8B，在程序化数据830后，目前写入数据量依据数据830的数据量被更新为数据量TD3。换句话说，在变更目前写入区域之前，存储器控制电路单元404(或存储器管理电路502)会持续地将所接收的写入数据程序化至第二类实体抹除单元，并且根据每次的写入数据的数据量来更新目前写入数据量。当存储器控制电路单元404(或存储器管理电路502)判定目前写入数据量达到第二数据量门槛值时，存储器控制电路单元404(或存储器管理电路502)会再次变更目前写入区域而将第一类实体抹除单元设定为目前写入区域。例如，倘若判定已更新的目前写入数据量(即数据量TD3)达到第二数据量门槛值，存储器控制电路单元404(或存储器管理电路502)会再次变更目前写入区域而将第一实体抹除单元设定为目前写入区域。
图9是根据一范例实施例所显示的数据程序化方法的流程图。
请参照图9，在步骤S901中，存储器控制电路单元404(或存储器管理电路502)将可复写式非易失性存储器模块406的多个实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，其中第一类实体抹除单元的程序化模式为第一程序化模式并且第二类实体抹除单元的程序化模式为第二程序化模式。
在步骤S903中，存储器控制电路单元404(或存储器管理电路502)设定第一类实体抹除单元为目前写入区域并记录目前写入数据量。
在步骤S905中，存储器控制电路单元404(或存储器管理电路502)根据第一类实体抹除单元的第一可写入数据量及切换比例计算第一数据量门槛值。
在步骤S907中，存储器控制电路单元404(或存储器管理电路502)接收第一数据。
在步骤S909中，存储器控制电路单元404(或存储器管理电路502)判断目前写入数据量是否小于第一数据量门槛值。
倘若判定目前写入数据量小于第一数据量门槛值时，在步骤S911中，存储器控制电路单元404(或存储器管理电路502)会下达指令序列以将第一数据使用第一程序化模式程序化至第一类实体抹除单元的至少一实体抹除单元中并依据第一数据的数据量更新目前写入数据量。
倘若判定目前写入数据量不小于第一数据量门槛值时，在步骤S913中，存储器控制电路单元404(或存储器管理电路502)设定第二类实体抹除单元为目前写入区域且重置目前写入数据量，下达指令序列以将第一数据使用第二程序化模式程序化至第二类实体抹除单元的至少一实体抹除单元中，并且依据第一数据的数据量更新目前写入数据量。
然而，图9中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图9中各步骤可以实作为多个程序代码或是电路，本发明不加以限制。此外，图9的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
在上述的步骤S911之后，存储器控制电路单元404(或存储器管理电路502)可以继续接收数据(即步骤S907)，以及判断目前写入数据量是否小于第一数据量门槛值(步骤S909)来决定要将所接收的数据程序化至第一类实体抹除单元(步骤S911)或第二类实体抹除单元(步骤S913)。
此外，在上述的步骤S913之后，存储器控制电路单元404(或存储器管理电路502)会判断已更新的目前写入数据量是否小于第二数据量门槛值。倘若判定目前写入数据量小于第二数据量门槛值时，存储器控制电路单元404(或存储器管理电路502)会下达写入指令序列以将数据使用第二程序化模式程序化至第二类实体抹除单元并且更新目前写入数据量。倘若判定目前写入数据量不小于第二数据量门槛值时，存储器控制电路单元404(或存储器管理电路502)会将第一类实体抹除单元设定为目前写入区域且重置目前写入数据量，下达写入指令以将数据使用第一程序化模式程序化至第一类实体抹除单元，并且更新目前写入数据量。
值得一提的是，在本范例实施例中，虽然判断目前写入数据量是否小于第一数据量门槛值(亦即步骤S909)是接续在接收第一数据(亦即步骤S907)之后执行，但本发明并不限于此。在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可在每次更新目前写入数据量之后立即判断目前写入数据量是否小于第一数据量门槛值。当判定目前写入数据量不小于第一数据量门槛值时，存储器控制电路单元404(或存储器管理电路502)即变更目前写入区域，并且将后续所接收到的数据程序化至变更后的目前写入区域中。
综上所述，在目前写入区域为第一类实体抹除单元的情况下，当第一类实体抹除单元的目前写入数据量不小于第一数据量门槛值时，目前写入区域会被变更为第二类实体抹除单元，并且重置目前写入数据量。而在目前写入区域会被变更为第二类实体抹除单元之后，当第二类实体抹除单元的目前写入数据量不小于第二数据量门槛值时，目前写入区域会再次被变更为第一类实体抹除单元，并且再次重置目前写入数据量。藉由控制每次变更目前写入区域后所程序化至实体抹除单元的数据的写入数据量，交替地将写入数据程序化至第一类实体抹除单元与第二类实体抹除单元。藉此，可使第一类实体抹除单元的抹除次数与第二类实体抹除单元的抹除次数趋于平衡，避免因部分的实体抹除单元抹除次数过高导致可复写式非易失性存储器模块无法使用。由此提升可复写式非易失性存储器模块的耐用性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (18)

1.一种数据程序化方法，用于一可复写式非易失性存储器模块，其特征在于，所述可复写式非易失性存储器模块包括多个实体抹除单元，所述数据程序化方法包括：
将所述多个实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，其中所述多个第一类实体抹除单元的程序化模式为一第一程序化模式，并且所述多个第二类实体抹除单元的程序化模式为一第二程序化模式；
设定所述多个第一类实体抹除单元为一目前写入区域并记录一目前写入数据量；
根据所述多个第一类实体抹除单元的一第一可写入数据量及一切换比例计算一第一数据量门槛值；
接收一第一数据；
判断所述目前写入数据量是否小于所述第一数据量门槛值；
倘若所述目前写入数据量小于所述第一数据量门槛值时，使用所述第一程序化模式将所述第一数据程序化至所述多个第一类实体抹除单元的至少一实体抹除单元中并依据所述第一数据的数据量更新所述目前写入数据量；以及
倘若所述目前写入数据量不小于所述第一数据量门槛值时，设定所述多个第二类实体抹除单元为所述目前写入区域且重置所述目前写入数据量，使用所述第二程序化模式将所述第一数据程序化至所述多个第二类实体抹除单元的至少一实体抹除单元中，并且依据所述第一数据的数据量更新所述目前写入数据量。
2.根据权利要求1所述的数据程序化方法，其特征在于，还包括：
根据所述多个第二类实体抹除单元的一第二可写入数据量及所述切换比例计算一第二数据量门槛值。
3.根据权利要求2所述的数据程序化方法，其特征在于，在设定所述多个第二类实体抹除单元为所述目前写入区域且重置所述目前写入数据量之后，还包括：
接收一第二数据；
判断所述目前写入数据量是否小于所述第二数据量门槛值；
倘若所述目前写入数据量小于所述第二数据量门槛值时，使用所述第二程序化模式将所述第二数据程序化至所述多个第二类实体抹除单元的至少一实体抹除单元中并依据所述第二数据的数据量更新所述目前写入数据量；以及
倘若所述目前写入数据量不小于所述第二数据量门槛值时，设定所述多个第一类实体抹除单元为所述目前写入区域且重置所述目前写入数据量，使用所述第一程序化模式将所述第二数据程序化至所述多个第一类实体抹除单元的至少一实体抹除单元中，并且依据所述第二数据的数据量更新所述目前写入数据量。
4.根据权利要求1所述的数据程序化方法，其特征在于，还包括：
根据使用所述第一程序化模式的所述多个第一类实体抹除单元之中的其中一个第一类实体抹除单元的容量、所述多个第一类实体抹除单元的数目与使用所述第一程序化模式的所述多个第一类实体抹除单元之中的其中一个第一类实体抹除单元的最大抹除次数计算所述第一可写入数据量。
5.根据权利要求1所述的数据程序化方法，其特征在于，所述多个实体抹除单元是由多个记忆胞所构成，所述多个记忆胞之中构成所述多个第一类实体抹除单元的每一记忆胞在使用所述第一程序化模式程序化后所储存的位数据的数目小于所述多个记忆胞之中构成所述多个第二类实体抹除单元的每一记忆胞在使用所述第二程序化模式程序化后所储存的位数据的数目。
6.根据权利要求1所述的数据程序化方法，其特征在于，还包括：
根据所述多个第一类实体抹除单元的总容量设定所述切换比例。
7.一种存储器控制电路单元，用于控制一可复写式非易失性存储器模块，其特征在于，所述可复写式非易失性存储器模块包括多个实体抹除单元，所述存储器控制电路单元包括：
一主机接口，用以电性连接至一主机系统；
一存储器接口，用以电性连接至所述可复写式非易失性存储器模块；以及
一存储器管理电路，电性连接至所述主机接口与所述存储器接口，
其中，所述存储器管理电路用以将所述多个实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，
其中，所述多个第一类实体抹除单元的程序化模式为一第一程序化模式并且所述多个第二类实体抹除单元的程序化模式为一第二程序化模式，
其中，所述存储器管理电路更用以设定所述多个第一类实体抹除单元为一目前写入区域并记录一目前写入数据量，
其中，所述存储器管理电路更用以根据所述多个第一类实体抹除单元的一第一可写入数据量及一切换比例计算一第一数据量门槛值，
其中，所述存储器管理电路更用以接收一第一数据，
其中，所述存储器管理电路更用以判断所述目前写入数据量是否小于所述第一数据量门槛值，
其中，倘若所述目前写入数据量小于所述第一数据量门槛值时，所述存储器管理电路更用以下达指令序列将所述第一数据使用所述第一程序化模式程序化至所述多个第一类实体抹除单元中的至少一实体抹除单元中并依据所述第一数据的数据量更新所述目前写入数据量，
其中，倘若所述目前写入数据量不小于所述第一数据量门槛值时，所述存储器管理电路更用以设定所述多个第二类实体抹除单元为所述目前写入区域且重置所述目前写入数据量，下达指令序列将所述第一数据使用所述第二程序化模式程序化至所述多个第二类实体抹除单元中的至少一实体抹除单元中，并且依据所述第一数据的数据量更新所述目前写入数据量。
8.根据权利要求7所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以根据所述多个第二类实体抹除单元的一第二可写入数据量及所述切换比例计算一第二数据量门槛值。
9.根据权利要求8所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以接收一第二数据，
其中所述存储器管理电路更用以判断所述目前写入数据量是否小于所述第二数据量门槛值，
其中倘若所述目前写入数据量小于所述第二数据量门槛值时，所述存储器管理电路更用以下达指令序列将所述第二数据使用所述第二程序化模式程序化至所述多个第二类实体抹除单元的至少一实体抹除单元中并依据所述第二数据的数据量更新所述目前写入数据量，
其中倘若所述目前写入数据量不小于所述第二数据量门槛值时，所述存储器管理电路更用以设定所述多个第一类实体抹除单元为所述目前写入区域且重置所述目前写入数据量，下达指令序列将所述第二数据使用所述第一程序化模式程序化至所述多个第一类实体抹除单元的至少一实体抹除单元中，并且依据所述第二数据的数据量更新所述目前写入数据量。
10.根据权利要求7所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以根据使用所述第一程序化模式的所述多个第一类实体抹除单元之中的其中一个第一类实体抹除单元的容量、所述多个第一类实体抹除单元的数目、与使用所述第一程序化模式的所述多个第一类实体抹除单元之中的其中一个第一类实体抹除单元的最大抹除次数计算所述第一可写入数据量。
11.根据权利要求7所述的存储器控制电路单元，其特征在于，所述多个实体抹除单元是由多个记忆胞所构成，所述多个记忆胞之中构成所述多个第一类实体抹除单元的每一记忆胞在使用所述第一程序化模式程序化后所储存的位数据的数目小于所述多个记忆胞之中构成所述多个第二类实体抹除单元的每一记忆胞在使用所述第二程序化模式程序化后所储存的位数据的数目。
12.根据权利要求7所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以根据所述多个第一类实体抹除单元的总容量设定所述切换比例。
13.一种存储器存储装置，其特征在于，包括：
一连接接口单元，用以电性连接至一主机系统；
一可复写式非易失性存储器模块，包括多个实体抹除单元；以及
一存储器控制电路单元，电性连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中，所述存储器控制电路单元用以将所述多个实体抹除单元划分为多个第一类实体抹除单元与多个第二类实体抹除单元，
其中，所述多个第一类实体抹除单元的程序化模式为一第一程序化模式，并且所述多个第二类实体抹除单元的程序化模式为一第二程序化模式，
其中，所述存储器控制电路单元更用以设定所述多个第一类实体抹除单元为一目前写入区域并记录一目前写入数据量，
其中，所述存储器控制电路单元更用以根据所述多个第一类实体抹除单元的一第一可写入数据量及一切换比例计算一第一数据量门槛值，
其中，所述存储器控制电路单元更用以接收一第一数据，
其中，所述存储器控制电路单元更用以判断所述目前写入数据量是否小于所述第一数据量门槛值，
其中，倘若所述目前写入数据量小于所述第一数据量门槛值时，所述存储器控制电路单元更用以下达指令序列将所述第一数据使用所述第一程序化模式程序化至所述多个第一类实体抹除单元中的至少一实体抹除单元中并依据所述第一数据的数据量更新所述目前写入数据量，
其中，倘若所述目前写入数据量不小于所述第一数据量门槛值时，所述存储器控制电路单元更用以设定所述多个第二类实体抹除单元为所述目前写入区域且重置所述目前写入数据量，下达指令序列将所述第一数据使用所述第二程序化模式程序化至所述多个第二类实体抹除单元中的至少一实体抹除单元中，并且依据所述第一数据的数据量更新所述目前写入数据量。
14.根据权利要求13所述的存储器存储装置，其特征在于，所述存储器控制电路单元更用以根据所述多个第二类实体抹除单元的一第二可写入数据量及所述切换比例计算一第二数据量门槛值。
15.根据权利要求14所述的存储器存储装置，其特征在于，所述存储器控制电路单元更用以接收一第二数据，
其中所述存储器控制电路单元更用以判断所述目前写入数据量是否小于所述第二数据量门槛值，
其中倘若所述目前写入数据量小于所述第二数据量门槛值时，所述存储器控制电路单元更用以下达指令序列将所述第二数据使用所述第二程序化模式程序化至所述多个第二类实体抹除单元的至少一实体抹除单元中并依据所述第二数据的数据量更新所述目前写入数据量，
其中倘若所述目前写入数据量不小于所述第二数据量门槛值时，所述存储器控制电路单元更用以设定所述多个第一类实体抹除单元为所述目前写入区域且重置所述目前写入数据量，下达指令序列将所述第二数据使用所述第一程序化模式程序化至所述多个第一类实体抹除单元的至少一实体抹除单元中，并且依据所述第二数据的数据量更新所述目前写入数据量。
16.根据权利要求13所述的存储器存储装置，其特征在于，所述存储器控制电路单元更用以根据使用所述第一程序化模式的所述多个第一类实体抹除单元之中的其中一个第一类实体抹除单元的容量、所述多个第一类实体抹除单元的数目、与使用所述第一程序化模式的所述多个第一类实体抹除单元之中的其中一个第一类实体抹除单元的最大抹除次数计算所述第一可写入数据量。
17.根据权利要求13所述的存储器存储装置，其特征在于，所述多个实体抹除单元是由多个记忆胞所构成，所述多个记忆胞之中构成所述多个第一类实体抹除单元的每一记忆胞在使用所述第一程序化模式程序化后所储存的位数据的数目小于所述多个记忆胞之中构成所述多个第二类实体抹除单元的每一记忆胞在使用所述第二程序化模式程序化后所储存的位数据的数目。
18.根据权利要求13所述的存储器存储装置，其特征在于，所述存储器控制电路单元更用以根据所述多个第一类实体抹除单元的总容量设定该切换比例。
CN201610107372.3A 2016-02-26 2016-02-26 数据程序化方法、存储器控制电路单元及存储器存储装置 Active CN107132989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610107372.3A CN107132989B (zh) 2016-02-26 2016-02-26 数据程序化方法、存储器控制电路单元及存储器存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610107372.3A CN107132989B (zh) 2016-02-26 2016-02-26 数据程序化方法、存储器控制电路单元及存储器存储装置

Publications (2)

Publication Number Publication Date
CN107132989A CN107132989A (zh) 2017-09-05
CN107132989B true CN107132989B (zh) 2020-05-12

Family

ID=59721550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610107372.3A Active CN107132989B (zh) 2016-02-26 2016-02-26 数据程序化方法、存储器控制电路单元及存储器存储装置

Country Status (1)

Country Link
CN (1) CN107132989B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442299B (zh) * 2018-05-03 2022-12-13 群联电子股份有限公司 数据写入方法、存储器控制电路单元以及存储器储存装置
TW202018513A (zh) * 2018-11-07 2020-05-16 威剛科技股份有限公司 固態硬碟及其資料存取的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882301B2 (en) * 2007-05-09 2011-02-01 Stmicroelectronics S.R.L. Wear leveling in storage devices based on flash memories and related circuit, system, and method
CN101645309B (zh) * 2008-08-05 2013-05-22 威刚科技（苏州）有限公司 非挥发性存储装置及其控制方法
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
CN103514096B (zh) * 2012-06-18 2016-06-08 群联电子股份有限公司 数据储存方法、存储器控制器与存储器储存装置
TWI454913B (zh) * 2012-06-26 2014-10-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI479313B (zh) * 2012-07-11 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN103577344B (zh) * 2012-07-20 2017-03-01 群联电子股份有限公司 数据写入方法、存储器控制器与存储器储存装置
DE102013108456B4 (de) * 2012-08-08 2024-03-07 Samsung Electronics Co., Ltd. Nichtflüchtige Speichervorrichtung und Programmierverfahren
CN108766495B (zh) * 2012-08-21 2021-10-01 群联电子股份有限公司 数据写入方法、存储器控制器与存储器存储装置
CN103714008A (zh) * 2012-10-08 2014-04-09 群联电子股份有限公司 数据存储方法、存储器控制器与存储器存储装置
CN103984635B (zh) * 2013-02-08 2017-09-22 群联电子股份有限公司 数据写入方法、存储器控制器与存储器储存装置
CN104238956A (zh) * 2013-06-24 2014-12-24 群联电子股份有限公司 数据写入方法、存储器控制器与存储器存储装置
CN104679437B (zh) * 2013-11-27 2017-12-08 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
CN104731710B (zh) * 2013-12-18 2018-06-29 群联电子股份有限公司 存储器管理方法、存储器控制电路单元与存储器储存装置
CN104732153B (zh) * 2013-12-18 2018-01-12 群联电子股份有限公司 数据抹除方法、存储器控制电路单元及存储器存储装置
CN104765569B (zh) * 2014-01-06 2017-10-27 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
CN104765568B (zh) * 2014-01-08 2018-09-18 群联电子股份有限公司 数据存储方法、存储器控制电路单元与存储器存储装置
CN104934066B (zh) * 2014-03-19 2018-03-27 安华高科技通用Ip(新加坡)公司 Nand闪存中的读取干扰处理
TWI527037B (zh) * 2014-04-10 2016-03-21 群聯電子股份有限公司 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
CN105224238B (zh) * 2014-05-29 2019-01-15 群联电子股份有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US9569120B2 (en) * 2014-08-04 2017-02-14 Nvmdurance Limited Adaptive flash tuning

Also Published As

Publication number Publication date
CN107132989A (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
US10235094B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN107544922B (zh) 数据写入方法、存储器控制电路单元及存储器存储装置
CN106951186B (zh) 数据程序化方法、存储器存储装置及存储器控制电路单元
US20170242597A1 (en) Wear leveling method, memory control circuit unit and memory storage device
CN111258505B (zh) 快闪存储器的数据合并方法、控制电路单元与存储装置
CN106959818B (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
CN111078146A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
US9146861B2 (en) Memory address management method, memory controller and memory storage device
CN107103930B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
US10203886B2 (en) Data writing method, memory control circuit unit and memory storage apparatus for writing data from buffer memory and moving valid data
CN107204205B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN107132989B (zh) 数据程序化方法、存储器控制电路单元及存储器存储装置
CN110442299B (zh) 数据写入方法、存储器控制电路单元以及存储器储存装置
TWI760697B (zh) 記憶體之資料整理方法、記憶體儲存裝置及記憶體控制電路單元
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN109522236B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN109669620B (zh) 存储器管理方法、存储器控制电路单元及存储器储存装置
CN109308930B (zh) 数据写入方法、存储器控制电路单元及存储器存储装置
CN108958640B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI591641B (zh) 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置
CN107102814B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN108091364B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN106920572B (zh) 存储器管理方法、存储器控制电路单元及存储器储存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant