CN101645309B - 非挥发性存储装置及其控制方法 - Google Patents
非挥发性存储装置及其控制方法 Download PDFInfo
- Publication number
- CN101645309B CN101645309B CN2008100215563A CN200810021556A CN101645309B CN 101645309 B CN101645309 B CN 101645309B CN 2008100215563 A CN2008100215563 A CN 2008100215563A CN 200810021556 A CN200810021556 A CN 200810021556A CN 101645309 B CN101645309 B CN 101645309B
- Authority
- CN
- China
- Prior art keywords
- erasing
- memory region
- memory
- static
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种非挥发性存储装置及其控制方法,特别的提供了一种在快闪存储装置中执行损耗平衡的方法和设备。本发明统计所有记忆区块的抹除次数,以掌控记忆区块被抹除次数的分布情况,再利用标准差决定执行静态抹除平均的时机与程度,藉此避免过度执行静态抹除平均而影响快闪存储器的供存取速率以及应有的寿命。再者,通过纪录快闪存储器的总抹除次数与记忆区块的抹除时间记号,可正确判断出存储静态资料的记忆区块,进而将静态资料搬移至抹除次数较高的空记忆区块,将原存储静态资料的记忆区块释放,可避免不当的静态抹除动作的发生。
Description
技术领域
本发明涉及一种非挥发性存储装置,尤其涉及一种快闪存储装置。
本发明涉及一种非挥发性存储装置的控制方法,尤其涉及一种非挥发性装置的静态抹除平均方法。
背景技术
非挥发性(Non-Volatile)存储器目前已广泛应用于电脑系统及可携式电子装置中,其特点是即使电源供应中断,存储器所储存的资料并不会消失,并且重新供电后,又能够读取存储器中的资料。
快闪存储器(Flash memory)为为非挥发性存储元件的一种,由于利用快闪存储器作为存储媒体,其具有低耗电、高存取速率、耐震及重量轻等优点,因此已逐渐地取代部分传统的硬盘装置,而广泛的被使用在电脑系统及可携式电子装置的存储单元。
快闪存储器内有一记忆胞阵列,阵列上包括若干个记忆胞(memory cells)。快闪存储器利用这些记忆胞来存储电荷,藉此纪录写入的资料。而快闪存储器中的记忆胞阵列被规划成若干个记忆区块,为快闪存储器抹除资料的单位;又该些记忆区块进一步被规划成若干个记忆页,为快闪存储器读写资料的单位。在快闪存储器上执行更新资料的过程中,存储旧资料的记忆区块上的记忆胞将承受抹除资料的动作,也就是记忆胞将承受高电压以释放其所存储的电荷。然而,记忆胞承受高电压以释放电荷的动作,将磨耗记忆胞的材料强度。当过度的磨耗记忆胞,将造成记忆胞老化,使记忆胞无法可靠的保存写入资料所提供的电荷量。由于快闪存储器是通过感测记忆胞上的电荷量来读取记忆胞阵列上的资料,因此,若记忆胞无法正确的保存相关资料的有效电荷量,在读取快闪存储器的资料时,将会读取到错误的资料。
通常在快闪存储器上的存储资料可分为动态资料与静态资料两种。动态资料为常更新的资料,例如:文件配置表,该些动态资料将频繁的在各记忆区块中被更新;而静态资料为很少、甚至从不更新的资料,例如:系统的程序码、应用程序码,该些资料存入记忆区块后,将鲜少、甚至不会被更新。因此,动态资料所占用的记忆区块将较静态资料所占用的记忆区块更频繁被使用,也意味着更频繁的被磨耗。这种情况将造成存储动态资料的记忆区块比存储静态资料的记忆区块较早到达使用寿命,而最早到达使用寿命的记忆区块将形成快闪存储器中的损毁区块。
一般记忆胞的寿命以其抹除次数作参考,通常为1万次到10万次之间。若没有平均使用快闪存储器中的记忆区块,部分记忆区块会因过度磨耗而较其他记忆区块提早到达使用寿命。这样的情况将造成快闪存储器因产生过多损毁区块而无法再提供存储资料的功能时,其实快闪存储器中还有部分记忆区块,如存储静态资料的记忆区块,仍还有相当长的使用寿命。
所以为了充分发挥快闪存储器应有的使用寿命,在使用快闪存储器存储资料时,应避免过度集中使用快闪存储器上的某些记忆区块,造成该些记忆区块的寿命较其他较少被使用的记忆区块的寿命提早耗尽。因此现有技术提出快闪存储器抹除平均的技术,使资料写入快闪存储器时,可平均的使用快闪存储器中的各记忆区块,让各记忆区块的被抹除次数(使用寿命)接近,藉此发挥快闪存储器应有的使用寿命。
抹除平均技术包括动态抹除平均及静态抹除平均。动态抹除平均主要是在有资料要写入快闪存储器时,在快闪存储器上找寻一抹除次数最少的空的记忆区块来纪录该笔资料,以避免集中使用某些记忆区块。然而,动态抹除平均仅能达到部份记忆区块的抹除平均,原因是快闪存储器中某些记忆区块被静态资料占用,如前述,该些资料为鲜少甚至从不更新的资料,所以被静态资料占用的记忆区块鲜少被释放出来供新资料写入的使用,所以即使快闪存储器上使用动态抹除平均的技术,仍会有记忆区块使用不平均的情形发生。
因此,除了动态抹除平均技术以外,还需要利用静态抹除平均的方法来解决静态资料占用记忆区块的问题,以达到较佳的抹除平均的效果。而静态抹除平均技术主要是在资料写入时,或是快闪存储器闲置时,将静态资料由原先占用的记忆区块搬移至快闪存储器中抹除次数最高的记忆区块,然后抹除原记忆区块,以释放原存储静态资料的记忆区块供新资料的写入。如此一来,被静态资料所占用的抹除次数高的记忆区块,将因为其存储静态资料而降低其再被使用的机会,而原先被静态资料占用而抹除次数较低的记忆区块,将被释放供资料写入使用。藉此,整个快闪存储器的记忆区块将趋于平均的被使用,让每个记忆区块的被抹除次数都能接近其耐抹除次数,而充分发挥快闪存储器的使用寿命。
然而,在执行静态抹除平均时,应先辨识各记忆区块中何者存储静态资料,才得以执行静态资料搬移的动作。一般现有技术为根据记忆区块的抹除次数来定义静态资料,其因为静态资料为鲜少被更新的资料,所以静态资料所在的记忆区块被抹除的机会较少,被抹除次数相对的就低。这样的判断方法仍有其风险,因为快闪存储器本身若有静态抹除平均的机制,所以抹除次数低的记忆区块在执行静态抹除平均后,有可能所存储的是动态资料,但由于此时该记忆区块的抹除次数仍然较低,所以动态资料会被当作静态资料,再次执行静态抹除平均的动作,即把存储在抹除次数较低的记忆区块中的动态资料搬移至抹除次数高的记忆区块,将提高抹除次数高的记忆区块再被抹除的机会,而使抹除次数高的记忆区块的抹除情况更为严重。
再者,静态抹除平均在执行时,其执行静态资料搬移的动作(资料写入新记忆区块,接着抹除旧记忆区块),并非原本资料写入快闪存储器时会执行的动作,所以资料搬移所花费的时间及抹除记忆区块的所造成的磨耗,对快闪存储器来说,都算是因为静态抹除平均而产生的额外负担。所以,若没有良好的管理机制来控制静态抹除平均的执行时机,过于频繁、不当的静态抹除平均将影响快闪存储器的存取效率,以及无法有效发挥快闪存储器应有的使用寿命。
现有技术在判断何时执行静态抹除平均的方法有几种:一种如美国第6,230,233号专利所公开的纪录所有记忆区块的抹除次数,当发现最高抹除次数的记忆区块与最低抹除次数的记忆区块间的抹除次数相差一预设值时,即执行静态抹除平均。还有一种是根据记忆区块的抹除次数与全部记忆区块的平均抹除次数的抹除次数差来决定静态抹除平均的执行时机。又一种方法如美国第6,732,221号专利所公开的快闪存储器经过一预设数目的抹除动作后,即执行静态抹除动作。
然而,上述的方法虽有考虑到快闪存储器经过一段时间的写入更新动作后,有可能发生记忆区块使用不平均的情形;但是,仅以记忆区块间的抹除次数差、记忆区块的抹除次数与全部区块的平均抹除次数的抹除次数差,以及已发生的抹除动作数目来判断执行静态抹除平均的时机,皆无法真正掌握记忆区块的抹除次数分布的情况。
同样的情形在以快闪存储器以执行的抹除次数决定静态抹除平均的执行时也一样,在经过数次的抹除动作后,快闪存储器中的大部分的记忆区块也有可能是平均的被使用,而无须执行静态抹除平均。如前述,因为静态抹除平均系会造成快闪存储器多余的磨耗及影响存取效能,所以在执行静抹除平均的判断应该更进一步考虑记忆区块抹除次数的分布情况。
发明内容
为能较佳的管理静态抹除技术,确实达到有效延长快闪存储器使用寿命的功效,本发明提供一种可调整的静态抹除平均的控制方法,可根据所有记忆区块的抹除次数的分布情况,执行适当的静态抹除平均的动作,有效改善现有非挥发性存储装置在执行静态抹除时对快闪存储器的使用寿命及存取效能的影响。
本发明提供一种判断静态资料的方法,除了根据记忆区块的抹除次数外,还进一步根据该笔资料在记忆区块中的时间长短来判断记忆区块中所纪录资料是否为静态资料。由于动态资料常被更新,所以存放在记忆区块中的时间较短,根据这样的特性,可在执行静态抹除平均选择记忆区块作资料搬移时,选择抹除次数较少且资料存放的时间较长的记忆区块。藉此以避免执行静态抹除平均时,误将动态资料搬移至抹除次数高的记忆区块。
本发明提供一种执行静态抹除平均的方法,利用统计快闪存储器中各记忆区块的抹除次数来监控记忆区块的抹除次数的分布情形,再判断记忆区块抹除次数的标准差的大小,调整静态抹除平均的执行频率与范围,使多数的记忆区块的抹除次数可接近全部记忆区块的抹除次数的平均值。藉此,减少因静态抹除平均对快闪存储器存取效能所带来的影响,以及达到充分发挥快闪存储器使用寿命的功效。
为实现上述目的,本发明揭露一种非挥发性存储装置的控制方法。该控制方法包括如下步骤:首先,统计所有记忆区块的抹除次数;接着根据该统计结果,计算该记忆区块抹除次数分布的标准差,并由该标准差确定静态抹除平均的方式。
作为本发明的进一步改进,本发明非挥发性存储装置的控制方法中该抹除平均的方式更包括如下步骤:首先,至少预设一标准差的门槛值;接着,判断该抹除次数分布的标准差是否大于该门槛值,若大于该门槛值,则执行少数抹除动作后交换大量存储静态资料的记忆区块,否则,执行若干抹除动作后交换少量存储静态资料的记忆区块或不进行抹除平均动作。
为实现上述目的,本发明揭露一种非挥发性存储装置。该存储装置包括若干记忆区块和一静态抹除平均装置,其中该静态抹除平均装置包括:一存储单元,用于存储所有记忆区块的抹除次数;一控制单元,用于从存储单元中获取所有记忆区块的抹除次数,并根据所有记忆区块的抹除次数得到抹除次数分布的标准差,然后根据所述标准差决定执行静态抹除平均的程度。
作为本发明的进一步改进,本发明的非挥发性存储装置所包含的控制单元还用于设定一标准差门槛值,且所述控制单元决定执行静态抹除平均的程度方式包括:判断标准差是否小于所述门槛值;如果小于,则执行第一次数的抹除动作后,交换第一数量个存放静态资料的记忆区块,如果大于,则执行第二次数的抹除动作后,交换第二数量个存放静态资料的记忆区块。
与现有技术相比,本发明的有益效果是充分发挥非挥发性存储装置内所有记忆区块的使用寿命,特别的由抹除次数分布的标准差确定抹除平均的程度,可更有效提高非挥发性存储装置的存储效能,避免过分抹除平均增加存储器的负担,也可避免抹除不充分而提前结束存储器的使用寿命。
附图说明
图1为本发明的具体实施方式中各记忆区块抹除次数第一分布情况表所对应转换的抹除次数分布图。
图2为本发明的具体实施方式中各记忆区块抹除次数第一分布情况表所对应转换的抹除次数与记忆区块数目关系图。
图3为本发明的具体实施方式中各记忆区块抹除次数第二分布情况表所对应转换的抹除次数分布图。
图4为本发明的具体实施方式中各记忆区块抹除次数第二分布情况表所对应转换的抹除次数与记忆区块数目关系图。
图5为本发明的一预设不同标准差的实例图。
图6为本发明的具体实施方式中一根据不同标准差执行不同程度的静态抹除平均的流程图。
图7为本发明的具体实施方式中非挥发性存储装置架构图。
图8a为本发明的具体实施方式中逻辑/物理结构表的示意图。
图8b为本发明的具体实施方式中记忆区块的结构示意图。
图9为本发明的具体实施方式中一执行第一次静态抹除平均示意图。
图10为本发明的具体实施方式中一执行第二次静态抹除平均示意图。
图11为本发明的具体实施方式中另一执行第二次静态抹除平均示意图。
图12为本发明的具体实施方式中静态抹除平均流程图。
具体实施方式
为能确实发挥静态抹除平均的功效,本发明利用统计学标准差的概念来掌控记忆区块抹除次数的分布情况,以决定执行静态抹除平均的方法。
标准差在概率统计中最常用于统计分布程度(statistical dispersion)上的测量,其可反映群组内个体间的离散程度。简单来说,标准差是一组数值自平均值分散开来的程度的一种测量观念。一个较大的标准差,代表大部分的数值和其平均值之间差异较大;一个较小的标准差,代表这些数值较接近平均值。
标准差的公式为:
其中x1,...,xN皆为实数,而平均值的算法为:
举{2,3,4,6,7,8}与{0,1,3,7,9,10}两个数字的集合来说,其平均值皆为5,但{2,3,4,6,7,8}的标准差为2.16(2.160246899469287),{0,1,3,7,9,10}的标准差为3.87(3.872983346207417)。虽然两组集合平均值皆为5,但由标准差可知,{2,3,4,6,7,8}的标准差较小,表示各数值的分布较为集中,{0,1,3,7,9,10}的标准差较大,表示各数值的分布较为分散。
同理,本发明为利用标准差来观察各记忆区块的抹除次数的分布程度,再根据不同的标准差执行不同程度的静态抹除平均。接下来以20个记忆区块的抹除次数分布情况,来说明本发明利用标准差来执行静态抹除平均的方法。
假设各记忆区块的抹除次数第一分布情况表如下所示:
记忆区块(BA) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
抹除次数(EC) | 50 | 45 | 45 | 55 | 50 | 45 | 50 | 55 | 50 | 55 |
记忆区块(BA) | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |
抹除次数(EC) | 50 | 45 | 55 | 50 | 45 | 50 | 50 | 45 | 55 | 55 |
将上表转换成各记忆区块抹除次数分布图如图1所示。由图1可发现由于各记忆区块的抹除次数(Erase count,EC)都相当接近,所以由各点连成的曲线起伏相当小,也就是表示各记忆区块为平均的被使用。藉由统计各记忆区块的抹除次数,可求得其平均值为50,标准差为3.973597。而抹除次数与记忆区块数目(Block Count,BC)间的关系如图2所示。由图2可以更清楚的看到各抹除次的记忆区块数目,大部分的记忆区块都集中于平均抹除次数50次附近。
而若各记忆区块的抹除次数如下第二分布情况表所示:
记忆区块(BA) | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
抹除次数(EC) | 75 | 35 | 45 | 40 | 70 | 55 | 40 | 65 | 25 | 30 |
记忆区块(BA) | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |
抹除次数(EC) | 50 | 65 | 70 | 45 | 30 | 50 | 55 | 75 | 60 | 25 |
将上表转换成各记忆区块抹除次数分布图如图3所示。由图3可发现各记忆区块的抹除次数其分布范围较为分散,由各点所连成的曲线其起伏较大,表示记忆区块被使用情况较不平均。在统计各记忆区块的抹除次数后,可求得其平均值为50.25,标准差为16.50159482。而抹除次数与记忆区块数目(Blockcount,BC)间的关系,如图4所示。由图4可发现记忆区块为分散分布于不同的抹除次数上,其未向某个抹除次数集中,表示记忆区块被使用的情况相当不平均。
承前述,一个较大的标准差,代表大部分的数值和其平均值的间差异较大;一个较小的标准差,代表这些数值较接近平均值。所以第一分布情况其标准差为3.97359,其表示各记忆区块的抹除次数的分布情况较为集中,而第二分布情况的标准差为16.50159482,其表示各记忆区块的抹除次数的分布情况较为分散。因此,快闪存储器中各记忆区块抹除次数的分布,系可通过观察标准差的值来客观的判断其为集中或分散,且可根据标准差判断记忆区块抹除次数的集中(或分散)程度,执行不同程度的静态抹除平均。
接着以1000个记忆区块,其记忆胞的耐抹除次数为10000次为例,以说明如何根据不同的标准差执行不同程度的静态抹除平均。参考图5、图6所示,首先为记忆区块的抹除次数设置至少一标准差门槛值,在本实施方式中,共设置了三个标准差门槛值,假设为δ1=0.5%、δ2=1%及δ3=1.5%三个标准差门槛值,换算为抹除次数则为50、100、150次抹除次数,即10000×0.5%=50,10000×1%=100,10000×1.5%=150,用以执行不同程度静态抹除平均的判断。预设三个标准差判断值的情况下,系产生了四个动作区域,根据统计实际记忆区块抹除次数的标准差的结果,来执行对应的不同程度的静态抹除平均的动作。
根据前述平均值及标准差的计算公式,统计所有记忆区块的抹除次数,可得到此时所有记忆区块的抹除次数的平均值M,以及标准差δr。藉此,便可以判断标准差δr落入哪一动作区域,以执行适当的静态抹除平均。
若1%的标准差δ2为期望值,也就是说,期望将大多数的记忆区块的抹除次数控制在抹除次数的平均值M加减100次的范围间,所以,如果记忆区块的抹除次数偏离期望值太多,则控制元件会执行对应程度的静态抹除,使抹除次数重新控制在抹除次数的平均值M加减100次的范围间。若此时经统计后产生的标准差δr落入第一区域,也就是大多数记忆区块的抹除次数系分布在平均值加减50次的范围内,此时则无须执行静态抹除平均的动作。因为标准差δr落入第一区域,其除了还未超过1%的标准差期望值范围,还表示记忆区块的抹除次数的分布情况相当平均,各记忆区块的抹除次数比期望的目标更为集中,因此无须执行静态抹除的动作来增加快闪存储器的负担。
若标准差δr落入第二区域,也就是大多数记忆区块的抹除次数系分布在平均值M加减100次的范围内。由于各记忆区块的被抹除次数已将接近标准差δ2=1%的期望值,因此可适度的、少量的执行静态抹除平均,以改善各记忆区块抹除次数不平均的情况(标准差δr的增加表示各记忆区间抹除不平均的情形越来越明显)。所以,此时可设置静态抹除平均的执行系在若干次抹除动作(假设为E1次抹除动作)后,搬移少量存放静态资料的记忆区块(假设为B1个,将于后续段落再说明静态抹除平均的动作)。藉此可在记忆区块抹除次数的分布不平均的情形尚不严重的情况下,适度控制各记忆区块抹除次数不平均的情况,而避免过度执行静态抹除平均,增加不必要的抹除动作及影响快闪存储器存取效率。
若标准差δr落入第三区域,也就是大多数记忆区块的抹除次数系分布在平均值M加减150次的范围内。此时标准差δr已超过标准差δ2=1%,因此静态抹除平均的执行可较标准差δr落于第二区域时更为频繁,让各记忆区块平均的被使用,以控制各记忆区块的抹除次数分布不平均的情形,使各记忆区块的抹除次数往平均值M集中。所以,此时可设置静态抹除平均的执行为在若干次抹除动作(假设为E2次抹除动作,E2<E1)后,搬移几个存放静态资料的记忆区块(假设为B2个,B2>B1)。藉此可在记忆区块抹除次数的分布较不平均的情况下,执行程度较高的静态抹除平均,以使各记忆区块可平均的被使用。
要是标准差δ r在第三区域时所执行的静态抹除平均仍无法有效控制抹除次数不平均的情形,标准差δr将落入第四区域,也就是大多数记忆区块的抹除次数将分布在平均值M加减150次以上的范围内。因此,在标准差δr落入第四区域时,可设置静态抹除平均的执行为在少数次抹除动作(假设为E3次抹除动作,E3<E2<E1)后,搬移数个存放静态资料的记忆区块(假设为B3个,B3>B2>B1)。藉由大范围、频繁的执行静态抹除平均,来使各记忆区块平均的被使用,以避免某些记忆区块的寿命提早耗尽,而影响了快闪存储器应有的最大有效寿命。
以上为举例提供三个预设的标准差(δ1、δ2、δ3)来执行不同程度的静态抹除平均,以及不同程度的静态抹除平均的执行频率(E1、E2、E3)与搬移区块数(B1、B2、B3)。然而,标准差的值及数量、静态抹除平均的执行频率与搬移区块的数目系皆可视需求及快闪存储器的特性而调整,并非为本发明技术的限制要求。
图6为根据预设标准差执行不同程度的静态抹除平均的流程图(请一并参考图5)。首先对存储装置进行初始化动作,预设标准差门槛值δ1、δ2、δ3(步骤S101)并获取闪存中所有记忆区块的抹除次数(步骤S103)。接着,根据统计的所有记忆区块的抹除次数计算标准差δr(步骤S105),并由该标准差δr落入不同的标准差门槛值确定的区间执行不同程度的静态抹除平均。若判断δr≤δ1(步骤S107),则执行第一程度静态抹除平均,E0次抹除动作后,交换B0个记忆区块(步骤S109);若判断δ1<δr≤δ 2(步骤S117),则执行第二程度静态抹除平均,E1次抹除动作后,交换B1个记忆区块(步骤S119);若判断δ2<δr≤δ3(步骤S127),则执行第三程度静态抹除平均,E2次抹除动作后,交换B2个记忆区块(步骤S129);若判断δr>δ3(步骤S137),则执行第四程度静态抹除平均,E3次抹除动作后,交换B3个记忆区块(步骤S139)。其中B0<B1<B2<B3,并且E0>E1>E2>E3本发明主要技术特徵之一为藉统计各记忆区块的抹除次数,根据标准差来执行不同程度的静态抹除平均,除可使每个记忆区块平均的被使用,而发挥快闪存储器应有的使用寿命外,因为根据实际抹除次数分布的情况来执行不同程度的静态抹除平均,可改善现有静态抹除平均技术对快闪存储器存取效能上的影响。上述可调式静态抹除平均方法,可用图7中所述的快闪存储器有效实现。该快闪存储器包括有一控制器、一存储器和闪存。存储器可设置在控制器内,也可外接于控制器,用于记录快闪存储器总的抹除次数和记忆区块的抹除时间记号。其中控制器包括有一控制单元,用于从存储器获取所有记忆区块的抹除次数并根据所述抹除次数计算抹除次数的标准差,从而决定执行静态抹除平均的程度;控制单元还可从存储器获取记忆区块的最近一次的抹除时间标记并确定最近一次抹除的时间标记最早的记忆区块从而对所述的记忆区块执行静态抹除平均的动作。
静态抹除平均系搬移记忆区块中的静态资料至新记忆区块存放,藉此释放因静态资料占用而造成抹除次数较少的记忆区块。因此,在执行静态抹除平均之前,必须先确认记忆区块中所存的资料为静态资料,才得以将静态资料搬移至抹除次数较高的记忆区块中,以减少抹除次数较高的记忆区块被使用的机会,藉此减缓增加抹除次数较高的记忆区块的抹除次数。否则,若将执行静态抹除平均后,存放在抹除次数较少的记忆区块中的动态资料再次搬移至抹除次数较高的记忆区块中存放,将增加抹除次数较高的记忆区块再度被抹除的机会,而使抹除次数较高的记忆区块磨耗更严重。
所以,本发明还提供一种判断记忆区块中的资料是否为静态资料的方法,藉此可在执行静态抹除平均时,正确的释放存放静态资料的记忆区块,将静态资料搬移至抹除次数较高的记忆区块存放。
如图7所示,为一可执行可调式静态抹除平均的快闪存储器。该快闪存储器1由控制器13和闪存15组成。其中控制器13包含有一负责累加快闪存储器抹除次数的计数器131、一记录快闪储存器总抹除次数的存储器133(或控制器外接的存储器17)和一控制单元135。
请参阅图7及图8,本发明针对各记忆区块除了纪录其抹除次数外,同时纪录一抹除时间记号(Erase time Stamp)作为记忆区块经历多少次抹除次数的判断依据,而该抹除时间记号可由一负责累加快闪存储器1抹除次数的计数器131所产生。当快闪存储器1中的记忆区块发生抹除动作时,该计数器131便累加快闪存储器的总抹除次数。快闪存储器1的总抹除次数可纪录在一存储器133(或17)中,该存储器133(或17)可为快闪存储器1控制器13中或控制器13外接的存储元件。而快闪存储器1中发生抹除记忆区块的动作时,除将累加后的总抹除次数纪录到存储器133(或17)外,同时也纪录在发生抹除动作的记忆区块的冗余区域(Spare Field),或在逻辑/实体地址转换表上发生抹除动作的记忆区块的相关栏位上,作为记忆区块的抹除时间记号,如图8所示各记忆区块的抹除次数记录在发生抹除动作的记忆区块的冗余区域(spare field),或逻辑/实体地址转换表对应的栏位。
藉此,通过计算存储器中的总抹除次数与各记忆区块的抹除时间记号间的差值,可得知该记忆区块在最后一次被抹除后又经历了多少次快闪存储器执行抹除记忆区块的动作,如此便可知道该记忆区块中的资料存放在该记忆区块多久没被更新。所以可在执行静态抹除平均时,通过上述的方法挑出久未被抹除的记忆区块,进而搬移该记忆区块的资料,以释放该记忆区块。其中总抹除次数与各记忆区块的抹除时间记号间的差值,可通过控制器或一运算电路运算即可求得。
请参阅图9及图10,举五个记忆区块B0、B1、B2、B3、B4说明本发明静态抹除平均的动作。而图中执行静态抹除平均的时机为假设,用以方便说明静态抹除平均的动作,本发明实际启动静态抹除平均的时机及程度系如前述的方法来执行。
如图9所示,记忆区块B0、B1、B2、B3、B4一开始的抹除次数EC皆为0,而第一资料D1、第二资料D2及第三资料D3系分别存放于记忆区块B0、记忆区块B1及记忆区块B4,而记忆区块B2及B3为空的记忆区块(free block)。由于系统端对快闪存储器写入、更新资料的动作系无法预测,为便于了解静/动态资料的更新动作,在此先预设已知第一资料D1及第二资料D2为动态资料(较频繁的被更新的资料),第三资料D3系为静态资料(较少被更新的资料)。
接着系统便开始执行资料更新的动作,首先更新记忆区块B0的第一资料D1,于是控制器将更新的第一资料D1写入记忆区块B2,然后抹除记忆区块B0。此时,控制器上的计数器将快闪存储器总抹除次数加一,以及更新记忆区块B0的状态信息,包括纪录记忆区块B0的抹除次数EC0=1以及纪录抹除时间记号ET0=1(也就是现在快闪存储器的总抹除次数)。承前述,抹除次数EC与抹除时间记号ET两个纪录可存放于逻辑/实体转换表,或该记忆区块的冗余区域。
接着系统仍更新第一资料D1,于是控制器将更新的第一资料D1写入记忆区块B3,然后抹除记忆区块B2。这时候控制器上的计数器再将快闪存储器总抹除次数加一,以及更新记忆区块B2的状态信息,记忆区块B2的抹除次数EC2=1以及抹除时间记号ET2=2。
依上述方式陆续更新第一资料D1及第二资料D2,在快闪存储器的总抹除次数到达七次的时候,记忆区块B0的抹除次数EC0=2,抹除时间记号ET0=4;记忆区块B1的抹除次数EC1=2,抹除时间记号ET1=7;记忆区块B2的抹除次数EC2=1,抹除时间记号ET2=2;记忆区块B3的抹除次数EC3=2,抹除时间记号ET3=6;及记忆区块B4的抹除次数EC4=0,抹除时间记号ET4=0。可发现记忆区块B4在快闪存储器的总抹除次数达七次时,其仍未被抹除过,所以记忆区块B4所存储的资料至此仍未更新。
为使快闪存储器中各记忆区块平均的被使用,在此时执行静态抹除平均,将记忆区块B4中的第三资料D3搬移到抹除次数最多的空记忆区块中存储放,以释放记忆区块B4及减少抹除次数最多的记忆区块再被抹除的机会。于是第三资料D3便由记忆区块B4被复制到记忆区块B3中存放,然后抹除记忆区块B4及更新记忆区块B4的状态信息,抹除次数EC4=1,抹除时间记号ET4=8。
接着请参阅图10,在执行完第一次静态抹除平均后,系统又陆续的更新第一资料D1与第二资料D2,直到快闪存储器的总抹除次数到达14次时,将执行第二次的静态抹除平均。而此时记忆区块B0的抹除次数EC0=3,抹除时间记号ET0=13;记忆区块B1的抹除次数EC1=4,抹除时间记号ET1=14;记忆区块B2的抹除次数EC2=3,抹除时间记号ET2=12;记忆区块B3的抹除次数EC3=2,抹除时间记号ET3=6;及记忆区块B4的抹除次数EC4=2,抹除时间记号ET4=10。其中抹除次数最少的记忆区块为记忆区块B3及B4,其抹除次数皆为两次。
此时控制器系根据计算记忆区块的抹除时间记号与总抹除次数间的差值,该值表示资料存在该记忆区块经过多少次快闪存储器执行抹除记忆区块的动作,藉此可得知哪一个记忆区块较久未被抹除,而得以正确的选择存储静态资料的记忆区块并释放的。因为,若有一笔资料经过多次快闪存储器抹除的动作后而未因更新,即可判断该笔资料为静态资料的可能性极大。所以本发明利用记忆区块的抹除时间记号与总抹除次数间的差值,来判断该记忆区块所纪录的资料是否为静态资料,可避免从抹除次数少但存储的资料为动态资料的记忆区块中,将动态资料搬到抹除次数高的空记忆区块,增加抹除次数高的记忆区块再被抹除的机会。
所以,当记忆区块B3及B4皆为两次抹除次数,同为全存储器区块中抹除次数最少两个记忆区块。接着便要根据记忆区块的抹除时间记号与总抹除次数间的差值来选择执行静态抹除平均的记忆区块,此时快闪存储器的总抹除次数为14,记忆区块B3的抹除时间记号ET3=6,所以记忆区块B3的抹除时间记号与总抹除次数间的差值B3ΔEC=14-6=8;记忆区块B4的抹除时间记号ET4=6,所以记忆区块B4的抹除时间记号与总抹除次数间的差值B4ΔEC=14-10=4。根据比较两者的差值即可得知,记忆区块B3距上次被抹除的时间比记忆区块B4还久,也就是记忆区块B3中的资料比记忆区块B4中的资料还要久未被更新,所以记忆区块B3中的资料较有可能是静态资料。因此在执行静态抹除平均时,便将记忆区块B3中的第三资料D3复制到抹除次数最高的记忆区块B1中,接着抹除记忆区块B3。如此一来,因存放静态资料而使抹除次数较少的记忆区块B3将被释放出来供使用,而抹除次数较高的记忆区块B1可因存放静态资料而减少被抹除的机会。
然而,若在执行第二次静态抹除平均时,没采用本发明利用记忆区块的抹除时间记号与总抹除次数间的差值来选择执行静态抹除平均的记忆区块,很有可能将记忆区块B4中的第一资料D1复制到抹除次数较高的记忆区块B1中,而第一资料D1系为动态资料(先前预设而得知),很有可能在下次系统的写入作业中被更新。如图11所示,若在执行第二次静态抹除平均时复制记忆区块B4的第一资料D1到抹除次数较高的记忆区块B1中,而接下来系统刚好又接着更新第一资料D1,结果这样的静态抹除平均动作不但没有抑制抹除次数较高的记忆区块B1的抹除次数,反而还增加原本抹除次数就较高的记忆区块B1的抹除次数(EC1=5)。所以在执行静态抹除平均时,若没有判断记忆区块中的资料是否为静态资料,将有可能误把动态资料搬到抹除情况较严重的记忆区块,而导致该记忆区块更严重的被磨损,而较其他记忆区块提早到达使用寿命。
请参阅图12,为本发明静态抹除平均的流程图,以说明静态抹除平均的动作流程。承前述图6执行静态抹除平均的时机与程度的流程图所示,快闪存储器根据各记忆区块的抹除分布情况,在适当的时机执行适当程度的静态抹除平均。接着在执行静态抹除平均时,便如图12所示,先根据各记忆区块的抹除次数的纪录,找出快闪存储器中抹除次数最低的记忆区块(步骤S201)。然后通过软件或硬件电路的计算,可得知抹除次数最低的记忆区块的ΔEC(记忆区块的抹除时间记号与总抹除次数间的差值)(步骤S203),以便于判断那一记忆区块的资料较久未被更新。然后根据静态抹除平均的程度所需执行的记忆区块数,复制抹除次数低且ΔEC最高的记忆区块中的资料到抹除次数最高的空记忆区块中(步骤S205),若抹除次数最高的空记忆区块不够使用,则依序取抹除次数次高的空记忆区块来使用。接着抹除已复制完成的记忆区块,以及根据抹除动作的发生更新快闪存储器记忆区块的总抹除次数(步骤S207)。更新总抹除次数后,纪录被抹除的记忆区块的抹除次数及抹除时间记号(步骤S209)。在该些最低抹除次数的记忆区块的抹除次数及抹除时间记号纪录好后,判断是否完成所需执行资料搬移的记忆区块数目(步骤S211)。若未完成需执行资料搬移的记忆区块数目,则重复上述步骤,执行搬移抹除次数最低的记忆区块中的资料(根据静态抹除平均的抹除程度)(步骤S213)。若已完成需要执行资料搬移的记忆区块数目,则结束静态抹除平均的动作。
综上所述,本发明统计所有记忆区块的抹除次数,以掌控记忆区块被抹除次数的分布情况,再利用标准差决定执行静态抹除平均的时机与程度,藉此避免过度执行静态抹除平均而影响快闪存储器的供存取速率以及应有的寿命。再者,通过纪录快闪存储器的总抹除次数与记忆区块的抹除时间记号,可正确判断出存储静态资料的记忆区块,进而将静态资料搬移至抹除次数较高的空记忆区块,将原存储静态资料的记忆区块释放,可避免不当的静态抹除动作的发生。
惟,以上所述,仅为本发明的具体实施例的详细说明及图式而已,并非用以限制本发明,本发明的所有范围应以下述的申请专利范围为准,任何熟悉该项技艺者在本发明的领域内,可轻易思及的变化或修饰皆可涵盖在以下本案所界定的专利范围。例如,以上是以快闪存储器为例进行的说明,但本领域的普通技术人员可轻易想到的是,快闪存储器为非挥发性存储器的一种,事实上,本发明也可应用于其他类型的非挥发性存储器,如EPROM(ErasableProgrammable Read Only Memory,可抹除可编程只读存储器)、EEPROM(Electrically Erasable Programmable Read Only Memory,电可抹除可编程只读存储器)、PRAM(Phase-change Random Access Memory,相变化随机存储器)、MRAM(Magnetic Random Access Memory,磁性随机存储器)、FRAM(Ferroelectric Random Access Memory,铁电随机存储器)等。
Claims (6)
1.一种包括若干个记忆区块的非挥发性存储装置的控制方法,其特征在于该控制方法包括下列步骤:
a.统计所有记忆区块的抹除次数,
b.根据该统计结果,计算该抹除次数分布的标准差,并由该标准差确定静态抹除平均的方式,该静态抹除平均的方式包括下列步骤:
a1.至少预设一标准差的门槛值,
b1.判断该抹除次数分布的标准差是否大于该门槛值
b11.若大于该门槛值,执行少数抹除动作后交换大量的存储静态资料的记忆区块;
b12.否则,执行若干抹除动作后交换少量的存储静态资料的记忆区块或不进行抹除平均动作。
2.如权利要求1所述的控制方法,其特征在于该静态资料为很少、甚至从不更新的资料,如系统的程序码、应用程序码。
3.如权利要求1所述的控制方法,其特征在于该交换存储静态资料的区块,为将静态资料搬移至抹除次数最高的记忆区块并抹除该存储静态资料的区块。
4.一种非挥发性存储装置,其特征在于该存储装置包括:
若干记忆区块;
静态抹除平均装置,包括:
存储单元,用于存储所有记忆区块的抹除次数;
控制单元,用于
从存储单元中获取所有记忆区块的抹除次数,
根据所述所有记忆区块的抹除次数得到抹除次数的标准差,
根据所述标准差决定执行静态抹除平均的程度;
控制单元还用于预先设定一标准差门槛值;所述控制单元决定执行静态抹除平均的程度包括:
判断标准差是否小于所述门槛值;
如果小于,则执行第一次数的抹除动作后,交换第一数量个存放静态资料的记忆区块;
如果大于,则执行第二次数的抹除动作后,交换第二数量个存放静态资料的记忆区块。
5.根据权利要求4所述的非挥发性存储装置,其特征在于:所述第一数量等于零。
6.根据权利要求4所述的非挥发性存储装置,其特征在于:所述第一次数大于所述第二次数,且所述第一数量小于所述第二数量。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100215563A CN101645309B (zh) | 2008-08-05 | 2008-08-05 | 非挥发性存储装置及其控制方法 |
US12/509,287 US8205036B2 (en) | 2008-08-05 | 2009-07-24 | Non-volatile memory and controlling method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100215563A CN101645309B (zh) | 2008-08-05 | 2008-08-05 | 非挥发性存储装置及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101645309A CN101645309A (zh) | 2010-02-10 |
CN101645309B true CN101645309B (zh) | 2013-05-22 |
Family
ID=41653965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100215563A Active CN101645309B (zh) | 2008-08-05 | 2008-08-05 | 非挥发性存储装置及其控制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8205036B2 (zh) |
CN (1) | CN101645309B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200828320A (en) * | 2006-12-28 | 2008-07-01 | Genesys Logic Inc | Method for performing static wear leveling on flash memory |
KR101586047B1 (ko) * | 2009-03-25 | 2016-01-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US8621141B2 (en) | 2010-04-01 | 2013-12-31 | Intel Corporations | Method and system for wear leveling in a solid state drive |
US9104546B2 (en) * | 2010-05-24 | 2015-08-11 | Silicon Motion Inc. | Method for performing block management using dynamic threshold, and associated memory device and controller thereof |
US8949506B2 (en) | 2010-07-30 | 2015-02-03 | Apple Inc. | Initiating wear leveling for a non-volatile memory |
US8521948B2 (en) * | 2011-01-03 | 2013-08-27 | Apple Inc. | Handling dynamic and static data for a system having non-volatile memory |
EP2761471B1 (en) * | 2011-09-30 | 2017-10-25 | Intel Corporation | Statistical wear leveling for non-volatile system memory |
US20140089564A1 (en) * | 2012-09-27 | 2014-03-27 | Skymedi Corporation | Method of data collection in a non-volatile memory |
US9965199B2 (en) | 2013-08-22 | 2018-05-08 | Sandisk Technologies Llc | Smart dynamic wear balancing between memory pools |
CN103559911A (zh) * | 2013-10-13 | 2014-02-05 | 广东博观科技有限公司 | 一种提高芯片周期耐久性的方法 |
KR20160096435A (ko) * | 2015-02-05 | 2016-08-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
TWI585770B (zh) | 2015-08-11 | 2017-06-01 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 |
CN106469019B (zh) * | 2015-08-18 | 2020-01-07 | 群联电子股份有限公司 | 存储器管理方法、存储器控制电路单元及存储器储存装置 |
CN107132989B (zh) * | 2016-02-26 | 2020-05-12 | 群联电子股份有限公司 | 数据程序化方法、存储器控制电路单元及存储器存储装置 |
CN107818808B (zh) * | 2016-09-14 | 2023-09-12 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元与存储器存储装置 |
CN106951193B (zh) * | 2017-03-27 | 2019-11-12 | 深圳佰维存储科技股份有限公司 | 改善Nand Flash存储性能的方法及其系统 |
US10777271B2 (en) * | 2017-09-29 | 2020-09-15 | Intel Corporation | Method and apparatus for adjusting demarcation voltages based on cycle count metrics |
KR102507646B1 (ko) * | 2018-02-01 | 2023-03-09 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
CN110888591B (zh) | 2018-09-07 | 2023-05-30 | 慧荣科技股份有限公司 | 数据储存装置以及非挥发式存储器控制方法 |
TWI696916B (zh) * | 2018-09-07 | 2020-06-21 | 慧榮科技股份有限公司 | 資料儲存裝置以及非揮發式記憶體控制方法 |
CN110888820B (zh) | 2018-09-07 | 2022-01-25 | 慧荣科技股份有限公司 | 数据储存装置以及非挥发式存储器控制方法 |
CN110888593B (zh) | 2018-09-07 | 2024-01-26 | 慧荣科技股份有限公司 | 数据储存装置以及非挥发式存储器控制方法 |
US10691377B2 (en) * | 2018-09-21 | 2020-06-23 | Micron Technology, Inc. | Adjusting scan event thresholds to mitigate memory errors |
CN109388349A (zh) * | 2018-10-25 | 2019-02-26 | 江苏华存电子科技有限公司 | 一种闪存存储装置中智能化调整参考电压的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270979A (en) * | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
CN1470058A (zh) * | 2000-09-14 | 2004-01-21 | 三因迪斯克公司 | 压缩事件计数技术及其在闪存系统中的应用 |
CN101030166A (zh) * | 2006-03-03 | 2007-09-05 | 凌阳科技股份有限公司 | 非易失性存储器的平均抹除方法与装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US20050204187A1 (en) * | 2004-03-11 | 2005-09-15 | Lee Charles C. | System and method for managing blocks in flash memory |
US6732221B2 (en) * | 2001-06-01 | 2004-05-04 | M-Systems Flash Disk Pioneers Ltd | Wear leveling of static areas in flash memory |
GB0123415D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
US20040153902A1 (en) * | 2003-01-21 | 2004-08-05 | Nexflash Technologies, Inc. | Serial flash integrated circuit having error detection and correction |
-
2008
- 2008-08-05 CN CN2008100215563A patent/CN101645309B/zh active Active
-
2009
- 2009-07-24 US US12/509,287 patent/US8205036B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270979A (en) * | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
CN1470058A (zh) * | 2000-09-14 | 2004-01-21 | 三因迪斯克公司 | 压缩事件计数技术及其在闪存系统中的应用 |
CN101030166A (zh) * | 2006-03-03 | 2007-09-05 | 凌阳科技股份有限公司 | 非易失性存储器的平均抹除方法与装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100037006A1 (en) | 2010-02-11 |
US8205036B2 (en) | 2012-06-19 |
CN101645309A (zh) | 2010-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101645309B (zh) | 非挥发性存储装置及其控制方法 | |
US10209902B1 (en) | Method and apparatus for selecting a memory block for writing data, based on a predicted frequency of updating the data | |
CN103425588B (zh) | 数据储存装置和快闪存储器的区块管理方法 | |
JP6805205B2 (ja) | メモリ内のデータを管理するための装置および方法 | |
CN101821812B (zh) | 存储器装置编程窗口调整 | |
CN100504814C (zh) | 闪存的区块管理方法 | |
CN103853582B (zh) | 闪存更新方法 | |
US8356152B2 (en) | Initiative wear leveling for non-volatile memory | |
CN1575496B (zh) | 闪存装置及其操作方法 | |
CN110851079B (zh) | 一种自适应的存储设备损耗均衡方法及系统 | |
CN101354918B (zh) | 存储装置以及平均使用一快闪式存储器的区块的方法 | |
TW201109920A (en) | Methods, memory controllers and devices for wear leveling a memory | |
CN102576330A (zh) | 具有持久化无用单元收集机制的存储系统 | |
CN102047230A (zh) | 混合式存储器管理 | |
CN102132348A (zh) | 用于闪存存储器中写入端单元间干扰减轻的方法和装置 | |
CN108182034A (zh) | 存储系统及其操作方法 | |
CN101641679A (zh) | 用于系统管理的多级单元选择的多程序 | |
CN109935253A (zh) | 用于执行存储器阵列的同时多页读取的系统和方法 | |
CN107515728A (zh) | 发挥闪存设备内部并发特性的数据管理方法和装置 | |
CN107204204A (zh) | 固态储存装置的断电期间估计方法 | |
CN110473581A (zh) | 固态储存装置及其相关控制方法 | |
US20200279610A1 (en) | Method for Retaining Data | |
CN101739350B (zh) | 存储器储存装置及其控制方法 | |
Feng et al. | Using disturbance compensation and data clustering (DC) 2 to improve reliability and performance of 3D MLC flash memory | |
Liu et al. | Ouroboros wear-leveling: a two-level hierarchical wear-leveling model for NVRAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |