CN103389881A

CN103389881A - 控制装置、存储装置以及数据写入方法

Info

Publication number: CN103389881A
Application number: CN2013101571119A
Authority: CN
Inventors: 石川裕也
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2012-05-08
Filing date: 2013-04-28
Publication date: 2013-11-13
Also published as: US9454475B2; JP2013235630A; US20130304971A1; JP5929485B2; KR20130125303A; TW201401048A

Abstract

本公开涉及控制装置、存储装置以及数据写入方法，其中，提供了一种控制装置，包括控制单元，其根据来自主机设备的数据写入请求，执行所提供的主机数据针对在一个存储器单元中执行具有2位以上的多值存储的非易失性存储器的写入控制，具有用于至少多值存储的低级页和高级页作为设置有物理地址的物理页，且其中，以物理地址的顺序使用各物理页来执行数据写入，并使数据写入被执行，直到在低级页之前紧接的物理页，使得根据下一数据写入请求的数据写入从低级页开始。

Description

控制装置、存储装置以及数据写入方法

技术领域

本公开涉及一种控制装置、存储装置以及数据写入方法，具体地，涉及针对存储单元中采用2位以上来执行多值存储的非易失性存储器的写入控制。

背景技术

例如，使用非易失性存储器（诸如NAND型闪存）的存储装置被广泛使用。该非易失性存储器用于存储卡、固态驱动器（SSD）、嵌入式多媒体卡（eMMC）等，其用于例如各种电子设备、信息处理设备等。

日本待审查专利申请公开第2009-70098号、第2007-334852号、第2007-193838号、以及第2007-58840号公开了使用该闪存的存储装置。

另外，例如，已知NAND型闪存等包括单级单元（SLC），其使用一个阈值来确定在一个单元的浮置栅极内的电子存储量（电荷量），并因此存储一位的信息，且还包括多级单元（MLC），其使用具有4个以上的多值来确定电荷量的差异，并因此存储两位以上的信息。

另外，也存在一种情况，其中，通过狭义上的MLC来特别表示存储了2位的单元，并将存储了3位的单元称为三级单元（TLC）。

日本待审查专利申请公开第2010-198407号和第2007-94921号公开了在一个单元中存储多位数据的多值闪存。

物理块地址（PBA：物理地址）被用作在该NAND型闪存等中物理存储区域的地址。因此，设置了物理块、物理页以及物理扇区。该物理页被配置为具有多个物理扇区，且该物理块被配置为具有多个物理页。

通过物理块单元能执行擦除，且通过物理页单元能执行写入（编程）和读取。

对于来自主机侧或存储器控制单元侧的地址分配（designation，指定），使用逻辑块地址（LBA：逻辑地址）。使用逻辑地址的逻辑块和逻辑页与物理地址相关联。因此，当存在存取请求时，将逻辑地址转换成物理地址，并对实际的闪存执行存取。

在多值NAND型闪存的情况下，高级页（upper level page，上级页）和低级页（lower level page，下级页）被设为提供物理地址的物理页。

例如，在存储2位的MLC的情况下，低页（lower page，下页）被设为低级页，且高页（upper page，上页）被设为高级页。

在存储3位的TLC的情况下，低页被设为低级页，中间页（middlepage）被设为中级页，以及高页被设为高级页。

发明内容

使用多值NAND型闪存作为存储装置的存储器装置使用具有高速写入的低页，且因此，它可以实现高速存取。

然而，当仅使用低页时，在MLC的情况下，该闪存能够仅使用一半的区域，且在TLC的情况下为三分之一的区域。

此外，近年来，多值NAND型闪存不允许仅使用低页，且具有必须在物理页上执行写入的限制，这可能导致对与中间页或者高页共享具有低速的物理单元的物理页数据的损坏。

另外，作为主机设备的近来趋势，对诸如物理页大小的小型或更小型的存取正在增加。此时，若在中间页或高页中执行写入，则来自主机设备的写入变得非常慢，从而导致主机设备的性能降级。

期望在执行多值存储的非易失性存储器上，通过具有高速的主机数据写入来提高系统性能。

根据本公开的一种实施方式，提供了一种控制单元，其根据来自主机设备的数据写入请求，执行所提供的主机数据针对在一个存储器单元中执行具有2位以上的多值存储的非易失性存储器的写入控制，具有用于至少多值存储的低级页和高级页作为设置有物理地址的物理页，且其中，以物理地址的顺序使用各物理页来执行数据写入，并使数据写入被执行，直到在低级页之前紧接的物理页，使得根据下一数据写入请求的数据写入从低级页开始。

根据本公开另一实施方式的存储装置，提供了一种控制装置以及上述非易失性存储器。

根据本公开的一种实施方式，提供了一种数据写入方法，其根据来自主机设备的数据写入请求，执行所提供的主机数据针对非易失性存储器的写入，并执行数据写入，直到在低级页之前紧接的物理页，使得根据下一数据写入请求的数据写入从低级页开始。

在上述本公开的技术中，在产生某些数据写入请求的情况下，执行主机数据写入，但必要时，也执行非主机数据写入，且由此，根据下一写入请求的数据写入从低页开始。相应地，例如，在具有小型的主机数据中，存在许多情况，其中，数据写入可仅在低页上完成。

根据本公开，当根据数据写入请求将主机数据写入非易失性存储器时，该写入从该低级页开始。通过使用具有高写速度的低级页来实现主机数据的高速写入。具体地，当存在用于从主机设备写入具有小型的数据的频繁写入请求时，它是有效的。

附图说明

图1是根据本公开实施方式的存储卡的框图；

图2是根据该实施方式的非易失性存储器中物理块和物理页的说明图；

图3是根据该实施方式的多值NAND型闪存的说明图；

图4是根据该实施方式的多值NAND型闪存的存储操作的说明图；

图5A和图5B是根据该实施方式的物理页的说明图；

图6是根据该实施方式写入数据时的处理的流程图；

图7是根据该实施方式写入主机数据时的操作实例的说明图；

图8A和图8B是根据该实施方式写入主机数据和管理信息时的操作实例的说明图；

图9A和图9B是根据该实施方式写入主机数据和管理信息时的操作实例的另一说明图；

图10是根据本公开实施方式的管理信息写入时序的说明图；

图11是根据该实施方式的管理信息读取处理的流程图；

图12A至图12C是根据该实施方式的管理信息读取操作的说明图；

图13A和图13B是根据该实施方式的逻辑地址和物理地址转换表创建过程的说明图；

图14A至图14C是根据该实施方式的逻辑地址和物理地址转换表的说明图；以及

图15是根据该实施方式的逻辑地址和物理地址转换表读取过程的流程图。

具体实施方式

下文中，将按如下顺序来描述实施方式。另外，实施方式中所述的存储卡1是权利要求中所述的存储装置的实施方式。另外，该存储卡1内的控制单元11是权利要求中所述的控制装置的实施方式，且由该控制单元11的控制执行的数据写入方法是权利要求中所述的数据写入方法的实施方式。

1.存储卡构造

2.MLC/TLC

3.数据写入控制过程

4.管理信息读取过程

5.逻辑地址和物理地址转换表的应用实例

6.变形例

1.存储卡构造

图1示出了根据该实施方式的存储卡1的构造实例。

该存储卡1连接至主机设备2，并用作存储装置。例如，主机设备2包括信息终端（诸如个人计算机、数码静态相机、摄像机、音频播放器、视频播放器、游戏机、蜂窝电话或PDA（个人数字助理））、各种电子设备和信息处理设备。

该存储卡1包括控制单元11、内部RAM（随机存取存储器）12、装置接口13、缓冲器RAM14和非易失性存储器15。

该控制单元11被配置为具有CPU（中央处理单元），并控制整个存储卡1。因此，该控制单元11顺序执行内部RAM12中所指定的编码命令。根据来自主机设备2的命令，该控制单元11主要执行读取数据或写入数据。因此，该控制单元11执行对装置接口13与主机设备2之间的数据发送和接收操作的控制、缓冲器RAM14的写入/读取操作的控制、以及对非易失性存储器15的存取操作的控制。

例如，该内部RAM12被配置为具有SRAM（静态随机存取存储器）。该内部RAM12被用作由该控制单元11执行的程序（固件）的存储区或工作区。

该装置接口13执行与该主机设备2的通信。

该缓冲器RAM14被用于向主机设备2和从主机设备2发送的缓冲数据（写入数据或读取数据）。

例如，该非易失性存储器15是多值NAND型闪存。

即，在本实施方式的情况下，在一个存储单元中执行具有2位以上的多值存储的非易失性存储器15具有至少用于多值存储的低级页（低页）和高级页（高页），作为设置有物理地址的物理页。随后，各物理页以物理地址的顺序被使用，从而配置了执行数据写入的多值NAND型闪存。

作为该存储卡1的基本操作，当写入数据时，该存储卡1从主机设备2接收写入请求、写入地址（逻辑地址）、数据大小和进一步要写入的数据。

从主机设备2发送的将要写入的数据被装置接口13接收并由缓冲器RAM14缓冲。随后，在控制单元11的控制下，数据被写入非易失性存储器15。控制单元11根据写入请求、写入地址和数据大小来控制该操作。

当读取该数据时，从主机设备2发送读取请求、读取地址（逻辑地址）和数据大小。基于读取地址和数据大小，该控制单元11执行由非易失性存储器15所指示的数据读取，并使数据在缓冲器RAM14中被缓冲。另外，该控制单元11执行针对被缓冲和被读取的数据的错误校正处理等。随后，被读出的数据从缓冲器RAM14被发送至装置接口13，并被发送至主机设备2。

如上所述，该非易失性存储器15使用物理地址作为物理存储区的地址。因此，设置有物理块、物理页和物理扇区。该物理页被配置为具有多个物理扇区，且另外，该物理块被配置为具有多个物理页。

图2示意性示出了作为物理块PB的n+1个物理块PB0至PBn。在图2中，示出了在该物理块PB中的16个物理页PP（PP0至PP15）。此外，一个物理块PB不限于物理页PP的16个构造，且还可以是具有多于16个物理页的构造。图2可被视为物理块PB的一部分。

例如，一片物理页PP由16KB等构成。该物理页PP的内部被分成多个物理扇区（未示出）。

另外，根据本实例，分配有低页和高页，作为用于由多值NAND型闪存所配置的非易失性存储器15的每个物理页。

由物理块单元执行擦除，并可通过物理页单元来执行写入（编程）和读取。即，该物理块是物理擦除单元，且该物理页是物理写入单元。

来自主机设备2的地址分配使用逻辑地址。使用逻辑地址的逻辑块、逻辑页和逻辑扇区与该逻辑地址相关联。即，控制单元11形成与逻辑地址和物理地址相关联的逻辑地址和物理地址转换表，且当存在来自主机设备2的存取请求时，参照该逻辑地址和物理地址转换表，将所分配的逻辑地址翻译成物理地址。随后，利用该物理地址来执行对实际的非易失性存储器15的存取。

在本实施方式的情况下，控制单元11执行表示逻辑地址与物理地址之间的对应的逻辑地址和物理地址转换表的生成和更新。

另外，例如在控制单元11的管理下，控制单元11生成和更新的逻辑地址和物理地址转换表被存储在内部RAM12中。

另外，在本实施方式中，允许具有不连续逻辑地址的数据被写入物理块PB中的连续物理页PP。

另外，必须向主机设备2写入或从主机设备2读取的数据（主机设备2使用逻辑地址来管理数据）被称为“主机数据”。

另外，在本实施方式中，针对作为多值NAND型闪存的非易失性存储器15，根据来自主机设备2的数据写入请求，控制单元11执行对所提供的主机数据的写入控制。但在该情况下，控制单元11执行控制以进行数据写入，直到低页之前紧接的物理页，使得根据下一数据写入请求的主机数据写入可从该低页开始。

因此，在本实例中，在对应于数据写入请求的主机数据写入未到达低页之前紧接的物理页的情况下，该控制单元11执行非主机数据写入，直到低页之前紧接的物理页。该非主机数据例如是由控制单元11使用的管理信息，诸如上述的逻辑地址和物理地址转换表。

另外，该管理信息不限于逻辑地址和物理地址转换表，例如，该管理信息是当主机数据是版权内容时的版权信息、或者是表示具有在非易失性存储器15中发生的错误的物理地址的错误信息，且可考虑各种实例。该管理信息可以是存储卡1的产品信息、有关序列号的信息、以及使用历史信息等。

另外，非主机数据的含义不限于该管理信息，且表示除作为来自主机设备2的数据写入请求的主机数据之外的数据。

2.MLC/TLC

这里，将描述被称作MLC和TLC的多值NAND型闪存。

图3示出了作为根据该实施方式的非易失性存储器15的多值NAND型闪存的内部构造。

如图3中所示，该多值NAND型闪存配置有存储器单元阵列，其中，以矩阵型方式排布多个电可重写的存储器单元MT。

该存储器单元MT以串联方式连接，且其两端被配置为插入在选择栅极晶体管ST之间。该构造被称作NAND串。这里，各NAND串具有m数量的存储器单元MT以串联方式连接的构造。

经由在漏极侧连接至选择栅极线SG0的选择栅极晶体管ST10至选择栅极晶体管ST1n，各NAND串的一端连接至位线BL0至BLn，以及经由在源极侧连接至选择栅极线SGL的选择栅极晶体管ST20至选择栅极晶体管ST2n，各NAND串的另一端连接至共用源极线SL。NAND列连接至列位线BL0至列位线BLn，以及各存储器单元MT的控制栅极连接至字线WL0至字线WLn。

连接至相同字线WL0至字线WLm的多个存储器单元MT被称作页。在单级单元（SLC）的情况下，该页通过聚集多个存储器单元MT来配置一张物理页。

根据本公开的存储器单元MT包括多值单元，其能够存储多位数据，且该页成为对应于它们的位数量的页数量。图3示出了能够存储2位数据的存储器单元MT，且该多个存储器单元MT被分成2个物理页。该对应示出在图3中的右侧上。

即，存在用于各字线WL0至WLm的低页和高页。

对作为物理页PP的各低页和各高页分配地址（PP0至PPq）。这里，作为图3中所述的物理页PP的地址PP0至地址PPq的分配仅是一个实例。

由页单元执行写入操作和读取操作。按照从低页到高页的顺序来执行写入，且不能按照从高页到低页的顺序来写入。若对高页的写入失败，则在原理上低页的内容可能被毁坏（被擦除）。

将参照图4描述多值NAND型闪存的写入操作概念。图4示意性示出了在一个存储器单元MT中执行2位存储的4值数据（2位）的阈值分布。

如图4中所示，每个存储器单元MT能够存储2页的数据量。按照从低页到高页的顺序来执行写入。

该存储器单元MT可容纳任一4值数据“xy”，该4值数据通过高页数据“x”和低页数据“y”来定义。该4值数据“xy”可按照存储器单元MT的阈值电压的顺序来分配，例如，数据“11”、“01”、“00”和“10”。

数据“11”表示存储器单元MT的阈值电压处于负擦除状态。另外，数据分配规则不限于此。此外，在本实施方式中，下文中将要描述采用能存储2位值的哪一个存储器单元MT，但它可以是在一个存储器单元MT中执行多于3位的存储的构造。

在低页的写入操作中，针对存储器单元MT的数据“11”（被擦除状态），由低位数据“y”来选择性执行数据“10”的写入。

在高页写入操作中，分别针对存储器单元MT的数据“11”和存储器单元MT的数据“10”来选择性执行高位数据“x”的写入，且写入数据“01”和数据“00”。

高页写入之前的数据“10”的阈值分布大致位于高页写入之后的数据“01”和数据“00”的阈值分布的中间，且通常具有宽于高页写入之后的阈值分布。

即，高页写入之后，由关于电荷量的三个阈值来识别各个值。

在多值NAND型闪存中，与用于低页写入所需的时间相比，用于高页写入所需的时间较长。为处理图4中所述的电荷量转变，例如，用于高页写入所需的时间大致可以是用于低页写入所需的时间的五倍。

图5A示出了MLC中物理页地址的分配实例。

这里，示出了单个物理块的物理页PP，但“0”、“1”、“2”、...的页地址被分配在各个物理页PP中。这些被示出为“PP0”、“PP1”、...、“PP15”。

在各个物理页中，“低”表示低页，以及“高”表示高页。在该实例中，物理页PP0至PP3、PP6、PP7、PP10、PP11、PP14和PP15是低页。另外，物理页PP4、PP5、PP8、PP9、PP12和PP13是高页。

在物理块PB中，以页地址的顺序来使用物理页，并由此进行数据写入。即，以PP0、PP1、…、PP15的顺序来使用该物理页。例如，如图3中所示，低页和高页具有针对各个字线WL0至WLm共用存储器单元的构造，但物理页PP0（低页）和物理页PP4（高页）具有共用相同字线的存储器单元的构造。随后，以图5A中的页地址顺序来使用物理页PP，且由此在成组的低页和高页上，首先在低页上执行写入。

图5B示出了TLC中物理页地址的分配实例。

在各个物理页中，“低”表示低页，“中”表示中间页，以及“高”表示高页。在该实例中，物理页PP0、PP1、PP3、PP6、PP9、PP12和PP15是低页。另外，物理页PP2、PP4、PP7、PP10和PP13是中间页。另外，物理页PP5、PP8、PP11和PP14是高页。

在该TLC中，低页、中间页和高页具有共用存储器单元的构造，但物理页被设为如图5B中所示，且由此针对各个存储器单元，必须以低页、中间页和高页的顺序来执行写入操作。

3.数据写入控制过程

在以上图5A和图5B中所示的物理块内，根据本实施方式的控制单元11以物理页PP的页地址顺序执行从主机设备2请求的主机数据写入。

此时，当接连地继续主机数据写入时，该写入不仅在低页上执行，而且还在中间页上或高页上执行。

随后，在与已完成主机数据写入的物理页邻近的物理页是低页的情况下，此时完成该处理。

然而，在与已完成主机数据写入的页邻近的页是低页的情况下，执行管理信息（例如，逻辑地址和物理地址转换表）的写入，直到下一低页之前的物理页，且其变为例如下一写入从该低页开始。

图6示出了使用该控制单元11的写入控制过程。

在步骤F101中，对于来自主机设备2的数据写入请求，该控制单元11执行要被写入的主机数据的纳入或逻辑地址的获得。

具体地，该控制单元11在缓冲器RAM14中临时存储经由装置接口13发送的主机数据。另外，使用经由该装置接口13发送的写入请求命令，该控制单元11掌握要被写入的主机数据的逻辑地址和数据量。

在步骤F102中，为响应当前数据写入，产生或更新逻辑地址和物理地址转换表。这里，执行将条目添加至该逻辑地址和物理地址转换表的处理，该条目将当前要被写入的主机数据的逻辑地址与物理地址相联系。

另外，逻辑地址和物理地址转换表是上述管理信息的实例，但将在后续统一描述与逻辑地址和物理地址转换表相关的操作。

接下来，在步骤F103中，根据当前写入请求，控制单元11执行数据写入控制。具体地，根据遵循当前步骤F102中的逻辑地址和物理地址转换表的条目的物理地址，将临时存储在缓冲器RAM14中的主机数据存储在非易失性存储器15中。例如，针对如图5A中所述的物理块PB，从具有低页地址的物理页PP执行写入。

若执行主机数据写入，则进行步骤F104的确定。这里，确定该物理页PP是否紧接执行了当前主机数据写入的上一物理页。即，根据下一写入请求执行写入的该物理页PP是低页。

若下一物理页PP是低页，则按照现状，完成根据当前写入请求的处理。

另一方面，若下一物理页不是低页，则该过程从步骤F104进行到步骤F105，并执行对下一物理页的管理信息写入。

执行作为诸如版权信息、错误表或逻辑地址和物理地址转换表的管理信息的写入。可部分或针对全部这些来执行写入。另外，该写入也可针对除这些之外的管理信息来进行。

随后，再次执行步骤F104的确定，若下一物理页PP是低页，则该处理完成，以及若下一物理页PP不是低页，则在步骤F105中，再次执行对另外的下一物理页PP的管理信息写入。

参照图7至图9B，将描述以该处理方式执行的写入操作。

图7、图8A和图9A示出了针对某一物理块PBx执行当前主机数据写入的状态。在图7至图9B中，各个物理页PP内的数据表示写入主机数据的状态。

图7示出了基于步骤F103的写入控制将当前主机数据写入物理页PP0至物理页PP9的情况。在该情况下，下一物理页PP10成为低页。因此，在步骤F104中，该下一物理页PP被视为低页，并根据当前写入请求按照现状完成该处理。

图8A示出了基于步骤F103的写入控制将当前主机数据写入物理页PP0至物理页PP8的情况。在该情况下，下一物理页PP9是高页。因此，在步骤F104中，确定下一物理页不是低页，并在如图8B所示的步骤F105中，执行将管理信息MGT写入下一物理页PP9。随后，在步骤F104中，确定下一物理页PP10是低页，并由此完成根据当前写入请求的一系列处理。

图9A示出了基于步骤F103的写入控制将当前主机数据写入物理页PP0至物理页PP7的情况。在该情况下，下一物理页PP8是高页。因此，在步骤F104中，确定下一物理页不是低页。因此，在如图9B所示的步骤F105中，执行将管理信息MGT写入物理页PP8。然而，即使在此时，下一物理页PP9也是高页。因此，该过程进一步从步骤F104进行至步骤F105，并如图9B中所示，执行将管理信息MGT写入再下一物理页PP9。

此后，在步骤F104中，确定下一物理页PP10不是低页，并由此完成根据当前写入请求的一系列处理。

如上所述，在根据本实施方式的数据写入操作中，当执行主机数据写入时，进行某一数据写入，直到低级页之前紧接的物理页PP，使得根据下一数据写入请求的数据写入可从该低级页开始。

即，在主机数据的写入完成时，若下一物理页是低页，则在此时完成一系列写入操作。

另外，在主机数据的写入完成时，若下一物理页不是低页，则执行管理信息写入，直到下一物理页处于低页状态，并完成一系列写入操作。

因此，当存在来自主机设备2的写入请求时，该主机数据写入必需从低页开始。由此实现了高速写入存取。

作为由主机设备2提供的主机数据，存在诸如流数据的大型数据或写入单个物理页PP的诸如4KB或8KB的小型数据。

以页地址的顺序使用物理页PP，且因此，通过以物理地址的顺序使用，无论低页/高页，来写入相对大型的主机数据。例如，图7至图9B示出了主机数据的写入实例，该主机数据使用约10个物理页，但此时，低页/高页两者均用于按照物理地址顺序的主机数据写入，如图7至图9B中所示。

在低页和高页中，首先描述具有较大写入速度差异的页，但在像这样平均使用低页/高页的主机数据的情况下，使用高页的写入速度问题不是太大。通过使用低页，也可完全平均写入速度。

另一方面，在由单个物理页等完成写入的小型主机数据的情况下，当使用低页和高页时，后者明显降低了速度。

然而，在本实施方式的情况下，当存在写入请求时，该写入通常从低页开始，且因此，通过使用大多数的低页来执行仅用于小型主机数据的写入。因此，尤其在对于小型主机数据的频繁写入请求的操作条件下，极大提高了该存取速度。

另外，在写入大型主机数据的情况下，通过也包括高页来执行写入，且因此，可有效地使用非易失性存储器15的容量而不浪费高页侧。

顺便地，在控制单元11执行针对主机设备2的主机数据写入完成通知之后，可执行使用步骤F105的管理信息写入。以此方式，从主机设备2的角度来看，可以提高主机数据的写入存取速度，并能实现对主机设备2侧的应用的高速处理。

图10示出了主机设备2与存储卡1（控制单元11）之间的通信实例。

如图10中所示，若该主机设备2生成写入命令，则该存储卡1侧执行主机数据的写入。即，该控制单元11执行如图6中所示的步骤F103的处理。若在步骤F103中执行数据写入，则根据该完成，控制单元11执行针对该主机设备2的完成通知。

随后，紧随其后，在下一页是高页的情况下，如步骤F105的处理那样来进行管理信息写入。

相应地，如从图10中可见，当不存在来自主机设备2的写入请求时，执行该管理信息写入。因此，从主机设备2的角度来看，要被用于将该管理信息写入高页的时间不包括在写入存取时间中，且从主机设备2的角度来看，实现了加速存取。

相应地，当从该主机设备2生成下一写入命令时，从低页执行主机数据写入。

以此方式，针对该数据写入请求，该控制单元11通知写入完成的该主机设备2，且其后，执行管理信息写入，必要时，直到该低级页之前紧接的物理页，并从主机设备2的角度来看，有效减少了写入存取时间。

4.管理信息读取处理

如上所述，当写入主机数据时，可以将管理信息写入高页。下文中，将描述控制单元11读出管理信息的情况的操作实例。

在图11中，示出了控制单元11的管理信息读取处理的实例。

必要时，使用图11中所示的处理，控制单元11能读取在非易失性存储器15中存储的管理信息。

另外，这里仅示出了搜寻目标管理信息的处理实例。首先描述作为一片管理信息的逻辑地址和物理地址转换表，而后续将详细描述重建该逻辑地址和物理地址转换表的情况的处理。

首先，在步骤F201中，针对管理信息读取对象的物理块PBx，控制单元11执行对最后使用的物理页PPe的搜寻。例如，可通过二分搜寻来找到最后使用的物理页PPe。

从物理页PP0开始，顺序使用该物理块PB，且最后使用的物理页PPe是在此时之前执行了最近的数据写入的最后使用的物理页PPe。

图12A示出了该物理块PBx，其中，之前执行了直到物理页PP9的数据写入，但在该情况下，通过以箭头方向顺序使用各物理页PP来写入该物理块PBx。随后，最后使用的物理页PPe变为物理页PP9。

例如，二分搜寻是一种当确认了中心物理页PP时用于找到最后使用的物理页PPe的方法。

一个物理块PB被配置为具有PP0至PP15的16个物理页，且例如，在图12A中，首先确认物理页PP7。若完成物理页PP7的写入，则最后使用的物理页PPe变为物理页PP7至物理页PP15中的一个。因此，确认下一物理页PP11。若物理页PP11未被使用，则最后使用的物理页PPe变为物理页PP7至物理页PP10中的一个。因此，确认下一物理页PP9。以此方式，确认中心物理页PP，并找到最后使用的物理页PPe。

若找出最后使用的物理页PPe，则在步骤F202中，控制单元11确定最后使用的物理页PPe是否为低页。

若是低页，则在步骤F203中，追溯到具有低物理地址的低页，控制单元11搜寻最接近的非低页（即，在狭义上的MLC情况下的高页）。

在步骤F204中，控制单元11确定目标管理信息是否存储在该非低页中。

若在步骤F201中搜寻的最后使用的物理页PPe是高页，则确定用于读取目的的目标管理信息是否存储在最后使用的物理页PPe中。

另外，若在步骤F201中搜寻的最后使用的物理页PPe是低页，且在步骤F203中搜寻到最接近的高页，则确定用于读取目的的目标管理信息是否存储在所搜寻的高页中。

另外，这里的目标管理信息是在当前处理中要被读取的管理信息的类型。例如，若它是用于读出被存储为管理信息的版权信息的目的的处理，则该目标管理信息变为版权信息。

随后，若该目标管理信息存在，则该处理进行至步骤F206，从相关物理页读取管理信息处理，并完成该处理。

图12B示出了最后使用的物理页PPe是作为高页的物理页PP9的情况。在该情况下，若目标管理信息MGT被存储在最后使用的物理页PPe（PP9）中，则从如图12B中所示的有关物理页PP9读取该目标管理信息。

图12C示出了最后使用的物理页PPe是作为低页的物理页PP10的情况。在该情况下，搜寻最接近最后使用的物理页PPe（PP10）的高页，并确认该目标管理信息MGT是否存在于物理页PP9中。随后，若该目标管理信息MGT被存储在其中，则从如图12C中所示的有关物理页PP9读取该目标管理信息。

另一方面，在步骤F204中，当确定该目标管理信息MGT未被存储，直到在步骤F205中确定到达了最低物理地址的非低页时，以步骤F203的相反顺序搜寻最接近的非低页，且类似地，确定该目标管理信息是否存在。随后，若找到该目标管理信息，则在步骤F205中读取该管理信息。

另外，例如，根据图12A至图12C的实例，在步骤F205中确定作为非低页的第一物理页的情况是如下情况：即使搜寻非低页，直到是最低物理地址的高页（PP4），也确定该目标管理信息未被存储。

在该情况下，在步骤F207中，控制单元11完成该处理，确定没有目标管理信息。

在该管理信息读取处理中，在短时间内有效读出最新的管理信息。例如，该管理信息包括除逻辑地址和物理地址转换表之外的各种信息，诸如版权信息或错误信息，但例如，在必须读取最新错误信息的情况下，若对作为目标管理信息的该错误信息执行图11的处理，则有效读出了该错误信息。

即，根据上述的数据写入处理，低页和高页两者均用于主机数据写入，但非低页（仅在MLC中为高页）被用于管理信息写入。相应地，高页仅从最后使用的物理页PPe进行搜寻，且因此，能迅速找到最新的管理信息。即使在该时间点简单读取之前最近存储的逻辑地址和物理地址转换表的情况下，其也可以是优选处理。

5.逻辑地址和物理地址转换表的应用实例

在以上实施方式中，描述了被存储在高页中作为管理信息的逻辑地址和物理地址转换表的情况。

本实施方式允许逻辑地址不连续的主机数据被写入物理块PB中的连续物理页PP。

作为现有技术的常规写入方法之一，存在一种如下方法：在要被写入物理块PB内的主机数据中使逻辑地址连续。若这样做，则在要获得写入下一物理块PB内的主机数据信息的情况下，找到该物理块PB内最后使用的物理页PP，并读出被写入物理页PP的冗余区的主机数据的逻辑地址信息，且因此，可以理解，主机数据的任何范围的逻辑地址被存储在相关的物理块PB中。即，若这样做，则控制单元11能简单掌握关于相关物理块PB的逻辑地址与物理地址之间的对应关系。

然而，在该方法的情况下，写入物理块PB的主机数据通常使用连续的逻辑地址，且因此，在主机设备2试图写入不连续逻辑地址的主机数据的情况下，或者在某一逻辑地址的主机数据已被写入的情况下，不能有效使用物理块PB。在该情况下，频繁发生所谓的垃圾收集，其将主机数据从某一物理块PBx复制到不同的物理块PBy，使得物理块PB内的逻辑地址处于连续状态，且因此，明显降低了装置的耐用性和写入速度。

作为另一写入方法，存在一种允许具有不连续逻辑地址的主机数据被连续写入物理块PB的方法。

在该情况下，即使期望非顺序主机数据的写入或已完成存储的某一逻辑地址的主机数据的重写，也可相符合而无需执行垃圾收集。即，期望要被写入的主机数据可被写入物理块PB内与最后使用的物理页邻近的物理页PP。

然而，在该情况下，为知晓在某一物理块PB内存储的主机数据的逻辑地址与物理地址之间的对应关系，控制单元11读出有关物理块PB的所有被写入的物理页PP，获得写入各个物理页PP的冗余区的逻辑地址信息，且因此，必须建立对应关系信息（即，逻辑地址和物理地址转换表）。因此，明显降低了主机数据的写入速度和读出速度。

本实施方式采用一种如下的方法：其中，允许具有不连续逻辑地址的主机数据被连续写入物理块PB。相应地，可获得减少以上垃圾收集的可能性的益处。

此外，如上所述，当写入主机数据时，必要时，写入管理信息（这里是逻辑地址和物理地址转换表），使得下一写入从低页开始，且因此，可在短时间内有效执行操作，以生成和更新逻辑地址和物理地址转换表。

因此，对于逻辑地址和物理地址转换表是否存储在物理页中，控制单元11从最后使用的物理页PPe开始，朝向位于最前方的物理页PP，顺序搜寻物理块PB，并执行处理，该处理获得首先找到的逻辑地址和物理地址转换表。随后，通过使用所获得的逻辑地址和物理地址转换表以及未存储逻辑地址和物理地址转换表的物理页PP的逻辑地址信息，来更新该逻辑地址和物理地址转换表。

图13A和图13B示出了逻辑地址和物理地址转换表的实例。

图13A示出了某一物理块PBx的各物理页PP0至PP15的存储状态。

暂时地，假定一张物理页PP被配置为具有16KB。另外，假定配置有以4KB为单位的逻辑地址的主机数据。在图13A中的帧内的数字表示逻辑地址（LBA）。另外，（L）表示低页，以及（U）表示高页。

图13A中的实例示出了根据在某一时间点的写入请求针对物理块PB首先将主机数据的逻辑地址“1”、“2”、“3”和“4”写入物理页PP0的示意图。此时，下一物理页PP1是低页，且因此，不执行管理信息写入。

在下一写入请求中，将主机数据的相同逻辑地址“1”、“2”、“3”和“4”写入物理页PP1。即使在此时，下一物理页PP2也是低页，且因此，不执行管理信息写入。

此外，在下一写入请求中，将主机数据的逻辑地址“1000”、“1001”、“1002”和“1003”写入物理页PP2。即使在此时，下一物理页PP3也是低页，且因此，不执行管理信息写入。

此外，在下一写入请求中，将主机数据的逻辑地址“3000”至“3011”写入物理页PP3至PP5。但即使在此时，下一物理页PP6也是低页，且因此，不执行管理信息写入。

其后，将主机数据的逻辑地址“9”、“10”、“11”和“12”写入物理页PP6，将主机数据的逻辑地址“100”、“101”、“102”和“103”写入要被更新的物理页PP7，并将管理信息MGT写入物理页PP8和PP9。

对应于图13A的存储状态的逻辑地址和物理地址转换表是将逻辑地址（LBA）与物理页PP相关联的表，例如，如图14A中所示。

例如，它示出了在物理页PP1中存储以逻辑地址“1”开始的最新主机数据的逻辑地址“1”、“2”、“3”和“4”。

另外，它示出了在物理页PP6中存储从逻辑地址“9”开始的最新主机数据的逻辑地址“9”、“10”、“11”和“12”。

类似地，它示出了在物理页PP中存储最新主机数据的各个逻辑地址。

以此方式，表示各个物理页PP与在物理页PP中存储的主机数据的逻辑地址之间的对应关系的信息被存储在逻辑地址和物理地址转换表中。

建立该逻辑地址和物理地址转换表，且因此，控制单元11能掌握在物理块PBx的任何逻辑页PP中存储由主机设备2使用逻辑地址指定的主机数据。

为了描述，遵循逻辑地址和物理地址转换表的条目的各个对应信息被称为“逻辑-物理对应数据”。

另外，如图14B中所示，逻辑地址和物理地址转换表还可与物理块PB的编号相关联。

在完成主机数据存储的下一物理页PP不是低页的情况下，存储管理信息MGT，且因此，某一物理块PBx的逻辑地址和物理地址转换表不必被存储在该物理块PBx内。因此，例如，利用其他物理块PBy的物理页PP内的管理信息写入的机会，可允许该物理块PBx的逻辑地址和物理地址转换表被写入。考虑到该情况，优选管理物理块PB的编号和与各个逻辑地址相对应的物理页PP的编号，如图14B中所示。

以此方式，在逻辑地址和物理地址转换表作为管理信息被写入物理页PP的情况下，必要时，控制单元11能获取如下的最新逻辑地址和物理地址转换表。

图15示出了使用控制单元11的逻辑地址和物理地址转换表的写入处理。当提供电力，进行在图6中所示的步骤F102的处理准备时，或者在任何其他时间，控制单元11可执行逻辑地址和物理地址转换表的写入处理。

首先，在步骤F301中，针对要被建立逻辑地址和物理地址转换表的对象的物理块PBx，控制单元11执行对最后使用的物理页的搜寻。例如，通过二分搜寻来找到最后使用的物理页PPe。在图13A的情况下，最后使用的物理页PPe变为物理页PP9。

若找到最后使用的物理页PPe，则在步骤F302中，控制单元11执行对最后使用的物理页PPe的读出，并确认被存储的数据内容。具体地，控制单元11确认逻辑地址和物理地址转换表是否被包括在最后使用的物理页PPe中。

在逻辑地址和物理地址转换表被存储在最后使用的物理页PPe中的情况下，控制单元11从步骤F303进行至步骤F307，并纳入逻辑地址和物理地址转换表。

例如，在图13A的情况下，最后使用的物理页PPe是物理页PP9，但假定逻辑地址和物理地址转换表被存储为管理数据MGT。

在该情况下，控制单元11纳入在已搜寻到的最后使用的物理页PPe中存储的逻辑地址和物理地址转换表，如图13A中箭头R所示。

最后使用的物理页PPe中存储的逻辑地址和物理地址转换表是最新的一个转换表，其包括此时关于有关物理块PBx中存储的所有整个主机数据的逻辑-物理对应数据。

例如，当写入数据时，在图6的步骤F102中，生成关于从此时起被写入的主机数据的逻辑-物理对应数据，并遵循逻辑地址和物理地址转换表的条目。每次写入数据，便执行图6中的步骤F102的处理，且例如，当逻辑地址“100”、“101”、“102”和“103”被写入图13A中的物理页PP7时，在步骤F102中由控制单元11更新的逻辑地址和物理地址转换表变为如图14A中所示。相应地，写入物理页PP8和物理页PP9的逻辑地址和物理地址转换表处于最新状态，其中，逻辑-物理对应数据遵循到物理页PP7的条目。

即，在以此方式从最后使用的物理页PPe读取逻辑地址和物理地址转换表的情况下，获得最新的逻辑地址和物理地址转换表。

另一方面，在最新的逻辑地址和物理地址转换表未包括在最后使用的物理页PPe中的情况下，控制单元11从步骤F303进行至步骤F304，确认并存储在物理页PP（在该情况下为最后使用的物理页PPe）中存储的主机数据的逻辑地址LBA。

随后，若相关的物理页PP不是目标物理块PBx的第一物理页PP0，则该处理从步骤F305进行至步骤F306，读出物理页PP的前一页，并在步骤F303中，确认逻辑地址和物理地址转换表是否被存储在该物理页PP中。

若逻辑地址和物理地址转换表未被存储在该物理页PP中，则另外，在步骤F304中，控制单元11确认并存储在物理页PP中存储的主机数据的逻辑地址LBA。随后，若相关的物理页PP不是对象的目标物理块PBx的第一物理页PP0，则该处理从步骤F305进行至步骤F306，此外，读出物理页PP的前一页，并在步骤F303中，确认逻辑地址和物理地址转换表是否被存储在该物理页PP中。

即，在步骤F304→F305→F306→F303的过程中，顺序从最后使用的物理页PPe抽出（pull out）先前的物理页PP，并执行对逻辑地址和物理地址转换表中存储的物理页PP的搜寻处理，同时存储各个物理页PP的主机数据的逻辑地址。

在该过程中，若确认逻辑地址和物理地址转换表存在于某一物理页PP中，则控制单元11从步骤F303进行至步骤F307，并从该物理页PP纳入逻辑地址和物理地址转换表。随后，在该情况下，将被纳入的逻辑地址和物理地址转换表更新至最新状态。

例如，在图13B中，最后使用的物理页PPe等于物理页PP10，且示出了该物理页PP10中不存在逻辑地址和物理地址转换表的情况。

在该情况下，如箭头S所示，确认物理页PP的前一页。在该实例中，若逻辑地址和物理地址转换表被包括在该物理页的前一页PP9中存储的管理信息MGT中，则从该物理页PP9纳入逻辑地址和物理地址转换表，如箭头R所示。

以此方式，在除最后使用的物理页PPe之外的物理页PP中存储的逻辑地址和物理地址转换表不包括关于此时在有关物理块PB中存储的所有主机数据的逻辑-物理对应数据。例如，在图13B的实例中，被纳入的逻辑地址和物理地址转换表不包括关于物理页PP10的逻辑-物理对应数据。

因此，在步骤F307中，更新了逻辑地址和物理地址转换表，使得关于该物理页PP10的逻辑-物理对应数据可被反映在逻辑地址和物理地址转换表中。

以此方式，获得最新状态下的逻辑地址和物理地址转换表。在该情况下，最新的逻辑地址和物理地址转换表作为如图14C中所示的一个转换表，其中，将物理页PP10与逻辑地址“5”、“6”、“7”和“8”相关联的逻辑-物理对应数据被添加至图14A的内容中。

另外，在步骤F305中，确定是最前物理页PP0的情况表示逻辑地址和物理地址转换表未被存储在物理块PBx的所有物理页PP中的情况。

在该情况下，在步骤F307中，控制单元11新建立逻辑地址和物理地址转换表。

即，生成关于各个物理地址的逻辑-物理对应数据，并通过使用在步骤F304中存储的关于从最后使用的物理页PPe到最前的物理页PP0的各个物理页PP的逻辑地址，生成逻辑地址和物理地址转换表。相应地，获得处于最新状态的逻辑地址和物理地址转换表。

例如，在提供电力或者必须获得用于数据写入准备等的逻辑地址和物理地址转换表的情况下，可如上所述获得逻辑地址和物理地址转换表。

具体地，在从最后使用的物理页PPe中找到逻辑地址和物理地址转换表的情况下，可简单读取该逻辑地址和物理地址转换表。另外，若在从最后使用的物理页PPe起追溯的物理页PP中找到逻辑地址和物理地址转换表，则可将它更新，使得直到这时各个物理页PP的内容被反映在读取的逻辑地址和物理地址转换表中。

即，在本实施方式中，作为一个管理信息MGT写入逻辑地址和物理地址转换表，并因此获得最新的逻辑地址和物理地址转换表。相应地，在不是必须搜寻所有物理页的情况下，获得了有越来越多的能快速获得最新的逻辑地址和物理地址转换表的情况的益处。

具体地，在必须具有小型的主机数据的大量写入作为来自主机设备2的写入请求的情况下，存在逻辑地址和物理地址转换表可被写入高页的较高可能性。在该情况下，在快速读出最新的逻辑地址和物理地址转换表中是有利的。

另外，在根据写入请求来执行图6的上述处理的情况下，在步骤F102中，在上述所获得的最新逻辑地址和物理地址转换表中，可执行对反映此时被写入的主机数据的内容的更新。相应地，为提高数据写入过程中的效率，将逻辑地址和物理地址转换表存储为管理信息是有效的。

另外，若将逻辑地址和物理地址转换表写入物理页PP，并通过如上所述读出它来建立最新逻辑地址和物理地址转换表，则也可执行从异常情况（诸如突然断电）的有效恢复，并提高数据可靠性。

6.变形例

到目前为止，描述了实施方式，但各种变形例可被视为该实施方式的构造和处理。

在实施方式中，主要描述了（狭义的）MLC的情况，但本公开甚至能应用于如图5B中所示的TLC的情况。在该情况下，在图6的步骤F104的确定中，“它不是低页”是指它可以是高页或中间页。即，若下一物理页是中间页或高页，则在步骤F105中可执行管理信息写入。

另外，在图11的步骤F203和步骤F205中，非低页可以是高页或中间页之一。

即，在TLC的情况下，相比低页，在中间页和高页上的写入速度较慢，且因此，中间页和高页被用在管理信息写入中。

另外，在本实施方式中，控制单元11执行管理信息写入，直到低页之前紧接的物理页，使得根据下一数据写入请求的数据写入从该低页开始，但它可不一定是管理信息。

例如，虚拟数据、随机数据、通常不直接从主机设备2引用的数据等可被写入高页或中间页。即，可执行非主机数据的写入。在该意义上，在图6的步骤F105中，可执行各种信息或无意义数据的写入来作为非主机数据。

另外，在本实施方式中，使用存储卡1的实例，但本技术可被应用于非易失性存储器15和控制单元11被分别配置的情况。

本公开的技术可被应用于各种存储卡、SSD、eMMC等。

另外，本技术可被应用于以下构造。

（1）一种控制装置，包括：控制单元，其根据来自主机设备的数据写入请求，执行所提供的主机数据针对在一个存储器单元中执行具有2位以上的多值存储的非易失性存储器的写入控制，具有用于至少所述多值存储的低级页和高级页作为设置有物理地址的物理页，且其中，以物理地址的顺序使用各物理页来执行数据写入，并使所述数据写入被执行，直到在所述低级页之前紧接的所述物理页，使得根据下一数据写入请求的所述数据写入从所述低级页开始。

（2）在上述（1）中所述的控制装置，其中，当完成根据所述数据写入请求的主机数据写入而未到达在所述低级页之前紧接的所述物理页时，所述控制单元使非主机数据写入被执行，直到在所述低级页之前紧接的所述物理页。

（3）在上述（1）或（2）中所述的控制装置，其中，当完成根据所述数据写入请求的主机数据写入而未到达在所述低级页之前紧接的所述物理页时，在将针对所述数据写入请求的写入完成通知给所述主机设备之后，所述控制单元使非主机数据写入被执行，直到在所述低级页之前紧接的所述物理页。

（4）在上述（2）或（3）中所述的控制装置，其中，所述非主机数据是由所述控制单元使用的管理信息。

（5）在上述（4）中所述的控制装置，其中，所述控制单元针对所述非易失性存储器执行通过搜寻除所述低级页之外的所述物理页来读取所述管理信息的控制。

（6）在上述（2）至（5）中所述的控制装置，其中，所述非主机数据是表示主机数据的逻辑地址与所述非易失性存储器上的物理地址之间的对应的逻辑地址和物理地址转换表。

（7）在上述（6）中所述的控制装置，其中，在所述非易失性存储器中，由多个物理页形成物理块，其中，针对所述逻辑地址和物理地址转换表是否被存储在所述物理页内，所述控制单元执行处理以获得通过从最后被使用的物理页起朝向位于最前方的物理页顺序搜寻所述物理块而首先找到的所述逻辑地址和物理地址转换表，以及其中，通过使用所获得的所述逻辑地址和物理地址转换表以及未存储所述逻辑地址和物理地址转换表的所述物理页的逻辑地址信息，所述控制单元获得最新的逻辑地址和最新的物理地址转换表。

（8）在上述（1）至（7）中所述的控制装置，其中，所述非易失性存储器是多值NAND型闪存。

本公开包括涉及于2012年5月8日在日本专利局提交的日本在先专利申请第JP2012-106830号中所公开的主题，将其全部内容结合于此供参考。

本领域技术人员应当理解，根据设计要求和其他因素，可进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内。

Claims

1.一种控制装置，包括：

控制单元，其根据来自主机设备的数据写入请求，执行所提供的主机数据针对在一个存储器单元中执行具有2位以上的多值存储的非易失性存储器的写入控制，所述非易失性存储器具有用于至少所述多值存储的低级页和高级页作为设置有物理地址的物理页，且其中，以物理地址的顺序使用各物理页来执行数据写入，并使所述数据写入被执行，直到在所述低级页之前紧接的所述物理页，使得根据下一数据写入请求的所述数据写入从所述低级页开始。

2.根据权利要求1所述的控制装置，

其中，当完成根据所述数据写入请求的主机数据写入而未到达在所述低级页之前紧接的所述物理页时，所述控制单元使非主机数据写入被执行，直到在所述低级页之前紧接的所述物理页。

3.根据权利要求1所述的控制装置，

其中，当完成根据所述数据写入请求的主机数据写入而未到达在所述低级页之前紧接的所述物理页时，在将针对所述数据写入请求的写入完成通知给所述主机设备之后，所述控制单元使非主机数据写入被执行，直到在所述低级页之前紧接的所述物理页。

4.根据权利要求2所述的控制装置，

其中，所述非主机数据是由所述控制单元使用的管理信息。

5.根据权利要求4所述的控制装置，

其中，所述控制单元针对所述非易失性存储器执行通过搜寻除所述低级页之外的所述物理页来读取所述管理信息的控制。

6.根据权利要求2所述的控制装置，

其中，所述非主机数据是表示所述主机数据的逻辑地址与所述非易失性存储器上的物理地址之间的对应的逻辑地址和物理地址转换表。

7.根据权利要求6所述的控制装置，

其中，在所述非易失性存储器中，由多个物理页形成物理块，

其中，针对所述逻辑地址和物理地址转换表是否被存储在所述物理页内，所述控制单元执行处理以获得通过从最后被使用的物理页起朝向位于最前方的物理页顺序搜寻所述物理块而首先找到的所述逻辑地址和物理地址转换表，以及

其中，通过使用所获得的所述逻辑地址和物理地址转换表以及未存储所述逻辑地址和物理地址转换表的所述物理页的逻辑地址信息，所述控制单元获得最新的逻辑地址和最新的物理地址转换表。

8.根据权利要求1所述的控制装置，

其中，所述非易失性存储器是多值NAND型闪存。

9.一种存储装置，包括：

非易失性存储器，其中在一个存储器单元中执行具有2位以上的多值存储，具有用于至少所述多值存储的低级页和高级页作为设置有物理地址的物理页，且其中，通过以物理地址的顺序使用各物理页来执行数据写入；以及

控制单元，其根据来自主机设备的数据写入请求，执行所提供的主机数据针对所述非易失性存储器的写入控制，并使所述非易失性存储器执行数据写入，直到在所述低级页之前紧接的所述物理页，使得响应下一数据写入请求的所述数据写入从所述低级页开始。

10.一种针对非易失性存储器的数据写入方法，在所述非易失性存储器中，在一个存储器单元中执行具有2位以上的多值存储的，所述非易失性存储器具有用于至少所述多值存储的低级页和高级页作为设置有物理地址的物理页，且其中，以物理地址的顺序使用各物理页来执行数据写入，所述方法包括：

根据来自主机设备的数据写入请求，执行所提供的主机数据针对所述非易失性存储器的写入，以及

执行数据写入，直到在所述低级页之前紧接的物理页，使得根据下一数据写入请求的所述数据写入从所述低级页开始。

11.根据权利要求10所述的方法，

其中，当完成根据所述数据写入请求的主机数据写入而未到达在所述低级页之前紧接的所述物理页时，执行非主机数据写入，直到在所述低级页之前紧接的所述物理页。