CN109388514A - 存储器系统及其操作方法 - Google Patents

Abstract

本发明涉及一种存储器系统的操作方法，其包括：响应于第一标签执行读取操作；响应于第二标签执行读取操作；执行对应于第一标签的防御码操作；对通过对应于第一标签的防御码操作输出的数据执行错误校正码(ECC)操作；以及执行对应于第二标签的防御码操作，其中在对应于第一标签的ECC操作完成之前，开始响应于第二标签的读取操作，并且其中通过使用对应于第一标签的防御码操作的结果，来执行对应于第二标签的防御码操作。

Description

存储器系统及其操作方法

相关申请的交叉引用

本申请要求于2017年8月14日提交的申请号为10-2017-0103154的韩国专利申请的优先权，其全部公开通过引用并入本文。

技术领域

本公开总体涉及一种存储器系统，并且更特别地，涉及一种存储器系统的操作方法，其能够减少存储器系统的读取延时。

背景技术

存储器装置被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置和非易失性存储器装置之间的主要差异在于当关闭电源时，非易失性存储器装置保留存储的数据，而易失性存储器装置不保留存储的数据。非易失性存储器装置的示例是只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)等。

作为闪速EEPROM被引入的闪速存储器装置的结构和操作与典型的EEPROM不同。闪速存储器装置可以以块为单位执行电擦除操作并且以位为单位执行编程操作。

包括在闪速存储器装置中的多个被编程的存储器单元的阈值电压可以根据诸如浮栅耦合、随着时间流逝的电荷损失等的若干因素而改变。

多个存储器单元的阈值电压的改变可能导致读取操作失败。通常，为了防止读取操作失败，搜索最优读取电压，并且可以使用搜索到的最优读取电压来重试读取操作。然而，这可能增加采用该存储器装置的存储器系统的读取延时。

发明内容

本公开的各个实施例提供一种存储器系统的操作方法，其可以减少存储器系统的读取延时。

根据本公开的方面，提供一种存储器系统的操作方法，方法包括：响应于第一标签执行读取操作；响应于第二标签执行读取操作；执行对应于第一标签的防御码操作(defense code operation)；对通过对应于第一标签的防御码操作而被输出的数据执行错误校正码(ECC)操作；以及执行对应于第二标签的防御码操作，其中在对应于第一标签的ECC操作完成之前，响应于第二标签的读取操作开始，并且其中通过使用对应于第一标签的防御码操作的结果，来执行对应于第二标签的防御码操作。

根据本公开的另一方面，提供一种存储器系统的操作方法，方法包括：响应于第一标签执行读取操作；执行对应于第二标签的读取重试操作；对通过对应于第二标签的读取重试操作而被输出的数据执行ECC操作；以及执行对应于第一标签的读取重试操作，其中在进入对应于第二标签的读取重试操作之前，响应于第一标签的读取操作开始，并且其中基于对应于第二标签的读取重试操作的电压条件，来执行对应于第一标签的读取重试操作。

根据本公开的又一方面，提供一种存储器系统的操作方法，方法包括：响应于第一标签执行读取操作；响应于第二标签执行读取操作；执行对应于第一标签的防御码操作；响应于第三标签执行编程操作；以及在响应于第三标签的编程操作完成之后，执行对应于第二标签的防御码操作，其中通过使用对应于第一标签的防御码操作的结果，来执行对应于第二标签的防御码操作。

根据本公开的再一方面，提供一种存储器系统的操作方法，方法包括：执行分别对应于第一读取操作和第二读取操作的第一防御码操作和第二防御码操作；以及执行分别对应于第一防御码操作和第二防御码操作的第一ECC操作和第二ECC操作，其中在第一ECC操作完成之前执行第二读取操作，并且其中根据第一防御码操作的结果来执行第二防御码操作。

附图说明

现在将参照附图在下文中更全面地描述本发明的各个示例性实施例；然而，应注意的是，本发明可以以不同的形式体现并且不应当被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本领域技术人员完全传达本发明。

在附图中，为了说明的清楚起见，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件，或也可存在一个或多个中间元件。相同的附图标记始终表示相同的元件。

图1是示出根据本公开的实施例的存储器系统的示图。

图2是示出图1所示的存储器控制器的示例性配置的示图。

图3是示出图1所示的存储器装置的示例性配置的示图。

图4是示出图3所示的存储块的示例性配置的示图。

图5是示出三维配置的存储块的实施例的示图。

图6是示出包括多个数据扇区的逻辑页面的数据的示例的示图。

图7是示出根据本公开的实施例的多位存储器单元的阈值电压分布和读取操作的示图。

图8是示出根据本公开的实施例的用于执行防御码操作的方法的示图。

图9是示出根据本公开的实施例的用于执行防御码操作的方法的示图。

图10是示出根据本公开的实施例的用于在多个标签之间执行防御码操作的方法的示图。

图11是示出根据本公开的实施例的用于在多个标签之间执行防御码操作的方法的示图。

图12是示出根据本公开的实施例的用于在多个标签之间执行防御码操作的方法的示图。

图13是示出根据本公开的实施例的用于在多个标签之间执行防御码操作的方法的示图。

图14是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的示例性配置的示图。

图15是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的示例性配置的示图。

图16是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的示例性配置的示图。

图17是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的示例性配置的示图。

具体实施方式

在以下详细描述中，仅通过说明的方式已经仅示出并描述了本公开的某些示例性实施例。如本领域技术人员将认识到的，描述的实施例可以以各种不同的方式修改，其均不脱离本公开的精神或范围。因此，附图和描述在本质上被认为是说明性的而不是限制性的。

在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，其可以直接地连接或联接到另一元件，或者可以在其间插入一个或多个中间元件的情况下间接地连接或联接到另一元件。另外，当元件被称为“包括”部件时，除非存在不同的公开，否则这表示元件可以进一步包括另一部件，而不排除另一部件。

图1是示出根据本公开的实施例的存储器系统的示图。

参照图1，存储器系统1000可以包括存储数据的存储器装置1100和存储器控制器1200，存储器控制器1200在主机2000的控制下控制存储器装置1100。

主机2000可以通过使用诸如以下的接口协议与存储器系统1000通信：高速外围组件互连(PCI-E)、串行高级技术附件(SATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。另外，主机2000和存储器系统1000之间的接口协议不限于上述示例，并且可以是诸如以下的其它接口协议中的一个：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。

存储器控制器1200可以控制存储器系统1000的整体操作，并且控制主机2000和存储器装置1100之间的数据交换。例如，响应于主机2000的请求，存储器控制器1200可以通过控制存储器装置1100来编程或读取数据。并且，存储器控制器1200可以将信息存储到包括在存储器装置1100中的主存储块和子存储块中。根据针对编程操作加载的数据量，存储器控制器可以选择性地对存储器装置1100的主存储块或子存储块执行编程操作。在一些实施例中，存储器装置1100可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)以及闪速存储器。

存储器装置1100可以在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。

图2是示出图1的存储器控制器的示图。

参照图2，存储器控制器1200可以包括处理器710、存储器缓冲器720、错误校正码(ECC)电路730、主机接口740、缓冲器控制电路750、存储器接口760、数据随机发生器770和总线780。

总线780可以被配置为在存储器控制器1200的部件之间提供一个或多个通道。

处理器710可以控制存储器控制器1200的全部操作并且执行逻辑操作。处理器710可以通过主机接口740与外部主机2000通信，并且可以通过存储器接口760与存储器装置1100通信。并且，处理器710可以通过缓冲器控制电路750与存储器缓冲器720通信。处理器710可以通过将存储器缓冲器720用作工作存储器、高速缓冲存储器或缓冲存储器来控制存储器系统1000的操作。

处理器710可以对从主机2000接收的多个命令进行排队。这种操作被称为多排队操作或多排队。在多排队操作中，排队的命令被称为标签或排队的标签。处理器710可以顺序地将多个排队的标签传送到存储器装置1100。并且，处理器710可以将顺序被改变的多个排队的标签传送到存储器装置1100。换言之，处理器710可以使用包括优先级排序、交叉引用等的各种方法，以有效地处理排队的标签。

存储器缓冲器720可被用作处理器710的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器720可以存储由处理器710执行的代码(编程代码和数据)和命令。存储器缓冲器720的合适的示例可以包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路730可以执行ECC操作。ECC电路730可以对待被写入存储器装置1100中的数据执行ECC编码。被ECC编码的数据可以通过存储器接口760被传递到存储器装置1100。ECC电路730还可以对从存储器装置1100接收的数据执行ECC解码。ECC电路730可以通过存储器接口760从存储器装置1100接收数据。在实施例中，ECC电路730可以是存储器接口760的部件。

主机接口740被配置为在处理器710的控制下与外部主机2000通信。主机接口740可以被实施为以下中的至少一种：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互联(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和低负载DIMM(LRDIMM)。

缓冲器控制电路750被配置为在处理器710的控制下控制存储器缓冲器720。

存储器接口760被配置为在处理器710的控制下与存储器装置1100通信。存储器接口760可以通过总线780的一个或多个通道与存储器装置1100传送命令、地址和数据。

在所示的图2的实施例的变型中，存储器控制器1200可以不包括存储器缓冲器720和缓冲器控制电路750。处理器710可以从设置在存储器控制器1200内部的非易失性存储器装置(例如，只读存储器(ROM))加载代码。作为另一示例，处理器710可以通过存储器接口760从存储器装置1100加载代码。

数据随机发生器770可以使数据随机化或者使随机化的数据去随机化。数据随机发生器770可以对待被写入存储器装置1100中的数据执行数据随机化操作。随机化的数据可以通过存储器接口760被传递到存储器装置1100。数据随机发生器770还可以通过存储器接口760对从存储器装置1100接收的数据执行数据去随机化操作。在所示的图2的实施例的变型中，数据随机发生器770可以被包括为存储器接口760的部件。

在实施例中，存储器控制器1200的总线780可以被划分成控制总线和数据总线。数据总线可以被配置成在存储器控制器1200中传输数据，并且控制总线可以被配置成在存储器控制器1200中传输诸如命令或地址的控制信息。数据总线和控制总线彼此隔离，并且可既不彼此干扰也不彼此影响。数据总线可以联接到主机接口740、缓冲器控制电路750、ECC电路730和存储器接口760。控制总线可以联接到主机接口740、处理器710、缓冲器控制电路750、存储器缓冲器720和存储器接口760。

图3是示出图1的存储器装置的示图。

参照图3，存储器装置1100可以包括存储数据的存储器单元阵列100。存储器装置1100可以包括外围电路200，外围电路200被配置为执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出存储的数据的读取操作以及用于擦除存储的数据的擦除操作。存储器装置1100可以包括控制逻辑300，其在图1的存储器控制器1200的控制下控制外围电路200。

存储器单元阵列100可以包括多个存储块MB1至MBk 110，其中k是正整数。局部线(local line)LL和位线BL1至BLn可以联接到存储块MB1至MBk 110中，其中n是正整数，。例如，局部线LL可以包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多个字线。并且，局部线LL可以进一步包括布置在第一选择线和字线之间以及第二选择线和字线之间的虚拟线。此处，第一选择线可以是源极选择线，并且第二选择线可以是漏极选择线。例如，局部线LL可以包括字线、漏极选择线和源极选择线以及源极线SL。例如，局部线LL可以进一步包括虚拟线。例如，局部线LL可以进一步包括管线。局部线LL可以分别联接到存储块MB1至MBk 110，并且位线BL1到BLn可以共同联接到存储块MB1到MBk 110。存储块MB1至MBk 110可以被实施为二维结构或三维结构。例如，存储器单元可以在平行于具有二维结构的存储块110中的衬底的方向上布置。例如，存储器单元可以在垂直于具有三维结构的存储块110中的衬底的方向上布置。

外围电路200可以被配置为在控制逻辑300的控制下执行被选择的存储块110的编程操作、读取操作或擦除操作。例如，在控制逻辑300的控制下，外围电路200可以将验证电压和通过电压供给到第一选择线、第二选择线和字线，选择性地使第一选择线、第二选择线和字线放电，并验证联接到字线中的被选择的字线的存储器单元。例如，外围电路200可以包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250和感测电路260。

电压生成电路210可以响应于从控制逻辑300接收的操作信号OP_CMD而生成用于编程操作、读取操作及擦除操作的各种操作电压Vop。并且，电压生成电路210可以响应于操作信号OP_CMD而选择性地使局部线LL放电。例如，电压生成电路210可以在控制逻辑300的控制下生成编程电压、验证电压、通过电压、导通电压、读取电压、擦除电压、源极线电压等。

行解码器220可以响应于从控制逻辑300接收的行地址RADD，将操作电压Vop传递到与被选择的存储块110联接的局部线LL。

页面缓冲器组230可以包括联接到位线BL1至BLn的多个页面缓冲器PB1至PBn231。例如，每个页面缓冲器PB1到PBn 231可以联接到多个位线BL1至BLn中的相应位线。页面缓冲器PB1至PBn 231可以响应于从控制逻辑300接收的页面缓冲器控制信号PBSIGNALS而操作。页面缓冲器PB1至PBn 231可以在读取操作或验证操作中，临时存储通过位线BL1至BLn接收的数据或者感测位线BL1至BLn的电压或电流。

列解码器240可以响应于从控制逻辑300接收的列地址CADD，在输入/输出电路250和页面缓冲器组230之间传递数据。例如，列解码器240可以通过数据线DL与页面缓冲器231交换数据，或者可以通过列线CL与输入/输出电路250交换数据。

输入/输出电路250可以将从存储器控制器(图1的1200)接收的命令CMD和地址ADD传递到控制逻辑300，或者可以与列解码器240交换数据DATA。

在读取操作或验证操作中，感测电路260可以响应于权限位VRY_BIT<#>而生成参考电流，并且可以通过将从页面缓冲器组230接收的感测电压VPB与由参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。

控制逻辑300可以响应于命令CMD和地址ADD，通过输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS和权限位VRY_BIT<#>，来控制外围电路200。并且，控制逻辑300可以响应于通过信号PASS或失败信号FAIL，来确定验证操作已经通过还是已经失败。

图4是示出图3的存储块的示例性配置的示图。

参照图4，在第一选择线和第二选择线之间彼此并联布置的多个字线可以联接到第一存储块110。此处，第一选择线可以是源极选择线SSL，并且第二选择线可以是漏极选择线DSL。更具体地，第一存储块110可以包括联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可以分别联接到串ST，并且源极线SL可以共同联接到串ST。串ST可以彼此相同地配置，并且因此，作为示例将详细描述联接到第一位线BL1的串ST。

串ST可以包括在源极线SL和第一位线BL1之间彼此串联联接的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST可以被包括一个串ST中。并且，包括在一个串ST中的存储器单元的数量可以根据设计而变化，并且可以大于图4中所示的存储器单元F1至F16的数量。

源极选择晶体管SST的源极可以联接到源极线SL，并且漏极选择晶体管DST的漏极可以联接到第一位线BL1。存储器单元F1至F16可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可以联接到源极选择线SSL，包括在不同串ST中的漏极选择晶体管DST的栅极可以联接到漏极选择线DSL，包括在不同串ST中的存储器单元F1至F16的栅极可以联接到多个字线WL1至WL16。包括在不同串ST中的存储器单元之中、联接到相同字线的一组存储器单元可以是物理页面PPG。因此，第一存储块110中可包括其数量对应于字线WL1至WL16的数量的物理页面PPG。

在实施例中，每个存储器单元MC可以存储一位的数据，即，可以是单层单元(SLC)。在该情况下，一个物理页面PPG可以存储一个逻辑页面(LPG)数据。一个LPG数据可以包括其数量对应于一个物理页面PPG中包括的单元的数量的数据位。在另一实施例中，每个存储器单元MC可以存储两位或更多位的数据，即，可以是多层单元。在该情况下，一个物理页面PPG可以存储两个或更多个LPG数据。

图5是示出三维配置的存储块的实施例的示图。

参照图5，存储器单元阵列100可以包括多个存储块MB1至MBk110。存储块110可以包括多个串ST11至ST1m和ST21至ST2m。在实施例中，多个串ST11至ST1m和ST21至ST2m中的每一个可以形成为‘U’形。在存储块110中，可以在行方向(X方向)上布置m个串。在图5中，示出两个串被布置在列方向(Y方向)上。然而，这是为了便于说明，并且三个或更多个串可以被布置在列方向(Y方向)上。

多个串ST11至ST1m和ST21至ST2m中的每一个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。

源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可以具有彼此类似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷捕获层和阻挡绝缘层。例如，用于提供沟道层的柱(pillar)可以被设置在每个串中。例如，用于提供沟道层、隧穿绝缘层、电荷捕获层和阻挡绝缘层中的至少一个的柱可以被设置在每个串中。

每个串的源极选择晶体管SST可以联接在源极线SL与存储器单元MC1至MCp之间。

在实施例中，布置在相同行中的串的源极选择晶体管可以联接到在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可以联接到不同的源极选择线。在图5中，第一行的串ST11至ST1m的源极选择晶体管可以联接到第一源极选择线SSL1。第二行的串ST21至ST2m的源极选择晶体管可以联接到第二源极选择线SSL2。

在另一实施例中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可以共同联接到一个源极选择线。

每个串的第一存储器单元MC1至第n存储器单元MCn可以联接在源极选择晶体管SST和漏极选择晶体管DST之间。

第一存储器单元MC1至第n存储器单元MCn可以被划分成第一存储器单元MC1至第p存储器单元MCp以及第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp可以在竖直方向(Z方向)上被顺序地布置，并且彼此串联地联接在源极选择晶体管SST与管道晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn可以在竖直方向(Z方向)上顺序地被布置，并且彼此串联地联接在管道晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp以及第(p+1)存储器单元MCp+1至第n存储器单元MCn可以通过管道晶体管PT彼此联接。每个串的第一存储器单元MC1至第n存储器单元MCn的栅极可以分别联接到第一字线WL1至第n字线WLn。

在实施例中，第一储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚拟存储器单元。当虚拟存储器单元被提供时，可以稳定地控制相应串的电压或电流。每个串的管道晶体管PT的栅极可以联接到管线PL。

每个串的漏极选择晶体管DST可以联接到位线和存储单元MCp+1至MCn。在行方向上布置的串可以联接到在行方向上延伸的漏极选择线。第一行的串ST11至ST1m的漏极选择晶体管可以联接到第一漏极选择线DSL1。第二行的串ST21至ST2m的漏极选择晶体管可以联接到第二漏极选择线DSL2。

在列方向上布置的串可以联接到在列方向上延伸的位线。在图5中，第一列的单元串ST11和ST21可以联接到第一位线BL1。第m列的串ST1m和ST2m可以联接到第m位线BLm。

在行方向上布置的串之中、联接到相同字线的存储器单元可以构成一个页面。例如，第一行的串ST11至ST1m之中、联接到第一字线WL1的存储器单元可以构成一个页面。第二行的串ST21至ST2m之中、联接到第一字线WL1的存储器单元可以构成另一页面。当漏极选择线DSL1和DSL2中的任何一个被选择时，在行方向上布置的串可以被选择。当字线WL1至WLn中的任何一个被选择时，被选择的串之中的一个页面可以被选择。

图6是示出包括多个数据扇区的逻辑页面的数据的示例的示图。

参照图6，一个逻辑页面(LPG)的数据或LPG数据可以配置有多个数据扇区。在被提供到存储器装置1100之前，LPG数据可以通过ECC电路730被ECC编码。可以通过将奇偶校验位提供给数据并将数据与奇偶校验位一起编码来执行ECC编码。经ECC编码的数据可以与奇偶校验位一起被编程在物理页面PPG中。

与奇偶校验位一起被编程在物理页面PPG中的经ECC编码的数据可以通过读取操作被从存储器装置1100读取，以被输出到存储器控制器1200。从存储器装置1100输出到存储器控制器1200的经ECC编码的数据可以通过存储器控制器1200的ECC电路730被ECC解码。ECC解码可以是通过使用包括在经ECC编码的数据中的奇偶校验位，来对经ECC编码的数据的错误进行校正的操作。

一个LPG数据可以被划分成多个数据扇区，并且每个数据扇区可以通过ECC电路730被独立地ECC编码。换言之，每个数据扇区可以配置有经ECC编码的数据和奇偶校验位。即，可以通过将奇偶校验位提供到每个数据扇区来执行ECC编码。作为示例，一个LPG数据可以配置有第一数据扇区Sector-1至第四数据扇区Sector-4。每个数据扇区可以包括被ECC编码的用户数据和相应的奇偶校验。第一数据扇区Sector-1可以包括被ECC编码的第一用户数据Data-1和添加到第一用户数据Data-1的第一奇偶校验Parity-1。第二数据扇区Sector-2可以包括被ECC编码的第二用户数据Data-2和添加到第二用户数据Data-2的第二奇偶校验Parity-2。第三数据扇区Sector-3可以包括被ECC编码的第三用户数据Data-3和添加到第三用户数据Data-3的第三奇偶校验Parity-3。第四数据扇区Sector-4可以包括被ECC编码的第四用户数据Data-4和添加到第四用户数据Data-4的第四奇偶校验Parity-4。

存储器装置1100可以在接收到读取命令时读取一个LPG数据，并且将读取的LPG数据存储在页面缓冲器组230中。并且，存储器装置1100可以响应于数据输出命令，输出存储在页面缓冲器组230中的LGP数据。此时，包括在一个逻辑页面中的多个数据扇区的数据之中，只有某些数据扇区的数据可以被发送到主机2000。作为示例，当存储器装置1100输出第一数据扇区Sector-1时，存储器控制器1200的ECC电路730可以通过使用第一用户数据Data-1和第一奇偶校验Parity-1来执行ECC解码。然后，经ECC解码的数据扇区可以被发送到主机2000。换言之，存储器装置1100的读取操作可以以逻辑页面为单位执行，并且存储器装置1100的数据输出操作可以以数据扇区为单位执行。

图7是示出根据本公开的实施例的多位存储器单元的阈值电压分布和读取操作的示图。

参照图7，一个存储器单元可以存储2位或更多位的数据。作为示例，存储器单元可以存储3位的数据。在该情况下，一个物理页面PPG可以存储第一页面至第三页面(即第一逻辑页面、第二逻辑页面和第三逻辑页面)的三个LPG数据。存储在第一逻辑页面至第三逻辑页面中的三个LPG数据可以形成八个阈值电压分布。换言之，存储在第一逻辑页面至第三逻辑页面中的三个LPG数据可以形成擦除阈值电压分布E和第一编程阈值电压分布P1至第七编程阈值电压分布P7。每个阈值电压分布可以对应于3位的数据。例如，擦除阈值电压分布E可以对应于‘111’，并且第一编程阈值电压分布P1可以对应于‘110’。此时，‘110’分别是第一逻辑页面数据位、第二逻辑页面数据位和第三逻辑页面数据位。第二编程阈值电压分布P2、第三编程阈值电压分布P3、第四编程阈值电压分布P4、第五编程阈值电压分布P5、第六编程阈值电压分布P6和第七编程阈值电压分布P7可以分别对应于‘100’、‘000’、‘010’、‘011’、‘001’和‘101’。

当接收到对应于第一LPG数据的读取命令和读取地址时，存储器装置1100可以使用第三读取电压R3和第七读取电压R7来执行读取操作。当接收到对应于第二LPG数据的读取命令和读取地址时，存储器装置1100可以使用第二读取电压R2、第四读取电压R4和第六读取电压R6来执行读取操作。当接收到对应于第三LPG数据的读取命令和读取地址时，存储器装置1100可以使用第一读取电压R1和第五读取电压R5来执行读取操作。

数据可以通过存储器控制器1200的数据随机发生器770被随机化以被编程在物理页面PPG中。当数据被随机化时，包括在擦除阈值电压分布E和第一编程阈值电压分布P1至第七编程阈值电压分布P7中的存储器单元的数量可以彼此相等或基本上彼此相等。作为示例，当使用第一读取电压R1执行读取操作时，导通单元(on-cells)的数量和断开单元(off-cells)的数量可以以1:7的比例形成。作为另一示例，当使用第三读取电压R3执行读取操作时，导通单元的数量和断开单元的数量可以以3:4的比例形成。例如，当作为通过使用第三读取电压R3执行读取操作获得的结果，导通单元的数量与断开单元的数量的比例是3.2:3.8时，即，当导通单元的数量相对于参考值(即，3:4的比例)增加时，可以假设阈值电压分布已经整体向左侧移动。换言之，最优第三读取电压R3可以是小于初始设置的第三读取电压R3的电压。当数据被编程之后，阈值电压分布随着时间的流逝整体移动时，当使用初始设置的第三读取电压R3执行读取操作时，导通单元的数量与断开单元的数量的比例可以不是参考值(例如，3:4的比例)。在该情况下，最优第三读取电压R3可以被设置为导通单元的数量与断开单元的数量的比例正好是或接近参考值(即，3:4的比例)的读取电压。

作为另一示例，当使用第六读取电压R6执行读取操作时，导通单元的数量和断开单元的数量可以6:2的比例形成。例如，当作为通过使用第六读取电压R6执行读取操作获得的结果，导通单元的数量与断开单元的数量的比例是5.7:2.3时，可以假设阈值电压分布已经整体向右侧移动。换言之，最优第六读取电压R6可以是大于初始设置的第六读取电压R6的电压。

图8是示出根据本公开的实施例的用于执行防御码操作的方法的示图。

参照图8，如果在执行编程操作之后发生时间流逝，则与刚刚执行编程操作之后相比，存储器单元的阈值电压分布可以变宽。因此，如图8所示，相邻的阈值电压分布可以彼此重叠。因此，当使用初始设置的读取电压，即，第一读取电压R1至第七读取电压R7来执行读取操作时，多个错误位可能被包括在读取数据中。在该情况下，由存储器控制器1200的ECC电路730执行的ECC操作可能失败。

当由ECC电路730执行的ECC操作失败时，存储器装置1100可使用初始设置读取电压R1'至R7'来执行读取重试操作，其中读取电压R1'至R7'为从初始设置的电压，即第一读取电压R1至第七读取电压R1至R7改变一定偏移量的电压。作为示例，在第二LPG数据读取操作的情况下，存储器装置1100可以首先使用第二读取电压R2、第四读取电压R4和第六读取电压R6来执行读取操作。当由存储器控制器1200的ECC电路730执行的、针对通过使用第二读取电压R2、第四读取电压R4和第六读取电压R6执行的读取操作被读取的读取数据的ECC操作失败时，存储器装置1100可以使用被改变一定偏移量的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'来执行读取操作。第二读取电压R2、第四读取电压R4和第六读取电压R6与改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'之间的偏移电压可以彼此不同。并且，第二读取电压R2、第四读取电压R4和第六读取电压R6与改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'之间的偏移电压可以由存储器控制器1200以数字代码值的形式输入。当针对通过使用第一读取电压R1至第七读取电压R7执行的读取操作被读取的读取数据的ECC操作失败时，随后执行的、使用改变后的偏压条件的读取操作被称为读取重试操作。

当针对通过使用改变后的第一读取电压R1'至第七读取电压R7'执行的读取重试操作输出的数据的ECC操作再次失败时，存储器装置1100可以再次改变读取电压R1'至R7'并且通过使用改变后的读取电压，即，第一读取电压R1"至第七读取电压R7"来执行读取重试操作。

作为另一示例，在第二LPG数据读取操作的情况下，存储器装置1100可以首先使用第二读取电压R2、第四读取电压R4和第六读取电压R6来执行读取操作。当由存储器控制器1200的ECC电路730执行的、针对通过使用第二读取电压R2、第四读取电压R4和第六读取电压R6执行的读取操作读取的读取数据的ECC操作失败时，存储器系统1000可以开始最优读取电压搜索操作。如果如参照图7所述，数据被随机化以被编程在存储器单元中，则最优第二读取电压可以是使得导通单元的数量与断开单元的数量的比例是参考值(即，2:6的比例)的读取电压。存储器系统1000可以通过使用这种特征来执行最优读取电压搜索操作。换言之，当在逐渐改变第二读取电压R2的过程中，使得导通单元的数量与断开单元的数量的比例为参考值(例如，2:6的比例)的读取电压被搜索到时，搜索到的读取电压可以被设置为最优第二读取电压。最优第四读取电压可以通过对第四读取电压R4执行与第二读取电压相同的操作而被搜索到。换言之，使得导通单元的数量与断开单元的数量的比例为参考值(即，4:4的比例)的读取电压可以被设置为最优第四读取电压。另外，最优第六读取电压可以通过对第六读取电压R6执行与第二读取电压相同的操作而被搜索到。换言之，使得导通单元的数量与断开单元的数量的比例为参考值(即，6:2的比例)的读取电压可以被设置为最优第六读取电压。可以使用以这种方式设置的最优第二读取电压、最优第四读取电压和最优第六读取电压来执行第二LPG数据读取重试操作。上述的最优读取电压搜索操作和使用搜索到的最优读取电压执行的读取重试操作被称为防御码操作。

如上所述，防御码操作可能需要多个读取操作。因此，可能花费很多时间，这会导致读取延时增加。因此，需要一种可以减少读取操作的次数的执行防御码操作的方法。作为示例，在搜索最优第二读取电压中，当作为通过使用初始设置的第二读取电压执行读取操作而获得的参考值，导通单元的数量与断开单元的数量的比例为3:5，并且作为通过使用改变一定偏移量的第二读取电压执行读取操作获得的结果，导通单元的数量与断开单元的数量的比例为2.5:4.5时，可以根据两个电压之间的差值，即偏移量和两个操作之间的导通单元的数量与断开单元的数量的比例变化，来立即预测最优第二读取电压。换言之，通过从两次读取操作之间的读取电压的差值以及存储器单元的数量变化，即倾斜度(inclination)，来导出最优读取电压，用于搜索最优读取电压的读取操作的次数可被减少。

在当上述防御码操作被执行，对第二LPG数据的ECC操作成功的情况下，对第二LPG数据读取操作的防御码操作的结果可以被用于相同物理页面的第一LPG数据读取重试操作或第三LPG数据读取重试操作。作为示例，可以基于在对第二LPG数据读取操作的防御码操作中搜索到的最优第二读取电压、最优第四读取电压或最优第六读取电压，来确定第一LPG数据读取重试操作中的读取电压。可以使用第三读取电压R3和第七读取电压R7来执行第一LPG数据读取操作。此时，最优第三读取电压与初始设置的第三电压读取之间的差值可以类似于最优第二读取电压与初始设置的第二读取电压之间的差值、最优第四读取电压与初始设置的第四读取电压之间的差值或最优第六读取电压与初始设置的第六读取电压之间的差值。因此，对第二LPG数据读取操作执行的防御码操作，例如通过搜索最优第二读取电压、最优第四读取电压或最优第六读取电压获得的结果，可以被用于搜索最优第三读取电压或最优第七读取电压。因此，可能减少搜索最优第三读取电压或最优第七读取电压所需的时间。

在当执行上述防御码操作，对被编程在第一逻辑页面中的第二LPG数据的ECC操作成功的情况下，对第一逻辑页面的第二LPG数据读取操作的防御码操作的结果可以被用于与第一物理页面不同的第二物理页面的第一LPG数据读取操作至第三LPG数据读取操作。在该情况下，第一物理页面和第二物理页面可以被包括在相同的存储块110中。存储在一个存储块110中包括的多个物理页面中的数据可能经历彼此类似的读取干扰。因此，存储在一个存储块110中包括的多个物理页面中的数据的阈值电压分布的移动可以彼此类似。因此，在当执行上述防御码操作时，对被编程在第一逻辑页面中的第二LPG数据的ECC操作成功的情况下，当对第一逻辑页面的第二LPG数据读取操作的防御码操作的结果被用于与第一物理页面不同的第二物理页面的第一LPG数据读取操作至第三LPG数据读取操作时，可以快速搜索到用于第二物理页面的第一LPG数据读取操作至第三LPG数据读取操作的最优读取电压。

作为另一示例，在当执行上述防御码操作时，对第二LPG数据中的第一数据扇区的ECC操作成功的情况下，对第一数据扇区读取操作的防御码操作的结果可被用于对相同LPG数据，即第二LPG数据，中的另一数据扇区的另一数据扇区读取操作或防御码操作。例如，在对第二LPG数据的第一数据扇区的防御码操作中搜索到的最优第二读取电压、最优第四读取电压或最优第六读取电压可被用于对第二LPG数据中的第二数据扇区的第二数据扇区读取操作或读取重试操作。因此，对第二数据扇区执行防御码操作所需的时间减少，从而可以减少读取延时。

图9是示出根据本公开的另一实施例的用于执行防御码操作的方法的示图。

参照图9，在防御码操作期间，可以执行辅助读取操作以快速搜索最优读取电压。例如，当使用第二读取电压R2、第四读取电压R4和第六读取电压R6执行第二LPG数据读取操作时，可以执行使用第三读取电压R3的第一辅助读取操作Assist read-1和使用第五读取电压R5的第二辅助读取操作Assist read-2。可以通过这种辅助读取操作更快速地执行搜索最优读取电压的操作。

作为示例，当使用第二读取电压R2、第四读取电压R4和第六读取电压R6的第二LPG数据读取操作的ECC操作失败时，可以通过使用利用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'的读取操作以及利用第三读取电压R3和第五读取电压R5的两次辅助读取操作，来对第二LPG数据执行防御码操作。当使用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作时，每个存储器单元可以提取一位数据，诸如‘1’或‘0’。参照图7，在当使用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作时，从第二LPG数据中的存储器单元读取的一位数据是‘1’的情况下，存储器单元可以被包括在擦除阈值电压分布E和第一编程阈值电压分布P1之中的任何一个或者第四编程阈值电压分布P4和第五编程阈值电压分布P5之中的任何一个中。此时，作为利用第三读取电压R3的第一辅助读取操作Assist read-1的结果，在第二LPG数据的存储器单元被确定为导通单元的情况下，相应的存储器单元可以被确定为包括在擦除阈值电压分布E或第一编程阈值电压分布P1中的存储器单元。相反，作为利用第三读取电压R3的第一辅助读取操作Assist read-1的结果，在第二LPG数据的存储器单元被确定为断开单元的情况下，相应的存储器单元可以被确定为包括在第四编程阈值电压分布P4或第五编程阈值电压分布P5中的存储器单元。换言之，作为使用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作的结果以及作为利用第三读取电压R3的第一辅助读取操作Assist read-1的结果，具有数据‘1’并且被确定为导通单元的存储器单元可以被确定为包括在擦除阈值电压分布E或第一编程阈值电压分布P1中的存储器单元。在该情况下，使得作为使用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作的结果以及作为利用第三读取电压R3的第一辅助读取操作Assist read-1的结果，各自具有数据‘1’并被确定为导通单元的存储器单元的数量与其它存储器单元的数量的比例是参考值(即，2:6的比例)的第二读取电压可以被设置为最优第二读取电压。当使得作为使用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作的结果以及作为利用第三读取电压R3的第一辅助读取操作Assist read-1的结果，各自具有数据‘1’并被确定为导通单元的存储器单元的数量与其它存储器单元的数量的比例是2.2:5.8时，最优第二读取电压可以是小于改变后的第二读取电压R2'的电压。

作为示例，在当使用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'执行第二LPG数据读取操作时，从第二LPG数据中的存储器单元读取的一位数据是‘1’的情况下，存储器单元可以被包括在擦除阈值电压分布E和第一编程阈值电压分布P1之中任何一个中或第四编程阈值电压分布P4与第五编程阈值电压分布P5之中的任何一个中。此时，作为利用第三读取电压R3的第一辅助读取操作Assist read-1的结果，在第二LPG数据的存储器单元被确定为断开单元的情况下，相应的存储器单元可以被确定为包括在第四编程阈值电压分布P4或第五编程阈值电压分布P5中的存储器单元。换言之，使得作为使用改变的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作的结果以及作为利用第三读取电压R3的第一辅助读取操作Assist read-1的结果，各自具有数据‘1’并且被确定为断开单元的存储器单元的数量与其它存储器单元的数量的比例是参考值(即，2:6的比例)的第四读取电压可以被设置为最优第四读取电压。

作为示例，在当使用改变后的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'执行第二LPG数据读取操作时，从第二LPG数据中的存储器单元读取的一位数据是‘0’的情况下，存储器单元可以被包括在第二编程阈值电压分布P2与第三编程阈值电压分布P3之中的任何一个或第六编程阈值电压分布P6与第七编程阈值电压分布P7之中的任何一个中。此时，作为利用第五读取电压R5的第二辅助读取操作Assist read-2的结果，在第二LPG数据的存储器单元被确定为导通单元的情况下，相应的存储器单元可以被确定为包括在第二编程阈值电压分布P2或第三编程阈值电压分布P3中的存储器单元。相反，作为利用第五读取电压R5的第二辅助读取操作Assist read-2的结果，在第二LPG数据的存储器单元被确定为断开单元的情况下，相应的存储器单元可以被确定为包括在第六编程阈值电压分布P6或第七编程阈值电压分布P7中的存储器单元。换言之，作为使用改变的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作的结果以及作为利用第五读取电压R5的第二辅助读取操作Assist read-2的结果，具有数据‘0’并且被确定为断开单元的存储器单元可以被确定为包括在第六编程阈值电压分布P6或第七编程阈值电压分布P7中的存储器单元。换言之，使得作为使用改变的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作的结果以及作为利用第五读取电压R5的第二辅助读取操作Assist read-2的结果，各自具有数据‘0’并且被确定为断开单元的存储器单元的数量与其它存储器单元的数量的比例是参考值(即，2:6的比例)的第四读取电压可以被设置为最优第四读取电压。当作为使用改变的第二读取电压R2'、第四读取电压R4'和第六读取电压R6'对第二LPG数据执行读取操作的结果以及作为利用第五读取电压R5的第二辅助读取操作Assist read-2的结果，各自具有数据‘0’并被确定为断开单元的存储器单元的数量与其它存储器单元的数量的比例是2.2:5.8时，最优第六读取电压可以是大于改变的第六读取电压R6'的电压。

当如上所述使用第一辅助读取操作Assist read-1和第二辅助读取操作Assistread-2时，没有必要分别执行搜索最优第二读取电压、最优第四读取电压和最优第六读取电压的操作。即，来自每一存储器单元的一位数据通过使用第二读取电压、第四读取电压和第六读取电压执行一次读取操作而从每一存储器单元被读取，并且将读取的数据与第一辅助读取操作的结果和第二辅助读取操作的结果进行比较，从而搜索最优第二读取电压、最优第四读取电压和最优第六读取电压。

作为另一示例，在使用第三读取电压和第七读取电压来执行第一LPG数据读取操作的过程中，第五读取电压R5可以用于辅助读取操作。并且，在使用第一读取电压和第五读取电压来执行第三LPG数据读取操作的过程中，第三读取电压R3可以用于辅助读取操作。

通过上述操作搜索到的最优读取电压可以被用于相同逻辑页面的另一数据扇区读取操作、相同物理页面的另一LPG读取操作或被编程在相同存储块的另一物理页面中的逻辑页面的读取操作。然而，最优读取电压的使用不一定限于上述示例，并且可以被更多不同地应用。

图10是示出根据本公开的实施例的用于在多个标签之间执行防御码操作的方法的示图。

存储器控制器1200可以对从主机2000接收的多个命令进行排队。由存储器控制器1200排队的多个命令中的每一个被称为标签。由存储器控制器1200排队的标签中的每一个可以对应于编程操作、擦除操作或读取操作。另外，由存储器控制器1200排队的标签可以被顺序地传递到存储器装置1100以被执行。在对首先输入到存储器装置1100的标签的操作完成之前，可以输入下一个标签。另外，由存储器控制器1200排队的标签可以按照与待被执行的排队顺序不同的顺序被传递到存储器装置1100。换言之，存储器控制器1200可以使用包括优先级排序等的方法来改变排队的标签被处理的顺序。

参照图10，存储器装置1100可以首先接收从存储器控制器1200输入的Tag-A读取命令，然后响应于Tag-A读取命令执行Tag-A读取操作。在完成Tag-A读取操作之后，可以输出通过Tag-A读取操作读取的Tag-A数据(在图10中表示为“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(在图10中表示为“Tag-A Fail”)。当在存储器装置1100输出Tag-A数据(“Tag-AData-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B读取命令输入到存储器装置1100，并且响应于Tag-B读取命令执行读取操作。在完成Tag-B读取操作之后，存储器装置1100可以输出通过Tag-B读取操作读取的Tag-B数据(在图10中表示为“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-B ECC操作可能失败(在图10中表示为“Tag-B Fail”)。

当在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-B数据执行Tag-B ECC操作时，存储器控制器1200可以将Tag-C读取命令输入到存储器装置1100，并且响应于Tag-C读取命令执行读取操作。在完成Tag-C读取操作之后，存储器装置1100可以输出通过Tag-C读取操作读取的Tag-C数据(在图10中表示为“Tag-C Data-out”)。存储器控制器1200的ECC电路730可以对Tag-C数据执行Tag-CECC操作。此时，对Tag-C数据的Tag-C ECC操作可能失败(在图10中表示为“Tag-C Fail”)。

当在存储器装置1100输出Tag-C数据之后，存储器控制器1200的ECC电路730正在对Tag-C数据执行Tag-C ECC操作时，存储器控制器1200可以将Tag-A第一读取重试命令Tag-A Retry1输入到存储器装置1100，并且存储器装置1100可以响应于Tag-A第一读取重试命令Tag-A Retry1来执行对应于Tag-A读取操作的读取重试操作，即，对应于Tag-A读取操作的防御码操作。换言之，存储器装置1100进入对应于Tag-A读取操作的防御码操作。Tag-A第一读取重试操作Tag-A Retry1可以在与Tag-A读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-A第一读取重试操作Tag-ARetry1。

在完成Tag-A第一读取重试操作Tag-A Retry1之后，可以输出通过Tag-A第一读取重试操作Tag-A Retry1输出的Tag-A数据(在图10中表示为“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(在图10中表示为“Tag-A Fail”)。

当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B第一读取重试命令Tag-B Retry1提供到存储器装置1100，并且存储器装置1100可以执行对应于Tag-B第一读取重试命令Tag-B Retry1的读取重试操作，即，对应于Tag-B读取操作的防御码操作。换言之，存储器装置1100进入对应于Tag-B读取操作的防御码操作。Tag-B第一读取重试操作Tag-B Retry1可以在与Tag-B读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-B第一读取重试操作Tag-BRetry1。

在完成Tag-B第一读取重试操作Tag-B Retry1之后，可以输出通过Tag-B第一读取重试操作Tag-B Retry1读取的Tag-B数据(在图10中表示为“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-BECC操作可能通过(在图10中表示为“Tag-B Pass”)。

当在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-B数据执行Tag-B ECC操作时，存储器控制器1200可以将Tag-C第一读取重试命令Tag-C Retry1输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-C第一读取重试命令Tag-C Retry1的读取重试操作，即，对应于Tag-C读取操作的防御码操作。换言之，存储器装置1100进入对应于Tag-C读取操作的防御码操作。Tag-C第一读取重试操作Tag-C Retry1可以在与Tag-C读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-C第一读取重试操作Tag-CRetry1。

在完成Tag-C第一读取重试操作Tag-C Retry1之后，可以输出通过Tag-C第一读取重试操作Tag-C Retry1读取的Tag-C数据(在图10中表示为“Tag-C Data-out”)。存储器控制器1200的ECC电路730可以对Tag-C数据执行Tag-C ECC操作。对Tag-C数据的Tag-C ECC操作可能失败(在图10中表示为“Tag-C Fail”)。

当在存储器装置1100输出Tag-C数据(“Tag-C Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-C数据执行Tag-C ECC操作时，存储器控制器1200可以将Tag-A第二读取重试命令Tag-A Retry2输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-A第二读取重试命令Tag-A Retry2的读取重试操作，即，对应于Tag-A读取操作的防御码操作。Tag-A第二读取重试操作Tag-A Retry2可以在与Tag-A第一读取重试操作Tag-A Retry1的电压条件不同的电压条件下执行。

在完成Tag-A第二读取重试操作Tag-A Retry2之后，存储器装置1100输出通过Tag-A第二读取重试操作Tag-A Retry2读取的Tag-A数据(“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。此时，对Tag-A数据的Tag-AECC操作可能失败(“Tag-A Fail”)。

当在存储器装置1100输出Tag-C数据(“Tag-C Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-D读取命令输入到存储器装置1100，并且执行对应于Tag-D读取命令的读取操作。可以使用初始设置的读取电压来执行Tag-D读取操作。作为另一示例，可以使用对应于Tag-B读取操作的防御码操作的结果来执行Tag-D读取操作，其中对应于Tag-B读取操作的防御码操作的Tag-B数据通过了Tag-B ECC操作。换言之，可以使用基于新设置的读取电压而改变的读取电压来执行Tag-D读取操作，其中新设置的读取电压为对应于Tag-B读取操作的防御码操作的结果。详细的操作与参照图9所描述的相同。在响应于Tag-A至Tag-C的读取操作开始之后，存储器控制器1200可以从主机2000接收Tag-D的命令以被排队。

通过Tag-D读取操作读取的Tag-D数据可以从存储器装置1100输出到存储器控制器1200(在图10中表示为“Tag-D Data-out”)，其中基于作为对应于Tag-B读取操作的防御码操作的结果的新设置的读取电压来执行Tag-D读取操作。存储器控制器1200的ECC电路730可以对Tag-D数据执行Tag-D ECC操作。作为结果，对Tag-D数据的Tag-D ECC操作可通过(在图10中表示为“Tag-D Pass”)。

然后，可以执行Tag-C第二读取重试操作Tag-C Retry2、Tag-C数据输出(在图10中表示为“Tag-C Data-out”)和Tag-C ECC操作。作为结果，Tag-C ECC操作可通过(在图10中表示为“Tag-C Pass”)。Tag-C第二读取重试操作Tag-C Retry2可以在与Tag-C第一读取重试操作Tag-C Retry1的电压条件不同的电压条件下执行。换言之，与Tag-C第一读取重试操作Tag-C Retry1相比，可以使用更优的读取电压来执行Tag-C第二读取重试操作Tag-CRetry2。

另外，可以执行Tag-A第三读取重试操作Tag-A Retry3、Tag-A数据输出(在图10中表示为“Tag-A Data-out”)和Tag-A ECC操作。作为结果，Tag-A ECC操作可通过(在图10中表示为“Tag-A Pass”)。Tag-A第三读取重试操作Tag-A Retry3可以在与Tag-A第二读取重试操作Tag-A Retry2的电压条件不同的电压条件下执行。换言之，与Tag-A第二读取重试操作Tag-A Retry2相比，可以使用更优的读取电压来执行Tag-A第三读取重试操作Tag-ARetry3。

Tag-A读取操作或读取重试操作、Tag-B读取操作或读取重试操作、Tag-C读取操作或读取重试操作、或者Tag-D读取操作或读取重试操作可以是用于读取相同物理页面的不同LPG数据的操作。作为另一示例，Tag-A读取操作或读取重试操作、Tag-B读取操作或读取重试操作、Tag-C读取操作或读取重试操作、或者Tag-D读取操作或读取重试操作可以是用于读取包括在相同存储块110中的不同物理页面的LPG数据的操作。作为又一示例，Tag-A读取操作或读取重试操作、Tag-B读取操作或读取重试操作、Tag-C读取操作或读取重试操作、或者Tag-D读取操作或读取重试操作可以是用于读取相同逻辑页面的不同数据扇区的操作。

图11是示出根据本公开的另一实施例的用于在多个标签之间执行防御码操作的方法的示图。

参照图11，存储器装置1100可以首先从存储器控制器1200接收Tag-A读取命令，然后响应于Tag-A读取命令执行Tag-A读取操作。在完成Tag-A读取操作之后，可以输出通过Tag-A读取操作读取的Tag-A数据(“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(“Tag-AFail”)。当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B读取命令输入到存储器装置1100，并且执行对应于Tag-B读取命令的Tag-B读取操作。在完成Tag-B读取操作之后，存储器装置1100可以输出通过Tag-B读取操作读取的Tag-B数据(“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-B ECC操作可能失败(“Tag-B Fail”)。

当在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-B数据执行Tag-B ECC操作时，存储器控制器1200可以将Tag-C读取命令输入到存储器装置1100，并且执行对应于Tag-C读取命令的Tag-C读取操作。在完成Tag-C读取操作之后，存储器装置1100可以输出通过Tag-C读取操作读取的Tag-C数据(“Tag-C Data-out”)。存储器控制器1200的ECC电路730可以对Tag-C数据执行Tag-C ECC操作。此时，对Tag-C数据的Tag-C ECC操作可能失败(“Tag-C Fail”)。

当在存储器装置1100输出Tag-C数据之后，存储器控制器1200的ECC电路730正在对Tag-C数据执行Tag-C ECC操作时，存储器控制器1200可以将Tag-A第一读取重试命令Tag-A Retry1输入到存储器装置1100，并且存储器装置1100可以响应于Tag-A第一读取重试命令Tag-A Retry1执行Tag-A读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-A读取操作的防御码操作。Tag-A第一读取重试操作Tag-A Retry1可以在与Tag-A读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作,来执行Tag-A第一读取重试操作Tag-A Retry1。

在完成Tag-A第一读取重试操作Tag-A Retry1之后，可以输出通过Tag-A第一读取重试操作Tag-A Retry1输出的Tag-A数据(“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(“Tag-A Fail”)。当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B第一读取重试命令Tag-B Retry1提供到存储器装置1100，并且存储器装置1100可以执行对应于Tag-B第一读取重试命令Tag-B Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-B读取操作的防御码操作。Tag-B第一读取重试操作Tag-B Retry1可以在与Tag-B读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-B第一读取重试操作Tag-B Retry1。

在Tag-B第一读取重试操作Tag-B Retry1完成之后，可以输出通过Tag-B第一读取重试操作Tag-B Retry1读取的Tag-B数据(“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-B ECC操作可通过(“Tag-B Pass”)。

当在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-B数据执行Tag-B ECC操作时，存储器控制器1200可以将Tag-C第一读取重试命令Tag-C Retry1输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-C第一读取重试命令Tag-C Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-C读取操作的防御码操作。此时，Tag-C第一读取重试操作Tag-C Retry1可以使用先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。换言之，可以使用基于与接近被搜索到的更优读取电压的读取电压有关的信息而改变的读取电压来执行Tag-C第一读取重试操作Tag-C Retry1，其中搜索到的更优读取电压为先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。因此，对通过Tag-C第一读取重试操作Tag-C Retry1读取而被输出的Tag-C数据(“Tag-C Data-out”)的Tag-C ECC操作可以立即通过(“Tag-C Pass”)。

与参照图10描述的实施例不同，在参照图11描述的实施例中，关于搜索到的读取电压的信息可以被应用于与已经进入的第二标签读取操作相对应的防御码操作，其中搜索到的读取电压为对应于第一标签读取操作的防御码操作的结果。换言之，与参照图10描述的实施例不同，即使根据对应于第一标签读取操作的防御码操作的结果，在读取重试操作中ECC操作通过的时间点处，已经进入对应于第二标签读取操作的防御码操作的情况下，对应于第一标签读取操作的防御码操作的结果也可以被用于第二标签读取操作中的读取重试操作。因此，可以减少读取延时。

类似地，Tag-A第二读取重试操作Tag-A Retry2也可以使用已被执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。换言之，可以使用基于与接近搜索到的更优读取电压的读取电压有关的信息而改变的读取电压来执行Tag-A第二读取重试操作Tag-A Retry2，其中搜索到的更优读取电压为先前执行的Tag-B第一读取重试操作Tag-BRetry1中的防御码操作的结果。因此，对根据Tag-A第二读取重试操作Tag-A Retry2输出的数据(“Tag-A Data-out”)的Tag-A ECC操作可以立即通过(“Tag-A Pass”)。

图12是示出根据本公开的另一实施例的用于在多个标签之间执行防御码操作的方法的示图。

参照图12，存储器装置1100可以首先从存储器控制器1200接收Tag-A读取命令，然后响应于Tag-A读取命令执行Tag-A读取操作。在完成Tag-A读取操作之后，可以输出通过Tag-A读取操作读取的Tag-A数据(“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(“Tag-AFail”)。当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B读取命令输入到存储器装置1100，并且执行对应于Tag-B读取命令的Tag-B读取操作。在完成Tag-B读取操作之后，存储器装置1100可以输出通过Tag-B读取操作读取的Tag-B数据(“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-B ECC操作可能失败(“Tag-B Fail”)。

当在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-B数据执行Tag-B ECC操作时，存储器控制器1200可以将Tag-C读取命令输入到存储器装置1100，并且执行对应于Tag-C读取命令的Tag-C读取操作。在完成Tag-C读取操作之后，存储器装置1100可以输出通过Tag-C读取操作读取的Tag-C数据(“Tag-C Data-out”)。存储器控制器1200的ECC电路730可以对Tag-C数据执行Tag-C ECC操作。此时，对Tag-C数据的Tag-C ECC操作可能失败(“Tag-C Fail”)。

当在存储器装置1100输出Tag-C数据之后，存储器控制器1200的ECC电路730正在对Tag-C数据执行Tag-C ECC操作时，存储器控制器1200可以将Tag-A第一读取重试命令Tag-A Retry1输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-A第一读取重试命令Tag-A Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-A读取操作的防御码操作。Tag-A第一读取重试操作Tag-A Retry1可以在与Tag-A读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-A第一读取重试操作Tag-A Retry1。

在完成Tag-A第一读取重试操作Tag-A Retry1之后，可以输出通过Tag-A第一读取重试操作Tag-A Retry1输出的Tag-A数据(“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(“Tag-A Fail”)。当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B第一读取重试命令Tag-B Retry1提供到存储器装置1100，并且存储器装置1100可以执行对应于Tag-B第一读取重试命令Tag-B Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-B读取操作的防御码操作。Tag-B第一读取重试操作Tag-B Retry1可以在与Tag-B读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-B第一读取重试操作Tag-B Retry1。

在完成Tag-B第一读取重试操作Tag-B Retry1之后，可以输出通过Tag-B第一读取重试操作Tag-B Retry1读取的Tag-B数据(“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-B ECC操作可能通过(“Tag-B Pass”)。

当在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-B数据执行Tag-B ECC操作时，存储器控制器1200可以将Tag-C第一读取重试命令Tag-C Retry1输入到存储器装置1100，并且存储器装置1100可以执行相应于Tag-C第一读取重试命令Tag-C Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入用于Tag-C读取操作的防御码操作。Tag-C第一读取重试操作Tag-CRetry1可以在完成对Tag-B数据的Tag-B ECC操作之前开始。因此，在Tag-C第一读取重试操作Tag-C Retry1中，存储器装置1100不使用Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果，并且可以独立地执行防御码操作。可以输出通过Tag-C第一读取重试操作Tag-C Retry1读取的Tag-C数据(“Tag-C Data-out”)，并且可以对输出的Tag-C数据执行Tag-C ECC操作。对Tag-C数据的Tag-C ECC操作可能失败(“Tag-C Fail”)。

当在存储器装置1100输出Tag-C数据(“Tag-C Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-C数据执行Tag-C ECC操作时，存储器控制器1200可以将Tag-A第二读取重试命令Tag-A Retry2输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-A第二读取重试命令Tag-A Retry2的读取重试操作。此时，Tag-A第二读取重试操作Tag-A Retry2可以使用先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。换言之，可以使用基于与接近搜索到的更优读取电压的读取电压有关的信息而改变的读取电压来执行Tag-A第二读取重试操作Tag-A Retry2，其中搜索到的更优读取电压为先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。因此，对通过Tag-A第二读取重试操作Tag-A Retry2输出的Tag-A数据(“Tag-A Data-out”)的Tag-AECC操作可以立即通过(“Tag-A Pass”)。

当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-C第二读取重试命令Tag-C Retry2输入到存储器装置1100，并且存储器装置1100可以响应于Tag-C第二读取重试命令Tag-C Retry2执行读取重试操作。此时，Tag-C第二读取重试操作Tag-C Retry2可以使用先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。换言之，可以使用基于与接近搜索到的更优读取电压的读取电压有关的信息而改变的读取电压来执行Tag-C第二读取重试操作Tag-C Retry2，其中搜索到的更优读取电压为先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。因此，对通过Tag-C第二读取重试操作Tag-C Retry2输出的Tag-C数据(“Tag-C Data-out”)的Tag-CECC操作可以立即通过(“Tag-C通过”)。

换言之，存储器装置1100可以执行对应于第一标签读取操作的防御码操作，并且然后在对通过对应于第一标签操作的防御码操作读取的第一标签数据的ECC操作完成之前，进入对应于第二标签读取操作的防御码操作。在该情况下，存储器装置1100可以在对应于第二标签读取操作的防御码操作中，不使用对应于第一标签读取操作的防御码操作的结果。换言之，在确定对第一标签数据的ECC操作已经通过之后，对应于第一标签读取操作的防御码操作的结果可以被用于对应于另一标签读取操作的防御码操作。

作为另一示例，存储器装置1100可以执行对应于第一标签读取操作的防御码操作，并且然后在对通过对应于第一标签操作的防御码操作读取的第一标签数据的ECC操作完成之前，进入对应于第二标签读取操作的防御码操作。在该情况下，存储器装置1100在对应于第二标签读取操作的防御码操作中，可以使用对应于第一标签读取操作的防御码操作的结果。换言之，在确定对第一标签数据的ECC操作已经通过之前，对应于第一标签读取操作的防御码操作的结果可以被用于对应于另一标签读取操作的防御码操作。

图13是示出根据本公开的另一实施例的用于在多个标签之间执行防御码操作的方法的示图。

参照图13，存储器装置1100可以首先从存储器控制器1200接收Tag-A读取命令，然后响应于Tag-A读取命令执行Tag-A读取操作。在Tag-A读取操作完成之后，可以输出通过Tag-A读取操作读取的Tag-A数据(“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(“Tag-AFail”)。当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B读取命令输入到存储器装置1100，并且执行对应于Tag-B读取命令的Tag-B读取操作。在Tag-B读取操作完成之后，存储器装置1100可以输出通过Tag-B读取操作读取的Tag-B数据(“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-B ECC操作可能失败(“Tag-B Fail”)。

当在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-B数据执行Tag-B ECC操作时，存储器控制器1200可以将Tag-C读取命令输入到存储器装置1100，并且执行对应于Tag-C读取命令的Tag-C读取操作。在Tag-C读取操作完成之后，存储器装置1100可以输出通过Tag-C读取操作读取的Tag-C数据(“Tag-C Data-out”)。存储器控制器1200的ECC电路730可以对Tag-C数据执行Tag-C ECC操作。此时，对Tag-C数据的Tag-C ECC操作可能失败(“Tag-C Fail”)。

当在存储器装置1100输出Tag-C数据之后，存储器控制器1200的ECC电路730正在对Tag-C数据执行Tag-C ECC操作时，存储器控制器1200可以将Tag-A第一读取重试命令Tag-A Retry1输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-A第一读取重试命令Tag-A Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-A读取操作的防御码操作。Tag-A第一读取重试操作Tag-A Retry1可以在与Tag-A读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-A第一读取重试操作Tag-A Retry1。

在Tag-A第一读取重试操作Tag-A Retry1完成之后，可以输出通过Tag-A第一读取重试操作Tag-A Retry1输出的Tag-A数据(“Tag-A Data-out”)。存储器控制器1200的ECC电路730可以对Tag-A数据执行Tag-A ECC操作。对Tag-A数据的Tag-A ECC操作可能失败(“Tag-A Fail”)。当在存储器装置1100输出Tag-A数据(“Tag-A Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-A数据执行Tag-A ECC操作时，存储器控制器1200可以将Tag-B第一读取重试命令Tag-B Retry1提供到存储器装置1100，并且存储器装置1100可以执行对应于Tag-B第一读取重试命令Tag-B Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-B读取操作的防御码操作。Tag-B第一读取重试操作Tag-B Retry1可以在与Tag-B读取操作的电压条件不同的电压条件下执行。换言之，可以使用新的读取电压或参照图9描述的搜索最优读取电压的操作以及使用最优读取电压的读取重试操作，即防御码操作，来执行Tag-B第一读取重试操作Tag-B Retry1。

在Tag-B第一读取重试操作Tag-B Retry1完成之后，可以输出通过Tag-B第一读取重试操作Tag-B Retry1读取的Tag-B数据(“Tag-B Data-out”)。存储器控制器1200的ECC电路730可以对Tag-B数据执行Tag-B ECC操作。此时，对Tag-B数据的Tag-B ECC操作可能通过(“Tag-B Pass”)。

在存储器装置1100输出Tag-B数据(“Tag-B Data-out”)之后，存储器控制器1200可以将Tag-D编程命令输入到存储器装置1100，并且存储器装置1100可以响应于Tag-D编程命令来执行Tag-D编程操作。

在响应于Tag-D编程命令的Tag-D编程操作结束之后，存储器控制器1200可以将Tag-C第一读取重试命令Tag-C Retry1输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-C第一读取重试命令Tag-C Retry1的读取重试操作，即，防御码操作。换言之，存储器装置1100进入对应于Tag-C读取操作的防御码操作。此时，Tag-C第一读取重试操作Tag-C Retry1可以使用先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。换言之，可以使用基于与接近搜索到的更优读取电压的读取电压有关的信息而改变的读取电压来执行Tag-C第一读取重试操作Tag-C Retry1，其中搜索到的更优读取电压作为先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。因此，对通过Tag-C第一读取重试操作Tag-C Retry1读取而被输出的Tag-C数据(“Tag-C Data-out”)的Tag-C ECC操作可以立即通过(“Tag-C Pass”)。

与参照图10至图12描述的实施例不同，在参照图13描述的实施例中，关于搜索到的读取电压的信息可以被应用于与尚未进入或新进入的第二标签读取操作相对应的防御码操作，其中搜索到的读取电压为对应于第一标签读取操作的防御码操作的结果。换言之，与参照图10至图12描述的实施例不同，在基于对应于第一标签读取操作的防御码操作的结果，读取重试操作的ECC校正通过的时间点处，即使当存储器装置1100还没有进入对应于第二标签读取操作的防御码操作时，对应于第一标签读取操作的防御码操作的结果可以用于对应于第二标签读取操作的读取重试操作。因此，可以减少读取延时。

当在存储器装置1100输出Tag-C数据(“Tag-C Data-out”)之后，存储器控制器1200的ECC电路730正在对Tag-C数据执行Tag-C ECC操作时，存储器控制器1200可以将Tag-A第二读取重试命令Tag-A Retry2输入到存储器装置1100，并且存储器装置1100可以执行对应于Tag-A第二读取重试命令Tag-A Retry2的读取重试操作。此时，Tag-A第二读取重试操作Tag-A Retry2可以使用先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。换言之，可以使用基于与接近搜索到的更优读取电压的读取电压有关的信息而改变的读取电压来执行Tag-A第二读取重试操作Tag-A Retry2，其中搜索到的更优读取电压为先前执行的Tag-B第一读取重试操作Tag-B Retry1中的防御码操作的结果。因此，对通过Tag-A第二读取重试操作Tag-A Retry2输出的Tag-A数据(“Tag-A Data-out”)的Tag-AECC操作可以立即通过(“Tag-A Pass”)。

图14是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的另一实施例的示图。

参照图14，存储器系统30000可以被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器装置1100的数据存取操作，例如，编程操作、擦除操作、读取操作等。

被编程在存储器装置1100中的数据可以在存储器控制器1200的控制下通过显示器3200输出。

无线电收发器3300可以通过天线ANT发射/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并且将处理的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号编程在半导体存储器装置1100中。

并且，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并且通过天线ANT将转换的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据的装置，并且可以被实施为诸如触摸板或计算机鼠标、小键盘或键盘的点击装置。处理器3100可以控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据能够通过显示器3200显示。

在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器3100的一部分或被实施为独立于处理器3100的芯片。

图15是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的另一实施例的示图。

参照图15，存储器系统40000可以被实施为个人计算机(PC)、平板PC、电子书、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。

存储器系统40000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。

处理器4100可以根据通过输入装置4200输入的数据通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可以被实施为诸如触摸板或计算机鼠标、小键盘或键盘的点击装置。

处理器4100可以控制存储器系统40000的整体操作并且控制存储器控制器1200的操作。在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器4100的一部分或被实施为独立于处理器4100的芯片。

图16是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的另一实施例的示图。

参照图16，存储器系统50000可以被实施为图像处理装置，例如数码相机、具有附接到其的数码相机的移动终端、具有附接到其的数码相机的智能手机、或具有附接到其的数码相机的平板PC。

存储器系统50000可以包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。

存储器系统50000的图像传感器5200可以将光学图像转换成数字信号，并且转换的数字信号可以被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换的数字信号可通过显示器5300显示，或通过存储器控制器1200存储在存储器装置1100中。另外，存储在存储器装置1100中的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300显示。

在一些实施例中，能够控制存储器装置1100的操作的存储器控制器1200可以被实施为处理器5100的一部分或被实施为独立于处理器5100的芯片。

图17是示出包括图2所示的存储器控制器和图3所示的存储器装置的存储器系统的另一实施例的示图。

参照图17，存储器系统70000可以被实施为存储卡或智能卡。存储器系统70000可以包括存储器装置1100，存储器控制器1200和卡接口7100。

存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。

卡接口7100可以根据主机60000的协议来接口连接主机60000和存储器控制器1200之间的数据交换。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。此处，卡接口7100可以指能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或者信号传输方案。

根据本公开，将对应于先前执行的标签的防御码操作的结果用于下一次待被执行防御码操作的标签，使得可以减少存储器系统的读取延时。

本文已经公开实施例的示例，并且虽然采用特定术语，但是它们仅被用于和解释为通用和描述性的含义，而不是为了限制的目的。在一些情况下，如从提交本申请起，对于本领域普通技术人员显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他它实施例描述的特征、特性和/或元件结合使用，除非另有具体说明。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种存储器系统的操作方法，所述方法包括：

响应于第一标签执行读取操作；

响应于第二标签执行读取操作；

执行对应于所述第一标签的防御码操作；

对通过对应于所述第一标签的所述防御码操作输出的数据执行错误校正码操作，即ECC操作；以及

执行对应于所述第二标签的防御码操作，

其中在对应于所述第一标签的所述ECC操作完成之前，开始响应于所述第二标签的所述读取操作，以及

其中通过使用对应于所述第一标签的所述防御码操作的结果，来执行对应于所述第二标签的所述防御码操作。

2.根据权利要求1所述的方法，其中执行对应于所述第一标签的所述防御码操作包括：

确定新的读取电压，所述新的读取电压与响应于所述第一标签的所述读取操作中的读取电压不同；以及

使用所述新的读取电压来执行对应于所述第一标签的读取重试操作。

3.根据权利要求2所述的方法，其中基于通过使用一个或多个读取电压执行的读取操作而获得的导通单元的数量与断开单元的数量的比例，来执行所述新的读取电压的确定。

4.根据权利要求3所述的方法，

其中对第一物理页面执行响应于所述第一标签的读取操作，以及

其中被编程在所述第一物理页面中的数据是随机化数据。

5.根据权利要求2所述的方法，

其中响应于所述第一标签的所述读取操作包括读取被存储在一个物理页面中的多个逻辑页面中的任何一个逻辑页面的数据的第一读取操作，以及

其中所述新的读取电压的确定包括第二读取操作，基于用于读取被存储在所述物理页面中的所述多个逻辑页面中的另一个逻辑页面的数据的读取电压来执行所述第二读取操作。

6.根据权利要求5所述的方法，其中所述新的读取电压的确定包括对所述第一读取操作的结果和所述第二读取操作的结果进行计算的操作。

7.根据权利要求2所述的方法，其中，当对通过对应于所述第一标签的所述读取重试操作输出的数据执行的所述ECC操作通过时，基于所述新的读取电压来执行对应于所述第二标签的所述防御码操作。

8.根据权利要求1所述的方法，

其中对第一物理页面执行响应于所述第一标签的所述读取操作，以及

其中对第二物理页面执行响应于所述第二标签的所述读取操作，

其中所述第一物理页面和所述第二物理页面被包括在相同的存储块中。

9.根据权利要求1所述的方法，

其中对第一物理页面的第一逻辑页面执行响应于所述第一标签的所述读取操作，以及

其中对所述第一物理页面的第二逻辑页面执行响应于所述第二标签的所述读取操作。

10.根据权利要求1所述的方法，

进一步包括对通过响应于所述第二标签的所述读取操作输出的数据执行ECC操作，

其中当对应于所述第二标签的所述ECC操作失败时，执行对应于所述第二标签的所述防御码操作。

11.根据权利要求2所述的方法，

进一步包括对通过响应于所述第一标签的所述读取操作输出的数据执行ECC操作，

其中在对通过响应于所述第一标签的所述读取操作输出的数据的所述ECC操作完成之前，开始响应于所述第二标签的所述读取操作。

12.根据权利要求1所述的方法，其包括：

从主机接收对应于所述第一标签的命令并对所接收的命令进行排队；以及

从所述主机接收对应于所述第二标签的命令并对所接收的命令进行排队。

13.一种存储器系统的操作方法，所述方法包括：

响应于第一标签执行读取操作；

执行对应于第二标签的读取重试操作；

对通过对应于所述第二标签的所述读取重试操作输出的数据执行ECC操作；以及

执行对应于所述第一标签的读取重试操作，

其中在进入对应于所述第二标签的所述读取重试操作之前，开始响应于所述第一标签的所述读取操作，以及

其中基于对应于所述第二标签的所述读取重试操作的电压条件，来执行对应于所述第一标签的所述读取重试操作。

14.根据权利要求13所述的方法，

其中使用第一读取电压来执行响应于所述第一标签的所述读取操作，

其中使用与所述第一读取电压不同的第二读取电压，来执行对应于所述第一标签的所述读取重试操作，以及

其中基于在对应于所述第二标签的所述读取重试操作中使用的读取电压，来确定所述第二读取电压。

15.根据权利要求13所述的方法，

其中存储在第一物理页面中的第一逻辑页面数据中的第一数据扇区通过对应于所述第二标签的所述读取重试操作被输出，以及

其中存储在所述第一物理页面中的所述第一逻辑页面数据中的第二数据扇区通过对应于所述第一标签的所述读取重试操作被输出。

16.根据权利要求13所述的方法，其中对应于所述第二标签的所述读取重试操作包括一个或多个读取操作以及对通过所述一个或多个读取操作被读取的数据之中的‘1’或‘0’的数量进行计数的计数操作。

17.一种存储器系统的操作方法，所述方法包括：

响应于第一标签执行读取操作；

响应于第二标签执行读取操作；

执行对应于所述第一标签的防御码操作；

响应于第三标签执行编程操作；以及

在响应于所述第三标签的所述编程操作完成之后，执行对应于所述第二标签的防御码操作，

其中通过使用对应于所述第一标签的所述防御码操作的结果，来执行对应于所述第二标签的所述防御码操作。

18.根据权利要求17所述的方法，其中对相同的存储块执行响应于所述第一标签的所述读取操作和响应于所述第二标签的所述读取操作。

19.根据权利要求17所述的方法，其中执行对应于所述第一标签的所述防御码操作包括：

执行第一读取操作；以及

基于通过所述第一读取操作读取的数据之中的‘1’的数量与‘0’的数量的比例，来确定新的读取电压。

20.根据权利要求19所述的方法，

其中响应于所述第一标签的所述读取操作包括读取第一逻辑页面数据的操作，以及

其中通过使用用于读取第二逻辑页面数据的多个读取电压中的一个或多个，来执行对应于所述第一标签的所述防御码操作。