CN104051016A - 非易失性存储装置、读取数据方法、存储系统及操作方法 - Google Patents

非易失性存储装置、读取数据方法、存储系统及操作方法 Download PDF

Info

Publication number
CN104051016A
CN104051016A CN201410099431.8A CN201410099431A CN104051016A CN 104051016 A CN104051016 A CN 104051016A CN 201410099431 A CN201410099431 A CN 201410099431A CN 104051016 A CN104051016 A CN 104051016A
Authority
CN
China
Prior art keywords
read
retry
data
read operation
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410099431.8A
Other languages
English (en)
Other versions
CN104051016B (zh
Inventor
金经纶
尹翔镛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104051016A publication Critical patent/CN104051016A/zh
Application granted granted Critical
Publication of CN104051016B publication Critical patent/CN104051016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种非易失性存储装置、读取数据方法、存储系统及操作方法。在从非易失性存储装置读取数据的方法中，通过将第一读取电压施加到第一字线来执行针对结合到第一字线的存储单元的第一读取操作。执行第一读取重试操作以获得最佳读取电平而不管或不依赖于通过第一读取操作读取的数据是否是可纠错的，并存储所述最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作。也公开了相关方法和装置。

Description

非易失性存储装置、读取数据方法、存储系统及操作方法
本申请要求于2013年3月15日提交到韩国知识产权局的第10-2013-0027722号韩国专利申请的权益，该申请的全部内容通过引用全部包含于此。
技术领域
本发明构思总体上涉及非易失性存储装置，更具体地讲，涉及从非易失性存储装置读取数据的方法、非易失性存储装置和操作存储系统的方法。
背景技术
非易失性存储装置（诸如闪存装置）中的各个存储单元可根据多个阈值电压分布来存储数据，其中，每个阈值电压分布被分配给存储的数据的相应的逻辑状态。可通过确定在施加预定读取电压时存储单元是导通还是截止，来读取由存储单元存储的数据。
在存储单元的编程期间（和/或之后），其期望的阈值电压分布可因包括（例如）电荷泄露、编程干扰、字和/或位线结合、温度改变、电压改变等的多个事件或条件而不期望地偏移或加宽。一旦存储单元的阈值电压分布因此而改变，则可能变得难以准确地读取存储的数据的逻辑状态。在一些示例中，逻辑状态可变得难以识别并且可发生读取失败。一旦发生读取失败，则传统的非易失性存储装置可执行所谓的“读取重试”操作。
通常，在读取重试期间，非易失性存储装置可迭代地执行读取操作。在读取操作的每个逐次迭代期间，可连续增大或减小施加的读取电压的电平直到读取操作未导致读取失败为止。然而，在读取重试操作期间使用重复的读取操作可总是延长从非易失性存储装置成功地读取数据所需的时间。
发明内容
一些示例实施例提供一种能够减少平均读取时间和/或平均读取延迟的从非易失性存储装置读取数据的方法。
一些示例实施例提供一种能够减少平均读取时间和/或平均读取延迟的非易失性存储装置。
一些示例实施例提供一种能够减少平均读取时间和/或平均读取延迟的操作存储系统的方法。
根据示例实施例，一种操作非易失性存储装置的方法，所述方法包括：通过将第一读取电压施加到结合到存储装置的存储单元的第一字线来执行读取操作以从所述存储单元读取数据。响应于执行读取操作并且不依赖于在读取操作中读取的数据通过纠错码是否纠错来执行读取重试操作以从存储单元读取数据；响应于读取重试操作确定与第一读取电压不同的可纠错读取电压。
在一些示例实施例中，可响应于确定数据通过纠错码可纠错来执行读取重试操作。
在一些示例实施例中，存储单元可与存储块的第一页相应。可通过将可纠错读取电压施加到结合到与存储块的第二页相应的存储单元的第二字线来执行随后的读取操作以从与存储块的第二页相应的存储单元读取数据。
在一些示例实施例中，在随后的读取操作中读取的数据通过纠错码可纠错的概率可响应于执行读取重试操作而增大。
在一些示例实施例中，根据在随后的读取操作中读取的数据通过纠错码是否可纠错而选择性地执行或省略针对第二页的随后的读取重试操作。随后的读取重试操作的读取重试电压可基于第一读取重试电压与可纠错读取电压之间的关系。
在一些示例实施例中，读取操作可以是指示在之前的读取操作中读取的数据的可靠性的软判决读取操作，随后的读取操作可以是指示与第二页相应的存储单元的第一状态还是第二状态的硬判决读取操作。
在一些示例实施例中，读取操作可以是指示第一页相对于先前读取页的顺序的顺序读取操作，随后的读取操作可以是与第二页相对于第一页的顺序无关的随机读取操作。
在一些示例实施例中，读取操作可以是存储块的擦除之后执行的初始读取操作。
在一些示例实施例中，可针对多个存储块中的每一个存储块确定和存储各个可纠错读取电压。
在一些示例实施例中，第一字线和第二字线可结合到远离存储块的边缘的各个存储单元。
在一些示例实施例中，可确定对包括存储单元的存储块先前执行的编程/擦除操作的数量，并可基于编程/擦除操作的数量选择性地执行读取重试操作。
在一些示例实施例中，在读取重试操作期间施加到第一字线的读取重试电压的数量和/或读取重试电压之间的各个范围可基于在读取操作中读取的数据通过纠错码是否可纠错而变化。
根据示例实施例，在从非易失性存储装置读取数据的方法中，通过将第一读取电压施加到第一字线来执行针对结合到第一字线的存储单元的第一读取操作；执行第一读取重试以获得最佳读取电平而不管通过第一读取操作读取的数据是否是可纠错的；存储最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作。
在一些示例实施例中，可通过将具有最佳读取电平的第二读取电压施加到第二字线来执行针对结合到第二字线的存储单元的第二读取操作，并可根据通过第二读取操作读取的数据是否是可纠错的来选择性地执行第二读取重试。
在一些示例实施例中，可确定通过第二读取操作读取的数据是否是可纠错的。为了选择性地执行第二读取重试，可完成第二读取操作而不执行第二读取重试，并且当通过第二读取操作读取的数据被确定为不是可纠错的时，可执行第二读取重试。
在一些示例实施例中，可使用第一读取重试的结果来执行第二读取重试。
在一些示例实施例中，当作为第一读取重试的结果而获得低于第一读取电压的电压电平的最佳读取电平时，可通过将具有低于第一读取电压的电压电平的电压电平的读取重试电压施加到第二字线来执行第二读取重试，而当作为第一读取重试的结果而获得高于第一读取电压的电压电平的最佳读取电平时，可通过将具有高于第一读取电压的电压电平的电压电平的读取重试电压施加到第二字线来执行第二读取重试。
在一些示例实施例中，可确定通过第一读取操作读取的数据是否是可纠错的。
为了执行第一读取重试，当通过第一读取操作读取的数据被确定为不是可纠错的时，可使用具有第一范围的第一读取重试电压来执行第一读取重试，而当通过第一读取操作读取的数据被确定为是可纠错的时，可使用具有窄于第一范围的第二范围的第二读取重试电压来执行第一读取重试。
在一些示例实施例中，第二读取重试电压的数量可少于第一读取重试电压的数量。
在一些示例实施例中，可使用博斯乔赫里霍克文黑姆（BCH：Bose-Chaudhuri-Hocquenghem）码对通过第一读取操作读取的数据执行纠错。
在一些示例实施例中，可使用低密度奇偶校验（LDPC）码对通过第一读取操作读取的数据执行纠错。
在一些示例实施例中，为了执行第一读取操作，可通过将第一读取电压施加到第一字线来执行从结合到第一字线的存储单元读取第一硬判决数据的第一硬判决读取操作，可确定通过第一硬判决读取操作读取的第一硬判决数据是否是可纠错，并且当第一硬判决数据被确定为不是可纠错的时，可执行从结合到第一字线的存储单元读取具有第一硬判决数据的可靠性信息的第一软判决数据的第一软判决读取操作。
在一些示例实施例中，即使在第一硬判决数据基于包括在第一软判决数据的可靠性信息是可纠错的或在不利用包括在第一软判决数据的可靠性信息的情况下第一硬判决数据是可纠错的时，也可执行第一读取重试。
在一些示例实施例中，当执行了第一软判决读取操作时，可基于包括在第一软判决数据的可靠性信息确定第一硬判决数据是否是可纠错的。为了执行第一读取重试，当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为不是可纠错时，可使用具有第一范围的第一读取重试电压来执行第一读取重试，当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为是可纠错时，可使用具有窄于第一范围的第二范围的第二读取重试电压来执行第一读取重试；当在不利用包括在第一软判决数据的可靠性信息的情况下第一硬判决数据被确定为是可纠错的时，可使用具有窄于第二范围的第三范围的第三读取重试电压来执行第一读取重试。
在一些示例实施例中，第二读取重试电压的数量可少于第一读取重试电压的数量，第三读取重试电压的数量可少于第二读取重试电压的数量。
在一些示例实施例中，当在不利用可靠性信息的情况下第一硬判决数据是可纠错时可不执行第一读取重试，即使在第一硬判决数据基于包括在第一软判决数据的可靠性信息是可纠错的时也可执行第一读取重试。
在一些示例实施例中，当执行了第一软判决读取操作时，可基于包括在第一软判决数据的可靠性信息确定第一硬判决数据是否是可纠错的。为了执行第一读取重试，当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为不是可纠错时，可使用具有第一范围的第一读取重试电压来执行第一读取重试，而当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为是可纠错时，可使用具有窄于第一范围的第二范围的第二读取重试电压来执行第一读取重试。
在一些示例实施例中，可通过将具有最佳读取电平的第二读取电压施加到第二字线来执行从结合到第二字线的存储单元读取第二硬判决数据的第二硬判决读取操作，可确定通过第二硬判决读取操作读取的第二硬判决数据是否是可纠错的，当第二硬判决数据被确定为不是可纠错的时，可执行从结合到第二字线的存储单元读取具有第二硬判决数据的可靠性信息的第二软判决数据的第二软判决读取操作；并且可根据第二硬判决数据基于包括在第二软判决数据的可靠性信息是否是可纠错的来选择性地执行第二读取重试。
在一些示例实施例中，可确定第一读取操作是否是从多个相邻页顺序地读取数据的顺序读取操作之一。当第一读取操作被确定为不是顺序读取操作之一时，可根据通过第一读取操作读取的数据是否是可纠错的来执行第一读取重试，并且当第一读取操作被确定为是顺序读取操作之一时可执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错。
在一些示例实施例中，可确定第一读取操作是否是在包括结合到第一字线的存储单元的存储块被擦除之后第一次执行的读取操作。当第一读取操作被确定为不是在存储块被擦除之后第一次执行的读取操作时，可根据通过第一读取操作读取的数据是否是可纠错的来选择性地执行第一读取重试，并当第一读取操作被确定为在存储块被擦除之后第一次执行的读取操作时可执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错。
在一些示例实施例中，可针对包括在非易失性存储装置中的每个存储块存储最佳读取电平。
在一些示例实施例中，可确定第一字线是否是位于包括结合到第一字线的存储单元的存储块的边缘区域的边缘字线。当第一字线被确定为边缘字线时可根据通过第一读取操作读取的数据是否可纠错来选择性地执行第一读取重试，并当第一字线被确定为不是边缘字线时，可执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错的。
在一些示例实施例中，可对包括结合到第一字线的存储单元的存储块的擦除周期进行计数，并可将擦除周期的计数量与预定值进行比较。当擦除周期的计数量与预定值不匹配时可根据通过第一读取操作读取的数据是否可纠错选择地执行第一读取重试，并且当擦除周期的计数量与预定值匹配时可执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错的。
根据示例实施例，一种非易失性存储装置，包括：包括多个存储单元的存储单元阵列；控制电路，被构造为通过将读取电压施加到字线来执行针对多个存储单元之中的结合到所述字线的存储单元的第一读取操作，执行读取重试以获得最佳读取电平而不管通过第一读取操作读取的数据是否是可纠错，存储所述最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作。
根据示例实施例，在操作包括非易失性存储装置和存储器控制器的存储系统的方法中，存储器控制器将读取命令发送到非易失性存储装置，非易失性存储装置通过响应于读取命令而执行第一读取操作来将通过第一读取操作读取的数据发送到存储器控制器，存储器控制器将读取重试命令发送到非易失性存储装置而不管通过第一读取操作读取的数据是否是可纠错的，非易失性存储装置通过响应于读取重试命令执行读取重试，来存储最佳读取电平以使用所述最佳读取电平执行随后的第二读取操作。
根据示例实施例，在一种操作包括非易失性存储装置和存储器控制器的存储系统的方法中，存储器控制器将读取和读取重试命令发送到非易失性存储装置，非易失性存储器通过响应于读取和读取重试命令而执行第一读取操作来将通过第一读取操作读取的数据发送到存储器控制器，并且非易失性存储装置通过响应于读取重试命令来执行读取重试而不管通过第一读取操作读取的数据是否是可纠错的，存储最佳读取电平以使用所述最佳读取电平执行随后的第二读取操作。
附图说明
从以下结合附图的详细描述中将更清楚地理解示意性、非限制性示例实施例。
图1是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图2是示出包括在非易失性存储装置中的多个页的阈值电压分布的示例。
图3是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图4A和图4B是用于描述读取重试的示例的示图。
图5是用于描述读取重试的另一示例的示图。
图6A和图6B是用于描述在图3的数据读取方法中执行的第一读取重试的示例的示图。
图7是用于描述在图3的数据读取方法中执行的第二读取重试的示例的示图。
图8A和图8B是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图9是用于描述2位软判决读取操作的示例的示图。
图10是用于描述述3位软判决读取操作的示例的示图。
图11A至图11C是用于描述在包括3位多层单元的非易失性存储装置中执行的软判决读取操作的示例的示图。
图12是示出包括在非易失性存储装置中的多个页的阈值电压分布的示例的示图。
图13是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图14是示出包括在非易失性存储装置中的多个页的阈值电压分布的示例的示图。
图15是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图16是用于描述顺序读取操作和随机读取操作的示图。
图17是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图18是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图19是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图20是示出存储各个存储块的最佳读取电平的非易失性存储装置的示图。
图21是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图22是示出根据字线的位置选择性地存储最佳读取电平的非易失性存储装置的示图。
图23是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
图24是示出根据编程/擦除周期的数量的阈值电压偏移的曲线图。
图25是示出根据示例实施例的非易失性存储装置的框图。
图26A至图26C是示出包括在非易失性存储装置中的存储单元阵列的示例的示图。
图27是示出根据示例实施例的包括非易失性存储装置和存储器控制器的存储系统的示例的框图。
图28是示出根据示例实施例的包括非易失性存储装置和存储器控制器的存储系统的另一示例的框图。
图29是示出根据示例实施例的操作存储系统的方法的流程图。
图30是示出根据示例实施例的操作存储系统的方法的流程图。
图31是示出根据示例实施例的包括存储系统的存储卡的示图。
图32是示出根据示例实施例的包括存储系统的固态驱动器的示图。
图33是示出根据示例实施例的计算系统的示图。
具体实施方式
以下将参照示出一些示例实施例的附图更全面地描述各种示例实施例。然而，本发明构思可以以许多不同的形式来实现，而不应被解释为仅限于这里阐明的示例实施例。在附图中，为了清楚，可以夸大层和区域的大小和相对大小。
将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可直接“在”所述另一元件或层“上”、“连接到”或“结合到”所述另一元件或层或者可存在中间元件或层。相反，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。相同标号始终表示相同元件。如这里所使用的，术语“和/或”包括相关列出项中的一个或更多个的任何组合和所有组合。
将理解，虽然术语“第一”、“第二”、“第三”等在这里可被用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语所限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分进行区分。因此，在不脱离本发明构思的教导的情况下，下面论述的第一元件、组件、区域、层或部分可被称为第二元件、组件、区域、层或部分。
为了方便用于描述如附图中所示出的一个元件或特征与另一元件或特征的关系的叙述，在这里可使用空间相对术语（诸如“在……下面”、“在……下方”、“下面”、“在……之上”、“上面”等）。将理解，空间相对术语除了意图包含附图中描绘的方位之外，还意图包含装置在使用或操作中的不同的方位。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“在…下方”或“在…下面”的元件将随后被定位于在所述其它元件或特征“之上”。因此，示例性术语“在…下方”可包含上面和下面的方位两者。装置可以被另外定位（旋转90度或处于其它方位），并且相应地对这里使用的空间相对描述符进行解释。
这里使用的术语仅是为了描述特定示例实施例的目的，而不意图限制本发明构思。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解，当在说明书中被使用时，术语“包括”和/或“包含”表示存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。
这里参照作为理想化示例实施例（和中间结构）的示意图的截面图描述示例实施例。这样，预期由于例如制造技术和/或公差导致的示图的形状的变化。因此，示例实施例不应被限于这里示出的区域的特定形状而将包括由于例如制造导致的形状偏差。例如，示出为矩形的注入区域通常将具有圆形或曲线特征和或在其边缘处具有注入浓度的梯度而不是从注入到非注入区域的二进制改变。同样地，由注入形成的隐藏区域可导致在隐藏区域和发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域在本质上是示意性的，并且它们的形状不意图示出装置的区域的实际形状并不意图限制本发明构思的范围。
除非另外定义，否则这里使用的所有术语（包括技术术语和科学术语）具有与本发明构思所属的技术领域的普通技术人员通常理解的含义相同的含义。还将进一步理解，除非在这里特别定义，否则诸如在通用字典中定义的术语应被解释为具有与在现有技术的上下文中的含义一致的含义，并且将不被解释为理想化或过于正式的意义。
图1是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图，图2是示出包括在非易失性存储装置中的多个页的阈值电压分布的示例。
参照图1和图2，非易失性存储装置通过将第一读取电压VREF施加到第一字线WL1，来执行针对与第一字线WL1相应的第一页PAGE1的第一读取操作（S110）。也就是说，非易失性存储装置可通过将具有预定电压电平的第一读取电压VREF施加到第一字线WL1，来从结合到第一字线WL1的存储单元读取数据。
非易失性存储装置执行读取重试以获得最佳读取电压电平（这里更普遍被称为可纠错的读取电平或电压），而不管或不依赖于通过第一读取操作读取的数据是否可由纠错码（ECC）进行纠错（S130）。这里，当读取的数据包括可由ECC纠正的至少一个错误或当读取的数据不包括错误时，读取的数据是可纠错的。在传统的非易失性存储装置中，当读取的数据是可纠错的时可不执行读取重试。然而，在根据示例实施例的非易失性存储装置中，即使通过第一读取操作读取的数据是可纠错的，仍可通过执行读取重试来获得最佳读取电平。
非易失性存储装置存储用于随后的第二读取操作的通过读取重试获得的读取电平（S150）。这就是说，非易失性存储装置可存储通过读取重试获得的最佳读取电平，并可使用具有存储的最佳读取电平的第二读取电压VOPT来执行随后的第二读取操作。由于使用具有最佳读取电平的第二读取电压VOPT来执行随后的第二读取操作，因此可减少随后的第二读取操作的读取时间。
例如，如图2中所示，通过将具有预定参考电平的第一读取电压VREF施加到第一字线WL1来区分结合到第一字线的的、存储器单元的两个相邻（例如，第一和第二）状态Si和Si+1，从而第一读取操作读取与第一字线WL1对应的第一页PAGE1的数据。如果第一读取电压VREF的参考电平在可纠错范围210之内，则即使不执行读取重试，也可通过对使用第一读取电压VREF读取的第一页PAGE1的数据执行纠错（例如，ECC解码）来恢复原始数据。然而，在根据示例实施例的数据读取方法中，即使使用第一读取电压VREF读取的第一页PAGE1的数据可纠错的，也可执行读取重试以获得并存储最佳读取电平，并且可使用具有最佳读取电平的第二读取电压VOPT执行随后的读取操作。
例如，可通过将具有最佳读取电平的第二读取电压VOPT施加到第二字线WL2来执行用于与第二字线WL2相应的第二页PAGE2的随后的第二读取操作。在一些情况下，第一读取电压VREF的参考电平可在第二页PAGE2的可纠错范围230之外，而第二读取电压VOPT的最佳读取电平可在第二页PAGE2的可纠错范围230之内。在这种情况下，在传统的非易失性存储装置中，由于当使用第一读取电压VRED读取的第一页PAGE1的数据是可纠错时通常不执行读取重试，因此还使用第一读取电压VREF来执行随后的第二读取操作，并且通过第二读取操作读取的第二页PAGE2的数据可能不是可纠错的。然而，在根据示例实施例的非易失性存储装置中，由于使用具有最佳读取电平的第二读取电压VOPT执行针对第二页PAGE2的第二读取操作，因此通过第二读取操作读取的第二页PAGE2的数据是可纠错的。因此，在根据示例实施例的非易失性存储装置中，可减少随后的第二读取操作的读取时间，并且可减少从读取命令应用的时间点到数据输出的时间点的读取延迟。
此外，可通过将具有最佳读取电平的第二读取电压VOPT分别施加到第三字线WL3和第四字线WL4来执行针对与三字线WL3相应的第三页PAGE3和与第四字线WL4相应的第四页PAGE4的随后的读取操作。在一些情况下，第一读取电压VREF的参考电平可在第三页PAGE3的可纠错范围250和第四页PAGE4的可纠错范围270之外，而第二读取电压VOPT的最佳读取电平可在第三页PAGE3的可纠正范围250和第四页PAGE4的可纠正范围270之内。在这种情况下，通过随后的读取操作读取的第三页PAGE3和第四页PAGE4的数据可以是可纠错的。因此，在根据示例实施例的非易失性存储装置中，可减少后续的读取时间和读取延迟。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，可不管或不依赖于通过读取操作读取的数据是否是可纠错的而获得最佳读取电平（或更普遍地，可纠错读取电平），并且使用最佳读取电平或其它可纠错读取电平来执行随后的读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的，因此，可减少随后的读取操作的读取时间和读取延迟。从而可减少根据示例实施例的非易失性存储装置的平均读取时间和平均读取延迟。
尽管图2示出存储单元的两个状态Si和Si+1，但是根据示例实施例的非易失性存储装置的存储单元可具有两个或更多个状态。在一些示例实施例中，存储单元可以是具有两个状态的单层单元（SLC）以使每个存储单元存储一位（bit）数据。在其它示例实施例中，存储单元可以是具有三个或更多个状态的多层单元（MLC）以使每个存储单元存储多于一位（bit）的数据。
图3是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图，图4A和图4B是用于描述读取重试的示例的示图，图5是用于描述读取重试的另一示例的示图，图6A和图6B是用于描述在图3的数据读取方法中执行的第一读取重试的示例的示图，图7是用于描述在图3的数据读取方法中执行的第二读取重试的示例的示图。
参照图3，非易失性存储装置可执行针对第一页的第一读取操作（S310）。例如，非易失性存储装置可通过将具有预定参考电平的第一读取电压施加到第一字线来执行针对与第一字线相应的第一页的第一读取操作。非易失性存储装置可将通过第一读取操作读取的第一页的数据输出到存储器控制器，存储器控制器可确定通过ECC能否对通过第一读取操作读取的第一页的数据进行纠错（S315）。
非易失性存储装置可不管或不依赖于通过ECC能否对通过第一读取操作读取的第一页的数据进行纠错，而执行获得最佳读取电平的第一读取重试（S315：是，S315：否和S320）。也就是说，非易失性存储装置可在通过ECC无法对第一页的数据进行纠错时执行第一读取重试（S315：否和S320），并且还可在通过ECC能够对第一页的数据进行纠错时执行第一读取重试（S315：是和S320）。
例如，如图4A和图4B中所示，非易失性存储装置可通过顺序地使用具有存储在读取重试表400中的读取电平RL11、RL12、RL13、RL14、RL21、RL22、RL23和RL24的读取重试电压VRR11、VRR12、VRR13、VRR14、VRR21、VRR22、VRR23和VRR24来执行第一读取重试。例如，读取重试表400可存储用于区分存储单元的第一状态Si和第二状态Si+1的第一参考读取电压VREF1的第一读取电平RL11、RL12、RL13和RL14，并可存储用于区分存储单元的第二状态Si+1和第三状态Si+2的第二参考读取电压VREF2的第二读取电平RL21、RL22、RL23和RL24。非易失性存储装置可通过将具有第一读取电平RL11的读取重试电压VRR11、具有第一读取电平RL12的读取重试电压VRR12、具有第一读取电平RL13的读取重试电压VRR13和具有第一读取电平RL14的读取重试电压VRR14顺序地施加到第一字线直到读取的数据变得通过ECC可纠错为止，来获得用于区分第一状态Si和第二状态Si+1的第一参考读取电压VREF1的最佳读取电平。非易失性存储装置可将第一读取电平RL11、RL12、RL13和RL14中的在读取的数据变得可由ECC进行纠错时施加的读取电平确定为第一参考读取电压VREF1的最佳读取电平。此外，非易失性存储装置可通过将具有第二读取电平RL21的读取重试电压VRR21、具有第二读取电平RL22的读取重试电压VRR22、具有第二读取电平RL23的读取重试电压VRR23和具有第二读取电平RL24的读取重试电压VRR24顺序地施加到第一字线直到读取的数据变得通过ECC可纠错为止，来获得用于区分第二状态Si+1和第三状态Si+2的第二参考读取电压VREF2的最佳读取电平。
尽管图4A和图4B示出读取重试电压VRR11的第一读取电平RL11、读取重试电压VRR12的第一读取电平RL12、读取重试电压VRR13的第一读取电平RL13和读取重试电压VRR14的第一读取电平RL14依次增加并且读取重试电压VRR21的第二读取电平RL21、读取重试电压VRR22的第二读取电平RL22、读取重试电压VRR23的第二读取电平RL23和读取重试电压VRR24的第二读取电平RL24依次增加，但是第一读取电平RL11、RL12、RL13和RL14以及第二读取电平RL21、RL22、RL23和RL24可以是不顺序增加/减小的任何电压电平。例如，在第一读取电平RL11、RL12、RL13和RL14之中，第二次施加的读取重试电压VRR12的读取电平RL12可高于或低于第一次施加的读取重试电压VRR11的读取电平RL11，第三次施加的读取重试电压VRR13的读取电平RL13可高于或低于第二次施加的读取重试电压VRR12的读取电平RL12。
在其它示例中，如图5中所示，非易失性存储装置可通过对具有具有规则间隔的多个读取重试电压VRR1、VRR2、VRR3、VRR4、VRR5和VRR6之间的阈值电压的存储单元410、430、450、470和490的数量进行计数，来执行获得最佳读取电平的第一读取重试。例如，可通过将在施加第二读取重试电压VRR2时导通的单元的数量减去施加第一读取重试电压VRR1时导通的单元的数量来对具有第一读取重试电压VRR1和第二读取重试电压VRR2之间的阈值电压的存储单元410的数量进行计数，可通过将在施加第三读取重试电压VRR3时导通的单元的数量减去施加第二读取重试电压VRR2时导通的单元的数量来对具有第二读取重试电压VRR2和第三读取重试电压VRR3之间的阈值电压的存储单元430的数量进行计数，可通过从在施加第四读取重试电压VRR4时导通的单元的数量减去在施加第三读取重试电压VRR3时导通的单元的数量来对具有第三读取重试电压VRR3和第四读取重试电压VRR4之间的阈值电压的存储单元450的数量进行计数，可通过将在施加第五读取重试电压VRR5时导通的单元的数量减去施加第四读取重试电压VRR4时导通的单元的数量来对具有第四读取重试电压VRR4和第五读取重试电压VRR5之间的阈值电压的存储单元470的数量进行计数，可通过将在施加第六读取重试电压VRR6时导通的单元的数量减去施加第五读取重试电压VRR5时导通的单元的数量来对具有第五读取重试电压VRR5和第六读取重试电压VRR6之间的阈值电压的存储单元490的数量进行计数。非易失性存储装置可将具有存储单元410、430、450、470和490的数量之中的最小数量的存储单元450的阈值电压电平确定为最佳读取电平。
尽管图4A和图4B示出使用读取重试表400执行读取重试的示例，图5示出通过对具有读取重试电压之间的阈值电压的存储单元的数量进行计数来执行读取重试的示例，但是根据示例实施例的数据读取方法中执行的读取重试可不限于此，并可以以各种形式被执行。例如，在一些示例实施例中，非易失性存储装置可通过使用监视单元来获得存储单元的阈值电压分布，并可通过使用获得的阈值电压分布来执行读取重试。
在一些示例实施例中，非易失性存储装置可根据通过第一读取操作读取的第一页的数据是否是可纠错的，通过使用具有不同范围的读取重试电压来执行第一读取重试。例如，如图6B中所示，在第一读取电压VREF的参考电平在可纠错范围510之外的情况下，通过第一读取操作读取的数据可能不是可纠错的。在这种情况下，非易失性存储装置可使用在第一范围550之内的读取重试电压VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b和VRR8b来执行第一读取重试。例如，如图4A和图4B中所示，非易失性存储装置可通过将读取重试电压VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b和VRR8b依次施加到第一字线WL1来执行第一读取重试直到读取的数据变得可纠错为止来执行第一读取重试，或如图5所示，非易失性存储装置可通过对具有读取重试电压VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b和VRR8b之中的阈值电压的存储单元的数量进行计数来执行第一读取重试。此外，如图6A中所示，在第一读取电压VREF的参考电平在可纠错范围510内的情况下，通过第一读取操作读取的数据可能是可纠错的。在这种情况下，非易失性存储装置可使用在比第一范围550窄的第二范围530之内的读取重试电压VRR1a、VRR2a、VRR3a和VRR4a来执行第一读取重试。例如，非易失性存储装置可以以图4A和图4B中示出的方式、图5中示出的方式等执行第一读取重试。在一些示例实施例中，在通过第一读取操作读取的数据是可纠错的情况下，非易失性存储装置可使用比在通过第一读取操作读取的数据不是可纠错的时使用的读取重试电压VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b和VRR8b的数量少的数量的读取重试电压VRR1a、VRR2a、VRR3a和VRR4a来执行第一读取重试，从而减少第一读取重试的读取时间。在其它示例实施例中，在通过第一读取操作读取的数据是可纠错的时使用的读取重试电压VRR1a、VRR2a、VRR3a和VRR4a可具有比在通过第一读取操作读取的数据不是可纠错的时使用的读取重试电压VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b和VRR8b的间隔窄的间隔。
可选择地，在其它示例实施例中，非易失性存储装置可不管或不依赖于通过第一读取操作读取的第一页的数据是否是可纠错的，而通过使用具有相同范围的相同读取重试电压来执行第一读取重试。
非易失性存储装置可存储通过第一读取重试获得的最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作（S330）。当通过第一读取操作读取的第一页的数据是可纠错的时，存储器控制器可通过对通过第一读取操作读取的第一页的数据执行纠错（例如，ECC解码）来恢复原始数据，或者当通过第一读取操作读取的第一页的数据不是可纠错的时，存储器控制器可通过对通过第一读取重试读取的第一页的数据执行纠错来恢复原始数据。在一些示例实施例中，非易失性存储装置可使用博斯乔赫里霍克文黑姆（BCH：Bose-Chaudhuri-Hocquenghem）码来对通过第一读取操作或第一读取重试读取的第一页的数据执行纠错。在其它示例实施例中，为了执行纠错，存储器控制器可使用turbo码、里德所罗门码、卷积码、递归系统码（RSC）、编码调制（诸如格状编码调制（TCM）、块编码调制（BCM）等）或其它纠错码。因此，可完成读取第一页的数据的第一读取操作（S340）。
在完成第一读取操作之后，主机可向存储器控制器请求第二页的数据，存储器控制器可将向非易失性存储装置请求读取第二页的数据的命令发送到非易失性存储装置。非易失性存储装置可使用存储的读取电平执行针对第二页的第二读取操作（S350）。例如，非易失性存储装置可通过将具有最佳读取电平的第二读取电压施加到第二字线来执行针对包括结合到第二字线的存储单元的第二页的第二读取操作。
可确定通过第二读取操作读取的第二页的数据是否是可纠错的（S360），可根据通过第二读取操作读取的第二页的数据是否是可纠错的来选择性地执行第二读取重试（S360和S370）。在通过第二读取操作读取的第二页的数据被确定为是可纠错的情况下（S360：是），非易失性存储装置可完成第二操作而不执行第二读取重试（S390）。在通过第二读取操作读取的第二页的数据被确定为不是可纠错的情况下（S360：否），非易失性存储装置可执行第二读取重试（S370）。例如，非易失性存储装置可以以图4A和图4B中示出的方式、图5中示出的方式等来执行第二读取重试。在执行了第二读取重试的情况下，非易失性存储装置可存储将在随后的读取操作中使用的通过第二读取重试获得的新的最佳读取电平。在根据示例实施例的数据读取方法中，由于使用通过第一读取重试获得的最佳读取重试来执行第二读取操作，因此与传统的数据读取方法相比，可增加通过第二读取操作读取的第二页的数据是可纠错的的概率，从而可不执行第二读取重试。因此，可减少非易失性存储装置的平均读取时间和平均读取延迟。
在一些示例实施例中，非易失性存储装置可通过使用第一读取重试的结果来执行第二读取重试。例如，可基于第一读取电压VREF的电压电平和通过第一读取重试获得的最佳读取电平之间的关系来执行第二读取重试。在一些示例实施例中，如图7中所示，在作为第一读取重试的结果而获得比在第一读取操作期间施加的第一读取电压VREF的电压电平高的最佳读取电平的情况下，可通过将具有比第一读取电压VREF的电压电平高的电压电平的读取重试电压VRR1、VRR2、VRR3和VRR4施加到第二字线WL2来执行第二读取重试。此外，在作为第一读取重试的结果而获得比在第一读取操作期间施加的第一读取电压VREF的电压电平低的最佳读取电平的情况下，可通过将具有比第一读取电压VREF的电压电平低的电压电平的读取重试电压施加到第二字线WL2来执行第二读取重试。在其它示例实施例中，在最佳读取电平比第一读取电压VREF的电压电平高的情况下，可通过将具有比最佳读取电平高的电压电平的读取重试电压施加到第二字线WL2来执行第二读取重试。此外，在最佳读取电平比第一读取电压VREF的电压电平低的情况下，可通过将具有比最佳读取电平低的电压电平的读取重试电压施加到第二字线WL2来执行第二读取重试。如上所述，由于使用第一读取重试的结果来执行第二读取重试，因此，可减少第二读取重试的读取时间。
当通过第二读取操作读取的第二页的数据是可纠错的时，存储器控制器可通过对通过第二读取操作读取的第二页的数据执行纠错（例如，ECC解码）来恢复原始数据，或者当通过第二读取操作读取的第二页的数据不是可纠错的时，存储器控制器可通过对通过第二读取重试读取的第二页的数据执行纠错来恢复原始数据。因此，可完成读取第二页的数据的第二读取操作（S390）。此外，非易失性存储装置还可通过使用通过第一读取重试或第二读取重试获得的最佳读取电平来执行随后的读取操作（S350）。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，可不管或不依赖于通过第一读取操作读取的数据是否是可纠错的而获得最佳读取电平，并且可使用最佳读取电平来执行至少一个随后的读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的，从而可减少随后的读取操作的读取时间和读取延迟。因此，可减少根据示例实施例的非易失性存储装置的平均读取时间和平均读取延迟。
图8A和图8B是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图，图9是用于描述2位软判决读取操作的示例的示图，图10是用于描述3位软判决读取操作的示例的示图，图11A至图11C是用于描述在包括3位多层单元的非易失性存储装置中执行的软判决读取操作的示例的示图，图12是示出包括在非易失性存储装置中的多个页的阈值电压分布的示例的示图。
参照图8A和图8B，非易失性存储装置可执行针对第一页的第一读取操作（S600）。在一些示例实施例中，由非易失性存储装置执行的读取操作可包括硬判决读取操作和/或软判决读取操作。硬判决读取操作是当具有预定参考电平的读取电压被施加到字线时基于结合到所述字线的存储单元的导通/截止状态（例如，指示逻辑“0”或“1”）从所述存储单元读取硬判决数据的操作，存储器控制器可通过使用硬判决数据和纠错码（例如，低密度奇偶校验（LDPC）码）来以硬判决方式执行纠错。此外，软判决读取操作是通过施加具有规则间隔的多个读取电压来从结合到字线的存储单元读取具有对于硬判决数据（例如，指示检测的位为“0”或“1”的概率）的可靠性信息的软判决数据的操作，存储器控制器可通过使用对于硬判决数据的可靠性信息以及硬判决数据和纠错码（例如，LDPC码）来以软判决方式执行纠错。
例如，为了执行针对第一页的第一读取操作，非易失性存储装置可首先执行读取第一页的第一硬判决数据的第一硬判决读取操作（S610）。非易失性存储装置可执行第一硬判决读取操作，其中，所述第一硬判决读取操作通过将具有预定参考电平的第一读取电压施加到第一字线来从包括结合到第一字线的存储单元的第一页读取第一硬判决数据的第一硬判决读取操作。非易失性存储装置可将通过第一硬判决读取操作读取的第一页的第一硬判决数据输出到存储器控制器，存储器控制器可确定通过第一硬判决读取操作读取的第一页的第一硬判决数据通过ECC能否纠错（S615）。
如果第一页的第一硬判决数据通过ECC不可纠错（S615：否），则非易失性存储装置还可执行读取具有对于第一硬判决数据的可靠性信息的第一页的第一软判决数据的第一软判决读取操作（S620）。非易失性存储装置可通过施加具有规则间隔的多个电压来从包括结合到第一字线的存储单元的第一页读取具有对于第一硬判决数据的可靠性信息的第一软判决数据。
例如，如图9中所示，非易失性存储装置可执行2位软判决读取操作。2位软判决读取操作可包括使用具有规则间隔的三个电压V1、V2和V3的三个读取操作。例如，三个电压V1、V2和V3可包括具有用于区分与数据“1”相应的第一状态Si和与数据“0”相应的第二状态Si+1的预定参考电平的第一电压V1、比第一电压V1低预定电平的第二电压V2和比第一电压V1高预定电平的第三电压V3。在一些示例实施例中，通过使用具有参考电平的第一电压V1读取的数据710可以是通过硬判决读取操作读取的硬判决数据710，2位软判决读取操作可使用通过硬判决读取操作读取的硬判决数据710，而不施加具有参考电平的第一电压V1。2位软判决读取操作可对通过使用第二电压V2读取的数据和通过使用第三电压V3读取的数据执行预定逻辑操作（例如，异或操作730）（或编码），来产生具有对于硬判据数据710的软判决数据720。软判决数据720的每位可表示硬判决数据710的相应位的可靠度。例如，具有值“1”的软判决数据720的位可表示硬判决数据710的相应位具有强（S）可靠性，具有值“0”的软判决数据720的位可表示硬判决数据710的相应位具有弱（W）可靠性。
在其它示例中，如图10中所示，非易失性存储装置可执行3位软判决读取操作。3位软判决读取操作可包括使用具有规则间隔的七个电压V1、V2、V3、V4、V5、V6和V7的七个读取操作。例如，七个电压V1、V2、V3、V4、V5、V6和V7可包括在2位软判决读取操作中使用的三个电压V1、V2和V3，并还可包括比第二电压V2低的第四电压V4、在第二电压V2和第一电压V1之间的第五电压V5、在第一电压V1和第三电压V3之间的第六电压V6以及比第三电压V3高的第七电压V7。在一些示例实施例中，通过使用第一电压V1读取的数据710可以是通过硬判决读取操作读取的硬判决数据710。通过使用第二电压V2和第三电压V3读取的数据720可以是与通过2位软判决读取操作读取的软判决数据720相应的最高有效位（MSB）软判决数据720。3位软判决读取操作可通过对通过使用第四电压V4、第五电压V5、第六电压V6和第七电压V7读取的数据执行预定逻辑操作（例如，XNOR操作750）来产生最低有效位（LSB）软判决数据740。具有两位的每个软判决数据720和740可表示硬判决数据710的相应位的可靠度。例如，具有值“11”的每个软判决数据720和740可表示硬判决数据710的相应位具有很强（VS）可靠性，具有值“10”的每个软判决数据720和740可表示硬判决数据710的相应位具有强（S）可靠性，具有值“00”的每个软判决数据720和740可表示硬判决数据710的相应位具有弱（W）可靠性，具有值“01”的每个软判决数据720和740可表示硬判决数据710的相应位具有很弱（VW）可靠性。
尽管图9和图10示出两个相邻状态Si和Si+1，但是可执行图9和图10中示出的2位软判决读取操作和3位软判决读取操作以区分多个状态的任何两个相邻状态。例如，在存储单元是具有八个状态E、P1、P2、P3、P5、P6和P7的三位MLC以每一存储单元存储三位数据的情况下，非易失性存储装置可以以图11A至图11C示出的方式执行2位软判决读取操作和3位软判决读取操作。图11A示出2位软判决读取操作的示例和在通过使用第一参考读取电压VREF1从3位MLC读取数据的第一位（例如，LSB）时执行的3位软判决读取操作的示例，图11B示出2位软判决读取操作的示例和在通过使用第二参考读取电压VREF2和第三参考读取电压VREF3从3位MLC读取数据的第二位（例如，CSB）时执行的3位软判决读取操作的示例，图11C示出2位软判决读取操作的示例和在通过使用第四至第七参考读取电压VREF4、VREF5、VREF6和VREF7从3位MLC读取数据的第三位（例如，MSB）时执行的3位软判决读取操作的示例。
非易失性存储装置可将通过第一软判决操作读取的第一页的第一软判决数据输出到存储器控制器，存储器控制器可基于包括在第一软判决数据的可靠性信息来确定第一硬判决数据是否是可纠错的（S625）。
非易失性存储装置可不管或不依赖于第一硬判决数据是否是可纠错的而执行获得最佳读取电平的第一读取重试（不利用可靠性信息，或基于包括在第一软判决数据的可靠性信息）（S630）。也就是说，不仅在基于包括在第一软判决数据的可靠性信息，第一硬判决数据不是可纠错时（S625：否），而且在基于包括在第一软判决数据的可靠性信息，第一硬判决数据是可纠错时（S625：是），并且即使在不利用可靠性信息的情况下，第一硬判决数据是可纠错时（S615：是），非易失性存储装置也可执行第一读取重试（S630）。在一些示例实施例中，在第一读取重试中使用的读取重试电压的至少一部分可与在第一软判决读取操作中使用的具有规则间隔的多个电压的至少一部分相应。在这种情况下，第一读取重试可使用第一软判决数据的至少一部分。
在一些示例实施例中，非易失性存储装置可根据第一硬判决数据在不利用可靠性信息的情况下是否是可纠错的和第一硬判决数据基于包括在第一软判决数据的可靠性信息是否是可纠错的，通过使用具有不同范围的读取重试电压来执行第一读取重试。例如，如果第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为是不可纠错的（S625：否），则非易失性存储装置可使用具有第一范围的第一读取重试电压来执行第一读取重试。与在第一硬判决数据基于包括在第一软判决数据的可靠性信息是不可纠错时相比，当第一硬判决数据基于包括在第一软判决数据的可靠性信息是可纠错时第一读取电压的参考电平可相对接近于最佳读取电平。因此，如果第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为是可纠错（的S625：是），则非易失性存储装置可使用具有比第一范围窄的第二范围的第二读取重试电压执行第一读取重试。此外，与在不利用可靠性信息的情况下第一硬判决数据是不可纠错时相比，当在不利用可靠性信息的情况下第一硬判决数据可纠错时第一读取电压的参考电平可相对接近于最佳读取电平。因此，如果在不利用可靠性信息的情况下第一硬判决数据被确定为是可纠错的（S615：是），则非易失性存储装置可使用具有比第二范围窄的第三范围的第三读取重试电压来执行第一读取重试。在一些示例实施例中，第二读取重试电压的数量可比第一读取重试电压的数量少，第三读取重试电压的数量可比第二读取重试电压的数量少。
非易失性存储装置可存储通过第一读取重试获得的最佳读取电平，以使用该最佳读取电平来执行随后的第二读取操作（S635）。存储器控制器可通过使用纠错码、第一硬判决数据和/或第一软判决数据以硬判决方式或软判决方式来执行纠错。例如，当在不利用可靠性信息的情况下第一硬判决数据是可纠错时（S615：是），存储器控制器可通过使用纠错码和第一硬判决数据以硬判决方式对第一页的第一硬判决数据执行纠错（或ECC解码）来恢复原始数据。当基于包括在第一软判决数据的可靠性信息，第一硬判决数据可纠错时（S625：是），存储器控制器可通过使用纠错码、第一硬判决数据和第一软判决数据以软判决方式对第一页的第一硬判决数据执行纠错来恢复原始数据。此外，当基于包括在第一软判决数据的可靠性信息，第一硬判决数据不是可纠错时（S625：否），存储器控制器可以以硬判决方式或软判决方式对通过第一读取重试读取的第一页的数据执行纠错来恢复原始数据。因此，可完成读取第一页的数据的第一读取操作（S640）。在一些示例实施例中，在硬判决方式或软判决方式的纠错中使用的纠错码可以是低密度奇偶校验（LDPC）码。
在完成第一读取操作之后，主机可向存储器控制器请求第二页的数据，存储器控制器可将向非易失性存储装置请求读取第二页的数据的命令发送到非易失性存储装置。非易失性存储装置可响应于所述命令（S650、S655、S660、S665、S670、S675和S680）来执行针对第二页的第二读取操作。第二读取操作可包括第二硬判决读取操作和/或第二软判决读取操作。
例如，为了执行针对第二页的第二读取操作，非易失性存储装置可首先执行读取第二页的第二硬判决数据的第二硬判决读取操作（S650）。非易失性存储装置可通过将具有存储的最佳读取电平的第二读取电压施加到第二字线来执行针对包括结合到第二字线的存储单元的第二页的第二硬判决读取操作。
在不利用可靠性信息的情况下确定通过第二硬判决读取操作读取的第二硬判决数据是否是可纠错的（S655）。如果第二硬判决数据被确定为不是可纠错的（S655：否），则非易失性存储装置可执行第二软判决读取操作，其中，第二软判决读取操作从包括结合到第二字线的存储单元的第二页读取具有对于第二硬判决数据的可靠性信息的第二软判决数据（S665）。如果第二硬判决数据被确定为是可纠错的（S655：是），则非易失性存储装置可不执行第二软判决读取操作。
在执行了第二软判决读取操作的情况下，非易失性存储装置可根据第二硬判决数据基于包括在第二软判决数据的可靠性信息是否是可纠错的，而选择性地执行第二读取重试（S665和S670）。也就是说，如果基第二硬判决数据基于包括在第二软判决数据的可靠性信息是可纠错的，则非易失性存储装置可完成第二读取操作而不执行第二读取重试（S665：是和S680），并且如果第二硬判决数据基于包括在第二软判决数据的可靠性信息不是可纠错的，则非易失性存储装置可执行第二读取重试（S665：是和S670）。例如，非易失性存储装置可以以图4A和图4B中示出的方式、图5中示出的方式等来执行第二读取重试。在一些示例实施例中，非易失性存储装置可通过使用第一读取重试的结果来执行第二读取重试，从而减少第二读取重试的读取时间。在执行了第二读取重试的情况下，非易失性存储装置可存储将在随后的读取操作中使用的通过第二读取重试获得的新的最佳读取电平。
如上所述，在随后的第二读取操作期间，可仅在通过第二硬判决读取操作读取的第二页的数据（或，第二硬判决数据）不是可纠错的时执行第二软判决读取。此外，在随后的第二读取操作期间，可仅在执行了第二软判决读取操作之后第二页的数据不是可纠错时执行第二读取重试。由于使用通过不管或不依赖于第一页的数据（或，第一硬判决数据）是否是可纠错的而执行的第一读取重试获得的最佳读取电平来执行第二硬判决读取操作，因此与传统的数据读取方法相比，可增大通过第二硬判决读取操作读取的第二页的数据是可纠错的概率。因此，不需执行第二软判决读取操作和/或第二读取重试，从而可减少非易失性存储装置的平均读取时间和平均读取延迟。
例如，如图12中所示，可通过将具有预定参考电平的第一读取电压VREF施加到第一字线WL1来执行针对第一页的第一读取操作。在第一读取电压VREF的参考电平在通过第一硬判决读取操作的可纠错的范围810之内或在通过第一软判决读取操作的可纠错的范围820之内的情况下，在传统的数据读取方法中不执行第一读取重试，但是在根据示例实施例的数据读取方法中执行第一读取重试以获得最佳读取电平。因此，在传统的数据读取方法中，随后的针对第二页PAGE2和第三页PAGE3的硬判决读取操作使用第一读取电压VREF，从而应执行针对第二页PAGE2和第三页PAGE3的软判决读取操作，这是因为第一读取电压VREF在通过针对第二页PAGE2和第三页PAGE3的硬判决读取操作的可纠错的范围830和850之外。此外，在传统的数据读取方法中，如果第一读取电压VREF在通过针对第二页PAGE2和第三页PAGE3的软判决读取操作的可纠错的范围840和860之外，则不仅应执行针对第二页PAGE2和第三页PAGE3的软判决读取操作，而且还应执行针对第二页PAGE2和第三页PAGE3的读取重试。然而，在根据示例实施例的数据读取方法中，可通过针对第一页PAGE1的第一读取重试来获得最佳读取电平，具有最佳读取电平的第二读取电压VOPT可用于随后的针对第二页PAGE2和第三页PAGE3的硬判决读取操作。因此，第二读取电压VOPT可在通过针对第二页PAGE2和第三页PAGE3的硬判决读取操作的可纠错的范围830和850内，从而可不执行针对第二页PAGE2和第三页PAGE3的软判决读取操作和读取重试。如上所述，在随后的读取操作中，由于可不执行软判决读取操作和读取重试，因此可减少根据示例实施例的非易失性存储装置的平均读取时间和平均读取延迟。
存储器控制器可通过使用纠错码、硬判决数据和/或第二软判决数据以硬判决方式或软判决方式对第二页的数据执行纠错来恢复原始数据。因此，可完成读取第二页的数据的第二读取操作（S680）。非易失性存储装置还可通过使用通过第一读取重试或第二读取重试获得的最佳读取电平来执行随后的读取操作（S650）。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，可不管或不依赖于通过第一读取操作读取的数据是否是可纠错而获得最佳读取电平，并且使用所述最佳读取电平来执行随后的第二读取操作。因此，通过随后的读取操作读取的数据可以是通过硬判决读取操作而可纠错的，而不执行软判决读取操作和/或读取重试，从而可减少随后的读取操作的读取时间和读取延迟。因此，可减少根据示例实施例的非易失性存储装置的平均读取时间和平均读取延迟。
图13是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图，图14是示出包括在非易失性存储装置中的多个页的阈值电压分布的示例的示图。
参照图13，非易失性存储装置可执行读取硬判决数据的硬判决读取操作（S910），存储器控制器可在不利用可靠性数据的情况下确定硬判决数据是否是可纠错的（S920）。如果在不利用可靠性数据的情况下硬判决数据是可纠错的（S920：是），则非易失性存储装置和存储器控制器可通过恢复原始数据来完成读取操作而不执行软判决读取操作和读取重试（S970）。
如果在不利用可靠性数据的情况下硬判决数据不是可纠错的（S920：否），则非易失性存储装置可执行读取具有对于硬判决数据的可靠性信息的软判决数据的软判决读取操作（S930）。存储器控制器可基于软判决数据的可靠性数据而确定硬判决数据是否是可纠错的（S940）。非易失性存储装置可不管或不依赖于基于软判决数据的可靠性数据硬判决数据是否可纠错的，而执行读取重试以获得最佳读取电平（S950），并可存储将在随后的读取操作中使用的最佳读取电平（S960）。也就是说，在根据示例实施例的数据读取方法中，当在不利用可靠性信息的情况下硬判决数据是可纠错时（S920：是）可不执行读取重试，而当基于软判决数据的可靠性数据，硬判决数据不是可纠错时（S940：否）或即使在基于软判决数据的可靠性数据，硬判决数据可纠错时（S940：是），也执行读取重试。
在一些示例实施例中，非易失性存储装置可通过根据硬判决数据基于软判决数据的可靠性数据而是否是可纠错的而使用具有不同范围的读取重试电压，来执行读取重试。例如，当硬判决数据基于包括在软判决数据的可靠性信息被确定为不是可纠错时，非易失性存储装置可使用具有第一范围的第一读取重试电压来执行读取重试，而当硬判决数据基于包括在软判决数据的可靠性信息被确定为是可纠错时，非易失性存储装置可使用具有比第一范围窄的第二范围的第二读取重试电压来执行读取重试。存储器控制器可通过使用纠错码、硬判决数据和/或软判决数据来恢复原始数据，从而可完成读取操作（S970）。可使用存储的最佳读取电平来执行随后的读取操作或随后的硬判决读取操作（S910）。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，在执行了软判决读取操作的情况下，可不管或不依赖于硬判决数据通过软判决读取操作是否是可纠错的，而执行用于获得最佳读取电平的读取重试。此外，由于在随后的读取操作期间使用最佳读取电平执行硬判决读取操作，因此与传统的数据读取方法相比，可增加通过随后的读取操作的硬判决读取操作读取的数据是可纠错的的概率。因此，可在随后的读取操作期间不执行软判决读取操作和/或读取重试，从而可减少根据示例实施例的非易失性存储装置的平均读取时间和平均读取延迟。
例如，如图14中所示，可通过将具有预定参考电平的第一读取电压VREF施加到第一字线WL1来执行针对第一页PAGE1的硬判决读取操作。在第一读取电压VREF在通过硬判决读取操作的可纠错的范围1010之外的情况下，可执行针对第一页PAGE1的软判决读取操作。如果第一读取电压VREF在通过软判决读取操作的可纠错的范围1020之内，则在传统数据读取方法中可不执行读取重试，但在根据示例实施例的数据读取方法中可执行读取重试以获得最佳读取电平。因此，在传统的数据读取方法中，随后的针对第二页PAGE2和第三页PAGE3的硬判决读取操作使用第一读取电压VREF，从而应执行针对第二页PAGE2和第三页PAGE3的软判决读取操作，这是因为第一读取电压VREF在通过针对第二页PAGE2和第三页PAGE3的硬判决读取操作的可纠错的范围1030和1050之外。此外，在传统的数据读取方法中，如果第一读取电压VREF在通过针对第二页PAGE2的软判决读取操作的可纠错的范围1040之内，则可不执行针对第二页PAGE2的读取重试，但如果第一读取电压VREF在通过针对第三页PAGE3的软判决读取操作的可纠错的范围1060之外，则还执行针对第三页PAGE3的读取重试。然而，在根据示例实施例的数据读取方法中，可通过针对第一页PAGE1的第一读取重试来获得最佳读取电平，且具有最佳读取电平的第二读取电压VOPT可用于随后的针对第二页PAGE2和第三页PAGE3的硬判决读取操作。因此，第二读取电压VOPT可在通过针对第二页PAGE2和第三页PAGE3的硬判决读取操作的可纠错的范围1030和1050之内，从而可不执行针对第二页PAGE2和第三页PAGE3的软判决读取操作和读取重试。如上所述，在随后的读取操作中，由于可不执行软判决读取操作和读取重试，因此可减少根据示例实施例的非易失性存储装置的平均读取时间和平均读取延迟。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，即使读取的数据通过软判决读取操作是可纠错的，也可获得最佳读取电平，并且可使用所述最佳读取电平来执行至少一个随后的读取操作。因此，通过随后的读取操作读取的数据可以是通过硬判决读取操作的可纠错的而无需执行软判决读取操作和/或读取重试，从而可减少随后的读取操作的读取时间和读取延迟。因此，可减少根据示例实施例的非易失性存储装置的平均读取时间和平均读取延迟。
图15是示出根据示例实施例的从易失性存储装置读取数据的方法的流程图，图16是用于描述顺序读取操作和随机读取操作的示图。
参照图15，根据将被执行的读取操作是顺序读取操作之一还是随机读取操作之一，非易失性存储装置可不管或不依赖于读取的数据是否是可纠错的而执行读取重试，或可根据读取的数据是否是可纠错的而选择性地执行读取重试。例如，可确定读取操作是顺序读取操作之一还是随机读取操作之一（S1110）。例如，如图16中所示，如果读取操作是从多个相邻页PAGE1、PAGE2、PAGE3、PAGE4和PAGE5顺序地读取数据的操作之一，则读取操作可被确定为顺序读取操作之一，而如果读取操作是从多个非相邻页PAGE1、PAGE100和PAGE200读取数据的操作之一，则读取操作可被确定为随机读取操作之一。尽管图16示出从包括在存储块中的非相邻页PAGE1、PAGE100和PAGE200读取数据的随机读取操作的示例，但是在一些示例实施例中，随机读取操作可包括针对包括在不同的存储块中的多个页的读取操作。在一些示例实施例中，可由存储器控制器确定读取操作是顺序读取操作之一还是随机存储操作之一。在其它示例实施例中，可由主机确定读取操作是顺序读取操作之一还是随机读取操作之一。
如果读取操作是随机读取操作之一（S1110：随机读取），则非易失性存储装置可执行读取操作（S1120）。在随机读取的情况下，当读取的数据可是纠错的时（S1125：是），非易失性存储装置可不执行读取重试，并且仅在读取的数据不是可纠错时，非易失性存储装置可执行读取重试以获得并存储最佳读取电平（S1125：否、S1130和S1135）。可通过对通过读取操作或读取重试读取的数据执行纠错来恢复原始数据，并可完成读取操作（S1140）。
如果读取操作是顺序读取操作之一（S1110：顺序读取），则非易失性存储装置可执行读取操作（S1150），并可不管或不依赖于读取的数据是否是可纠错的而执行读取重试（S1155和S1160）。也就是说，如果读取的数据不是可纠错（S1155：否）或者即使读取的数据是可纠错（S1155：是），则非易失性存储装置均可执行读取重试以获得最佳读取电平，并可存储所述最佳读取电平以用于顺序读取操作的随后的读取操作中（S1165）。可通过对通过读取操作或读取重试读取的数据执行纠错来恢复原始数据，并可完成读取操作（S1170）。可使用存储的最佳读取电平来执行顺序读取操作的随后的读取操作（S1120）。在随后的读取操作期间，可根据通过随后的读取操作读取的数据是否是可纠错的来选择性地执行读取重试（S1125和S1130）。相邻页可具有相似阈值电压分布特性。因此，如果使用通过顺序读取操作之一获得的最佳读取电平来执行顺序读取操作的随后的读取操作，则可增大通过随后的读取操作读取的数据是可纠错的概率。因此，在随后的读取操作期间可不执行读取重试，从而可减少非易失性存储装置的平均读取时间和平均读取延迟。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，如果读取操作是顺序读取操作之一，则可执行读取重试而不管或不依赖于读取的数据是否是可纠错的。因此，在随后的读取操作期间可不执行读取重试，从而可减少非易失性存储装置的平均读取时间和平均读取延迟。
图17是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
参照图17，根据将被执行的读取操作是顺序读取操作之一还是随机读取操作之一，非易失性存储装置可执行读取重试而不管或不依赖于读取的数据是否是可纠错的。可确定读取操作是顺序读取操作之一还是随机读取操作之一（S1210）。
如果读取操作是随机读取操作之一（S1210：随机读取），则非易失性存储装置可执行读取硬判决数据的硬判决读取操作（S1220），如果在不利用可靠性信息的情况下硬判决数据是可纠错的，则非易失性存储装置可完成读取操作而不执行软判决读取操作和读取重试（S1225：是和S1250）。如果在不利用可靠性信息的情况下硬判决数据不是可纠错的（S1225：否），则非易失性存储装置可执行读取具有对于硬判决数据的可靠性信息的软判决数据的软判决读取操作（S1230），并且如果硬判决数据基于包括在软判决数据的可靠性信息是可纠错的，则非易失性存储装置可完成读取操作而不执行读取重试（S1235：是和S1250）。如果硬判决数据基于包括在软判决数据的可靠性信息不是可纠错的（S1235：否），则非易失性存储装置可执行读取重试（S1240），可存储通过读取重试获得的最佳读取电平（S1245），并可完成读取操作（S1250）。
如果读取操作是顺序读取操作之一（S1210：顺序读取），则非易失性存储装置可执行读取重试而不管或不依赖于读取的数据是否是可纠错的。例如，非易失性存储装置可执行读取硬判决数据的硬判决读取操作（S1260），并且如果硬判决数据在不利用可靠性信息的情况下是可纠错的，则非易失性存储装置可执行读取重试，而不执行软判决读取操作（S1265：是和S1280）。如果硬判决数据在不利用可靠性信息的情况下是不可纠错的（S1265：否），则非易失性存储装置可执行读取具有对于硬判决数据的可靠性信息的软判决数据的软判决读取操作（S1270）。此外，如果硬判决数据基于包括在软判决数据的可靠性信息而不是可纠错的或即使硬判决数据基于包括在软判决数据的可靠性信息是可纠错的（S1275：否，S1275：是和S1280），则非易失性存储装置也可执行获得最佳读取电平的读取重试。非易失性存储装置可存储将在顺序读取操作的随后的读取操作中使用的最佳读取电平（S1285），并可完成读取操作（S1290）。在顺序读取操作的随后的读取操作期间，可使用存储的最佳读取电平来执行随后的硬判决读取操作（S1220），并根据读取的数据是否是可纠错的选择性地执行读取重试（S1225、S1230、S1235和S1240）。相邻页可具有相似的阈值电压分布特性。因此，如果使用通过顺序读取操作之一获得的最佳读取电平来执行顺序读取操作的随后的读取操作，则增加通过随后的读取操作读取的数据可是纠错的概率。因此，可在随后的读取操作期间不执行读取重试，从而可减少非易失性存储装置的平均读取时间和平均读取延迟。
图18是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图。
参照图18，根据将被执行的操作是顺序读取操作之一还是随机读取操作之一，非易失性存储装置可不管或不依赖于读取的数据是否是可纠错的而执行读取重试而，或可根据读取的数据是否可是纠错的而选择性地执行读取重试。可确定读取操作是顺序读取操作之一还是随机读取操作之一（S1310）。
如果读取操作是随机读取操作之一（S1310：随机读取），则非易失性存储装置可执行读取硬判决数据的硬判决读取操作（S1320），并且如果在不利用可靠性信息的情况下硬判决数据是可纠错的，则非易失性存储装置可完成读取操作而不执行软判决读取操作和读取重试（S1325：是和S3250）。如果在不利用可靠性信息的情况下硬判决数据是不可纠错（S1325：否），则非易失性存储装置可执行读取具有硬判决数据的可靠性信息的软判决数据的软判决读取操作（S1330），并且如果硬判决数据基于包括在软判决数据的可靠性信息是可纠错的，则非易失性存储装置可完成读取操作而不执行读取重试（S1335：是和S1350）。如果硬判决数据基于包括在软判决数据的可靠性信息而不是可纠错的（S1335：否），则非易失性存储装置可执行读取重试（S1340），可存储通过读取重试获得的最佳读取电平（S1345），并可完成读取操作（S1350）。
如果读取操作是顺序读取操作之一（S1310：顺序读取），则非易失性存储装置可执行读取重试而不管或不依赖于读取的数据是否是通过软判决读取操作的可纠错的。例如，非易失性存储装置可执行读取硬判决数据的硬判决读取操作（S1360），并且如果在不利用可靠性信息的情况下硬判决数据是可纠错的，则非易失性存储装置可完成读取操作而不执行软判决读取操作和读取重试（S1365：是和S13900）。如果在不利用可靠性信息的情况下硬判决数据不是可纠错的（S1365：否），则非易失性存储装置可执行读取具有硬判决数据的可靠性信息的软判决数据的软判决读取操作（S1370）。此外，如果硬判决数据基于包括在软判决数据的可靠性信息而不是可纠错的或即使硬判决数据基于包括在软判决数据的可靠性信息是可纠错的（S1375：否，S1375：是和S1380），则非易失性存储装置也可执行获得最佳读取电平的读取重试。非易失性存储装置可存储将在顺序读取操作的随后的读取操作中使用的最佳读取电平（S1385），并可完成读取操作（S1390）。在顺序读取操作的随后的读取操作期间，可使用存储的最佳读取电平来执行随后的硬判决读取操作（S1360）。相邻页可具有相似阈值电压分布特性。因此，如果使用通过顺序读取操作之一获得的最佳读取电平来执行顺序读取操作的随后的读取操作，则可增大通过随后的读取操作读取的数据可纠错的概率。因此，在随后的读取操作期间可不执行读取重试，从而可减少非易失性存储装置的平均读取时间和平均读取延迟。
图19是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图，图20是示出存储各个存储块的最佳读取电平的非易失性存储装置的示图。
参照图19，非易失性存储装置可在每个存储块被擦除和编程之后第一次执行的读取操作期间执行读取重试而不管或不依赖于读取的数据是否是可纠错的。在一些示例实施例中，可针对每个存储块存储通过读取重试获得的最佳读取电平。
例如，非易失性存储装置可擦除存储块（S1410），并可执行将数据写入存储块的页的编程操作（S1420）。之后，非易失性存储装置可执行从存储块的页读取数据的读取操作（S1430）。此时，非易失性存储装置可确定读取操作是否是在存储块被擦除和编程之后针对该存储块第一次执行的读取操作（S1440）。如果读取操作不是针对存储块第一次执行的读取操作（S1440：否），则非易失性存储装置可仅在数据不是可纠错的时执行读取重试（S1480：否和S1460），并且当数据是可纠错的时，非易失性存储装置可完成读取操作而不执行读取重试（S1480：是和S1480）。
如果读取操作是针对存储块第一次执行的读取操作（S1440：是），则非易失性存储装置可执行读取重试而不管或不依赖于数据是否是可纠错的（S1450和S1460）。也就是说，如果数据不是可纠错的，或即使数据是可纠错的，则非易失性存储装置也可通过执行读取重试来获得最佳读取电平（S1450：否，S1450：是和S1460），并可完成读取操作（S1490）。
在一些示例实施例中，可针对每个存储块存储最佳读取电平。例如，如图20中所示，当在第一存储块（MB1）1510被擦除和编程之后针对第一存储块（MB1）1510第一次执行针对第一页PAGE1的读取操作时，针对第一页PAGE1的读取操作可不管或不依赖于读取的数据是否是可纠错的，而包括获得第一存储块（MB1）1510的最佳读取电平RL1的读取重试。可将针对第一存储块（MB1）1510的最佳读取电平RL1存储在最佳读取电平存储表1550中。之后，当执行针对第二页PAGE2的读取操作时，可使用存储在最佳读取电平存储表1550中的第一存储块（MB1）1510的最佳读取电平RL1来执行针对第二页PAGE2的读取操作，并根据读取的数据是否是可纠错的而选择性地执行读取重试。此外，当在第二存储块（MB2）1530被擦除和编程之后针对第二存储块（MB2）1530第一次执行针对第三页PAGE3的读取操作时，针对第三页PAGE3的读取操作可不管或不依赖于读取的数据是否可纠错的而包括获得第二存储块（MB2）1530的最佳读取电平RL2的读取重试。可将针对第二存储块（MB2）1530的最佳读取电平RL2存储在最佳读取电平存储表1550中。之后，当执行针对第四页PAGE4的读取操作时，可使用存储在最佳读取电平存储表1550中的第二存储块（MB2）1530的最佳读取电平RL2来执行针对第四页PAGE4的读取操作，并根据读取的数据是否是可纠错的而选择性地执行读取重试。
包括在相同存储块中的页可具有相似的阈值电压分布特性。因此，如果使用通过在存储块被擦除和编程之后第一次执行的读取操作而获得的最佳读取电平执行针对存储块的其他页的随后的读取操作，则可增加通过随后的读取操作读取的数据是可纠错的的概率。因此，可在随后的读取操作期间不执行读取重试，从而减少非易失性存储装置的平均读取时间和平均读取延迟。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，可不管或不依赖于在存储块被擦除和编程之后针对存储块第一次执行的读取操作期间读取的数据是否是可纠错的而执行用于获得最佳读取电平的读取重试。此外，可针对每个存储块存储相应的最佳读取电平。使用每个存储块的最佳读取电平来执行随后的读取操作。因此，可在随后的读取操作期间不执行读取重试，从而可减少非易失性存储装置的平均读取时间和平均读取延迟。
图21是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图，图22是示出根据字线的位置选择性地存储最佳读取电平的非易失性存储装置的示图。
参照图21，根据执行读取操作的页的字线是否是位于存储块的边缘区域的边缘字线，非易失性存储装置可执行读取重试而不管或不依赖于读取的数据是否可纠错的，或可根据读取的数据是否是可纠错的而选择性地执行读取重试。
例如，非易失性存储装置可执行针对与字线相应的页的读取操作（S1610），并可确定字线是否是位于包括结合到该字线的存储单元的存储块的边缘区域的边缘字线（S1620）。如果字线是边缘字线（S1620：是），则非易失性存储装置可根据读取的数据是否是可纠错的来选择性地执行读取重试，并且即使执行了读取重试也可不存储最佳读取电平而完成读取操作（S1625）。如果字线不是边缘字线（S1620：否），则非易失性存储装置可不管或不依赖于读取的数据是否是可纠错的而执行读取重试而，并可存储最佳读取电平，并可完成读取操作（S1640、S1645和S1650）。
例如，如图22中所示，在针对结合到字线WL1的页PAGE1、结合到字线WL2的PAGE2、结合到字线WLN-1的PAGEN-1和结合到字线WLN的PAGEN的读取操作期间，可根据读取的数据是否是可纠错的而选择性地执行读取重试，并且即使执行了读取重试也可不存储最佳读取电平，其中，字线WL1、WL2、WLN-1和WLN位于存储块1700的一个或更多个边缘区域。在针对结合到字线WL3的页PAGE3、结合到字线WL4的页PAGE4、结合到字线WLK的页PAGK、结合到字线WLK+1的页PAGEK+1、结合到字线WLN-3的页PAGEN-3和结合到字线WLN-2的PAGEN-2的读取操作期间，可不管或不依赖于读取的数据是否是可纠错的而执行读取重试，并可存储最佳读取电平，其中，字线WL3、WL4、WLK、WLN+1、WLN-3和WLN-2位于存储块1700的（除了边缘区域之外的区域的）中心区域。
在随后的读取操作期间，可使用存储的最佳读取电平来执行随后的读取操作（S1660），可根据读取的数据是否是可纠错的而选择性地执行读取重试和存储最佳读取电平，并可完成随后的读取操作（S1670、S1680、S1685和S1690）。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，可在针对阈值电压分布特性可与其它页的阈值电压分布特性不同的位于边缘区域的页的读取操作期间不存储最佳读取电平，并在针对阈值电压分布特性可与其它页的阈值电压分布相似的位于中心区域的页的读取操作期间，可不管或不依赖于读取的数据是否是可纠错的来通过执行读取重试来获得和存储最佳读取电平。因此，可在随后的读取操作期间不执行读取重试，从而可减少非易失性存储装置的平均读取时间和平均读取延迟。
图23是示出根据示例实施例的从非易失性存储装置读取数据的方法的流程图，图24是示出根据编程/擦除周期的数量的阈值电压偏移的曲线图。
参照图23，当编程和擦除（P/E）周期（或擦除周期）的数量是预定值之一时，非易失性存储装置可执行读取重试而不管或不依赖于读取的数据是否是可纠错的。
例如，非易失性存储装置可对非易失性存储装置的擦除周期的数量或每个存储块的擦除周期的数量进行计数（S1810）。每当存储块被擦除时非易失性存储装置可增加存储块的擦除周期的计数量。非易失性存储装置可执行针对包括在存储块中的页的读取操作（S1820），并可将存储块的擦除周期的计数量与预定值进行比较（S1830）。如果存储块的擦除周期的计数量与预定值不匹配（或在一些实施例中，小于预定值）（S1830：否），则非易失性存储装置可根据读取的数据是否是可纠错的来选择性地执行读取重试，并可完成读取操作（S1860）。如果存储块的擦除周期的计数量与预定值匹配（或在一些实施例中，大于预定值（S1830：是），则非易失性存储装置可执行读取重试而不管或不依赖于读取的数据是否是可纠错的，可存储最佳读取电平（S1850）并可完成读取操作（S1860）。
在一些示例实施例中，不管或不依赖于读取的数据是否是可纠错的人执行了读取重试的擦除周期的预定值可具有规则间隔。在其它示例实施例中，擦除周期的预定值可具有逐渐减小的间隔。例如，如图24中所示，随着存储块的擦除周期增加，包括在存储块中的存储单元的下降度增大，每页的阈值电压偏移度可增大。因此，随着存储块的擦除周期增加，擦除周期的预定值可具有逐渐减小的间隔，使得可不管或不依赖于读取的数据是否是可纠错的而更频繁地执行读取重试。
如上所述，在根据示例实施例的从非易失性存储装置读取数据的方法中，在预定擦除周期，可不管或不依赖于读取的数据是否是可纠错的而获得和存储最佳读取电平，并且可在随后的读取操作期间不执行读取重试。因此，可减少非易失性存储装置的平均读取时间和平均读取延迟。
图25是示出根据示例实施例的非易失性存储装置的框图。
参照图25，非易失性存储装置1900包括存储单元阵列1910、页缓冲器电路1920、行解码器1930、电压产生器1940、输入/输出缓冲器电路1960和控制电路1950。在一些示例实施例中，非易失性存储装置1900可以是闪存装置。在其它示例实施例中，非易失性存储装置1900可以是相变随机存取存储器（PRAM）、阻抗随机存取存储器（RRAM）、磁随机存取存储器（MRAM）、铁电随机存取存储器（FRAM）等。
存储单元阵列1910可包括结合到多条字线和多条位线的多个存储单元。如以下参照图26A至26C所述，多个存储单元可以是NAND或NOR闪存单元，并可被布置在二维阵列结构或三维垂直阵列结构中。
在一些示例实施例中，存储单元可以是均存储一个数据位的SLC，或均存储多个数据位的MLC。在MLC的情况下，写入模式的编程方案可包括各种编程方案，诸如阴影编程方案、重新编程方案或片上缓冲编程方案。
页缓冲器电路1920可结合到位线，并可存储将在存储单元阵列1910中被编程的写入数据或从存储单元阵列1910感测的读取数据。也就是说，页缓冲器电路1920可根据非易失性存储装置1900的操作模式作为写入驱动器或感测放大器而进行操作。例如，页缓冲器电路1920可在写入模式下作为写入驱动器进行操作并在读取模式下作为感测放大器进行操作。输入/输出缓冲器电路1960可从外部存储器控制器接收将在存储单元阵列1910中被编程的数据，并可将从存储单元阵列1910读取的数据发送到存储器控制器。
行解码器1930可结合到字线，并可响应于行地址而选择字线中的至少一条字线。电压产生器1940可根据控制电路1950的控制来产生字线电压，诸如编程电压、通过电压、验证电压、擦除电压、读取电压等。控制电路1950可控制页缓冲器电路1920、行解码器1930、电压产生器1940和输入/输出缓冲器电路1960以执行针对存储单元阵列1910的数据存储、擦除和读取操作。
在一些示例实施例中，非易失性存储装置1900可包括最佳读取电平存储单元1970。最佳读取电平存储单元1970可位于控制电路1950之内或之外。控制电路1950可通过将读取电压施加到字线来控制非易失性存储装置1900执行针对结合到字线的存储单元的第一读取操作，不管或不依赖于通过第一读取操作读取的数据是否是可纠错而执行读取重试以获得最佳读取电平，将最佳读取电平存储在最佳读取电平存储单元1970中以使用存储的最佳读取电平执行随后的第二读取操作。非易失性存储装置1900可使用通过不管或不依赖于读取的数据是否是可纠错的而执行读取重试获得的最佳读取电平，来执行随后的读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的而无需执行读取重试和/或软判决读取操作，从而可减少非易失性存储装置1900的平均读取时间和平均读取延迟。
图26A至图26C是示出包括在非易失性存储装置中的存储单元阵列的示例的示图。
图26A是示出包括在NOR闪存装置中的存储单元阵列的示例的电路图，图26B是示出包括在NAND闪存装置中的存储单元阵列的示例的电路图，图26C是示出包括在垂直闪存装置中的存储单元阵列的示例的电路图。
参照图26A，存储单元阵列1910a可包括多个存储单元MC1。布置在相同行的存储单元MC1可被并联布置在位线BL（1）、……、BL（m）之一和公共电源线CSL之间，并可共同结合到字线WL（1）、WL（2）、……、WL（n）之一。例如，布置在第一行中的存储单元可被并联布置在第一位线BL（1）与公共电源线CSL之间。布置在第一行中的存储单元的栅电极可共同结合到第一字线WL（1）。可根据施加到字线WL（1）、……、WL（n）的电压的电平来控制存储单元MC1。包括存储单元阵列1910a的NOR闪存装置可以以字节或字为单位执行写入和读取操作，并可以以块1912a为单位执行擦除操作。
参照图26B，存储单元阵列1910b可包括串选择晶体管SST、接地选择晶体管GST和存储单元MC2。串选择晶体管GST可结合到位线BL（1）、……、BL（m），接地选择晶体管GST可结合到公共电源线CSL。布置在相同行中的存储单元MC2可被串联布置在位线BL（1）、……、BL（m）之一和公共电源线CSL之间，布置在相同列中的存储单元MC2可共同结合到字线WL（1）、WL（2）、WL（3）、……、WL（n-1）、WL（n）之一。也就是说，存储单元MC2可串联结合在串选择晶体管SST和接地选择晶体管GST之间，16、32或64条字线可被布置在串选择线SSL和接地选择线GSL之间。
串选择晶体管SST结合到串选择线SSL，使得串选择晶体管SST可根据从串选择线SSL施加的电压的电平而被控制。可根据施加到字线WL（1）、……、WL（n）的电压的电平来控制存储单元MC2。
包括存储单元阵列1910b的NAND闪存装置可以以页1911b为单位执行写入和读取操作并可以以块1912b为单位执行擦除操作。在一些示例实施例中，每个页缓冲器可逐个结合到偶数位线和奇数位线。在这种情况下，偶数位线形成偶数页，奇数位线形成奇数页，可按顺序依次执行针对偶数页和奇数页的存储单元MC2的写入操作。
参照图26C，存储单元阵列1910c可包括具有垂直结构的多个串1913a。可沿第二方向形成多个串1913c，使得可形成串行。可在第三行形成多个串行，使得可形成串阵列。串1913c中的每一个可包括沿第一方向被串联布置在位线BL（1）、……、BL（m）和公共电源线CSL之间的接地选择晶体管GSTV、存储单元MC3和串选择晶体管SSTV。
接地选择晶体管GSTV可分别结合到接地选择线GSL11、GSL12、……、GSLi1、GSLi2，串选择晶体管SSTV可分别连接到串选择线SSL11、SS12、……、SSLi1、SSLi2。布置在相同层上的存储单元MC3可共同结合到字线WL（1）、WL（2）、……、WL（n-1）、WL（n）之一。接地选择线GSL11、……、GSLi2和串选择线SSL11、……、SSLi2可沿第二方向延伸并可沿第三方向形成。字线WL（1）、……、WL（n）可沿第二方向延伸并可沿第一方向和第三方向形成。位线BL（1）、……、BL（m）可沿第三方向延伸并可沿第二方向形成。可根据施加到字线WL（1）、……、WL（n）的电压的电平来控制存储单元MC3。
由于包括存储单元阵列1910c的垂直闪存装置包括NAND闪存单元（如图26B的NAND闪存装置），因此垂直闪存装置以页为单位执行写入操作和读取操作并以块为单位执行擦除操作。
在一些示例实施例中，可被实现为：包括在一个串1913c中的两个串选择晶体管结合到一条串选择线，包括在一个串中的两个接地选择晶体管结合到一条接地选择线。在其它示例实施例中，可被实现为：一个串包括一个串选择晶体管和一个接地选择晶体管。
图27是示出根据示例实施例的包括非易失性存储装置和存储器控制器的存储系统的示例的框图。
参照图27，存储系统2000a包括存储器控制器2010a和非易失性存储装置2020a。
非易失性存储装置2020a包括存储单元阵列2015a，存储单元阵列2015a包含存储数据的多个存储单元。非易失性存储装置2020a可执行读取操作，并可通过不管或不依赖于通过读取操作读取的数据是否是可纠错的而执行读取重试来获得和存储最佳读取电平。非易失性存储装置2020a可使用存储的最佳读取电平来执行随后的读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的，而无需执行读取重试和/或软判决读取操作，从而可减少非易失性存储装置200a的平均读取时间和平均读取延迟。
存储器控制器2010a可控制非易失性存储装置2020a。存储器控制器2010a可控制外部主机和非易失性存储装置2020a之间的数据传送。存储器控制器2010a可包括处理器2011a（诸如中央处理单元（CPU））、缓冲存储器2012a、主机接口2013a、存储器接口2014a和ECC块2015a。处理器2011a可执行用于数据传送的操作。在一些示例实施例中，缓冲存储器2012a可通过静态随机存取存储器（SMAM）来实现。在其它示例实施例中，缓冲存储器2012a可通过动态随机存取存储器（DRAM）、相变随机存取存储器（PRAM）、铁电随机存取存储器（FRAM）、电阻式随机存取存储器（RRAM）、磁性随机存取存储器（MRAM）等来实现。根据示例实施例，缓冲存储器2012a可位于存储器控制器2010a之内或之外。
主机接口2013a可结合到主机，存储器接口2014a可结合到非易失性存储装置2020a。处理器2011a可经由主机接口2013a与主机通信。例如，主机接口2013a可被构造为使用各种接口协议（诸如通用串行总线（USB）、多媒体卡（MMC）、外围组件互连快速（PCI-E））、小型计算机系统接口（SCSI）、串行连接SCSI（SAS）、串行高级技术连接（SATA）、并行高级技术连接（PATA）、增强型小型盘接口（ESDI）、集成驱动电路（IDE）等）中的至少一个与主机通信。此外，处理器2100a可经由存储器接口2014a与非易失性存储装置2020a通信。在一些示例实施例中，ECC块2015a可通过使用Bose-Chaudhuri-Hocquenghem（BCH）码来执行ECC编码和ECC解码。在其它示例实施例中，ECC块2015a可通过使用低密度奇偶校验（LDPC）码来执行ECC编码和ECC解码。在其它示例实施例中，ECC块2015a可通过使用turbo码、里德所罗门码、卷积码、递归系统码（RSC）、编码调制（诸如格状编码调制（TCM）、块编码调制（BCM）等）或其它纠错码来执行ECC编码和ECC解码。根据示例实施例，存储器控制器2010a可嵌入于非易失性存储装置2020a中，或者存储器控制器2010a和非易失性存储装置2020a可被实现为单独的芯片。
存储系统2000a可被实现为存储卡、固态驱动器等。在一些实施例中，非易失性存储装置2020a、存储器控制器2010a和/或存储系统2000a可以以各种形式被封装，诸如封装件上封装件（PoP）、球栅阵列（BGA）、芯片级封装件（CSP）、塑料有引线的塑料芯片载体（PLCC）、塑料双列直插式封装件（PDIP）、窝伏尔封装件中裸片（Die in Waffle Pack）、晶片形式中裸片（Diein Wafer Form）、板上芯片（COB）、陶瓷双列直插式封装件（CERDIP）、塑料公制四方扁平封装件（MQFP）、薄四方扁平封装件（TQFP）、小外型集成电路（SOIC）、缩小外型封装（SSOP）、薄小外型封装（TSOP）、封装件中系统（SIP）、多芯片封装件（MCP）、晶片级制造封装件（WFP）和晶片级堆叠封装件（WSP）。
图28是示出根据示例实施例的包括非易失性存储装置和存储器控制器的存储系统的另一示例的框图。
参照图28，存储系统2000b包括存储器控制器2010b、非易失性存储装置2020b和缓冲存储器2017b。在一些示例实施例中，缓冲存储器2017b可以是动态随机存取存储器（DRAM），并可位于存储器控制器2010b之外。非易失性存储装置2020b可包括存储单元阵列2025b，存储器控制器2010b可包括处理器2011b、主机接口2013b、存储器接口2014b、ECC块2015b和用于控制缓冲存储器2017b的随机存取存储器（RAM）控制器2016b。除了缓冲存储器2017b位于存储器控制器2010b之外图28的存储系统2000b可具有与图27的存储系统2000a相似的配置和操作。
图29是示出根据示例实施例的操作存储系统的方法的流程图。
参照图29，在操作包括存储器控制器2010和非易失性存储装置2020的存储系统的方法中，存储器控制器2010可将读取命令发送到非易失性存储装置2020（S2110），非易失性存储装置2020可响应于读取命令而执行第一读取操作并将通过第一读取操作读取的数据发送到存储器控制器2010。存储器控制器2010可不管或不依赖于通过第一读取操作读取的数据是否是可纠错而将读取重试命令发送到非易失性存储装置2020（S2140）。例如，存储器控制器2010可在确定数据是否是可纠错的之前或在确定数据是否是可纠错的之后发送读取重试命令，可不管或不依赖于确定的结果如何而发送读取重试命令。非易失性存储装置2020可响应于读取重试命令而执行读取重试，并可将通过读取重试读取的数据发送到存储器控制器2010（S2150和S2160）。在一些示例实施例中，如果通过第一读取操作读取的数据是可纠错（S2170：是），则存储器控制器2010可不管通过读取重试读取的数据，并可通过对通过第一读取操作读取的数据执行ECC解码来恢复原始数据（S2180）。如果通过第一读取操作读取的数据不是可纠错的（S2170：否），则存储器控制器2010可通过对通过读取重试读取的数据执行ECC解码来恢复原始数据（S2180）。非易失性存储装置可存储通过读取重试获得的最佳读取电平以使用所述最佳读取电平执行随后的第二读取操作（S2190）。
如上所述，在操作存储系统的方法中，非易失性存储装置2020可通过使用在第一读取操作期间获得的最佳读取电平来执行至少一个随后的第二读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的而无需执行读取重试和/或软判决读取操作，从而可减少非易失性存储装置2020的平均读取时间和平均读取延迟。
图30是示出根据示例实施例的操作存储系统的方法的流程图。
参照图30，存储器控制器2010可将一个命令（例如，读取和读取重试命令（读取w/读取重试CMD））发送到非易失性存储装置2020，使得非易失性存储装置2020可不管或不依赖于在执行读取操作之后读取的数据是否是可纠错的而执行读取重试。例如，存储器控制器2010可将读取和读取重试命令发送到非易失性存储装置2020（S2210）。非易失性存储装置2020可响应于读取和读取重试命令而执行第一读取操作，并可将通过第一读取操作读取的数据发送到存储器控制器2010（S2220和S2230）。存储器控制器2010可通过对通过第一读取操作读取的数据执行ECC解码来恢复原始数据。非易失性存储装置2020可响应于读取和读取重试命令而无需接收其它命令，来执行读取重试而不管或不依赖于通过第一读取操作读取的数据是否是可纠错的（S2240）。非易失性存储装置可存储通过读取重试获得的最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作（S2250）。
如上所述，在操作存储系统的方法中，非易失性存储装置2020可通过使用在第一读取操作期间获得最佳读取电平来执行至少一个随后的第二读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的而无需执行读取重试和/或软判决读取操作，从而可减少非易失性存储装置2020的平均读取时间和平均读取延时。
图31是示出根据示例实施例的包括存储系统的存储卡的示图。
参照图31，存储卡2300可包括多个连接引脚2310、存储器控制器2320和非易失性存储装置2330。
连接引脚2310可结合到主机以在主机和存储卡2300之间传送信号。连接引脚2310可包括时钟引脚、命令引脚、数据引脚和/或重置引脚。
存储器控制器2320可从主机接收数据，并可将接收的数据存储在非易失性存储装置2330中。
非易失性存储装置2330可执行读取操作，并可通过不管或不依赖于通过读取操作读取的数据是否是可纠错的而执行读取重试来获得和存储最佳读取电平，。非易失性存储装置2330可使用存储的最佳读取电平来执行随后的读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的而无需执行读取重试和/或软判决读取操作，从而可减少非易失性存储装置2330的平均读取时间和平均读取延迟。
例如，存储卡2300可包括多媒体卡（MMC）、嵌入式多媒体卡（eMMC）、混合嵌入式多媒体卡（混合eMMC）、安全数字（SD）卡、微-SD卡、记忆棒、ID卡、个人计算机存储卡国际协会（PCMCIA）卡、芯片卡、USB卡、智能卡、紧凑闪速（CF）卡等。
在一些示例实施例中，存储卡2300可附着到主机，诸如台式计算机、膝上型计算机、平板计算机、移动电话、智能电话、音乐播放器、个人数字助理（PDA）、便携式多媒体播放器（PMP）、数字电视、数码相机、便携式游戏机等。
图32是示出根据示例实施例的包括存储系统的固态驱动器的示图。
参照图32，固体驱动器（SSD）2400包括存储器控制器2410、缓冲存储器2420和多个非易失性存储装置2450。
存储器控制器2410可从主机接收数据。存储器控制器2410可将接收的数据存储在多个非易失性存储装置2450中。缓冲存储器2420可临时存储在主机和多个非易失性存储装置2450之间传送的数据，并可通过位于存储器控制器2410之外的DRAM来实现。
每个非易失性存储装置2450可执行读取操作，并可通过不管或不依赖于通过读取操作读取的数据是否是可纠错的而执行读取重试，来获得和存储最佳读取电平。非易失性存储装置2450可使用存储的最佳读取电平来执行随后的读取操作。因此，通过随后的读取操作读取的数据可以是可纠错的而无需执行读取重试和/或软判决读取操作，从而可减少非易失性存储装置2450的平均读取时间和平均读取延迟。
在一些示例实施例中，固态驱动器2400可结合到主机，诸如移动装置、移动电话、智能电话、PDA、PMP、数码相机、便携式游戏机、音乐播放器、台式计算机、笔记本电脑、平板计算机、扬声器、录像机、数字电视等。
图33是示出根据示例实施例的计算系统的示图。
参照图33，计算系统2500包括处理器2510、存储装置2520、用户接口2530、总线2550和存储系统2560。在一些实施例中，计算系统2500还可包括调制解调器2540，诸如基带芯片集。
处理器2510可执行特定计算或任务。例如，处理器2510可以是微处理器、中央处理单元（CPU）、数字信号处理器等。处理器2510可经由总线2550（诸如地址总线、控制总线和/或数据总线）结合到存储装置2520。例如，存储装置2520可通过DRAM、移动DRAM、SRAM、PRAM、FRAM、RRAM、MRAM和/或闪存来实现。此外，处理器2510可结合到扩展总线，诸如外围组件互连（PCI）总线，并可控制包括至少一个输入装置（诸如键盘、鼠标、触摸屏等）和至少一个输出装置（诸如，打印机、显示装置等）的用户接口2530。调制解调器2540可与外部装置执行有线或无线通信。存储系统2560的非易失性存储装置2580可被存储器控制器2570控制以存储通过处理器2510处理的数据或经由调制解调器2540接收的数据。在一些示例实施例中，计算系统2500还可包括电源、应用芯片集、相机图像处理器（CIS）等。
本发明构思可应用于任何非易失性存储装置和包括非易失性存储装置的装置和系统。例如，本发明构思可应用于各种电子装置，诸如存储卡、固态驱动器、台式计算机、膝上型计算机、平板计算机、移动电话、智能电话、音乐播放器、PDA、PMP、数字电视、数码相机、便携式游戏机等。
虽然已描述了一些示例实施例，但是本领域技术人员将容易地理解，在没有本质上脱离本发明构思的新颖教导和优点的情况下，在示例实施例中的许多修改是可行的。因此，所有这种修改意图包括在权利要求限定的本发明构思的范围内。因此，将理解，上述内容是各种示例实施例的说明，不被解释为限于公开的特定示例实施例，对公开的示例实施例的修改以及其它示例实施例意图包括在权利要求的范围内。

Claims (36)

1.一种操作非易失性存储装置的方法，所述方法包括：
通过将第一读取电压施加到结合到存储装置的存储单元的第一字线，来执行读取操作以从所述存储单元读取数据；
响应于所述读取操作且与在所述读取操作中读取的数据通过纠错码是否可纠错无关地，执行读取重试操作以从所述存储单元读取数据；
响应于读取重试操作，确定与第一读取电压不同的可纠错读取电压。
2.如权利要求1所述的方法，还包括：
确定在所述读取操作中读取的数据通过纠错码可纠错；
其中，响应于确定数据通过纠错码是可纠错的来执行读取重试操作。
3.如权利要求1所述的方法，其中，所述存储单元与存储块的第一页相应，并且所述方法还包括：
通过将可纠错读取电压施加到结合到与存储块的第二页相应的存储单元的第二字线，来执行随后的读取操作以从与存储块的第二页相应的存储单元读取数据。
4.如权利要求3所述的方法，其中，在随后的读取操作中读取的数据通过纠错码可纠错的概率响应于执行读取重试操作而增大。
5.如权利要求3所述的方法，还包括：
根据在随后的读取操作中读取的数据通过纠错码是否可纠错选择性地执行或省略针对第二页的随后的读取重试操作，
其中，随后的读取重试操作的读取重试电压基于在读取重试操作所施加的第一读取重试电压与可纠错读取电压之间的关系。
6.如权利要求3所述的方法，其中，读取操作是指示在之前的读取操作中读取的数据的可靠性的软判决读取操作，其中，随后的读取操作是指示与第二页相应的存储单元的第一状态还是第二状态的硬判决读取操作。
7.如权利要求3所述的方法，其中，读取操作包括指示第一页相对于先前读取页的顺序的顺序读取操作，其中，随后的读取操作包括与第二页相对于第一页的顺序无关的随机读取操作。
8.如权利要求3所述的方法，其中，读取操作包括存储块的擦除之后的初始读取操作。
9.如权利要求3所述的方法，其中，可纠错读取电压与存储块相应，并且所述方法还包括：
针对多个存储块中的每一个存储块存储各个可纠错读取电压。
10.如权利要求3所述的方法，其中，第一字线和第二字线结合到远离存储块的边缘的各个存储单元。
11.如权利要求1所述的方法，还包括：
确定对包括所述存储单元的存储块先前执行的编程/擦除操作的数量，
其中，基于编程/擦除操作的数量选择性地执行读取重试操作。
12.如权利要求1所述的方法，其中，在读取重试操作期间施加到第一字线的读取重试电压的数量和/或读取重试电压之间的各个范围基于在读取操作中读取的数据通过纠错码是否可纠错而变化。
13.一种从非易失性存储装置读取数据的方法，所述方法包括：
通过将第一读取电压施加到第一字线，来执行针对结合到第一字线的存储单元的第一读取操作；
执行第一读取重试，以获得最佳读取电平而不管通过第一读取操作读取的数据是否是可纠错的；
存储最佳读取电平，以使用所述最佳读取电平来执行随后的第二读取操作。
14.如权利要求13所述的方法，还包括：
通过将具有最佳读取电平的第二读取电压施加到第二字线来执行针对结合到第二字线的存储单元的第二读取操作；
根据通过第二读取操作读取的数据是否是可纠错的，来选择性地执行第二读取重试。
15.如权利要求14所述的方法，还包括：
确定通过第二读取操作读取的数据是否是可纠错的，
其中，选择性地执行第二读取重试的步骤包括：
当通过第二读取操作读取的数据被确定为是可纠错的时，完成第二读取操作而不执行第二读取重试；
当通过第二读取操作读取的数据被确定为不是可纠错的时，执行第二读取重试。
16.如权利要求15所述的方法，其中，使用第一读取重试的结果来执行第二读取重试。
17.如权利要求16所述的方法，其中，当作为第一读取重试的结果而获得低于第一读取电压的电压电平的最佳读取电平时，通过将具有低于第一读取电压的电压电平的电压电平的读取重试电压施加到第二字线来执行第二读取重试，
其中，当作为第一读取重试的结果而获得高于第一读取电压的电压电平的最佳读取电平时，通过将具有高于第一读取电压的电压电平的电压电平的读取重试电压施加到第二字线来执行第二读取重试。
18.如权利要求13所述的方法，还包括：
确定通过第一读取操作读取的数据是否是可纠错的，
其中，执行第一读取重试的步骤包括：
当通过第一读取操作读取的数据被确定为不是可纠错的时，使用具有第一范围的第一读取重试电压来执行第一读取重试；
当通过第一读取操作读取的数据被确定为是可纠错的时，使用具有窄于第一范围的第二范围的第二读取重试电压来执行第一读取重试。
19.如权利要求18所述的方法，其中，第二读取重试电压的数量少于第一读取重试电压的数量。
20.如权利要求13所述的方法，还包括：
使用博斯乔赫里霍克文黑姆（BCH）码对通过第一读取操作读取的数据执行纠错。
21.如权利要求13所述的方法，还包括：
使用低密度奇偶校验（LDPC）码对通过第一读取操作读取的数据执行纠错。
22.如权利要求13所述的方法，其中，执行第一读取操作的步骤包括：
通过将第一读取电压施加到第一字线来执行从结合到第一字线的存储单元读取第一硬判决数据的第一硬判决读取操作；
确定通过第一硬判决读取操作读取的第一硬判决数据是否是可纠错的；
当第一硬判决数据被确定为不是可纠错的时，执行从结合到第一字线的存储单元读取具有对于第一硬判决数据的可靠性信息的第一软判决数据的第一软判决读取操作。
23.如权利要求22所述的方法，其中，即使在第一硬判决数据基于包括在第一软判决数据的可靠性信息是可纠错的或在不利用包括在第一软判决数据的可靠性信息的情况下第一硬判决数据是可纠错的时，也执行第一读取重试。
24.如权利要求23所述的方法，还包括：
当执行了第一软判决读取操作时，基于包括在第一软判决数据的可靠性信息确定第一硬判决数据是否是可纠错的，
其中，执行第一读取重试的步骤包括：
当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为是不可纠错时，使用具有第一范围的第一读取重试电压来执行第一读取重试；
当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为是可纠错的时，使用具有窄于第一范围的第二范围的第二读取重试电压来执行第一读取重试；
当在不利用包括在第一软判决数据的可靠性信息的情况下第一硬判决数据被确定为是可纠错的时，使用具有窄于第二范围的第三范围的第三读取重试电压来执行第一读取重试。
25.如权利要求24所述的方法，其中，第二读取重试电压的数量少于第一读取重试电压的数量，第三读取重试电压的数量少于第二读取重试电压的数量。
26.如权利要求22所述的方法，其中，当在不利用可靠性信息的情况下第一硬判决数据是可纠错的时不执行第一读取重试，即使在第一硬判决数据基于包括在第一软判决数据的可靠性信息是可纠错的时也执行第一读取重试。
27.如权利要求26所述的方法，还包括：
当执行了第一软判决读取操作时，基于包括在第一软判决数据的可靠性信息确定第一硬判决数据是否是可纠错的，
其中，执行第一读取重试的步骤包括：
当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为不是可纠错的时，使用具有第一范围的第一读取重试电压来执行第一读取重试；
当第一硬判决数据基于包括在第一软判决数据的可靠性信息被确定为是可纠错的时，使用具有窄于第一范围的第二范围的第二读取重试电压来执行第一读取重试。
28.如权利要求22所述的方法，还包括：
通过将具有最佳读取电平的第二读取电压施加到第二字线，来执行从结合到第二字线的存储单元读取第二硬判决数据的第二硬判决读取操作；
确定通过第二硬判决读取操作读取的第二硬判决数据是否是可纠错的；
当第二硬判决数据被确定为不是可纠错的时，执行从结合到第二字线的存储单元读取具有对于第二硬判决数据的可靠性信息的第二软判决数据的第二软判决读取操作；
根据第二硬判决数据基于包括在第二软判决数据的可靠性信息是否是可纠错的，来选择性地执行第二读取重试。
29.如权利要求13所述的方法，还包括：
确定第一读取操作是否是从多个相邻页顺序地读取数据的顺序读取操作之一，
其中，当第一读取操作被确定为不是顺序读取操作之一时，根据通过第一读取操作读取的数据是否是可纠错的来执行第一读取重试，并且当第一读取操作被确定是顺序读取操作之一时，执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错的。
30.如权利要求13所述的方法，还包括：
确定第一读取操作是否是在包括结合到第一字线的存储单元的存储块被擦除之后第一次执行的读取操作，
其中，当第一读取操作被确定为不是在存储块被擦除之后第一次执行的读取操作时，根据通过第一读取操作读取的数据是否是可纠错的来选择性地执行第一读取重试，并且当第一读取操作被确定为在存储块被擦除之后第一次执行的读取操作时，执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错的。
31.如权利要求13所述的方法，其中，针对包括在非易失性存储装置中的每个存储块存储最佳读取电平。
32.如权利要求13所述的方法，还包括：
确定第一字线是否是位于包括结合到第一字线的存储单元的存储块的边缘区域的边缘字线，
其中，当第一字线被确定为是边缘字线时根据通过第一读取操作读取的数据是否是可纠错的来选择性地执行第一读取重试，并且当第一字线被确定为不是边缘字线时执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错的。
33.如权利要求13所述的方法，还包括：
对包括结合到第一字线的存储单元的存储块的擦除周期进行计数；
将擦除周期的计数量与预定值进行比较，
其中，当擦除周期的计数量与预定值不匹配时，根据通过第一读取操作读取的数据是否是可纠错的来选择地执行第一读取重试，并且当擦除周期的计数量与预定值匹配时执行第一读取重试而不管通过第一读取操作读取的数据是否是可纠错的。
34.一种非易失性存储装置，包括：
包括多个存储单元的存储单元阵列；
控制电路，被构造为通过将读取电压施加到字线来执行针对多个存储单元之中的结合到所述字线的存储单元的第一读取操作，不管通过第一读取操作读取的数据是否是可纠错的而执行读取重试以获得最佳读取电平，存储所述最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作。
35.一种操作包括非易失性存储装置和存储器控制器的存储系统的方法，所述方法包括：
由存储器控制器，将读取命令发送到非易失性存储装置；
由非易失性存储装置，通过响应于读取命令而执行第一读取操作，来将通过第一读取操作读取的数据发送到存储器控制器；
由存储器控制器，将读取重试命令发送到非易失性存储装置而不管通过第一读取操作读取的数据是否是可纠错的；
由非易失性存储装置，响应于读取重试命令执行读取重试，来存储最佳读取电平以使用所述最佳读取电平执行随后的第二读取操作。
36.一种操作包括非易失性存储装置和存储器控制器的存储系统的方法，所述方法包括：
由存储器控制器，将读取和读取重试命令发送到非易失性存储装置；
由非易失性存储装置，通过响应于读取和读取重试命令而执行第一读取操作，将通过第一读取操作读取的数据发送到存储器控制器；
由非易失性存储装置，通过响应于读取重试命令来不管通过第一读取操作读取的数据是否是可纠错的而执行读取重试，来存储最佳读取电平以使用所述最佳读取电平执行随后的第二读取操作。
CN201410099431.8A 2013-03-15 2014-03-17 非易失性存储装置、读取数据方法、存储系统及操作方法 Active CN104051016B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0027722 2013-03-15
KR1020130027722A KR102131802B1 (ko) 2013-03-15 2013-03-15 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법

Publications (2)

Publication Number Publication Date
CN104051016A true CN104051016A (zh) 2014-09-17
CN104051016B CN104051016B (zh) 2019-07-26

Family

ID=50555212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410099431.8A Active CN104051016B (zh) 2013-03-15 2014-03-17 非易失性存储装置、读取数据方法、存储系统及操作方法

Country Status (9)

Country Link
US (1) US9412471B2 (zh)
JP (1) JP6580302B2 (zh)
KR (1) KR102131802B1 (zh)
CN (1) CN104051016B (zh)
AU (1) AU2014200492B2 (zh)
DE (1) DE102014103129B4 (zh)
IN (1) IN2014DE00713A (zh)
NL (1) NL2012398B1 (zh)
TW (1) TWI631564B (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529050A (zh) * 2015-12-31 2016-04-27 记忆科技(深圳)有限公司 一种降低对uwl进行读取发生时间超时错误的方法
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
CN106653087A (zh) * 2015-10-28 2017-05-10 光宝电子(广州)有限公司 固态存储装置及其相关读取控制方法
CN107017026A (zh) * 2015-10-28 2017-08-04 威盛电子股份有限公司 非易失性存储器装置及其读取方法
CN107134295A (zh) * 2016-02-26 2017-09-05 三星电子株式会社 存储器诊断系统
CN107179960A (zh) * 2016-03-09 2017-09-19 群联电子股份有限公司 解码方法、存储器控制电路单元及存储器存储装置
TWI615852B (zh) * 2017-01-19 2018-02-21 群聯電子股份有限公司 記憶體重讀方法、記憶體儲存裝置及記憶體控制電路單元
CN108052279A (zh) * 2017-11-23 2018-05-18 深圳市江波龙电子有限公司 一种提升闪存性能的方法、装置、设备及存储介质
CN108062962A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 数据存储装置及其操作方法
CN108241549A (zh) * 2016-12-27 2018-07-03 北京京存技术有限公司 基于ECC的NAND数据Read Retry纠错方法和NAND控制器
CN108305660A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 用于以优化读取电压读取数据的非易失性存储器设备
CN108573722A (zh) * 2017-03-13 2018-09-25 三星电子株式会社 操作非易失性存储器件的方法和非易失性存储器件
CN109388514A (zh) * 2017-08-14 2019-02-26 爱思开海力士有限公司 存储器系统及其操作方法
CN109559777A (zh) * 2017-09-27 2019-04-02 三星电子株式会社 非易失性存储装置及其操作方法
CN109559779A (zh) * 2017-09-26 2019-04-02 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN110797069A (zh) * 2018-08-01 2020-02-14 群联电子股份有限公司 电压调整方法、存储器控制电路单元以及存储器存储装置
CN111192608A (zh) * 2018-11-14 2020-05-22 三星电子株式会社 监视和存储块的导通单元计数的存储装置及其操作方法
CN111192617A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 存储装置及其操作方法
CN112506443A (zh) * 2020-12-22 2021-03-16 长江存储科技有限责任公司 三维存储器的读取方法及设备
WO2024119610A1 (zh) * 2022-12-06 2024-06-13 上海美仁半导体有限公司 存储装置、纠错存储系统、芯片和车辆

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11614893B2 (en) 2010-09-15 2023-03-28 Pure Storage, Inc. Optimizing storage device access based on latency
US12008266B2 (en) 2010-09-15 2024-06-11 Pure Storage, Inc. Efficient read by reconstruction
WO2015037159A1 (ja) * 2013-09-13 2015-03-19 株式会社 東芝 半導体記憶装置及びメモリシステム
US9411521B2 (en) * 2014-05-30 2016-08-09 Macronix International Co., Ltd. Method and apparatus for improving sequential memory read preformance
KR20160011939A (ko) * 2014-07-23 2016-02-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9953722B2 (en) 2015-01-08 2018-04-24 SK Hynix Inc. Methods of system optimization by over-sampling read
KR102277521B1 (ko) 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
TWI582779B (zh) * 2015-04-14 2017-05-11 群聯電子股份有限公司 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
TWI562152B (en) * 2015-05-29 2016-12-11 Phison Electronics Corp Decoding method, memory storage device and memory control circuit unit
KR102302433B1 (ko) 2015-06-10 2021-09-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 소거 방법
KR20170004693A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 메모리 장치의 컨트롤러 및 그 동작 방법
KR102378541B1 (ko) * 2015-11-27 2022-03-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170065076A (ko) 2015-12-02 2017-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102420588B1 (ko) * 2015-12-04 2022-07-13 삼성전자주식회사 비휘발성 메모리 장치, 메모리 시스템, 비휘발성 메모리 장치의 동작 방법 및 메모리 시스템의 동작 방법
KR20170075065A (ko) * 2015-12-22 2017-07-03 에스케이하이닉스 주식회사 메모리 시스템 동작 방법
KR102585221B1 (ko) * 2016-04-21 2023-10-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
TWI612525B (zh) * 2016-07-07 2018-01-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US9953709B2 (en) 2016-09-06 2018-04-24 Toshiba Memory Corporation Semiconductor memory device and memory system
US10289484B2 (en) * 2016-09-16 2019-05-14 Micron Technology, Inc. Apparatuses and methods for generating probabilistic information with current integration sensing
US10756816B1 (en) 2016-10-04 2020-08-25 Pure Storage, Inc. Optimized fibre channel and non-volatile memory express access
US10095568B2 (en) 2017-02-08 2018-10-09 Seagate Technology Llc Background reads to condition programmed semiconductor memory cells
KR20180110412A (ko) 2017-03-29 2018-10-10 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11237908B2 (en) 2017-03-29 2022-02-01 SK Hynix Inc. Memory system and operating method thereof
US10229749B2 (en) * 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US11947814B2 (en) 2017-06-11 2024-04-02 Pure Storage, Inc. Optimizing resiliency group formation stability
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10490245B2 (en) 2017-10-02 2019-11-26 Micron Technology, Inc. Memory system that supports dual-mode modulation
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US10860475B1 (en) 2017-11-17 2020-12-08 Pure Storage, Inc. Hybrid flash translation layer
CN110246533B (zh) * 2018-03-09 2020-11-13 建兴储存科技(广州)有限公司 固态储存装置的失败模式检测方法及错误更正方法
US10446200B2 (en) * 2018-03-19 2019-10-15 Micron Technology, Inc. Memory device with configurable input/output interface
JP2019169211A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリシステム
US12001688B2 (en) 2019-04-29 2024-06-04 Pure Storage, Inc. Utilizing data views to optimize secure data access in a storage system
KR102396743B1 (ko) * 2018-07-16 2022-05-12 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
US10475492B1 (en) 2018-07-27 2019-11-12 Macronix International Co., Ltd. Circuit and method for read latency control
US11520514B2 (en) 2018-09-06 2022-12-06 Pure Storage, Inc. Optimized relocation of data based on data characteristics
US11500570B2 (en) 2018-09-06 2022-11-15 Pure Storage, Inc. Efficient relocation of data utilizing different programming modes
US10915395B2 (en) * 2018-11-16 2021-02-09 Micron Technology, Inc. Read retry with targeted auto read calibrate
US11714572B2 (en) 2019-06-19 2023-08-01 Pure Storage, Inc. Optimized data resiliency in a modular storage system
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210045214A (ko) * 2019-10-16 2021-04-26 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US12001684B2 (en) 2019-12-12 2024-06-04 Pure Storage, Inc. Optimizing dynamic power loss protection adjustment in a storage system
US11494254B2 (en) * 2019-12-20 2022-11-08 Cnex Labs, Inc. Storage system with predictive adjustment mechanism and method of operation thereof
US11029889B1 (en) * 2019-12-20 2021-06-08 Western Digital Technologies, Inc. Soft bit read mode selection for non-volatile memory
US11217319B2 (en) * 2020-02-28 2022-01-04 SK Hynix Inc. Read threshold optimization systems and methods by multi-dimensional search
US11507297B2 (en) 2020-04-15 2022-11-22 Pure Storage, Inc. Efficient management of optimal read levels for flash storage systems
US11416338B2 (en) 2020-04-24 2022-08-16 Pure Storage, Inc. Resiliency scheme to enhance storage performance
US11474986B2 (en) 2020-04-24 2022-10-18 Pure Storage, Inc. Utilizing machine learning to streamline telemetry processing of storage media
US11768763B2 (en) 2020-07-08 2023-09-26 Pure Storage, Inc. Flash secure erase
US11513974B2 (en) 2020-09-08 2022-11-29 Pure Storage, Inc. Using nonce to control erasure of data blocks of a multi-controller storage system
US11681448B2 (en) 2020-09-08 2023-06-20 Pure Storage, Inc. Multiple device IDs in a multi-fabric module storage system
KR20220079235A (ko) * 2020-12-04 2022-06-13 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11487455B2 (en) 2020-12-17 2022-11-01 Pure Storage, Inc. Dynamic block allocation to optimize storage system performance
US11630593B2 (en) 2021-03-12 2023-04-18 Pure Storage, Inc. Inline flash memory qualification in a storage system
US11562790B1 (en) * 2021-06-30 2023-01-24 Micron Technology, Inc. Systems and methods for adaptive self-referenced reads of memory devices
US11832410B2 (en) 2021-09-14 2023-11-28 Pure Storage, Inc. Mechanical energy absorbing bracket apparatus
KR20230085625A (ko) * 2021-12-07 2023-06-14 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11994723B2 (en) 2021-12-30 2024-05-28 Pure Storage, Inc. Ribbon cable alignment apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070091677A1 (en) * 2005-10-25 2007-04-26 M-Systems Flash Disk Pioneers Ltd. Method for recovering from errors in flash memory
US20080056005A1 (en) * 2006-08-30 2008-03-06 Micron Technology, Inc. Non-volatile memory cell read failure reduction
CN101345086A (zh) * 2007-06-28 2009-01-14 三星电子株式会社 包括多电平单元的非易失性存储器设备和系统及方法
CN101465152A (zh) * 2007-12-20 2009-06-24 三星电子株式会社 用于分析读取失败的半导体存储设备和该设备的操作方法
US20090168543A1 (en) * 2007-12-28 2009-07-02 Hynix Semiconductor Inc. Method of operating a non-volatile memory device
US20100199138A1 (en) * 2009-02-02 2010-08-05 Jun Rye Rho Nonvolatile memory device and method of operating the same
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US7038928B1 (en) 2004-11-17 2006-05-02 Macronix International Co., Ltd. Method of determining optimal voltages for operating two-side non-volatile memory and the operating methods
US7941590B2 (en) 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
KR100907218B1 (ko) 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
US7849383B2 (en) * 2007-06-25 2010-12-07 Sandisk Corporation Systems and methods for reading nonvolatile memory using multiple reading schemes
KR100859258B1 (ko) * 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
KR20090117172A (ko) 2008-05-08 2009-11-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US7957187B2 (en) 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
US7653779B1 (en) * 2009-02-04 2010-01-26 Gene Fein Memory storage using a look-up table
KR101626528B1 (ko) * 2009-06-19 2016-06-01 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US8072805B2 (en) 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
JP5349256B2 (ja) * 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
KR101727704B1 (ko) 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
KR20120046868A (ko) * 2010-10-29 2012-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
KR101792868B1 (ko) * 2010-11-25 2017-11-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
JP2012133832A (ja) 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 不揮発性半導体記憶装置、及び読み出し電圧検出方法
JP2012203957A (ja) * 2011-03-25 2012-10-22 Toshiba Corp メモリシステム
KR101756111B1 (ko) * 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
EP2549482B1 (en) * 2011-07-22 2018-05-23 SanDisk Technologies LLC Apparatus, system and method for determining a configuration parameter for solid-state storage media
KR20130027722A (ko) 2011-09-08 2013-03-18 양원동 체크밸브가 설치된 용기 캡
KR20130034522A (ko) * 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
US8938659B2 (en) * 2012-05-04 2015-01-20 Lsi Corporation Low-density parity-check decoder disparity preprocessing
US8839073B2 (en) * 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070091677A1 (en) * 2005-10-25 2007-04-26 M-Systems Flash Disk Pioneers Ltd. Method for recovering from errors in flash memory
US20080056005A1 (en) * 2006-08-30 2008-03-06 Micron Technology, Inc. Non-volatile memory cell read failure reduction
CN101345086A (zh) * 2007-06-28 2009-01-14 三星电子株式会社 包括多电平单元的非易失性存储器设备和系统及方法
CN101465152A (zh) * 2007-12-20 2009-06-24 三星电子株式会社 用于分析读取失败的半导体存储设备和该设备的操作方法
US20090168543A1 (en) * 2007-12-28 2009-07-02 Hynix Semiconductor Inc. Method of operating a non-volatile memory device
US20100199138A1 (en) * 2009-02-02 2010-08-05 Jun Rye Rho Nonvolatile memory device and method of operating the same
US20120254699A1 (en) * 2011-04-01 2012-10-04 Ruby Paul D Dynamic read channel calibration for non-volatile memory devices

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957553A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN105957553B (zh) * 2015-03-09 2020-08-25 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN106169308B (zh) * 2015-03-16 2020-09-15 爱思开海力士有限公司 存储器控制器及其操作方法
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
CN106653087A (zh) * 2015-10-28 2017-05-10 光宝电子(广州)有限公司 固态存储装置及其相关读取控制方法
CN107017026A (zh) * 2015-10-28 2017-08-04 威盛电子股份有限公司 非易失性存储器装置及其读取方法
CN107017026B (zh) * 2015-10-28 2020-04-28 威盛电子股份有限公司 非易失性存储器装置及其读取方法
CN105529050A (zh) * 2015-12-31 2016-04-27 记忆科技(深圳)有限公司 一种降低对uwl进行读取发生时间超时错误的方法
CN105529050B (zh) * 2015-12-31 2019-09-03 记忆科技(深圳)有限公司 一种降低对uwl进行读取发生时间超时错误的方法
CN107134295B (zh) * 2016-02-26 2022-05-03 三星电子株式会社 存储器诊断系统
CN107134295A (zh) * 2016-02-26 2017-09-05 三星电子株式会社 存储器诊断系统
CN107179960A (zh) * 2016-03-09 2017-09-19 群联电子股份有限公司 解码方法、存储器控制电路单元及存储器存储装置
CN107179960B (zh) * 2016-03-09 2020-05-26 群联电子股份有限公司 解码方法、存储器控制电路单元及存储器存储装置
CN108062962A (zh) * 2016-11-08 2018-05-22 爱思开海力士有限公司 数据存储装置及其操作方法
CN108241549A (zh) * 2016-12-27 2018-07-03 北京京存技术有限公司 基于ECC的NAND数据Read Retry纠错方法和NAND控制器
CN108305660B (zh) * 2017-01-13 2022-04-26 三星电子株式会社 用于以优化读取电压读取数据的非易失性存储器设备
CN108305660A (zh) * 2017-01-13 2018-07-20 三星电子株式会社 用于以优化读取电压读取数据的非易失性存储器设备
TWI615852B (zh) * 2017-01-19 2018-02-21 群聯電子股份有限公司 記憶體重讀方法、記憶體儲存裝置及記憶體控制電路單元
CN108573722B (zh) * 2017-03-13 2022-12-23 三星电子株式会社 操作非易失性存储器件的方法和非易失性存储器件
CN108573722A (zh) * 2017-03-13 2018-09-25 三星电子株式会社 操作非易失性存储器件的方法和非易失性存储器件
CN109388514B (zh) * 2017-08-14 2022-10-28 爱思开海力士有限公司 存储器系统及其操作方法
CN109388514A (zh) * 2017-08-14 2019-02-26 爱思开海力士有限公司 存储器系统及其操作方法
US11397639B2 (en) 2017-08-14 2022-07-26 SK Hynix Inc. Memory system and operating method thereof
CN109559779B (zh) * 2017-09-26 2023-10-10 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN109559779A (zh) * 2017-09-26 2019-04-02 三星电子株式会社 半导体存储器装置及操作半导体存储器装置的方法
CN109559777B (zh) * 2017-09-27 2023-08-25 三星电子株式会社 非易失性存储装置及其操作方法
CN109559777A (zh) * 2017-09-27 2019-04-02 三星电子株式会社 非易失性存储装置及其操作方法
CN108052279A (zh) * 2017-11-23 2018-05-18 深圳市江波龙电子有限公司 一种提升闪存性能的方法、装置、设备及存储介质
CN108052279B (zh) * 2017-11-23 2020-06-19 深圳市江波龙电子股份有限公司 一种提升闪存性能的方法、装置、设备及存储介质
CN110797069B (zh) * 2018-08-01 2021-10-22 群联电子股份有限公司 电压调整方法、存储器控制电路单元以及存储器存储装置
CN110797069A (zh) * 2018-08-01 2020-02-14 群联电子股份有限公司 电压调整方法、存储器控制电路单元以及存储器存储装置
CN111192608A (zh) * 2018-11-14 2020-05-22 三星电子株式会社 监视和存储块的导通单元计数的存储装置及其操作方法
CN111192608B (zh) * 2018-11-14 2023-10-03 三星电子株式会社 监视和存储块的导通单元计数的存储装置及其操作方法
CN111192617A (zh) * 2018-11-15 2020-05-22 爱思开海力士有限公司 存储装置及其操作方法
CN111192617B (zh) * 2018-11-15 2023-12-29 爱思开海力士有限公司 存储装置及其操作方法
CN112506443A (zh) * 2020-12-22 2021-03-16 长江存储科技有限责任公司 三维存储器的读取方法及设备
WO2024119610A1 (zh) * 2022-12-06 2024-06-13 上海美仁半导体有限公司 存储装置、纠错存储系统、芯片和车辆

Also Published As

Publication number Publication date
CN104051016B (zh) 2019-07-26
AU2014200492B2 (en) 2019-01-17
DE102014103129B4 (de) 2022-11-03
IN2014DE00713A (zh) 2015-06-19
NL2012398A (en) 2014-09-16
TWI631564B (zh) 2018-08-01
JP2014182864A (ja) 2014-09-29
KR102131802B1 (ko) 2020-07-08
US9412471B2 (en) 2016-08-09
DE102014103129A1 (de) 2014-09-18
JP6580302B2 (ja) 2019-09-25
US20140281770A1 (en) 2014-09-18
KR20140112968A (ko) 2014-09-24
AU2014200492A1 (en) 2014-10-02
NL2012398B1 (en) 2016-07-22
TW201435887A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
CN104051016A (zh) 非易失性存储装置、读取数据方法、存储系统及操作方法
US9213598B2 (en) Nonvolatile memory device and method of operating the same
US8934301B2 (en) Memory controller for multi-level memory device and error correcting method
US9411679B2 (en) Code modulation encoder and decoder, memory controller including them, and flash memory system
US11450400B2 (en) Controller and operating method thereof
US10725863B2 (en) Memory system and method for operating the same
CN110874191B (zh) 存储器系统及该存储器系统的操作方法
US9093171B2 (en) Method of operating a nonvolatile memory device having read disturbed page
CN104052498A (zh) 最优化对数似然比的方法以及纠错方法和设备
US9311181B2 (en) Memory controller changing partial data in memory device and method for changing partial data thereof
US20200142744A1 (en) Logical address distribution in multicore memory system
US20130061113A1 (en) Method of correcting errors and memory device using the same
CN113539341A (zh) 存储器装置及其操作方法
KR20220008058A (ko) 컨트롤러 및 컨트롤러의 동작방법
US10339991B2 (en) Memory system having optimal threshold voltage and operating method thereof
KR20210099895A (ko) 메모리 시스템 및 그것의 동작방법
CN115376593A (zh) 存储器系统及其操作方法
US20130318419A1 (en) Flash memory system including read counter logic
KR20230019573A (ko) 컨트롤러 및 컨트롤러의 동작 방법
CN111739573A (zh) 存储器系统及其操作方法
US11949430B2 (en) Parallel system to calculate low density parity check
KR20220081610A (ko) 컨트롤러 및 상기 컨트롤러를 포함하는 메모리 시스템
TWI497280B (zh) 資料保護方法、記憶體儲存裝置與記憶體控制器
CN116110473A (zh) 存储器装置、存储器系统和操作存储器系统的方法
CN114582401A (zh) 在非易失性存储器件中写入数据的方法、非易失性存储器件和操作存储系统的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant