TWI631564B - 自非揮發性記憶體裝置讀取資料的方法、非揮發性記憶體裝置及操作記憶體系統的方法 - Google Patents

自非揮發性記憶體裝置讀取資料的方法、非揮發性記憶體裝置及操作記憶體系統的方法 Download PDF

Info

Publication number
TWI631564B
TWI631564B TW103108279A TW103108279A TWI631564B TW I631564 B TWI631564 B TW I631564B TW 103108279 A TW103108279 A TW 103108279A TW 103108279 A TW103108279 A TW 103108279A TW I631564 B TWI631564 B TW I631564B
Authority
TW
Taiwan
Prior art keywords
read
data
retry
error
reading
Prior art date
Application number
TW103108279A
Other languages
English (en)
Other versions
TW201435887A (zh
Inventor
金經綸
尹翔鏞
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201435887A publication Critical patent/TW201435887A/zh
Application granted granted Critical
Publication of TWI631564B publication Critical patent/TWI631564B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

在一種自非揮發性記憶體裝置讀取資料的方法中，藉由將第一讀取電壓施加至第一字元線而執行針對耦接至所述第一字元線的記憶體胞元的第一讀取操作，無關於或獨立於藉由所述第一讀取操作讀取的資料是否為錯誤可校正的而執行第一讀取再試以獲得最佳讀取位準，且儲存所述最佳讀取位準以使用所述最佳讀取位準來執行後續第二讀取操作。亦論述相關方法及裝置。

Description

自非揮發性記憶體裝置讀取資料的方法、非揮發性 記憶體裝置及操作記憶體系統的方法 【相關申請案的交叉參考】
本美國非臨時申請案根據35 U.S.C.§119主張2013年3月15日在韓國智慧財產局(KIPO)申請的韓國專利申請案第10-2013-0027722號的優先權權益，所述專利申請案的全部內容以引用的方式併入本文中。
本發明概念大體上是關於非揮發性記憶體裝置，且更特定言之，是關於自非揮發性記憶體裝置讀取資料的方法、所述非揮發性記憶體裝置以及操作記憶體系統的方法。
諸如快閃記憶體裝置的非揮發性記憶體裝置中的個別記憶體胞元可根據多個臨限電壓分佈來儲存資料，其中每一各別臨限電壓分佈針對所儲存的資料指派給對應邏輯狀態。可藉由判定在預定讀取電壓得以施加時記憶體胞元是接通抑或切斷來讀取由 記憶體胞元儲存的資料。
在記憶體胞元的程式化期間(及/或在程式化之後)，其預期臨限電壓分佈可因許多事件或條件而不良地移位或擴張，所述事件或條件包含(例如)電荷洩漏、程式化擾動、字元線及/或位元線耦接、溫度改變、電壓改變等。一旦記憶體胞元的臨限電壓分佈已因此改變，則可能變得難以準確地讀取所儲存的資料的邏輯狀態。在一些情形下，邏輯狀態可變得不可辨別，且可能發生讀取失敗。一旦發生讀取失敗，則習知非揮發性記憶體裝置可執行所謂的「讀取再試」操作。
一般而言，在讀取再試期間，非揮發性記憶體裝置可反復地執行讀取操作。在讀取操作的每一連續反復期間，所施加的讀取電壓的位準可依序增大或減小，直至讀取操作不導致讀取失敗為止。然而，讀取再試操作期間的重複的讀取操作的使用可常延長成功地自非揮發性記憶體裝置讀取資料所需的時間。
一些實例實施例提供一種自非揮發性記憶體裝置讀取資料的方法，其能夠減少平均讀取時間及/或平均讀取延遲。
一些實例實施例提供一種非揮發性記憶體裝置，其能夠減少平均讀取時間及/或平均讀取延遲。
一些實例實施例提供一種操作記憶體系統的方法，其能夠減少平均讀取時間及/或平均讀取延遲。
根據實例實施例，在一種操作非揮發性記憶體裝置的方法中，藉由將第一讀取電壓施加至耦接至所述記憶體裝置的記憶 體胞元的第一字元線而執行讀取操作以自所述記憶體裝置的所述記憶體胞元讀取資料。回應於執行所述讀取操作且獨立於所述讀取操作中所讀取的所述資料是否可藉由錯誤校正碼來校正而執行讀取再試操作以自所述記憶體胞元讀取所述資料，且回應於所述讀取再試操作而判定不同於所述第一讀取電壓的錯誤可校正讀取電壓。
在一些實例實施例中，可回應於判定所述資料可藉由所述錯誤校正碼來校正而執行所述讀取再試操作。
在一些實例實施例中，所述記憶體胞元可對應於記憶體區塊的第一頁面。可藉由將所述錯誤可校正讀取電壓施加至耦接至對應於所述記憶體區塊的第二頁面的記憶體胞元的第二字元線而執行後續讀取操作以自對應於所述記憶體區塊的所述第二頁面的所述記憶體胞元讀取資料。
在一些實例實施例中，所述後續讀取操作中所讀取的所述資料可藉由所述錯誤校正碼來校正的機率可回應於執行所述讀取再試操作而增大。
在一些實例實施例中，取決於所述後續讀取操作中所讀取的所述資料是否可藉由所述錯誤校正碼來校正，可選擇性地執行或省略所述第二頁面的後續讀取再試操作。所述後續讀取再試操作的讀取再試電壓可基於所述第一讀取再試電壓與所述錯誤可校正讀取電壓之間的關係。
在一些實例實施例中，所述讀取操作可為指示先前讀取操作中所讀取的所述資料的可靠性的軟決策讀取操作，且所述後續讀取操作可為指示對應於所述第二頁面的所述記憶體胞元的第 一狀態或第二狀態的硬決策讀取操作。
在一些實例實施例中，所述讀取操作可為指示相對於先前讀取的頁面的所述第一頁面的序列的依序讀取操作，且所述後續讀取操作可為獨立於相對於所述第一頁面的所述第二頁面的序列的隨機讀取操作。
在一些實例實施例中，所述讀取操作可為在所述記憶體區塊的抹除之後執行的初始讀取操作。
在一些實例實施例中，可針對多個記憶體區塊中的每一者而判定且儲存各別錯誤可校正讀取電壓。
在一些實例實施例中，所述第一字元線以及所述第二字元線可耦接至位於所述記憶體區塊的邊緣的遠端的各別記憶體胞元。
在一些實例實施例中，可判定先前對包含所述記憶體胞元的記憶體區塊執行的程式化/抹除操作的數目，且可基於程式化/抹除操作的所述數目而選擇性地執行所述讀取再試操作。
在一些實例實施例中，在所述讀取再試操作期間施加至所述第一字元線的讀取再試電壓的數目及/或所述讀取再試電壓之間的範圍可基於所述讀取操作中所讀取的資料是否可藉由所述錯誤校正碼來校正而變化。
根據實例實施例，在一種自非揮發性記憶體裝置讀取資料的方法中，藉由將第一讀取電壓施加至第一字元線而執行針對耦接至所述第一字元線的記憶體胞元的第一讀取操作，無關於藉由所述第一讀取操作讀取的資料是否為錯誤可校正的而執行第一讀取再試以獲得最佳讀取位準，且儲存所述最佳讀取位準以使用 所述最佳讀取位準來執行後續第二讀取操作。
在一些實例實施例中，可藉由將具有所述最佳讀取位準的第二讀取電壓施加至第二字元線而執行針對耦接至所述第二字元線的記憶體胞元的所述第二讀取操作，且可根據藉由所述第二讀取操作讀取的資料是否為錯誤可校正的而選擇性執行第二讀取再試。
在一些實例實施例中，可判定藉由所述第二讀取操作讀取的所述資料是否為錯誤可校正的。為了選擇性地執行所述第二讀取再試，可在無需執行所述第二讀取再試的情況下完成所述第二讀取操作，且在藉由所述第二讀取操作讀取的所述資料被判定為並非錯誤可校正的時，可執行所述第二讀取再試。
在一些實例實施例中，所述第二讀取再試可使用所述第一讀取再試的結果來執行。
在一些實例實施例中，當作為所述第一讀取再試的所述結果而獲得低於所述第一讀取電壓的電壓位準的所述最佳讀取位準時，可藉由將具有低於所述第一讀取電壓的所述電壓位準的電壓位準的讀取再試電壓施加至所述第二字元線來執行所述第二讀取再試，且當作為所述第一讀取再試的所述結果而獲得高於所述第一讀取電壓的所述電壓位準的所述最佳讀取位準時，可藉由將具有高於所述第一讀取電壓的所述電壓位準的電壓位準的讀取再試電壓施加至所述第二字元線來執行所述第二讀取再試。
在一些實例實施例中，可判定藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的。為了執行所述第一讀取再試，當藉由所述第一讀取操作讀取的所述資料被判定為並非錯誤 可校正的時，可使用具有第一範圍的第一讀取再試電壓來執行所述第一讀取再試，且當藉由所述第一讀取操作讀取的所述資料被判定為錯誤可校正的時，可使用具有比所述第一範圍窄的第二範圍的第二讀取再試電壓來執行所述第一讀取再試。
在一些實例實施例中，所述第二讀取再試電壓的數目可小於所述第一讀取再試電壓的數目。
在一些實例實施例中，可使用博斯-喬赫裏-霍昆格姆(Bose-Chaudhuri-Hocquenghem,BCH)碼來對藉由所述第一讀取操作讀取的所述資料執行錯誤校正。
在一些實例實施例中，可使用低密度同位檢查(low density parity check,LDPC)碼來對藉由所述第一讀取操作讀取的所述資料執行錯誤校正。
在一些實例實施例中，為了執行所述第一讀取操作，可藉由將所述第一讀取電壓施加至所述第一字元線而執行自耦接至所述第一字元線的所述記憶體胞元讀取第一硬決策資料的第一硬決策讀取操作，可判定藉由所述第一硬決策讀取操作讀取的所述第一硬決策資料是否為錯誤可校正的，且當所述第一硬決策資料被判定為並非錯誤可校正的時，可執行自耦接至所述第一字元線的所述記憶體胞元讀取具有所述第一硬決策資料的可靠性資訊的第一軟決策資料的第一軟決策讀取操作。
在一些實例實施例中，即使當所述第一硬決策資料可基於所述第一軟決策資料的所述可靠性資訊來進行錯誤校正或可在無需所述第一軟決策資料的所述可靠性資訊的情況下進行錯誤校正時，亦可執行所述第一讀取再試。
在一些實例實施例中，當執行所述第一軟決策讀取操作時，可判定所述第一硬決策資料是否可基於所述第一軟決策資料的所述可靠性資訊來進行錯誤校正。為了執行所述第一讀取再試，當所述第一硬決策資料被判定為並非可基於所述第一軟決策資料的所述可靠性資訊來進行錯誤校正時，可使用具有第一範圍的第一讀取再試電壓來執行所述第一讀取再試，當所述第一硬決策資料被判定為可基於所述第一軟決策資料的所述可靠性資訊來進行錯誤校正時，可使用具有比所述第一範圍窄的第二範圍的第二讀取再試電壓來執行所述第一讀取再試，且當所述第一硬決策資料被判定為可在無需所述第一軟決策資料的所述可靠性資訊的情況下進行錯誤校正時，可使用具有比所述第二範圍窄的第三範圍的第三讀取再試電壓來執行所述第一讀取再試。
在一些實例實施例中，所述第二讀取再試電壓的數目可小於所述第一讀取再試電壓的數目，且所述第三讀取再試電壓的數目可小於所述第二讀取再試電壓的數目。
在一些實例實施例中，當所述第一硬決策資料可在無需所述可靠性資訊的情況下進行錯誤校正時，可不執行所述第一讀取再試，且甚至當所述第一硬決策資料可基於所述第一軟決策資料的所述可靠性資訊來進行錯誤校正時，仍可執行所述第一讀取再試。
在一些實例實施例中，當執行所述第一軟決策讀取操作時，可判定所述第一硬決策資料是否可基於所述第一軟決策資料的所述可靠性資訊來進行錯誤校正。為了執行所述第一讀取再試，當所述第一硬決策資料被判定為並非可基於所述第一軟決策 資料的所述可靠性資訊來進行錯誤校正時，可使用具有第一範圍的第一讀取再試電壓來執行所述第一讀取再試，且當所述第一硬決策資料被判定為可基於所述第一軟決策資料的所述可靠性資訊來進行錯誤校正時，可使用具有比所述第一範圍窄的第二範圍的第二讀取再試電壓來執行所述第一讀取再試。
在一些實施例中，可藉由將具有所述最佳讀取位準的第二讀取電壓施加至第二字元線而執行自耦接至所述第二字元線的記憶體胞元讀取第二硬決策資料的第二硬決策讀取操作，可判定藉由所述第二硬決策讀取操作讀取的所述第二硬決策資料是否為錯誤可校正的，當所述第二硬決策資料並非錯誤可校正的時，可執行自耦接至所述第二字元線的所述記憶體胞元讀取具有所述第二硬決策資料的可靠性資訊的第二軟決策資料的第二軟決策讀取操作，且可根據所述第二硬決策資料是否可基於所述第二軟決策資料的所述可靠性資訊來進行錯誤校正而選擇性地執行第二讀取再試。
在一些實施例中，可判定所述第一讀取操作是否為依序自多個鄰近頁面讀取資料的依序讀取操作中的一者。當所述第一讀取操作被判定為並非所述依序讀取操作中的一者時，可根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述第一讀取操作被判定為所述依序讀取操作中的一者時，可無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執行所述第一讀取再試。
在一些實施例中，可判定所述第一讀取操作是否為在對包含耦接至所述第一字元線的所述記憶體胞元的記憶體區塊進行 抹除之後第一次執行的讀取操作。當所述第一讀取操作被判定為並非在對所述記憶體區塊進行抹除之後第一次執行的所述讀取操作時，可根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述第一讀取操作被判定為在對所述記憶體區塊進行抹除之後第一次執行的所述讀取操作時，可無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執行所述第一讀取再試。
在一些實施例中，可針對所述非揮發性記憶體裝置中所包含的每一記憶體區塊而儲存所述最佳讀取位準。
在一些實施例中，可判定所述第一字元線是否為位於包含耦接至所述第一字元線的所述記憶體胞元的記憶體區塊的邊緣區域處的邊緣字元線。當所述第一字元線被判定為所述邊緣字元線時，可根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述第一字元線被判定為並非所述邊緣字元線時，可無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執行所述第一讀取再試。
在一些實施例中，可對包含耦接至所述第一字元線的所述記憶體胞元的記憶體區塊的抹除循環計數，且可比較所述抹除循環的所計數數目與預定值。當所述抹除循環的所述所計數數目不匹配所述預定值時，可根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述抹除循環的所述所計數數目匹配所述預定值時，可無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執 行所述第一讀取再試。
根據實例實施例，一種非揮發性記憶體裝置包含：記憶體胞元陣列，包含多個記憶體胞元；以及控制電路，經組態以藉由將讀取電壓施加至字元線而執行針對所述多個記憶體胞元中耦接至所述字元線的記憶體胞元的第一讀取操作，無關於藉由所述第一讀取操作讀取的資料是否為錯誤可校正的而執行讀取再試以獲得最佳讀取位準，且儲存所述最佳讀取位準以使用所述最佳讀取位準來執行後續第二讀取操作。
根據實例實施例，在一種操作記憶體系統的方法中，所述記憶體系統包含非揮發性記憶體裝置以及記憶體控制器，所述記憶體控制器將讀取命令傳輸至所述非揮發性記憶體裝置，所述非揮發性記憶體裝置藉由回應於所述讀取命令來執行第一讀取操作而將藉由所述第一讀取操作讀取的資料傳輸至所述記憶體控制器，無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的，所述記憶體控制器將讀取再試命令傳輸至所述非揮發性記憶體裝置，且所述非揮發性記憶體裝置藉由回應於所述讀取再試命令而執行讀取再試來儲存最佳讀取位準以使用所述最佳讀取位準來執行後續第二讀取操作。
根據實例實施例，在一種操作記憶體系統的方法中，所述記憶體系統包含非揮發性記憶體裝置以及記憶體控制器，所述記憶體控制器將讀取與讀取再試命令傳輸至所述非揮發性記憶體裝置，所述非揮發性記憶體裝置藉由回應於所述讀取與讀取再試命令來執行第一讀取操作而將藉由所述第一讀取操作讀取的資料傳輸至所述記憶體控制器，且所述非揮發性記憶體裝置藉由無關 於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而回應於所述讀取再試命令來執行讀取再試來儲存最佳讀取位準以使用所述最佳讀取位準來執行後續第二讀取操作。
210、230、250、270‧‧‧錯誤可校正範圍
400‧‧‧讀取再試表
410、430、450、470、490‧‧‧記憶體胞元
510‧‧‧錯誤可校正範圍
550‧‧‧讀取再試電壓範圍
710‧‧‧硬決策資料
720‧‧‧軟決策資料
730‧‧‧互斥反或運算
740‧‧‧軟決策資料
750‧‧‧互斥反或運算
810、820、830、840、850、860‧‧‧錯誤可校正範圍
1010、1020、1030、1040、1050、1060‧‧‧錯誤可校正範圍
1180‧‧‧記憶體區塊
1510‧‧‧第一記憶體區塊(MB1)
1530‧‧‧第二記憶體區塊(MB2)
1550‧‧‧最佳讀取位準儲存表
1700‧‧‧記憶體區塊
1900‧‧‧非揮發性記憶體裝置
1910、1910a、1910b、1910c‧‧‧記憶體胞元陣列
1911b‧‧‧頁面
1912a、1912b‧‧‧區塊
1913c‧‧‧具有垂直結構的串
1920‧‧‧頁面緩衝器電路
1930‧‧‧列解碼器
1940‧‧‧電壓產生器
1950‧‧‧控制電路
1960‧‧‧輸入/輸出緩衝器電路
1970‧‧‧最佳讀取位準儲存單元
2000a、2000b‧‧‧記憶體系統
2010、2010a、2010b‧‧‧記憶體控制器
2011a、2011b‧‧‧處理器
2012a‧‧‧緩衝記憶體
2013a、2013b‧‧‧主機介面
2014a、2014b‧‧‧記憶體介面
2015a、2015b‧‧‧ECC區塊
2016b‧‧‧隨機存取記憶體(RAM)控制器
2017b‧‧‧緩衝記憶體
2020、2020a、2020b‧‧‧非揮發性記憶體裝置
2025a、2025b‧‧‧記憶體胞元陣列
2300‧‧‧記憶卡
2310‧‧‧連接插腳
2320‧‧‧記憶體控制器
2330‧‧‧非揮發性記憶體裝置
2400‧‧‧固態磁碟
2410‧‧‧記憶體控制器
2420‧‧‧緩衝記憶體
2450‧‧‧非揮發性記憶體裝置
2500‧‧‧計算系統
2510‧‧‧處理器
2520‧‧‧記憶體裝置
2530‧‧‧使用者介面
2540‧‧‧數據機
2550‧‧‧匯流排
2560‧‧‧記憶體系統
2570‧‧‧記憶體控制器
2580‧‧‧非揮發性記憶體裝置
BL(1)、BL(m)‧‧‧位元線
CSL‧‧‧共同源極線
E‧‧‧狀態
GSL、GSL11、GSL12、GSLi1、GSLi2‧‧‧接地選擇線
GST、GSTV‧‧‧接地選擇電晶體
MB1‧‧‧第一記憶體區塊
MB2‧‧‧第二記憶體區塊
MC1~MC3‧‧‧記憶體胞元
P1~P7‧‧‧狀態
PAGE1‧‧‧第一頁面
PAGE2‧‧‧第二頁面
PAGE3‧‧‧第三頁面
PAGE4‧‧‧第四頁面
PAGE5、PAGE100、PAGE200‧‧‧頁面
PAGEK、PAGEK+1‧‧‧頁面
PAGEN-3、PAGEN-2、PAGEN-1、PAGEN‧‧‧頁面
RL1‧‧‧最佳讀取位準
RL11~RL14‧‧‧第一讀取位準
RL2‧‧‧最佳讀取位準
RL21~RL24‧‧‧第二讀取位準
S‧‧‧強
Si‧‧‧第一狀態
Si+1‧‧‧第二狀態
Si+2‧‧‧第三狀態
SSL、SSL11、SSL12、SSLi1、SSLi2‧‧‧串選擇線
SST、SSTV‧‧‧串選擇電晶體
S110、S130、S150‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S310、S315、S320、S330、S340、S350、S360、S370、S380、S390‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S600、S610、S615、S620、S625、S630、S635、S640、S650、S655、S660、S665、S670、S675、S680‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S910、S920、S930、S940、S950、S960、S970‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S1110、S1120、S1125、S1130、S1135、S1140、S1150、S1155、S1160、S1165、S1170‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S1210、S1220、S1225、S1230、S1235、S1240、S1245、S1250、S1260、S1265、S1270、S1275、S1280、S1285、S1290‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S1310、S1320、S1325、S1330、S1335、S1340、S1345、S1350、S1360、S1365、S1370、S1375、S1380、S1385、S1390‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S1410、S1420、S1430、S1440、S1450、S1460、S1470、S1480、S1490、S1495‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S1610、S1620、S1625、S1630、S1640、S1645、S1650、S1660、S1670、S1680、S1685、S1690‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S1810、S1820、S1830、S1840、S1850、S1860、S1870‧‧‧自非揮發性記憶體裝置讀取資料的方法的各步驟
S2110、S2120、S2130、S2140、S2150、S2160、S2170、S2180、 S2190‧‧‧操作包含記憶體控制器以及非揮發性記憶體裝置的記憶體系統的方法的各步驟
S2210、S2220、S2230、S2240、S2250、S2260‧‧‧操作記憶體系統的方法的各步驟
V1~V7‧‧‧電壓
VOPT‧‧‧第二讀取電壓
VREF‧‧‧第一讀取電壓
VREF1‧‧‧第一參考讀取電壓
VREF2‧‧‧第二參考讀取電壓
VREF3‧‧‧第三參考讀取電壓
VREF4‧‧‧第四參考讀取電壓
VREF5‧‧‧第五參考讀取電壓
VREF6‧‧‧第六參考讀取電壓
VREF7‧‧‧第七參考讀取電壓
VRR1、VRR1a、VRR1b、VRR11~VRR14‧‧‧讀取再試電壓
VRR2、VRR2a、VRR2b、VRR21~VRR24‧‧‧讀取再試電壓
VRR3、VRR3a、VRR3b‧‧‧讀取再試電壓
VRR4、VRR4a、VRR4b‧‧‧讀取再試電壓
VRR5、VRR5b‧‧‧讀取再試電壓
VRR6、VRR6b‧‧‧讀取再試電壓
VRR7b‧‧‧讀取再試電壓
VRR8b‧‧‧讀取再試電壓
VS‧‧‧極強
VW‧‧‧極弱
W‧‧‧弱
WL1‧‧‧第一字元線
WL2‧‧‧第二字元線
WL3‧‧‧第三字元線
WL4‧‧‧第四字元線
WLK、WLK+1‧‧‧字元線
WLN-3、WLN-2、WLN-1、WLN‧‧‧字元線
WL(1)、WL(2)、WL(3)、WL(n-1)、WL(n)‧‧‧字元線
結合附圖，將自以下實施方式更清楚理解說明性、非限制性實例實施例。
圖1為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖2為說明包含於非揮發性記憶體裝置中的多個頁面的臨限電壓分佈的實例的圖式。
圖3為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖4A及圖4B為用於描述讀取再試的實例的圖式。
圖5為用於描述讀取再試的另一實例的圖式。
圖6A及圖6B為用於描述在圖3的資料讀取方法中執行的第一讀取再試的實例的圖式。
圖7為用於描述在圖3的資料讀取方法中執行的第二讀取再試的實例的圖式。
圖8A及圖8B為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖9為用於描述2位元軟決策讀取操作的實例的圖式。
圖10為用於描述3位元軟決策讀取操作的實例的圖式。
圖11A至圖11C為用於描述在包含3位元多位準胞元的非揮 發性記憶體裝置中執行的軟決策讀取操作的實例的圖式。
圖12為說明包含於非揮發性記憶體裝置中的多個頁面的臨限電壓分佈的實例的圖式。
圖13為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖14為說明包含於非揮發性記憶體裝置中的多個頁面的臨限電壓分佈的實例的圖式。
圖15為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖16為用於描述依序讀取操作以及隨機讀取操作的圖式。
圖17為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖18為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖19為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖20為說明儲存各別記憶體區塊的最佳讀取位準的非揮發性記憶體裝置的圖式。
圖21為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖22為說明根據字元線的位置選擇性地儲存最佳讀取位準的非揮發性記憶體裝置的圖式。
圖23為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
圖24為說明根據程式化/抹除循環的數目的臨限電壓移位的曲線圖。
圖25為說明根據實例實施例的非揮發性記憶體裝置的方塊圖。
圖26A至圖26C為說明包含於非揮發性記憶體裝置中的記憶體胞元陣列的實例的圖式。
圖27為說明根據實例實施例的包含非揮發性記憶體裝置以及記憶體控制器的記憶體系統的實例的方塊圖。
圖28為說明根據實例實施例的包含非揮發性記憶體裝置以及記憶體控制器的記憶體系統的另一實例的方塊圖。
圖29為說明根據實例實施例的操作記憶體系統的方法的流程圖。
圖30為說明根據實例實施例的操作記憶體系統的方法的流程圖。
圖31為說明根據實例實施例的包含記憶體系統的記憶卡的圖式。
圖32為說明根據實例實施例的包含記憶體系統的固態磁碟的圖式。
圖33為說明根據實例實施例的計算系統的圖式。
下文中，將參看附圖來更全面描述各種實例實施例，附圖中繪示了一些實例實施例。然而，本發明概念可按照許多不同形式來體現且不應解釋為限於本文所闡述的實例實施例。在諸圖 中，為了清楚起見，可能誇示了層以及區域的大小以及相對大小。
應理解，當一元件或層被稱為在另一元件或層「上」、「連接至」或「耦接至」另一元件或層時，所述元件或層可直接在所述另一元件或層上、直接連接至或耦接至所述另一元件或層，或可存在介入元件或層。相比而言，當一元件被稱為「直接」在另一元件「上」、「直接連接至」或「直接耦接至」另一元件或層時，不存在介入元件或層。相似參考數字在全文中表示相似裝置。如本文所使用，術語「及/或」包含相關聯的所列出項目中的一或多者的任何及所有組合。
應理解，儘管本文中可使用術語「第一」、「第二」、「第三」等來描述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應受此等術語限制。此等術語僅用以區分一個元件、組件、區域、層或區段與另一區域、層或區段。因此，可將下文所論述的第一元件、組件、區域、層或區段稱為第二元件、組件、區域、層或區段，而不偏離本發明概念的教示。
為了描述的簡易起見，可在本文中使用諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及其類似術語的空間相對術語，以描述如諸圖中所說明的一個元件或特徵相對於另一(其他)元件或特徵的關係。應理解，除了諸圖中所描繪的定向以外，所述空間相對術語意欲亦涵蓋在使用中或操作中的裝置的不同定向。舉例而言，若翻轉諸圖中的裝置，則描述為在其他元件或特徵「下方」或「之下」的元件繼而將定向於其他元件或特徵「上方」。因此，例示性術語「在......下方」可涵蓋「在......上方」以及「在......下方」兩種定向。裝置可以其他方式 定向(旋轉90度或在其他的定向)，且本文中所使用的空間相對描述詞相應地作出解釋。
本文中所使用的術語僅是出於描述特定實例實施例的目的，且不意欲限制本發明概念。如本文中所使用，單數形式「一」以及「該」意欲亦包含複數形式，除非上下文另有清楚指示。應進一步理解，術語「包括」在用於本說明書中時指定所敍述的特徵、整體、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組的存在或添加。
本文中參考橫截面說明來描述實例實施例，所述橫截面說明為理想化實例實施例(以及中間結構)的示意性說明。因而，應預料到由於(例如)製造技術及/或容差而存在相對於所述說明的形狀的變化。因此，實例實施例不應解釋為限於本文中所說明的區域的特定形狀，而是應包含由(例如)製造引起的形狀的偏差。舉例而言，被說明為矩形的植入區域通常將具有圓形或彎曲特徵及/或在植入區域的邊緣處的植入濃度梯度，而非自植入區域至非植入區域的二元(binary)改變。同樣地，藉由植入形成的內埋區域可在所述內埋區域與進行所述植入時穿過的表面之間的區域中導致一些植入。因此，諸圖中所說明的區域本質上為示意性的，且其形狀不意欲說明裝置的區域的實際形狀且不意欲限制本發明概念的範疇。
除非另有定義，否則本文中所使用的所有術語(包含技術以及科學術語)具有與一般熟習本發明概念所屬技術者通常所理解者相同的含義。應進一步理解，術語(諸如，常用字典中所 定義的術語)應被解釋為具有與其在相關技術背景中的含義一致的含義，且不應以理想化或過度正式的意義來解釋，除非本文中明確地如此定義。
圖1為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，且圖2為說明包含於非揮發性記憶體裝置中的多個頁面的臨限電壓分佈的實例的圖式。
參看圖1及圖2，非揮發性記憶體裝置藉由將第一讀取電壓VREF施加至第一字元線WL1來執行針對對應於第一字元線WL1的第一頁面PAGE1的第一讀取操作(S110)。亦即，揮發性記憶體裝置可藉由將具有預定電壓位準的第一讀取電壓VREF施加至第一字元線WL1而自耦接至第一字元線WL1的記憶體胞元讀取資料。
無關於或獨立於藉由第一讀取操作讀取的資料是否可藉由錯誤校正碼(error correction code,ECC)來進行錯誤校正，非揮發性記憶體裝置執行讀取再試以獲得最佳讀取電壓位準(更一般而言，在本文中被稱為錯誤可校正讀取位準或電壓)(S130)。在此，當讀取資料包含可由ECC校正的至少一個錯誤時，或當讀取資料不包含錯誤時，讀取資料可為錯誤可校正的。在習知非揮發性記憶體裝置中，當讀取資料為錯誤可校正的時，可不執行讀取再試。然而，在根據實例實施例的非揮發性記憶體裝置中，即使藉由第一讀取操作讀取的資料為錯誤可校正的，亦可藉由執行讀取再試來獲得最佳讀取位準。
非揮發性記憶體裝置儲存藉由讀取再試獲得的最佳讀取位準以用於後續第二讀取操作(S150)。亦即，非揮發性記憶體裝 置可儲存藉由讀取再試獲得的最佳讀取位準，且可使用具有所儲存的最佳讀取位準的第二讀取電壓VOPT來執行後續第二讀取操作。因為使用具有最佳讀取位準的第二讀取電壓VOPT而執行後續第二讀取操作，所以後續第二讀取操作的讀取時間可減少。
舉例而言，如圖2所說明，藉由將具有預定參考位準的第一讀取電壓VREF施加至第一字元線WL1來區分耦接至第一字元線WL1的記憶體胞元的兩個鄰近狀態(例如，第一狀態及第二狀態)Si及Si+1，第一讀取操作讀取對應於第一字元線WL1的第一頁面PAGE1的資料。若第一讀取電壓VREF的參考位準處於錯誤可校正範圍210中，則即使未執行讀取再試，亦可藉由對使用第一讀取電壓VREF讀取的第一頁面PAGE1的資料執行錯誤校正(例如，ECC解碼)來恢復原始資料。然而，在根據實例實施例的資料讀取方法中，即使使用第一讀取電壓VREF讀取的第一頁面PAGE1的資料是錯誤可校正的，亦可執行讀取再試以獲得並儲存最佳讀取位準，且可使用具有最佳讀取位準的第二讀取電壓VOPT來執行後續讀取操作。
舉例而言，可藉由將具有最佳讀取位準的第二讀取電壓VOPT施加至第二字元線WL2來執行針對對應於第二字元線WL2的第二頁面PAGE2的後續第二讀取操作。在一些狀況下，第一讀取電壓VREF的參考位準可處於第二頁面PAGE2的錯誤可校正範圍230外，且第二讀取電壓VOPT的最佳讀取位準可處於第二頁面PAGE2的錯誤可校正範圍230中。在此狀況下，在習知非揮發性記憶體裝置中，因為當使用第一讀取電壓VREF讀取的第一頁面PAGE1的資料是錯誤可校正的時，通常不執行讀取再試，所以 亦使用第一讀取電壓VREF來執行後續第二讀取操作，且藉由第二讀取操作讀取的第二頁面PAGE2的資料可並非錯誤可校正的。然而，在根據實例實施例的非揮發性記憶體裝置中，因為使用具有最佳讀取位準的第二讀取電壓VOPT來執行針對第二頁面PAGE2的第二讀取操作，所以藉由第二讀取操作讀取的第二頁面PAGE2的資料可為錯誤可校正的。因此，在根據實例實施例的非揮發性記憶體裝置中，後續第二讀取操作的讀取時間可減少，且自讀取命令施加的時間點至資料輸出的時間點的讀取延遲可減少。
此外，可藉由將具有最佳讀取位準的第二讀取電壓VPOT分別施加至第三字元線WL3以及第四字元線WL4來執行針對對應於第三字元線WL3以及第四字元線WL4的第三頁面PAGE3以及第四頁面PAGE4的後續讀取操作。在一些狀況下，第一讀取電壓VREF的參考位準可處於第三頁面PAGE3以及第四頁面PAGE4的錯誤可校正範圍250及270外，且第二讀取電壓VOPT的最佳讀取位準可處於第三頁面PAGE3以及第四頁面PAGE4的錯誤可校正範圍250及270中。在此狀況下，藉由後續讀取操作讀取的第三頁面PAGE3以及第四頁面PAGE4的資料可為錯誤可校正的。因此，在根據實例實施例的非揮發性記憶體裝置中，後續讀取操作的讀取時間以及讀取延遲可減少。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，可無關於或獨立於藉由讀取操作讀取的資料是否為錯誤可校正的而獲得最佳讀取位準(或更一般而言，錯誤可校正讀取位準)，且可使用所述最佳讀取位準或其他錯誤可校正 讀取位準來執行後續讀取操作。因此，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，後續讀取操作的讀取時間以及讀取延遲可減少。因此，根據實例實施例的非揮發性記憶體裝置的平均讀取時間及平均讀取延遲可減少。
雖然圖2說明記憶體胞元的兩個狀態Si及Si+1，但根據實例實施例的非揮發性記憶體裝置的記憶體胞元可具有兩個或兩個以上狀態。在一些實例實施例中，記憶體胞元可為具有兩個狀態以每個記憶體胞元儲存資料的一個位元的單位準胞元(single level cell,SLC)。在其他實例實施例中，記憶體胞元可為具有三個或三個以上狀態以每個記憶體胞元儲存資料的一個以上位元的多位準胞元(multi-level cell,MLC)。
圖3為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，圖4A及圖4B為用於描述讀取再試的實例的圖式，圖5為用於描述讀取再試的另一實例的圖式，圖6A及圖6B為用於描述在圖3的資料讀取方法中執行的第一讀取再試的實例的圖式，且圖7為用於描述在圖3的資料讀取方法中執行的第二讀取再試的實例的圖式。
參看圖3，非揮發性記憶體裝置可執行針對第一頁面的第一讀取操作(S310)。舉例而言，非揮發性記憶體裝置可藉由將具有預定參考位準的第一讀取電壓施加至第一字元線來執行針對對應於第一字元線的第一頁面的第一讀取操作。非揮發性記憶體裝置可將藉由第一讀取操作讀取的第一頁面的資料輸出至記憶體控制器，且所述記憶體控制器可判定藉由第一讀取操作讀取的第一頁面的資料是否可藉由ECC來進行錯誤校正(S315)。
無關於或獨立於藉由第一讀取操作讀取的第一頁面的資料是否可藉由ECC來進行錯誤校正，非揮發性記憶體裝置可執行獲得最佳讀取位準的第一讀取再試(S315：是、S315：否以及S320)。亦即，非揮發性記憶體裝置可在第一頁面的資料不可藉由ECC來進行錯誤校正時執行第一讀取再試(S315：否以及S320)，且亦可甚至在第一頁面的資料可藉由ECC來進行錯誤校正時執行第一讀取再試(S315：是，以及S320)。
舉例而言，如圖4A及圖4B所說明，非揮發性記憶體裝置可藉由依序使用具有儲存於讀取再試表400中的讀取位準RL11、RL12、RL13、RL14、RL21、RL22、RL23及RL24的讀取再試電壓VRR11、VRR12、VRR13、VRR14、VRR21、VRR22、VRR23及VRR24來執行第一讀取再試。舉例而言，讀取再試表400可儲存用於區分記憶體胞元的第一狀態Si以及第二狀態Si+1的第一參考讀取電壓VREF1的第一讀取位準RL11、RL12、RL13及RL14，且可儲存用於區分記憶體胞元的第二狀態Si+1以及第三狀態Si+2的第二參考讀取電壓VREF2的第二讀取位準RL21、RL22、RL23及RL24。非揮發性記憶體裝置可藉由將具有第一讀取位準RL11、RL12、RL13及RL14的讀取再試電壓VRR11、VRR12、VRR13及VRR14依序施加至第一字元線直至讀取資料變得可藉由ECC來進行錯誤校正而獲得用於區分第一狀態Si與第二狀態Si+1的第一參考讀取電壓VREF1的最佳讀取位準。非揮發性記憶體裝置可將在讀取資料變得可藉由ECC來進行錯誤校正時所施加的讀取再試電壓的第一讀取位準RL11、RL12、RL13及RL14中的一者判定為第一參考讀取電壓VREF1的最佳讀取位準。此 外，非揮發性記憶體裝置可藉由將具有第二讀取位準RL21、RL22、RL23及RL24的讀取再試電壓VRR21、VRR22、VRR23及VRR24依序施加至第一字元線直至讀取資料變得可藉由ECC來進行錯誤校正而獲得用於區分第二狀態Si+1與第三狀態Si+2的第二參考讀取電壓VREF2的最佳讀取位準。
雖然圖4A及圖4B說明讀取再試電壓VRR11、VRR12、VRR13及VRR14的第一讀取位準RL11、RL12、RL13及RL14依序增大且讀取再試電壓VRR21、VRR22、VRR23及VRR24的第二讀取位準RL21、RL22、RL23及RL24依序增大的實例，但第一讀取位準RL11、RL12、RL13及RL14以及第二讀取位準RL21、RL22、RL23及RL24可為可不依序增大/減小的任何電壓位準。舉例而言，在第一讀取位準RL11、RL12、RL13及RL14中，第二次施加的讀取再試電壓VRR12的讀取位準RL12可高於或低於第一次施加的讀取再試電壓VRR11的讀取位準RL11，且第三次施加的讀取再試電壓VRR13的讀取位準RL13可高於或低於第二次施加的讀取再試電壓VRR12的讀取位準RL12。
在其他實例中，如圖5所說明，非揮發性記憶體裝置可執行第一讀取再試，其藉由對具有介於具有規則間隔的多個讀取再試電壓VRR1、VRR2、VRR3、VRR4、VRR5及VRR6之間的臨限電壓的記憶體胞元410、430、450、470及490的數目計數來獲得最佳讀取位準。舉例而言，具有介於第一讀取再試電壓VRR1與第二讀取再試電壓VRR2之間的臨限電壓的記憶體胞元410的數目可藉由自第二讀取再試電壓VRR2得以施加時的接通胞元的數目減去第一讀取再試電壓VRR1得以施加時的接通胞元的數目 來計數，具有介於第二讀取再試電壓VRR2與第三讀取再試電壓VRR3之間的臨限電壓的記憶體胞元430的數目可藉由自第三讀取再試電壓VRR3得以施加時的接通胞元的數目減去第二讀取再試電壓VRR2得以施加時的接通胞元的數目來計數，具有介於第三讀取再試電壓VRR3與第四讀取再試電壓VRR4之間的臨限電壓的記憶體胞元450的數目可藉由自第四讀取再試電壓VRR4得以施加時的接通胞元的數目減去第三讀取再試電壓VRR3得以施加時的接通胞元的數目來計數，具有介於第四讀取再試電壓VRR4與第五讀取再試電壓VRR5之間的臨限電壓的記憶體胞元470的數目可藉由自第五讀取再試電壓VRR5得以施加時的接通胞元的數目減去第四讀取再試電壓VRR4得以施加時的接通胞元的數目來計數，且具有介於第五讀取再試電壓VRR5與第六讀取再試電壓VRR6之間的臨限電壓的記憶體胞元490的數目可藉由自第六讀取再試電壓VRR6得以施加時的接通胞元的數目減去第五讀取再試電壓VRR5得以施加時的接通胞元的數目來計數。非揮發性記憶體裝置可將所述數目個記憶體胞元410、430、450、470以及490中的具有最小數目的記憶體胞元450的臨限電壓位準判定為最佳讀取位準。
雖然圖4A及圖4B說明使用讀取再試表400而執行讀取再試的實例，且圖5說明藉由對具有介於讀取再試電壓之間的臨限電壓的記憶體胞元的數目計數而執行讀取再試的實例，但根據實例實施例的資料讀取方法中所執行的讀取再試可不限於此，且可按照各種方式來執行。舉例而言，在一些實例實施例中，非揮發性記憶體裝置可藉由使用監視胞元來獲得記憶體胞元的臨限電 壓分佈，且可藉由使用所獲得的臨限電壓分佈來執行讀取再試。
在一些實例實施例中，非揮發性記憶體裝置可根據藉由第一讀取操作讀取的第一頁面的資料是否為錯誤可校正的而藉由使用具有不同範圍的讀取再試電壓來執行第一讀取再試。舉例而言，如圖6B所說明，在第一讀取電壓VREF的參考位準處於錯誤可校正範圍510外的狀況下，藉由第一讀取操作讀取的資料可並非錯誤可校正的。在此狀況下，非揮發性記憶體裝置可使用具有第一範圍550的讀取再試電壓VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b及VRR8b來執行第一讀取再試。舉例而言，非揮發性記憶體裝置可藉由將讀取再試電壓VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b及VRR8b依序施加至第一字元線WL1直至讀取資料變得錯誤可校正而執行第一讀取再試(如圖4A及圖4B所說明)，且可藉由對具有介於讀取再試電壓VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b及VRR8b之間的臨限電壓的記憶體胞元的數目計數而執行第一讀取再試(如圖5所說明)。此外，如圖6A所說明，在第一讀取電壓VREF的參考位準處於錯誤可校正範圍510中的狀況下，藉由第一讀取操作讀取的資料可為錯誤可校正的。在此狀況下，非揮發性記憶體裝置可使用具有比第一範圍550窄的第二範圍530的讀取再試電壓VRR1a、VRR2a、VRR3a及VRR4a來執行第一讀取再試。舉例而言，非揮發性記憶體裝置可按照圖4A及圖4B所說明的方式、圖5所說明的方式或類似方式來執行第一讀取再試。在一些實例實施例中，在藉由第一讀取操作讀取的資料為錯誤可校正的狀況下，非揮發性記憶體裝置可使用數目小於當藉由第一讀取操 作讀取的資料並非錯誤可校正的時所使用的讀取再試電壓VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b及VRR8b的數目的讀取再試電壓VRR1a、VRR2a、VRR3a及VRR4a來執行第一讀取再試，藉此減少第一讀取再試的讀取時間。在其他實例實施例中，當藉由第一讀取操作讀取的資料為錯誤可校正的時所使用的讀取再試電壓VRR1a、VRR2a、VRR3a及VRR4a可具有比當藉由第一讀取操作讀取的資料並非錯誤可校正的時所使用的讀取再試電壓VRR1b、VRR2b、VRR3b、VRR4b、VRR5b、VRR6b、VRR7b及VRR8b的間隔窄的間隔。
或者，在一些實例實施例中，非揮發性記憶體裝置可無關於或獨立於藉由第一讀取操作讀取的第一頁面的資料是否為錯誤可校正的而藉由使用具有相同範圍的相同讀取再試電壓來執行第一讀取再試。
非揮發性記憶體裝置可儲存藉由第一讀取再試獲得的最佳讀取位準，以使用所述最佳讀取位準來執行後續第二讀取操作(S330)。記憶體控制器可在藉由第一讀取操作讀取的第一頁面的資料為錯誤可校正的時藉由對藉由第一讀取操作讀取的第一頁面的資料執行錯誤校正(例如，ECC解碼)來恢復原始資料，或可在藉由第一讀取操作讀取的第一頁面的資料並非錯誤可校正的時藉由對藉由第一讀取再試讀取的第一頁面的資料執行錯誤校正來恢復原始資料。在一些實例實施例中，非揮發性記憶體裝置可使用博斯-喬赫裏-霍昆格姆(Bose-Chaudhuri-Hocquenghem,BCH)碼來對藉由第一讀取操作或第一讀取再試讀取的第一頁面的資料執行錯誤校正。在其他實例實施例中，為了執行錯誤校正，記憶 體控制器可使用渦輪碼、裏德-所羅門(Reed-Solomon)碼、迴旋碼、遞迴系統碼(recursive systematic code,RSC)、諸如交織碼調變(trellis-coded modulation,TCM)、區塊碼調變(block coded modulation,BCM)等的碼調變或其他錯誤校正碼。因此，可完成讀取第一頁面的資料的第一讀取操作(S340)。
在完成第一讀取操作之後，主機可向記憶體控制器請求第二頁面的資料，且記憶體控制器可將請求自非揮發性記憶體裝置讀取第二頁面的資料的命令傳輸至非揮發性記憶體裝置。非揮發性記憶體裝置可使用所儲存的讀取位準來執行針對第二頁面的第二讀取操作(S350)。舉例而言，非揮發性記憶體裝置可藉由將具有最佳讀取位準的第二讀取電壓施加至第二字元線來執行針對包含耦接至第二字元線的記憶體胞元的第二頁面的第二讀取操作。
可判定藉由第二讀取操作讀取的第二頁面的資料是否為錯誤可校正的(S360)，且可根據藉由第二讀取操作讀取的第二頁面的資料是否為錯誤可校正的而選擇性地執行第二讀取再試(S360及S370)。在藉由第二讀取操作讀取的第二頁面的資料被判定為錯誤可校正的狀況下(S360：是)，非揮發性記憶體裝置可在無需執行第二讀取再試的情況下完成第二操作(S390)。在藉由第二讀取操作讀取的第二頁面的資料被判定為並非錯誤可校正的狀況下(S360：否)，非揮發性記憶體裝置可執行第二讀取再試(S370)。舉例而言，非揮發性記憶體裝置可按照圖4A及圖4B所說明的方式、圖5所說明的方式或類似方式來執行第二讀取再試。在執行第二讀取再試的狀況下，非揮發性記憶體裝置可儲存 藉由第二讀取再試獲得的新最佳讀取位準以在後續讀取操作中使用。在根據實例實施例的資料讀取方法中，因為使用藉由第一讀取再試獲得的最佳讀取再試來執行第二讀取操作，所以藉由第二讀取操作讀取的資料為錯誤可校正的機率與習知資料讀取方法中的機率相比可增大，且因此可不執行第二讀取再試。因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
在一些實例實施例中，非揮發性記憶體裝置可藉由使用第一讀取再試的結果來執行第二讀取再試。舉例而言，可基於第一讀取電壓VREF的電壓位準與藉由第一讀取再試獲得的最佳讀取位準之間的關係而執行第二讀取再試。在一些實例實施例中，如圖7所說明，在作為第一讀取再試的結果而獲得高於第一讀取操作期間所施加的第一讀取電壓VREF的電壓位準的最佳讀取位準的狀況下，可藉由將具有高於第一讀取電壓VREF的電壓位準的電壓位準的讀取再試電壓VRR1、VRR2、VRR3及VRR4施加至第二字元線WL2來執行第二讀取再試。此外，在作為第一讀取再試的結果而獲得低於第一讀取操作期間所施加的第一讀取電壓VREF的電壓位準的最佳讀取位準的狀況下，可藉由將具有低於第一讀取電壓VREF的電壓位準的電壓位準的讀取再試電壓施加至第二字元線WL2來執行第二讀取再試。在其他實例實施例中，在最佳讀取位準高於第一讀取電壓VREF的電壓位準的狀況下，可藉由將具有高於最佳讀取位準的電壓位準的讀取再試電壓施加至第二字元線WL2來執行第二讀取再試。此外，在最佳讀取位準低於第一讀取電壓VREF的電壓位準的狀況下，可藉由將具有低於最佳讀取位準的電壓位準的讀取再試電壓施加至第二字元線WL2 來執行第二讀取再試。如上所述，因為使用第一讀取再試的結果而執行第二讀取再試，所以第二讀取再試的讀取時間可減少。
記憶體控制器可在藉由第二讀取操作讀取的第二頁面的資料為錯誤可校正的時藉由對藉由第二讀取操作讀取的第二頁面的資料執行錯誤校正(例如，ECC解碼)來恢復原始資料，或可在藉由第二讀取操作讀取的第二頁面的資料並非錯誤可校正的時藉由對藉由第二讀取再試讀取的第二頁面的資料執行錯誤校正來恢復原始資料。因此，可完成讀取第二頁面的資料的第二讀取操作(S390)。此外，非揮發性記憶體裝置可藉由使用藉由第一讀取再試或第二讀取再試獲得的最佳讀取位準而進一步執行後續讀取操作(S350)。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，可無關於或獨立於藉由第一讀取操作讀取的資料是否為錯誤可校正的而獲得最佳讀取位準，且可使用所述最佳讀取位準來執行至少一個後續讀取操作。因此，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，後續讀取操作的讀取時間以及讀取延遲可減少。因此，根據實例實施例的非揮發性記憶體裝置的平均讀取時間及平均讀取延遲可減少。
圖8A及圖8B為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，圖9為用於描述2位元軟決策讀取操作的實例的圖式，圖10為用於描述3位元軟決策讀取操作的實例的圖式，圖11A至圖11C為用於描述在包含3位元多位準胞元的非揮發性記憶體裝置中執行的軟決策讀取操作的實例的圖式，且圖12為說明包含於非揮發性記憶體裝置中的多個頁面的臨 限電壓分佈的實例的圖式。
參看圖8A及圖8B，非揮發性記憶體裝置可執行針對第一頁面的第一讀取操作(S600)。在一些實例實施例中，由非揮發性記憶體裝置執行的讀取操作可包含硬決策讀取操作及/或軟決策讀取操作。硬決策讀取操作是在具有預定參考位準的讀取電壓施加至字元線時基於耦接至字元線的記憶體胞元的接通/切斷狀態(例如，指示邏輯「0」或「1」)而自記憶體胞元讀取硬決策資料的操作，且記憶體控制器可藉由使用硬決策資料及錯誤校正碼(例如，低密度同位檢查(low density parity check,LDPC)碼)而以硬決策方式來執行錯誤校正。此外，軟決策讀取操作是藉由施加具有規則間隔的多個讀取電壓而自耦接至字元線的記憶體胞元讀取具有硬決策資料的可靠性資訊(例如，指示所偵測的位元為「0」或「1」的機率)的軟決策資料的操作，且記憶體控制器可藉由使用硬決策資料的可靠性資訊以及硬決策資料以及錯誤校正碼(例如，LDPC碼)而以軟決策方式來執行錯誤校正。
舉例而言，為了執行針對第一頁面的第一讀取操作，非揮發性記憶體裝置可首先執行讀取第一頁面的第一硬決策資料的第一硬決策讀取操作(S610)。非揮發性記憶體裝置可藉由將具有預定參考位準的第一讀取電壓施加至第一字元線來執行自包含耦接至第一字元線的記憶體胞元的第一頁面讀取第一硬決策資料的第一硬決策讀取操作。非揮發性記憶體裝置可將藉由第一硬決策讀取操作讀取的第一頁面的第一硬決策資料輸出至記憶體控制器，且記憶體控制器可判定藉由第一硬決策讀取操作讀取的第一頁面的第一硬決策資料是否可藉由ECC來進行錯誤校正(S615)。
若第一頁面的第一硬決策資料不可藉由ECC來進行錯誤校正(S615：否)，則非揮發性記憶體裝置可進一步執行讀取具有第一硬決策資料的可靠性資訊的第一頁面的第一軟決策資料的第一軟決策讀取操作(S620)。非揮發性記憶體裝置可藉由施加具有規則間隔的多個電壓而自包含耦接至第一字元線的記憶體胞元的第一頁面讀取具有第一硬決策資料的可靠性資訊的第一軟決策資料。
舉例而言，如圖9所說明，非揮發性記憶體裝置可執行2位元軟決策讀取操作。2位元軟決策讀取操作可包含使用具有規則間隔的三個電壓V1、V2及V3的三個讀取操作。舉例而言，三個電壓V1、V2及V3可包含具有用於區分對應於資料「1」的第一狀態Si與對應於資料「0」的第二狀態Si+1的預定參考位準的第一電壓V1，比第一電壓V1低預定位準的第二電壓V2，以及比第一電壓V1高所述預定位準的第三電壓V3。在一些實例實施例中，藉由使用具有參考位準的第一電壓V1讀取的資料710可為藉由硬決策讀取操作讀取的硬決策資料710，且2位元軟決策讀取操作可在不施加具有參考位準的第一電壓V1的情況下使用藉由硬決策讀取操作讀取的硬決策資料710。2位元軟決策讀取操作可藉由對藉由使用第二電壓V2讀取的資料以及藉由使用第三電壓V3讀取的資料執行預定邏輯運算(例如，互斥反或運算730)(或編碼)而產生具有硬決策資料710的可靠性資料的軟決策資料720。軟決策資料720的每一位元可表示硬決策資料710的對應位元的可靠性程度。舉例而言，軟決策資料720中具有值「1」的位元表示硬決策資料710的對應位元具有強(S)可靠性，且軟決策資料720 中具有值「0」的位元表示硬決策資料710的對應位元具有弱(W)可靠性。
在其他實例中，如圖10所說明，非揮發性記憶體裝置可執行3位元軟決策讀取操作。3位元軟決策讀取操作可包含使用具有規則間隔的七個電壓V1、V2、V3、V4、V5、V6及V7的七個讀取操作。舉例而言，七個電壓V1、V2、V3、V4、V5、V6及V7可包含2位元軟決策讀取操作中所使用的三個電壓V1、V2及V3，且可更包含低於第二電壓V2的第四電壓V4、介於第二電壓V2與第一電壓V1之間的第五電壓V5、介於第一電壓V1與第三電壓V3之間的第六電壓V6，以及高於第三電壓V3的第七電壓V7。在一些實例實施例中，藉由使用第一電壓V1讀取的資料710可為藉由硬決策讀取操作讀取的硬決策資料710。藉由使用第二電壓V2以及第三電壓V3讀取的資料720可為對應於藉由2位元軟決策讀取操作讀取的軟決策資料720的最高有效位元(most significant bit,MSB)軟決策資料720。3位元軟決策讀取操作可藉由對藉由使用第四電壓V4、第五電壓V5、第六電壓V6以及第七電壓V7讀取的資料執行預定邏輯運算(例如，互斥反或(XNOR)運算750)(或編碼)而產生最低有效位元(least significant bit,LSB)軟決策資料740。具有兩個位元的每一軟決策資料720及740可表示硬決策資料710的對應位元的可靠性程度。舉例而言，具有值「11」的每一軟決策資料720及740可表示硬決策資料710的對應位元具有極強(VS)可靠性，具有值「10」的每一軟決策資料720及740可表示硬決策資料710的對應位元具有強(S)可靠性，具有值「00」的每一軟決策資料720及740可表示硬決策 資料710的對應位元具有弱(W)可靠性，且具有值「01」的每一軟決策資料720及740可表示硬決策資料710的對應位元具有極弱(VW)可靠性。
雖然圖9及圖10說明兩個鄰近狀態Si及Si+1，但圖9及圖10所說明的2位元軟決策讀取操作以及3位元軟決策讀取操作可經執行以區分多個狀態中的任何兩個鄰近狀態。舉例而言，在記憶體胞元為具有8個狀態E、P1、P2、P3、P4、P5、P6及P7的3位元MLC以每個記憶體胞元儲存資料的3個位元的狀況下，非揮發性記憶體裝置可按照圖11A至圖11C所說明的方式執行2位元軟決策讀取操作或3位元軟決策讀取操作。圖11A說明在藉由使用第一參考讀取電壓VREF1而自3位元MLC讀取資料的第一位元(例如，LSB)時執行的2位元軟決策讀取操作的實例以及3位元軟決策讀取操作的實例，圖11B說明在藉由使用第二參考讀取電壓VREF2以及第三參考讀取電壓VREF3而自3位元MLC讀取資料的第二位元(例如，CSB)時執行的2位元軟決策讀取操作的實例以及3位元軟決策讀取操作的實例，圖11C說明在藉由使用第四至第七參考讀取電壓VREF4、VREF5、VREF6及VREF7而自3位元MLC讀取資料的第三位元(例如，MSB)時執行的2位元軟決策讀取操作的實例以及3位元軟決策讀取操作的實例。
非揮發性記憶體裝置可將藉由第一軟決策操作讀取的第一頁面的第一軟決策資料輸出至記憶體控制器，且記憶體控制器可判定第一硬決策資料是否可基於第一軟決策資料的可靠性資訊來進行錯誤校正(S625)。
非揮發性記憶體裝置可無關於或獨立於第一硬決策資料 是否為錯誤可校正的(在無需可靠性資訊的情況下，或基於第一軟決策資料的可靠性資訊)而執行獲得最佳讀取位準的第一讀取再試(S630)。亦即，不僅當第一硬決策資料並非可基於第一軟決策資料的可靠性資訊來進行錯誤校正(S625：否)時，而且當第一硬決策資料可基於第一軟決策資料的可靠性資訊來進行錯誤校正(S625：是)時，且甚至當第一硬決策資料可在無需可靠性資訊的情況下進行錯誤校正(S615：是)時，非揮發性記憶體裝置可執行第一讀取再試(S630)。在一些實例實施例中，第一讀取再試中所使用的讀取再試電壓的至少一部分可對應於第一軟決策讀取操作中所使用的具有規則間隔的多個電壓的至少一部分。在此狀況下，第一讀取再試可使用第一軟決策資料的至少一部分。
在一些實例實施例中，非揮發性記憶體裝置可根據第一硬決策資料是否可在無需可靠性資訊的情況下進行錯誤校正以及第一硬決策資料是否可基於第一軟決策資料的可靠性資訊來進行錯誤校正而藉由使用具有不同範圍的讀取再試電壓來執行第一讀取再試。舉例而言，若第一硬決策資料被判定為並非可基於第一軟決策資料的可靠性資訊來進行錯誤校正(S625：否)，則非揮發性記憶體裝置可使用具有第一範圍的第一讀取再試電壓來執行讀取再試。與第一硬決策資料並非可基於第一軟決策資料的可靠性資訊來進行錯誤校正時相比，當第一硬決策資料可基於第一軟決策資料的可靠性資訊來進行錯誤校正時，第一讀取電壓的參考位準可相對接近於最佳讀取位準。因此，若第一硬決策資料被判定為可基於第一軟決策資料的可靠性資訊來進行錯誤校正(S625：是)，則非揮發性記憶體裝置可使用具有比第一範圍窄的第二範圍 的第二讀取再試電壓來執行第一讀取再試。此外，與第一硬決策資料並非可在無需可靠性資訊的情況下進行錯誤校正時相比，當第一硬決策資料可在無需可靠性資訊的情況下進行錯誤校正時，第一讀取電壓的參考位準可相對接近於最佳讀取位準。因此，若第一硬決策資料被判定為可在無需可靠性資訊的情況下進行錯誤校正(S615：是)，則非揮發性記憶體裝置可使用具有比第二範圍窄的第三範圍的第三讀取再試電壓來執行第一讀取再試。在一些實例實施例中，第二讀取再試電壓的數目可小於第一讀取再試電壓的數目，且第三讀取再試電壓的數目可小於第二讀取再試電壓的數目。
非揮發性記憶體裝置可儲存藉由第一讀取再試獲得的最佳讀取位準，以使用所述最佳讀取位準來執行後續第二讀取操作(S635)。記憶體控制器可藉由使用錯誤校正碼、第一硬決策資料及/或第一軟決策資料而以硬決策方式或軟決策方式來執行錯誤校正。舉例而言，當第一硬決策資料可在無需可靠性資訊的情況下進行錯誤校正(S615：是)時，記憶體控制器可藉由使用錯誤校正碼以及第一硬決策資料以硬決策方式對第一頁面的第一硬決策資料執行錯誤校正(或ECC解碼)來恢復原始資料。當第一硬決策資料可基於第一軟決策資料的可靠性資訊來進行錯誤校正(S625：是)時，記憶體控制器可藉由使用錯誤校正碼、第一硬決策資料以及第一軟決策資料以軟決策方式對第一頁面的第一硬決策資料執行錯誤校正來恢復原始資料。此外，當第一硬決策資料並非可基於第一軟決策資料的可靠性資訊來進行錯誤校正(S625：否)時，記憶體控制器可藉由以硬決策方式或軟決策方 式對藉由第一讀取再試讀取的第一頁面的資料執行錯誤校正來恢復原始資料。因此，可完成讀取第一頁面的資料的第一讀取操作(S640)。在一些實例實施例中，硬決策方式或軟決策方式的錯誤校正中所使用的錯誤校正碼可為低密度同位檢查(LDPC)碼。
在完成第一讀取操作之後，主機可向記憶體控制器請求第二頁面的資料，且記憶體控制器可將請求自非揮發性記憶體裝置讀取第二頁面的資料的命令傳輸至非揮發性記憶體裝置。非揮發性記憶體裝置可回應於所述命令而執行針對第二頁面的第二讀取操作(S650、S655、S660、S665、S670、S675及S680)。第二讀取操作可包含第二硬決策讀取操作及/或第二軟決策讀取操作。
舉例而言，為了執行針對第二頁面的第二讀取操作，非揮發性記憶體裝置可首先執行讀取第二頁面的第二硬決策資料的第二硬決策讀取操作(S650)。非揮發性記憶體裝置可藉由將具有所儲存的最佳讀取位準的第二讀取電壓施加至第二字元線來執行針對包含耦接至第二字元線的記憶體胞元的第二頁面的第二硬決策讀取操作。
判定藉由第二硬決策讀取操作讀取的第二硬決策資料是否可在無需可靠性資訊的情況下進行錯誤校正(S655)。若第二硬決策資料被判定為並非錯誤可校正的(S655：否)，則非揮發性記憶體裝置可執行自包含耦接至第二字元線的記憶體胞元的第二頁面讀取具有第二硬決策資料的可靠性資訊的第二軟決策資料的第二軟決策讀取操作(S665)。若第二硬決策資料被判定為錯誤可校正的(S655：是)，則非揮發性記憶體裝置可不執行第二軟決策讀取操作。
在執行第二軟決策讀取操作的狀況下，非揮發性記憶體裝置可根據第二硬決策資料是否可基於第二軟決策資料的可靠性資訊來進行錯誤校正而選擇性地執行第二讀取再試(S665及S670)。亦即，若第二硬決策資料可基於第二軟決策資料的可靠性資訊來進行錯誤校正，則非揮發性記憶體裝置可在無需執行第二讀取再試的情況下完成第二讀取操作(S665：是以及S680)，且可在第二硬決策資料並非可基於第二軟決策資料的可靠性資訊來進行錯誤校正的情況下執行第二讀取再試(S665：否以及S670)。舉例而言，非揮發性記憶體裝置可按照圖4A及圖4B所說明的方式、圖5所說明的方式或類似方式來執行第二讀取再試。在一些實例實施例中，非揮發性記憶體裝置可藉由使用第一讀取再試的結果來執行第二讀取再試，藉此減少第二讀取再試的讀取時間。在執行第二讀取再試的狀況下，非揮發性記憶體裝置可儲存藉由第二讀取再試獲得的新最佳讀取位準以在後續讀取操作中使用。
如上所述，在後續第二讀取操作期間，僅當藉由第二硬決策讀取操作讀取的第二頁面的資料(或第二硬決策資料)並非錯誤可校正的時方可執行第二軟決策讀取。此外，在後續第二讀取操作期間，僅當第二頁面的資料在執行第二軟決策讀取操作之後仍並非錯誤可校正的時方可執行第二讀取再試。因為使用藉由無關於或獨立於第一頁面的資料(或第一硬決策資料)是否為錯誤可校正的而執行的第一讀取再試獲得的最佳讀取位準來執行第二硬決策讀取操作，所以藉由第二硬決策讀取操作讀取的第二頁面的資料為錯誤可校正的機率與習知資料讀取方法中的機率相比可增大。因此，不必執行第二軟決策讀取操作及/或第二讀取再試， 且因此，非揮發性記憶體裝置的平均讀取時間及平均讀取延遲可減少。
舉例而言，如圖12所說明，可藉由將具有預定參考位準的第一讀取電壓VREF施加至第一字元線WL1來執行針對第一頁面的第一讀取操作。在第一讀取電壓VREF的參考位準處於第一硬決策讀取操作所用的錯誤可校正範圍810中或處於第一軟決策讀取操作所用的錯誤可校正範圍820中的狀況下，在習知資料讀取方法中可不執行第一讀取再試，但在根據實例實施例的資料讀取方法中執行第一讀取再試以獲得最佳讀取位準。因此，在習知資料讀取方法中，針對第二頁面PAGE2以及第三頁面PAGE3的後續硬決策讀取操作使用第一讀取電壓VREF，且因此，應執行針對第二頁面PAGE2以及第三頁面PAGE3的軟決策讀取操作，此是因為第一讀取電壓VREF處於針對第二頁面PAGE2以及第三頁面PAGE3的硬決策讀取操作所用的錯誤可校正範圍830及850外。此外，在習知資料讀取方法中，若第一讀取電壓VREF處於針對第二頁面PAGE2以及第三頁面PAGE3的軟決策讀取操作所用的錯誤可校正範圍840及860外，則不僅應執行針對第二頁面PAGE2以及第三頁面PAGE3的軟決策讀取操作，而且應執行針對第二頁面PAGE2以及第三頁面PAGE3的讀取再試。然而，在根據實例實施例的資料讀取方法中，可藉由針對第一頁面PAGE1的第一讀取再試而獲得最佳讀取位準，且具有所述最佳讀取位準的第二讀取電壓VOPT可用於針對第二頁面PAGE2以及第三頁面PAGE3的後續硬決策讀取操作。因此，第二讀取電壓VOPT可處於針對第二頁面PAGE2以及第三頁面PAGE3的硬決策讀取操作 所用的錯誤可校正範圍830及850中，且因此，可不執行針對第二頁面PAGE2以及第三頁面PAGE3的軟決策讀取操作以及讀取再試。如上所述，在後續讀取操作中，因為可不執行軟決策讀取操作以及讀取再試，所以根據實例實施例的非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
記憶體控制器可藉由使用錯誤校正碼、硬決策資料及/或第二軟決策資料以硬決策方式或軟決策方式對第二頁面的資料執行錯誤校正來恢復原始資料。因此，可完成讀取第二頁面的資料的第二讀取操作(S680)。非揮發性記憶體裝置可藉由使用藉由第一讀取再試或第二讀取再試獲得的最佳讀取位準而進一步執行後續讀取操作(S650)。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，可無關於或獨立於藉由第一讀取操作讀取的資料是否為錯誤可校正的而獲得最佳讀取位準，且可使用所述最佳讀取位準來執行後續第二讀取操作。因此，在無需執行軟決策讀取操作及/或讀取再試的情況下，藉由後續讀取操作讀取的資料可藉由硬決策讀取操作來進行錯誤校正，且因此，後續讀取操作的讀取時間以及讀取延遲可減少。因此，根據實例實施例的非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖13為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，且圖14為說明包含於非揮發性記憶體裝置中的多個頁面的臨限電壓分佈的實例的圖式。
參看圖13，非揮發性記憶體裝置可執行讀取硬決策資料的硬決策讀取操作(S910)，且記憶體控制器可判定所述硬決策資 料是否可在無需可靠性資料的情況下進行錯誤校正(S920)。若硬決策資料可在無需可靠性資料的情況下進行錯誤校正(S920：是)，則非揮發性記憶體裝置以及記憶體控制器可藉由在無需執行軟決策讀取操作以及讀取再試的情況下恢復原始資料來完成讀取操作。
若硬決策資料並非可在無需可靠性資料的情況下進行錯誤校正(S920：否)，則非揮發性記憶體裝置可執行讀取具有硬決策資料的可靠性資訊的軟決策資料的軟決策讀取操作(S930)。記憶體控制器可判定硬決策資料是否可基於軟決策資料的可靠性資料來進行錯誤校正(S940)。非揮發性記憶體裝置可無關於或獨立於硬決策資料是否可基於軟決策資料的可靠性資料來進行錯誤校正來執行讀取再試以獲得最佳讀取位準(S950)，且可儲存所述最佳讀取位準以在後續讀取操作中使用(S960)。亦即，在根據實例實施例的資料讀取方法中，當硬決策資料可在無需可靠性資訊的情況下進行錯誤校正(S920：是)時，可不執行讀取再試，且當硬決策資料並非可基於軟決策資料的可靠性資料來進行錯誤校正(S940：否)時或甚至當硬決策資料可基於軟決策資料的可靠性資料來進行錯誤校正(S940：是)時，可執行讀取再試。
在一些實例實施例中，非揮發性記憶體裝置可根據硬決策資料是否可基於軟決策資料的可靠性資料來進行錯誤校正而藉由使用具有不同範圍的讀取再試電壓來執行讀取再試。舉例而言，當硬決策資料被判定為並非可基於軟決策資料的可靠性資訊來進行錯誤校正時，非揮發性記憶體裝置可使用具有第一範圍的第一讀取再試電壓來執行讀取再試，且當硬決策資料被判定為可 基於軟決策資料的可靠性資訊來進行錯誤校正時，非揮發性記憶體裝置可使用具有比第一範圍窄的第二範圍的第二讀取再試電壓來執行讀取再試。記憶體控制器可藉由使用錯誤校正碼、硬決策資料及/或軟決策資料來恢復原始資料，且因此，可完成讀取操作(S970)。可使用所儲存的最佳讀取位準來執行後續讀取操作或後續硬決策讀取操作(S910)。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，在執行軟決策讀取操作的狀況下，可無關於或獨立於硬決策資料是否可藉由軟決策讀取操作來進行錯誤校正而執行用於獲得最佳讀取位準的讀取再試。此外，因為在後續讀取操作期間使用最佳讀取位準來執行硬決策讀取操作，所以藉由後續讀取操作的硬決策讀取操作讀取的資料為錯誤可校正的機率與習知資料讀取方法中的機率相比可增大。因此，在後續讀取操作期間可不執行軟決策讀取操作及/或讀取再試，且因此，根據實例實施例的非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
舉例而言，如圖14所說明，可藉由將具有預定參考位準的第一讀取電壓VREF施加至第一字元線WL1來執行針對第一頁面PAGE1的硬決策讀取操作。在第一讀取電壓VREF處於硬決策讀取操作所用的錯誤可校正範圍1010外的狀況下，可執行針對第一頁面PAGE1的軟決策讀取操作。若第一讀取電壓VREF處於軟決策讀取操作所用的錯誤可校正範圍1020中，則在習知資料讀取方法中，可不執行讀取再試，但在根據實例實施例的資料讀取方法中，可執行讀取再試以獲得最佳讀取位準。因此，在習知資料 讀取方法中，針對第二頁面PAGE2以及第三頁面PAGE3的後續硬決策讀取操作使用第一讀取電壓VREF，且因此，應執行針對第二頁面PAGE2以及第三頁面PAGE3的軟決策讀取操作，此是因為第一讀取電壓VREF處於針對第二頁面PAGE2以及第三頁面PAGE3的硬決策讀取操作所用的錯誤可校正範圍1030及1050外。此外，在習知資料讀取方法中，若第一讀取電壓VREF處於針對第二頁面PAGE2的軟決策讀取操作所用的錯誤可校正範圍1040中，則可不執行針對第二頁面PAGE2的讀取再試，但若第一讀取電壓VREF處於針對第三頁面PAGE3的軟決策讀取操作所用的錯誤可校正範圍1060外，則進一步執行針對第三頁面PAGE3的讀取再試。然而，在根據實例實施例的資料讀取方法中，可藉由針對第一頁面PAGE1的第一讀取再試而獲得最佳讀取位準，且具有所述最佳讀取位準的第二讀取電壓VOPT可用於針對第二頁面PAGE2以及第三頁面PAGE3的後續硬決策讀取操作。因此，第二讀取電壓VOPT可處於針對第二頁面PAGE2以及第三頁面PAGE3的硬決策讀取操作所用的錯誤可校正範圍1030及1050中，且因此，可不執行針對第二頁面PAGE2以及第三頁面PAGE3的軟決策讀取操作以及讀取再試。如上所述，在後續讀取操作中，因為可不執行軟決策讀取操作以及讀取再試，所以根據實例實施例的非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，即使讀取資料可藉由軟決策讀取操作來進行錯誤校正，亦可獲得最佳讀取位準，且可使用所述最佳讀取位準 來執行至少一個後續讀取操作。因此，在不執行軟決策讀取操作及/或讀取再試的情況下，藉由後續讀取操作讀取的資料可藉由硬決策讀取操作來進行錯誤校正，且因此，後續讀取操作的讀取時間以及讀取延遲可減少。因此，根據實例實施例的非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖15為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，且圖16為用於描述依序讀取操作以及隨機讀取操作的圖式。
參看圖15，根據待執行的讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者，非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試，或可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試。舉例而言，可判定讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者(S1110)。舉例而言，如圖16所說明，若讀取操作是自多個鄰近頁面PAGE1、PAGE2、PAGE3、PAGE4及PAGE5依序讀取資料的操作中的一者，則讀取操作可被判定為依序讀取操作中的一者，且若讀取操作是自多個非鄰近頁面PAGE1、PAGE100及PAGE200讀取資料的操作中的一者，則讀取操作可被判定為隨機讀取操作中的一者。儘管圖16說明自包含於一個記憶體區塊1180中的非鄰近頁面PAGE1、PAGE100及PAGE200讀取資料的隨機讀取操作的實例，但在一些實例實施例中，所述隨機讀取操作可包含針對包含於不同記憶體區塊中的多個頁面的讀取操作。在一些實例實施例中，可由記憶體控制器判定讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者。在其他實例實施例 中，可由主機判定讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者。
若讀取操作是隨機讀取操作中的一者(S1110：隨機讀取)，則非揮發性記憶體裝置可執行讀取操作(S1120)。在隨機讀取的狀況下，非揮發性記憶體裝置在讀取資料為錯誤可校正的(S1125：是)時可不執行讀取再試，且僅當讀取資料並非錯誤可存取的時方可執行讀取再試以獲得並儲存最佳讀取位準(S1125：否、S1130及S1135)。可藉由對藉由讀取操作或讀取再試讀取的資料執行錯誤校正來恢復原始資料，且可完成讀取操作(S1140)。
若讀取操作是依序讀取操作中的一者(S1110：依序讀取)，則非揮發性記憶體裝置可執行讀取操作(S1150)，且可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試(S1155及S1160)。亦即，若讀取資料並非錯誤可校正的(S1155：否)，或即使讀取資料為錯誤可校正的(S1155：是)，則非揮發性記憶體裝置可執行讀取再試以獲得最佳讀取位準，且可儲存所述最佳讀取位準以在依序讀取操作的後續讀取操作中使用(S1165)。可藉由對藉由讀取操作或讀取再試讀取的資料執行錯誤校正來恢復原始資料，且可完成讀取操作(S1170)。可使用所儲存的最佳讀取位準來執行依序讀取操作的後續讀取操作(S1120)。在後續讀取操作期間，可根據藉由後續讀取操作讀取的資料是否為錯誤可校正的而選擇性地執行讀取再試(S1125及S1130)。鄰近頁面可具有類似的臨限電壓分佈特性。因此，若使用藉由依序讀取操作中的一者獲得的最佳讀取位準來執行依序讀取操作的後續讀取操 作，則藉由後續讀取操作讀取的資料為錯誤可校正的機率可增大。因此，在後續讀取操作期間可不執行讀取再試，且因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，若讀取操作是依序讀取操作中的一者，則可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試。因此，在後續讀取操作期間可不執行讀取再試，且因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖17為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
參看圖17，根據待執行的讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者，非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試，或可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試。可判定讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者(S1210)。
若讀取操作是隨機讀取操作中的一者(S1210：隨機讀取)，則非揮發性記憶體裝置可執行讀取硬決策資料的硬決策讀取操作(S1220)，且若硬決策資料可在無需可靠性資訊的情況下進行錯誤校正，則可在無需執行軟決策讀取操作以及讀取再試的情況下完成讀取操作(S1225：是以及S1250)。若硬決策資料並非可在無需可靠性資訊的情況下進行錯誤校正(S1225：否)，則非揮發性記憶體裝置可執行讀取具有硬決策資料的可靠性資訊的軟決策資料的軟決策讀取操作(S1230)，且若硬決策資料可基於軟 決策資料的可靠性資訊來進行錯誤校正，則可在無需執行讀取再試的情況下完成讀取操作(S1235：是以及S1250)。若硬決策資料並非可基於軟決策資料的可靠性資訊來進行錯誤校正(S1235：否)，則非揮發性記憶體裝置可執行讀取再試(S1240)，可儲存藉由讀取再試獲得的最佳讀取位準(S1245)，且可完成讀取操作(S1250)。
若讀取操作是依序讀取操作中的一者(S1210：依序讀取)，則非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試。舉例而言，非揮發性記憶體裝置可執行讀取硬決策資料的硬決策讀取操作(S1260)，且若硬決策資料可在無需可靠性資訊的情況下進行錯誤校正，則可在無需執行軟決策讀取操作的情況下執行讀取再試(S1265：是以及S1280)。若硬決策資料並非可在無需可靠性資訊的情況下進行錯誤校正(S1265：否)，則非揮發性記憶體裝置可執行讀取具有硬決策資料的可靠性資訊的軟決策資料的軟決策讀取操作(S1270)。此外，若硬決策資料並非可基於軟決策資料的可靠性資訊來進行錯誤校正，或即使硬決策資料可基於軟決策資料的可靠性資訊來進行錯誤校正，則非揮發性記憶體裝置可執行獲得最佳讀取位準的讀取再試(S1275：否、S1275：是以及S1280)。非揮發性記憶體裝置可儲存最佳讀取位準以在依序讀取操作的後續讀取操作中使用(S1285)，且可完成讀取操作(S1290)。在依序讀取操作的後續讀取操作期間，可使用所儲存的最佳讀取位準來執行後續硬決策讀取操作(S1220)，且可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試(S1225、S1230、S1235及S1240)。鄰近頁 面可具有類似的臨限電壓分佈特性。因此，若使用藉由依序讀取操作中的一者獲得的最佳讀取位準來執行依序讀取操作的後續讀取操作，則藉由後續讀取操作讀取的資料為錯誤可校正的機率可增大。因此，在後續讀取操作期間可不執行讀取再試，且因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖18為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖。
參看圖18，根據待執行的讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者，非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試，或可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試。可判定讀取操作是依序讀取操作中的一者抑或隨機讀取操作中的一者(S1310)。
若讀取操作是隨機讀取操作中的一者(S1310：隨機讀取)，則非揮發性記憶體裝置可執行讀取硬決策資料的硬決策讀取操作(S1320)，且若硬決策資料可在無需可靠性資訊的情況下進行錯誤校正，則可在無需執行軟決策讀取操作以及讀取再試的情況下完成讀取操作(S1325：是以及S1350)。若硬決策資料並非可在無需可靠性資訊的情況下進行錯誤校正(S1325：否)，則非揮發性記憶體裝置可執行讀取具有硬決策資料的可靠性資訊的軟決策資料的軟決策讀取操作(S1330)，且若硬決策資料可基於軟決策資料的可靠性資訊來進行錯誤校正，則可在無需執行讀取再試的情況下完成讀取操作(S1335：是以及S1350)。若硬決策資料並非可基於軟決策資料的可靠性資訊來進行錯誤校正(S1335： 否)，則非揮發性記憶體裝置可執行讀取再試(S1340)，可儲存藉由讀取再試獲得的最佳讀取位準(S1345)，且可完成讀取操作(S1350)。
若讀取操作是依序讀取操作中的一者(S1310：依序讀取)，則非揮發性記憶體裝置可無關於或獨立於讀取資料是否可藉由軟決策讀取操作來進行錯誤校正而執行讀取再試。舉例而言，非揮發性記憶體裝置可執行讀取硬決策資料的硬決策讀取操作(S1360)，且若硬決策資料可在無需可靠性資訊的情況下進行錯誤校正，則可在無需執行軟決策讀取操作以及讀取再試的情況下完成讀取操作(S1365：是以及S1390)。若硬決策資料並非可在無需可靠性資訊的情況下進行錯誤校正(S1365：否)，則非揮發性記憶體裝置可執行讀取具有硬決策資料的可靠性資訊的軟決策資料的軟決策讀取操作(S1370)。此外，若硬決策資料並非可基於軟決策資料的可靠性資訊來進行錯誤校正，或即使硬決策資料可基於軟決策資料的可靠性資訊來進行錯誤校正，則非揮發性記憶體裝置可執行獲得最佳讀取位準的讀取再試(S1375：否、S1375：是以及S1380)。非揮發性記憶體裝置可儲存最佳讀取位準以在依序讀取操作的後續讀取操作中使用(S1385)，且可完成讀取操作(S1390)。在依序讀取操作的後續讀取操作期間，可使用所儲存的最佳讀取位準來執行後續硬決策讀取操作(S1360)。鄰近頁面可具有類似的臨限電壓分佈特性。因此，若使用藉由依序讀取操作中的一者獲得的最佳讀取位準來執行依序讀取操作的後續讀取操作，則藉由後續讀取操作讀取的資料為錯誤可校正的機率可增大。因此，在後續讀取操作期間可不執行讀取再試，且 因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖19為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，且圖20為說明儲存各別記憶體區塊的最佳讀取位準的非揮發性記憶體裝置的圖式。
參看圖19，在對每一記憶體區塊進行抹除及程式化之後，非揮發性記憶體裝置可在第一次執行的讀取操作期間無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試。在一些實例實施例中，可針對每一記憶體區塊儲存藉由讀取再試獲得的最佳讀取位準。
舉例而言，非揮發性記憶體裝置可抹除記憶體區塊(S1410)，且可執行將資料寫入至所述記憶體區塊的頁面中的程式化操作(S1420)。此後，非揮發性記憶體裝置可執行自所述記憶體區塊的頁面讀取資料的讀取操作(S1430)。此時，在對記憶體區塊進行抹除及程式化之後，非揮發性記憶體裝置可判定讀取操作是否為關於記憶體區塊第一次執行的讀取操作(S1440)。若讀取操作並非關於記憶體區塊第一次執行的讀取操作(S1440：否)，則非揮發性記憶體裝置可僅在資料並非錯誤可校正的時方執行讀取再試(S1480：否以及S1460)，且在資料為錯誤可校正的時可在無需執行讀取再試的情況下完成讀取操作(S1480：是以及S1490)。
若讀取操作是關於記憶體區塊第一次執行的讀取操作(S1440：是)，則非揮發性記憶體裝置可無關於或獨立於資料是否為錯誤可校正的而執行讀取再試(S1450及S1460)。亦即，若 資料並非錯誤可校正的或即使資料為錯誤可校正的，則非揮發性記憶體裝置可藉由執行讀取再試來獲得最佳讀取位準(S1450：否、S1450：是以及S1460)，且可完成讀取操作(S1490)。
在一些實例實施例中，可針對每一記憶體區塊儲存最佳讀取位準。舉例而言，如圖20所說明，當在對第一記憶體區塊(MB1)1510進行抹除及程式化之後關於第一記憶體區塊(MB1)1510第一次執行針對第一頁面PAGE1的讀取操作時，針對第一頁面PAGE1的讀取操作可包含無關於或獨立於讀取資料是否為錯誤可校正的而獲得第一記憶體區塊(MB1)1510的最佳讀取位準RL1的讀取再試。可針對第一記憶體區塊(MB1)1510將最佳讀取位準RL1儲存於最佳讀取位準儲存表1550中。此後，當執行針對第二頁面PAGE2的讀取操作時，可使用儲存於最佳讀取位準儲存表1550中的第一記憶體區塊(MB1)1510的最佳讀取位準RL1來執行針對第二頁面PAGE2的讀取操作，且可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試。此外，當在對第二記憶體區塊(MB2)1530進行抹除及程式化之後關於第二記憶體區塊(MB2)1530第一次執行針對第三頁面PAGE3的讀取操作時，針對第三頁面PAGE3的讀取操作可包含無關於或獨立讀取資料是否為錯誤可校正的而獲得第二記憶體區塊(MB2)1530的最佳讀取位準RL2的讀取再試。可針對第二記憶體區塊(MB2)1530將最佳讀取位準RL2儲存於最佳讀取位準儲存表1550中。此後，當執行針對第四頁面PAGE4的讀取操作時，可使用儲存於最佳讀取位準儲存表1550中的第二記憶體區塊(MB2)1530的最佳讀取位準RL2來執行針對第四頁面PAGE4的讀取操作，且可根據讀取資料 是否為錯誤可校正的而選擇性地執行讀取再試。
包含於同一記憶體區塊中的頁面可具有類似的臨限電壓分佈特性。因此，若藉由使用藉由在對記憶體區塊進行抹除及程式化之後第一次執行的讀取操作獲得的最佳讀取位準，執行針對記憶體區塊的其他頁面的後續讀取操作，則藉由後續讀取操作讀取的資料為錯誤可校正的機率可增大。因此，在後續讀取操作期間可不執行讀取再試，且因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，在對記憶體區塊進行抹除及程式化之後關於記憶體區塊第一次執行的讀取操作期間，可無關於或獨立於讀取資料是否為錯誤可校正的而執行用於獲得最佳讀取位準的讀取再試。此外，可針對每一記憶體區塊儲存對應的最佳讀取位準。使用每一記憶體區塊的最佳讀取位準來執行後續讀取操作。因此，在後續讀取操作期間可不執行讀取再試，且因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖21為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，且圖22為說明根據字元線的位置選擇性地儲存最佳讀取位準的非揮發性記憶體裝置的圖式。
參看圖21，根據被執行讀取操作的頁面的字元線是否是位於記憶體區塊的邊緣區域處的邊緣字元線，非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試，或可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試。
舉例而言，非揮發性記憶體裝置可執行針對對應於字元線的頁面的讀取操作(S1610)，且可判定所述字元線是否是位於包含耦接至所述字元線的記憶體胞元的記憶體區塊的邊緣區域處的邊緣字元線(S1620)。若所述字元線是邊緣字元線(S1620：是)，則非揮發性記憶體裝置可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試，且可完成讀取操作而不儲存最佳讀取位準，即使讀取再試得以執行亦是如此(S1625)。若所述字元線並非邊緣字元線(S1620：否)，則非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試，可儲存最佳讀取位準，且可完成讀取操作(S1640、S1645及S1650)。
舉例而言，如圖22所說明，在針對耦接至位於記憶體區塊1700的一或多個邊緣區域處的字元線WL1、WL2、WLN-1以及WLN的頁面PAGE1、PAGE2、PAGEN-1及PAGEN的讀取操作期間，可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試，且可不儲存最佳讀取位準，即使讀取再試得以執行亦是如此。在針對耦接至位於記憶體區塊1700的中央區域(除邊緣區域外的區域)處的字元線WL3、WL4、WLK、WLK+1、WLN-3及WLN-2的頁面PAGE3、PAGE4、PAGEK、PAGEK+1、PAGEN-3及PAGEN-2的讀取操作期間，可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試，且可儲存最佳讀取位準。
在後續讀取操作期間，可使用所儲存的最佳讀取位準來執行後續讀取操作(S1660)，可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試以及儲存最佳讀取位準，且可完成後續讀取操作(S1670、S1680、S1685及S1690)。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，在針對位於邊緣區域處的頁面的讀取操作期間，可不儲存最佳讀取位準，位於邊緣區域處的頁面的臨限電壓分佈特性可不同於其他頁面的臨限電壓分佈特性，且在針對位於中央區域處的頁面的讀取操作期間，可藉由無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試來獲得並儲存最佳讀取位準，位於中央區域處的頁面的臨限電壓分佈特性可類似於其他頁面的臨限電壓分佈特性。因此，在後續讀取操作期間可不執行讀取再試，且因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖23為說明根據實例實施例的自非揮發性記憶體裝置讀取資料的方法的流程圖，且圖24為說明根據程式化/抹除循環的數目的臨限電壓移位的曲線圖。
參看圖23，當程式化以及抹除(P/E)循環(或抹除循環)的數目是預定值中的一者時，非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試。
舉例而言，非揮發性記憶體裝置可對非揮發性記憶體裝置的抹除循環的數目或每一記憶體區塊的抹除循環的數目計數(S1810)。每當對記憶體區塊進行抹除時，非揮發性記憶體裝置可使記憶體區塊的抹除循環的所計數數目增大。非揮發性記憶體裝置可執行針對包含於記憶體區塊中的頁面的讀取操作(S1820)，且可比較記憶體區塊的抹除循環的所計數數目與預定值(S1830)。若記憶體區塊的抹除循環的所計數數目不匹配(或在一些實施例中，小於)所述預定值(S1830：否)，則非揮發性 記憶體裝置可根據讀取資料是否為錯誤可校正的而選擇性地執行讀取再試，且可完成讀取操作(S1860)。若記憶體區塊的抹除循環的所計數數目匹配(或在一些實施例中，大於)所述預定值(S1830：是)，則非揮發性記憶體裝置可無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試，可儲存最佳讀取位準(S1850)，且可完成讀取操作(S1860)。
在一些實例實施例中，無關於或獨立於讀取資料是否為錯誤可校正的而執行讀取再試的抹除循環的預定值可具有規則間隔。在其他實例實施例中，抹除循環的預定值可具有逐漸減小的間隔。舉例而言，如圖24所說明，隨著記憶體區塊的抹除循環增加，包含於記憶體區塊中的記憶體胞元的降級程度增大，且每一頁面的臨限電壓移位的程度可增大。因此，隨著記憶體區塊的抹除循環增加，抹除循環的預定值可具有逐漸減小的間隔，以使得可無關於或獨立於讀取資料是否為錯誤可校正的而較頻繁地執行讀取再試。
如上所述，在根據實例實施例的自非揮發性記憶體裝置讀取資料的方法中，在預定抹除循環，可無關於或獨立於讀取資料是否為錯誤可校正的而獲得並儲存最佳讀取位準，且在後續讀取操作期間，可不執行讀取再試。因此，非揮發性記憶體裝置的平均讀取時間以及平均讀取延遲可減少。
圖25為說明根據實例實施例的非揮發性記憶體裝置的方塊圖。
參看圖25，非揮發性記憶體裝置1900包含記憶體胞元陣列1910、頁面緩衝器電路1920、列解碼器1930、電壓產生器1940、 輸入/輸出緩衝器電路1960，以及控制電路1950。在一些實例實施例中，非揮發性記憶體裝置1900可為快閃記憶體裝置。在其他實例實施例中，非揮發性記憶體裝置1900可為相位隨機存取記憶體(phase random access memory,PRAM)、電阻性隨機存取記憶體(resistive random access memory,RRAM)、磁性隨機存取記憶體(magnetic random access memory,MRAM)、鐵電隨機存取記憶體(ferroelectric random access memory,FRAM)等。
記憶體胞元陣列1910可包含耦接至多條字元線以及多條位元線的多個記憶體胞元。如下文參看圖26A至圖26C所描述，所述多個記憶體胞元可為「反及(NAND)」或「反或(NOR)」快閃記憶體胞元，且可配置成二維陣列結構或三維垂直陣列結構。
在一些實例實施例中，所述記憶體胞元可為SLC(其中的每一者將一個資料位元儲存於其中)或MLC(其中的每一者將多個資料位元儲存於其中)。在MLC的狀況下，寫入模式下的程式化方案可包含各種程式化方案，諸如，陰影程式化方案(shadow program scheme)、再程式化方案(reprogram scheme)或晶片上緩衝式程式化方案(on-chip buffered program scheme)。
頁面緩衝器電路1920可耦接至位元線，且可儲存待程式化於記憶體胞元陣列1910中的寫入資料或自記憶體胞元陣列1910感測的讀取資料。亦即，頁面緩衝器電路1920可根據非揮發性記憶體裝置1900的操作模式而作為寫入驅動器或感測放大器來操作。舉例而言，頁面緩衝器電路1920在寫入模式下可作為寫入驅動器來操作且在讀取模式下可作為感測放大器來操作。輸入/輸出緩衝器電路1960可自外部記憶體控制器接收待程式化於記憶體 胞元陣列1910中的資料，且可將自記憶體胞元陣列1910讀取的資料傳輸至記憶體控制器。
列解碼器1930可耦接至字元線，且可回應於列位址而選擇字元線中的至少一者。電壓產生器1940可根據控制電路1950的控制而產生字元線電壓，諸如，程式化電壓、通過電壓、驗證電壓、抹除電壓、讀取電壓等。控制電路1950可控制頁面緩衝器電路1920、列解碼器1930、電壓產生器1940以及輸入/輸出緩衝器電路1960針對記憶體胞元陣列1910執行資料儲存、抹除以及讀取操作。
在一些實例實施例中，非揮發性記憶體裝置1900可包含最佳讀取位準儲存單元1970。最佳讀取位準儲存單元1970可位於控制電路1950內部或外部。控制電路1950可控制非揮發性記憶體裝置1900，以藉由將讀取電壓施加至字元線來執行針對耦接至字元線的記憶體胞元的第一讀取操作，無關於或獨立於藉由第一讀取操作讀取的資料是否為錯誤可校正的而執行讀取再試以獲得最佳讀取位準，且將最佳讀取位準儲存於最佳讀取位準儲存單元1970中以使用所儲存的最佳讀取位準來執行後續第二讀取操作。非揮發性記憶體裝置1900可使用藉由無關於或獨立於讀取資料是否為錯誤可校正的來執行讀取再試而獲得的最佳讀取位準來執行後續讀取操作。因此，無需執行讀取再試及/或軟決策讀取操作，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，非揮發性記憶體裝置1900的平均讀取時間以及平均讀取延遲可減少。
圖26A至圖26C為說明包含於非揮發性記憶體裝置中的記憶體胞元陣列的實例的圖式。
圖26A為說明包含於「反或」快閃記憶體裝置中的記憶體胞元陣列的實例的電路圖，圖26B為說明包含於「反及」快閃記憶體裝置中的記憶體胞元陣列的實例的電路圖，且圖26C為說明包含於垂直快閃記憶體裝置中的記憶體胞元陣列的實例的電路圖。
參看圖26A，記憶體胞元陣列1910a可包含多個記憶體胞元MC1。配置於同一列中的記憶體胞元MC1可並聯地安置於位元線BL(1)、……、BL(m)中的一者與共同源極線CSL之間，且可共同耦接至字元線WL(1)、WL(2)、……、WL(n)中的一者。舉例而言，配置於第一列中的記憶體胞元可並聯地安置於第一位元線BL(1)與共同源極線CSL之間。配置於第一列中的記憶體胞元的閘電極可共同耦接至第一字元線WL(1)。記憶體胞元MC1可根據施加至字元線WL(1)、……、WL(n)的電壓的位準而受到控制。包含記憶體胞元陣列1910a的「反或」快閃記憶體裝置可按照字組或字元為單位而執行寫入以及讀取操作，且可按照區塊1912a為單位而執行抹除操作。
參看圖26B，記憶體胞元陣列1910b可包含串選擇電晶體SST、接地選擇電晶體GST以及記憶體胞元MC2。串選擇電晶體SST可耦接至位元線BL(1)、……、BL(m)，且接地選擇電晶體GST可耦接至共同源極線CSL。配置於同一列中的記憶體胞元MC2可串聯地安置於位元線BL(1)、……、BL(m)中的一者與共同源極線CSL之間，且配置於同一行中的記憶體胞元MC2可共同耦接至字元線WL(1)、WL(2)、WL(3)、……、WL(n-1)、WL(n)中的一者。亦即，記憶體胞元MC2可串聯地耦接於串選擇電晶體SST 與接地選擇電晶體GST之間，且16、32或64條字元線可安置於串選擇線SSL與接地選擇線GSL之間。
串選擇電晶體SST耦接至串選擇線SSL，以使得串選擇電晶體SST可根據自串選擇線SSL施加的電壓的位準而受到控制。記憶體胞元MC2可根據施加至字元線WL(1)、……、WL(n)的電壓的位準而受到控制。
包含記憶體胞元陣列1910b的「反及」快閃記憶體裝置可按照頁面1911b為單位來執行寫入以及讀取操作且按照區塊1912b為單位來執行抹除操作。在一些實例實施例中，頁面緩衝器中的每一者可逐個耦接至偶數以及奇數位元線。在此狀況下，偶數位元線形成偶數頁面，奇數位元線形成奇數頁面，且可交替且依序地執行針對偶數以及奇數頁面的記憶體胞元MC2的寫入操作。
參看圖26C，記憶體胞元陣列1910c可包含具有垂直結構的多個串1913c。所述多個串1913c可在第二方向上形成，以使得串列可形成。多個串列可在第三方向上形成，以使得串陣列可形成。串1913c中的每一者可包含在第一方向上串聯地安置於位元線BL(1)、……、BL(m)與共同源極線CSL之間的接地選擇電晶體GSTV、記憶體胞元MC3以及串選擇電晶體SSTV。
接地選擇電晶體GSTV可分別耦接至接地選擇線GSL11、GSL12、……、GSLi1、GSLi2，且串選擇電晶體SSTV可分別連接至串選擇線SSL11、SSL12、……、SSLi1、SSLi2。配置於同一層上的記憶體胞元MC3可共同耦接至字元線WL(1)、WL(2)、……、WL(n-1)、WL(n)中的一者。接地選擇線 GSL11、……、GSLi2以及串選擇線SSL11、……、SSLi2可在第二方向上延伸且可沿著第三方向形成。字元線WL(1)、……、WL(n)可在第二方向上延伸且可沿著第一方向以及第三方向形成。位元線BL(1)、……、BL(m)可在第三方向上延伸且可沿著第二方向形成。記憶體胞元MC3可根據施加至字元線WL(1)、……、WL(n)的電壓的位準而受到控制。
因為包含記憶體胞元陣列1910c的垂直快閃記憶體裝置包含「反及」快閃記憶體胞元，所以與圖26B的「反及」快閃記憶體裝置相似，垂直快閃記憶體裝置按照頁面為單位來執行寫入以及讀取操作且按照區塊為單位來執行抹除操作。
在一些實例實施例中，可實施：將包含於一個串1913c中的兩個串選擇電晶體耦接至一個串選擇線，且將包含於一個串中的兩個接地選擇電晶體耦接至一個接地選擇線。在其他實例實施例中，可實施：一個串包含一個串選擇電晶體以及一個接地選擇電晶體。
圖27為說明根據實例實施例的包含非揮發性記憶體裝置以及記憶體控制器的記憶體系統的實例的方塊圖。
參看圖27，記憶體系統2000a包含記憶體控制器2010a以及非揮發性記憶體裝置2020a。
非揮發性記憶體裝置2020a包含記憶體胞元陣列2025a，所述記憶體胞元陣列2025a具有儲存資料的多個記憶體胞元。非揮發性記憶體裝置2020a可執行讀取操作，且可藉由無關於或獨立於藉由讀取操作讀取的資料是否為錯誤可校正的而執行讀取再試來獲得並儲存最佳讀取位準。非揮發性記憶體裝置2020a可使 用所儲存的最佳讀取位準來執行後續讀取操作。因此，無需執行讀取再試及/或軟決策讀取操作，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，非揮發性記憶體裝置2020a的平均讀取時間及平均讀取延遲可減少。
記憶體控制器2010a可控制非揮發性記憶體裝置2020a。記憶體控制器2010a可控制外部主機與非揮發性記憶體裝置2020a之間的資料傳送。記憶體控制器2010a可包含諸如中央處理單元(central process unit,CPU)的處理器2011a、緩衝記憶體2012a、主機介面2013a、記憶體介面2014a以及ECC區塊2015a。處理器2011a可執行用於資料傳送的操作。在一些實例實施例中，緩衝記憶體2012a可由靜態隨機存取記憶體(static random access memory,SRAM)實施。在其他實例實施例中，緩衝記憶體2012a可由動態隨機存取記憶體(dynamic random access memory,DRAM)、相位隨機存取記憶體(PRAM)、鐵電隨機存取記憶體(FRAM)、電阻性隨機存取記憶體(RRAM)、磁性隨機存取記憶體(MRAM)等實施。根據實例實施例，緩衝記憶體2012a可位於記憶體控制器2010a內部或外部。
主機介面2013a可耦接至主機，且記憶體介面2014a可耦接至非揮發性記憶體裝置2020a。處理器2011a可經由主機介面2013a而與主機通信。舉例而言，主機介面2013a可經組態以使用諸如以下各者的各種介面協定中的至少一者而與主機通信：通用串列匯流排(universal serial bus,USB)、多媒體卡(multi-media card,MMC)、快速周邊組件互連(peripheral component interconnect-express,PCI-E)、小電腦系統介面(small computer system interface,SCSI)、串列附接SCSI(serial-attached SCSI,SAS)、串列進階技術附接(serial advanced technology attachment,SATA)、並列進階技術附接(parallel advanced technology attachment,PATA)、增強型小磁碟介面(enhanced small disk interface,ESDI)、整合式驅動電子(integrated drive electronics,IDE)等。此外，處理器2011a可經由記憶體介面2014a而與非揮發性記憶體裝置2020a通信。在一些實例實施例中，ECC區塊2015a可藉由使用博斯-喬赫裏-霍昆格姆(BCH)碼來執行ECC編碼以及ECC解碼。在其他實例實施例中，ECC區塊2015a可藉由使用低密度同位檢查(LDPC)碼來執行ECC編碼以及ECC解碼。在其他實例實施例中，ECC區塊2015a可藉由使用渦輪碼、裏德-所羅門碼、迴旋碼、遞迴系統碼(RSC)、諸如交織碼調變(TCM)、區塊碼調變(BCM)等的碼調變或其他錯誤校正碼來執行ECC編碼以及ECC解碼。根據實例實施例，記憶體控制器2010a可建置於非揮發性記憶體裝置2020a中，或記憶體控制器2010a以及非揮發性記憶體裝置2020a可實施為獨立晶片。
記憶體系統2000a可實施為記憶卡、固態磁碟等。在一些實施例中，非揮發性記憶體裝置2020a、記憶體控制器2010a及/或記憶體系統2000a可按各種形式封裝，諸如，疊層封裝(package on package,PoP)、球狀柵格陣列(ball grid array,BGA)、晶片級封裝(chip scale package,CSP)、塑膠引線晶片承載封裝(plastic leaded chip carrier,PLCC)、塑膠雙列直插封裝(plastic dual in-line package,PDIP)、晶粒蜂窩狀封裝(die in waffle pack)、晶圓中晶粒形式(die in wafer form)、板載晶片(chip on board,COB)、陶 瓷雙列直插封裝(ceramic dual in-line package,CERDIP)、塑膠四方扁平封裝(plastic metric quad flat pack,MQFP)、薄四方扁平封裝(thin quad flat pack,TQFP)、小外形IC(small outline IC,SOIC)、縮小小外形封裝(shrink small outline package,SSOP)、薄型小外形封裝(thin small outline package,TSOP)、系統級封裝(system in package,SIP)、多晶片封裝(multi chip package,MCP)、晶圓級製造封裝(wafer-level fabricated package,WFP)或晶圓級處理堆疊封裝(wafer-level processed stack package,WSP)。
圖28為說明根據實例實施例的包含非揮發性記憶體裝置以及記憶體控制器的記憶體系統的另一實例的方塊圖。
參看圖28，記憶體系統2000b包含記憶體控制器2010b、非揮發性記憶體裝置2020b以及緩衝記憶體2017b。在一些實例實施例中，緩衝記憶體2017b可為動態隨機存取記憶體(DRAM)，且可位於記憶體控制器2010b內部。非揮發性記憶體裝置2020b可包含記憶體胞元陣列2025b，且記憶體控制器2010b可包含處理器2011b、主機介面2013b、記憶體介面2014b、ECC區塊2015b以及用於控制緩衝記憶體2017b的隨機存取記憶體(random access memory,RAM)控制器2016b。除了緩衝記憶體2017b位於記憶體控制器2010b外部之外，圖28的記憶體系統2000b具有與圖27的記憶體系統2000a實質上類似的組態以及操作。
圖29為說明根據實例實施例的操作記憶體系統的方法的流程圖。
參看圖29，操作包含記憶體控制器2010以及非揮發性記憶體裝置2020的記憶體系統的方法，記憶體控制器2010可將讀 取命令傳輸至非揮發性記憶體裝置2020(S2110)，且非揮發性記憶體裝置2020可藉由回應於讀取命令執行第一讀取操作而將藉由第一讀取操作讀取的資料傳輸至記憶體控制器2010(S2120及S2130)。無關於或獨立於藉由第一讀取操作讀取的資料是否為錯誤可校正的，記憶體控制器2010可將讀取再試命令傳輸至非揮發性記憶體裝置2020(S2140)。舉例而言，記憶體控制器2010可在判定資料是否為錯誤可校正的之前或在判定資料是否為錯誤可校正的之後傳輸讀取再試命令，可無關於或獨立於判定的結果而傳輸讀取再試命令。非揮發性記憶體裝置2020可回應於讀取再試命令而執行讀取再試，且可將藉由讀取再試讀取的資料傳輸至記憶體控制器2010(S2150及S2160)。在一些實例實施例中，若藉由第一讀取操作讀取的資料是錯誤可校正的(S2170：是)，則記憶體控制器2010可忽略藉由讀取再試讀取的資料，且可藉由對藉由第一讀取操作讀取的資料執行ECC解碼來恢復原始資料(S2180)。若藉由第一讀取操作讀取的資料並非錯誤可校正的(S2170：否)，則記憶體控制器2010可藉由對藉由讀取再試讀取的資料執行ECC解碼來恢復原始資料。非揮發性記憶體裝置可儲存藉由讀取再試獲得的最佳讀取位準，以使用所述最佳讀取位準來執行後續第二讀取操作(S2190)。
如上所述，在操作記憶體系統的方法中，非揮發性記憶體裝置2020可藉由使用在第一讀取操作期間獲得的最佳讀取位準來執行至少一個後續第二讀取操作。因此，無需執行讀取再試及/或軟決策讀取操作，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，非揮發性記憶體裝置2020的平均讀取時間以及平 均讀取延遲可減少。
圖30為說明根據實例實施例的操作記憶體系統的方法的流程圖。
參看圖30，記憶體控制器2010可將一個命令(例如，讀取與讀取再試命令(讀取與讀取再試CMD))傳輸至非揮發性記憶體裝置2020，以使得無關於或獨立於讀取資料是否為錯誤可校正的，非揮發性記憶體裝置2020可在執行讀取操作之後執行讀取再試。舉例而言，記憶體控制器2010可將讀取與讀取再試命令傳輸至非揮發性記憶體裝置2020(S2210)。非揮發性記憶體裝置2020可回應於讀取與讀取再試命令而執行第一讀取操作，且可將藉由第一讀取操作讀取的資料傳輸至記憶體控制器2010(S2220及S2230)。記憶體控制器2010可藉由對藉由第一讀取操作讀取的資料執行ECC解碼來恢復原始資料(S2260)。無關於或獨立於藉由第一讀取操作讀取的資料是否為錯誤可校正的，非揮發性記憶體裝置2020可在不接收額外命令的情況下回應於讀取與讀取再試命令而執行讀取再試(S2240)。非揮發性記憶體裝置可儲存藉由讀取再試獲得的最佳讀取位準，以使用所述最佳讀取位準來執行後續第二讀取操作(S2250)。
如上所述，在操作記憶體系統的方法中，非揮發性記憶體裝置2020可藉由使用在第一讀取操作期間獲得的最佳讀取位準來執行至少一個後續第二讀取操作。因此，無需執行讀取再試及/或軟決策讀取操作，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，非揮發性記憶體裝置2020的平均讀取時間以及平均讀取延遲可減少。
圖31為說明根據實例實施例的包含記憶體系統的記憶卡的圖式。
參看圖31，記憶卡2300可包含多個連接插腳2310、記憶體控制器2320以及非揮發性記憶體裝置2330。
連接插腳2310可耦接至主機以在主機與記憶卡2300之間傳送信號。連接插腳2310可包含時脈插腳、命令插腳、資料插腳及/或重設插腳。
記憶體控制器2320可自主機接收資料，且可將所接收的資料儲存於非揮發性記憶體裝置2330中。
非揮發性記憶體裝置2330可執行讀取操作，且可藉由無關於或獨立於藉由讀取操作讀取的資料是否為錯誤可校正的來執行讀取再試而獲得並儲存最佳讀取位準。非揮發性記憶體裝置2330可使用所儲存的最佳讀取位準來執行後續讀取操作。因此，無需執行讀取再試及/或軟決策讀取操作，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，非揮發性記憶體裝置2330的平均讀取時間以及平均讀取延遲可減少。
舉例而言，記憶卡2300可包含多媒體卡(MMC)、嵌入式多媒體卡(embedded multimedia card,eMMC)、混合嵌入式多媒體卡(混合eMMC)、安全數位(secure digital,SD)卡、微型SD卡、記憶棒、ID卡、國際個人電腦記憶卡協會(personal computer memory card international association,PCMCIA)卡、晶片卡、USB卡、智慧卡、緊密快閃(compact flash,CF)卡等。
在一些實例實施例中，記憶卡2300可附接至主機，諸如，桌上型電腦、膝上型電腦、平板型電腦、行動電話、智慧型電話、 音樂播放器、個人數位助理(personal digital assistant,PDA)、攜帶型多媒體播放器(portable multimedia player,PMP)、數位電視、數位相機、攜帶型遊戲控制台等。
圖32為說明根據實例實施例的包含記憶體系統的固態磁碟的圖式。
參看圖32，固態磁碟(solid state drive,SSD)2400包含記憶體控制器2410、緩衝記憶體2420，以及多個非揮發性記憶體裝置2450。
記憶體控制器2410可自主機接收資料。記憶體控制器2410可將所接收的資料儲存於多個非揮發性記憶體裝置2450中。緩衝記憶體2420可暫時儲存在主機與多個非揮發性記憶體裝置2450之間傳送的資料，且可由位於記憶體控制器2410外的DRAM來實施。
每一非揮發性記憶體裝置2450可執行讀取操作，且可藉由無關於或獨立於藉由讀取操作讀取的資料是否為錯誤可校正的來執行讀取再試而獲得並儲存最佳讀取位準。非揮發性記憶體裝置2450可使用所儲存的最佳讀取位準來執行後續讀取操作。因此，無需執行讀取再試及/或軟決策讀取操作，藉由後續讀取操作讀取的資料可為錯誤可校正的，且因此，非揮發性記憶體裝置2450的平均讀取時間以及平均讀取延遲可減少。
在一些實例實施例中，固態磁碟2400可耦接至主機，諸如，行動裝置、行動電話、智慧型電話、PDA、PMP、數位相機、攜帶型遊戲控制台、音樂播放器、桌上型電腦、筆記型電腦、平板型電腦、揚聲器、錄像機、數位電視等。
圖33為說明根據實例實施例的計算系統的圖式。
參看圖33，計算系統2500包含處理器2510、記憶體裝置2520、使用者介面2530、匯流排2550以及記憶體系統2560。在一些實施例中，計算系統2500可更包含數據機2540，諸如，基頻晶片組。
處理器2510可執行特定計算或任務。舉例而言，處理器2510可為微處理器、中央處理單元(CPU)、數位信號處理器或其類似者。處理器2510可經由諸如位址匯流排、控制匯流排及/或資料匯流排的匯流排2550而耦接至至記憶體裝置2520。舉例而言，記憶體裝置2520可由DRAM、行動DRAM、SRAM、PRAM、FRAM、RRAM、MRAM及/或快閃記憶體實施。此外，處理器2510可耦接至諸如周邊組件互連(peripheral component interconnect,PCI)匯流排的擴充匯流排，且可控制包含至少一個輸入裝置(諸如，鍵盤、滑鼠、觸碰螢幕等)以及至少一個輸出裝置、印表機、顯示裝置等的使用者介面2530。數據機2540可執行與外部裝置的有線或無線通信。記憶體系統2560的非揮發性記憶體裝置2580可由記憶體控制器2570控制以儲存由處理器2510處理的資料或經由數據機2540接收的資料。在一些實例實施例中，計算系統2500可更包含電源供應器、應用晶片組、相機影像處理器(camera image processor,CIS)等。
本發明概念可應用於任何非揮發性記憶體裝置，以及包含所述非揮發性記憶體裝置的裝置以及系統。舉例而言，本發明概念可應用於各種電子裝置，諸如，記憶卡、固態磁碟、桌上型電腦、膝上型電腦、平板型電腦、行動電話、智慧型電話、音樂 播放器、PDA、PMP、數位電視、數位相機、攜帶型遊戲控制台等。
雖然，已描述幾個實例實施例，但熟習此項技術者將容易瞭解，可對實例實施例進行許多修改，而不會實質上偏離本發明概念的新穎教示及優勢。因此，所有此等修改意欲包含於如隨附申請專利範圍所界定的本發明概念的範疇內。因此，應理解，前述內容說明各種實例實施例，且並不解釋為限於所揭露的具體實例實施例，且對所揭露的實例實施例的修改以及其他實例實施例意欲包含於隨附申請專利範圍的範疇內。

Claims (29)

  1. 一種操作非揮發性記憶體裝置的方法，所述方法包括：藉由將第一讀取電壓施加至耦接至所述記憶體裝置的記憶體胞元的第一字元線而執行讀取操作以自所述記憶體裝置的所述記憶體胞元讀取資料，其中所述記憶胞對應於記憶體區塊的第一頁面；回應於執行所述讀取操作且獨立於所述讀取操作中所讀取的所述資料是否可藉由錯誤校正碼來校正而執行讀取再試操作以自所述記憶體胞元讀取所述資料；回應於所述讀取再試操作而判定不同於所述第一讀取電壓的錯誤可校正讀取電壓；以及藉由將所述錯誤可校正讀取電壓施加至耦接至對應於所述記憶體區塊的第二頁面的記憶體胞元的第二字元線，而執行後續讀取操作以自對應於所述記憶體區塊的所述第二頁面的所述記憶體胞元讀取資料。
  2. 如申請專利範圍第1項所述的方法，更包括：判定所述讀取操作中所讀取的所述資料是否可藉由所述錯誤校正碼來校正；其中回應於判定所述資料可藉由所述錯誤校正碼來校正而執行所述讀取再試操作。
  3. 如申請專利範圍第1項所述的方法，其中所述後續讀取操作中所讀取的所述資料可藉由所述錯誤校正碼來校正的機率回應於執行所述讀取再試操作而增大。
  4. 如申請專利範圍第1項所述的方法，更包括：取決於所述後續讀取操作中所讀取的所述資料是否可藉由所述錯誤校正碼來校正而選擇性地執行或省略所述第二頁面的後續讀取再試操作，其中所述後續讀取再試操作的讀取再試電壓是基於所述第一讀取再試電壓與所述錯誤可校正讀取電壓之間的關係。
  5. 如申請專利範圍第1項所述的方法，其中所述讀取操作是指示先前讀取操作中所讀取的所述資料的可靠性的軟決策讀取操作，且其中所述後續讀取操作是指示對應於所述第二頁面的所述記憶體胞元的第一狀態或第二狀態的硬決策讀取操作。
  6. 如申請專利範圍第1項所述的方法，其中所述讀取操作包括指示相對於先前讀取的頁面的所述第一頁面的序列的依序讀取操作，且其中所述後續讀取操作包括獨立於相對於所述第一頁面的所述第二頁面的序列的隨機讀取操作。
  7. 如申請專利範圍第1項所述的方法，其中所述讀取操作包括所述記憶體區塊的抹除之後的初始讀取操作。
  8. 如申請專利範圍第1項所述的方法，其中所述錯誤可校正讀取電壓對應於所述記憶體區塊，且更包括：針對多個記憶體區塊中的每一者而儲存各別錯誤可校正讀取電壓。
  9. 如申請專利範圍第1項所述的方法，其中所述第一字元線以及所述第二字元線耦接至位於所述記憶體區塊的邊緣的遠端的各別記憶體胞元。
  10. 如申請專利範圍第1項所述的方法，更包括：判定先前對包含所述記憶體胞元的記憶體區塊執行的程式化/抹除操作的數目，其中所述讀取再試操作是基於程式化/抹除操作的所述數目而選擇性地執行。
  11. 如申請專利範圍第1項所述的方法，其中在所述讀取再試操作期間施加至所述第一字元線的讀取再試電壓的數目及/或所述讀取再試電壓之間的範圍基於所述讀取操作中所讀取的資料是否可藉由所述錯誤校正碼來校正而變化。
  12. 一種自非揮發性記憶體裝置讀取資料的方法，所述方法包括：藉由將第一讀取電壓施加至第一字元線而執行針對耦接至所述第一字元線的記憶體胞元的第一讀取操作；無關於藉由所述第一讀取操作讀取的資料是否為錯誤可校正的而執行第一讀取再試以獲得最佳讀取位準；以及儲存所述最佳讀取位準以使用所述最佳讀取位準來對於耦接至第二字元線的記憶體胞元執行後續第二讀取操作。
  13. 如申請專利範圍第12項所述的方法，更包括：藉由將具有所述最佳讀取位準的第二讀取電壓施加至所述第二字元線而執行針對耦接至所述第二字元線的記憶體胞元的所述第二讀取操作；以及根據藉由所述第二讀取操作讀取的資料是否為錯誤可校正的而選擇性執行第二讀取再試。
  14. 如申請專利範圍第13項所述的方法，更包括：判定藉由所述第二讀取操作讀取的所述資料是否為錯誤可校正的，其中選擇性地執行所述第二讀取再試包括：當藉由所述第二讀取操作讀取的所述資料被判定為錯誤可校正的時，在無需執行所述第二讀取再試的情況下完成所述第二讀取操作；以及當藉由所述第二讀取操作讀取的所述資料被判定為並非錯誤可校正的時，執行所述第二讀取再試。
  15. 如申請專利範圍第14項所述的方法，其中所述第二讀取再試是使用所述第一讀取再試的結果來執行的。
  16. 如申請專利範圍第15項所述的方法，其中當作為所述第一讀取再試的所述結果而獲得低於所述第一讀取電壓的電壓位準的所述最佳讀取位準時，藉由將具有低於所述第一讀取電壓的所述電壓位準的電壓位準的讀取再試電壓施加至所述第二字元線來執行所述第二讀取再試，且其中當作為所述第一讀取再試的所述結果而獲得高於所述第一讀取電壓的所述電壓位準的所述最佳讀取位準時，藉由將具有高於所述第一讀取電壓的所述電壓位準的電壓位準的讀取再試電壓施加至所述第二字元線來執行所述第二讀取再試。
  17. 如申請專利範圍第12項所述的方法，更包括：判定藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的，其中執行所述第一讀取再試包括：當藉由所述第一讀取操作讀取的所述資料被判定為並非錯誤可校正的時，使用具有第一範圍的第一讀取再試電壓來執行所述第一讀取再試；以及當藉由所述第一讀取操作讀取的所述資料被判定為錯誤可校正的時，使用具有比所述第一範圍窄的第二範圍的第二讀取再試電壓來執行所述第一讀取再試。
  18. 如申請專利範圍第17項所述的方法，其中所述第二讀取再試電壓的數量小於所述第一讀取再試電壓的數量。
  19. 如申請專利範圍第12項所述的方法，更包括：使用博斯-喬赫裏-霍昆格姆碼來對藉由所述第一讀取操作讀取的所述資料執行錯誤校正。
  20. 如申請專利範圍第12項所述的方法，更包括：使用低密度同位檢查碼來對藉由所述第一讀取操作讀取的所述資料執行錯誤校正。
  21. 如申請專利範圍第12項所述的方法，其中執行所述第一讀取操作包括：藉由將所述第一讀取電壓施加至所述第一字元線而執行自耦接至所述第一字元線的所述記憶體胞元讀取第一硬決策資料的第一硬決策讀取操作；判定藉由所述第一硬決策讀取操作讀取的所述第一硬決策資料是否為錯誤可校正的；以及當所述第一硬決策資料被判定為並非錯誤可校正的時，執行自耦接至所述第一字元線的所述記憶體胞元讀取具有所述第一硬決策資料的可靠性資訊的第一軟決策資料的第一軟決策讀取操作。
  22. 如申請專利範圍第12項所述的方法，更包括：判定所述第一讀取操作是否為依序自多個鄰近頁面讀取資料的依序讀取操作中的一者，其中當所述第一讀取操作被判定為並非所述依序讀取操作中的一者時，根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述第一讀取操作被判定為所述依序讀取操作中的一者時，無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執行所述第一讀取再試。
  23. 如申請專利範圍第12項所述的方法，更包括：判定所述第一讀取操作是否為在對包含耦接至所述第一字元線的所述記憶體胞元的記憶體區塊進行抹除之後第一次執行的讀取操作，其中當所述第一讀取操作被判定為並非在對所述記憶體區塊進行抹除之後第一次執行的所述讀取操作時，根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述第一讀取操作被判定為在對所述記憶體區塊進行抹除之後第一次執行的所述讀取操作時，無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執行所述第一讀取再試。
  24. 如申請專利範圍第12項所述的方法，其中所述最佳讀取位準是針對所述非揮發性記憶體裝置中所包含的每一記憶體區塊而儲存。
  25. 如申請專利範圍第12項所述的方法，更包括：判定所述第一字元線是否為位於包含耦接至所述第一字元線的所述記憶體胞元的記憶體區塊的邊緣區域處的邊緣字元線，其中當所述第一字元線被判定為所述邊緣字元線時，根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述第一字元線被判定為並非所述邊緣字元線時，無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執行所述第一讀取再試。
  26. 如申請專利範圍第12項所述的方法，更包括：對包含耦接至所述第一字元線的所述記憶體胞元的記憶體區塊的抹除循環計數；以及比較所述抹除循環的所計數數目與預定值，其中當所述抹除循環的所述所計數數目不匹配所述預定值時，根據藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而選擇性地執行所述第一讀取再試，且當所述抹除循環的所述所計數數目匹配所述預定值時，無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而執行所述第一讀取再試。
  27. 一種非揮發性記憶體裝置，包括：記憶體胞元陣列，包含多個記憶體胞元；以及控制電路，經組態以藉由將讀取電壓施加至第一字元線而執行針對所述多個記憶體胞元中耦接至所述第一字元線的記憶體胞元的第一讀取操作，無關於藉由所述第一讀取操作讀取的資料是否為錯誤可校正的而執行讀取再試以獲得最佳讀取位準，且儲存所述最佳讀取位準以使用所述最佳讀取位準來對於耦接至第二字元線的記憶體胞元執行後續第二讀取操作。
  28. 一種操作記憶體系統的方法，所述記憶體系統包含非揮發性記憶體裝置以及記憶體控制器，所述方法包括：藉由所述記憶體控制器而將讀取命令傳輸至所述非揮發性記憶體裝置；藉由所述非揮發性記憶體裝置藉由回應於所述讀取命令來對於耦接至第一字元線的記憶體胞元執行第一讀取操作而將藉由所述第一讀取操作讀取的資料傳輸至所述記憶體控制器；無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的，藉由所述記憶體控制器而將讀取再試命令傳輸至所述非揮發性記憶體裝置；以及藉由所述非揮發性記憶體裝置藉由回應於所述讀取再試命令而執行讀取再試來儲存最佳讀取位準以使用所述最佳讀取位準來對於耦接至第二字元線的記憶體胞元執行後續第二讀取操作，其中藉由所述後續第二讀取操作讀取的資料為錯誤可校正的以反應於所述最佳讀取位準。
  29. 一種操作記憶體系統的方法，所述記憶體系統包含非揮發性記憶體裝置以及記憶體控制器，所述方法包括：藉由所述記憶體控制器而將讀取與讀取再試命令傳輸至所述非揮發性記憶體裝置；藉由所述非揮發性記憶體裝置藉由回應於所述讀取與讀取再試命令來對於耦接至第一字元線的記憶體胞元執行第一讀取操作而將藉由所述第一讀取操作讀取的資料傳輸至所述記憶體控制器；以及藉由所述非揮發性記憶體裝置藉由無關於藉由所述第一讀取操作讀取的所述資料是否為錯誤可校正的而回應於所述讀取再試命令來執行讀取再試來儲存最佳讀取位準以使用所述最佳讀取位準來對於耦接至第二字元線的記憶體胞元執行後續第二讀取操作，其中藉由所述後續第二讀取操作讀取的資料為錯誤可校正的以反應於所述最佳讀取位準。
TW103108279A 2013-03-15 2014-03-11 自非揮發性記憶體裝置讀取資料的方法、非揮發性記憶體裝置及操作記憶體系統的方法 TWI631564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0027722 2013-03-15
KR1020130027722A KR102131802B1 (ko) 2013-03-15 2013-03-15 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법

Publications (2)

Publication Number Publication Date
TW201435887A TW201435887A (zh) 2014-09-16
TWI631564B true TWI631564B (zh) 2018-08-01

Family

ID=50555212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108279A TWI631564B (zh) 2013-03-15 2014-03-11 自非揮發性記憶體裝置讀取資料的方法、非揮發性記憶體裝置及操作記憶體系統的方法

Country Status (9)

Country Link
US (1) US9412471B2 (zh)
JP (1) JP6580302B2 (zh)
KR (1) KR102131802B1 (zh)
CN (1) CN104051016B (zh)
AU (1) AU2014200492B2 (zh)
DE (1) DE102014103129B4 (zh)
IN (1) IN2014DE00713A (zh)
NL (1) NL2012398B1 (zh)
TW (1) TWI631564B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11614893B2 (en) 2010-09-15 2023-03-28 Pure Storage, Inc. Optimizing storage device access based on latency
US12008266B2 (en) 2010-09-15 2024-06-11 Pure Storage, Inc. Efficient read by reconstruction
WO2015037159A1 (ja) * 2013-09-13 2015-03-19 株式会社 東芝 半導体記憶装置及びメモリシステム
US9411521B2 (en) * 2014-05-30 2016-08-09 Macronix International Co., Ltd. Method and apparatus for improving sequential memory read preformance
KR20160011939A (ko) * 2014-07-23 2016-02-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9953722B2 (en) 2015-01-08 2018-04-24 SK Hynix Inc. Methods of system optimization by over-sampling read
KR102277521B1 (ko) 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
KR102265220B1 (ko) * 2015-03-09 2021-06-16 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
US9564239B2 (en) * 2015-03-16 2017-02-07 Sk Hynix Memory Solutions Inc. Memory controller and operating method thereof
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
TWI582779B (zh) * 2015-04-14 2017-05-11 群聯電子股份有限公司 讀取電壓準位估測方法、記憶體儲存裝置及記憶體控制電路單元
TWI562152B (en) * 2015-05-29 2016-12-11 Phison Electronics Corp Decoding method, memory storage device and memory control circuit unit
KR102302433B1 (ko) 2015-06-10 2021-09-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 소거 방법
KR20170004693A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 메모리 장치의 컨트롤러 및 그 동작 방법
CN107017026B (zh) * 2015-10-28 2020-04-28 威盛电子股份有限公司 非易失性存储器装置及其读取方法
CN106653087A (zh) * 2015-10-28 2017-05-10 光宝电子(广州)有限公司 固态存储装置及其相关读取控制方法
KR102378541B1 (ko) * 2015-11-27 2022-03-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170065076A (ko) 2015-12-02 2017-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102420588B1 (ko) * 2015-12-04 2022-07-13 삼성전자주식회사 비휘발성 메모리 장치, 메모리 시스템, 비휘발성 메모리 장치의 동작 방법 및 메모리 시스템의 동작 방법
KR20170075065A (ko) * 2015-12-22 2017-07-03 에스케이하이닉스 주식회사 메모리 시스템 동작 방법
CN105529050B (zh) * 2015-12-31 2019-09-03 记忆科技(深圳)有限公司 一种降低对uwl进行读取发生时间超时错误的方法
KR102529171B1 (ko) * 2016-02-26 2023-05-04 삼성전자주식회사 메모리 장치 진단 시스템
CN107179960B (zh) * 2016-03-09 2020-05-26 群联电子股份有限公司 解码方法、存储器控制电路单元及存储器存储装置
KR102585221B1 (ko) * 2016-04-21 2023-10-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
TWI612525B (zh) * 2016-07-07 2018-01-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US9953709B2 (en) 2016-09-06 2018-04-24 Toshiba Memory Corporation Semiconductor memory device and memory system
US10289484B2 (en) * 2016-09-16 2019-05-14 Micron Technology, Inc. Apparatuses and methods for generating probabilistic information with current integration sensing
US10756816B1 (en) 2016-10-04 2020-08-25 Pure Storage, Inc. Optimized fibre channel and non-volatile memory express access
KR20180051272A (ko) * 2016-11-08 2018-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN108241549B (zh) * 2016-12-27 2021-04-30 北京兆易创新科技股份有限公司 基于ECC的NAND数据Read Retry纠错方法和NAND控制器
KR102663813B1 (ko) * 2017-01-13 2024-05-07 삼성전자주식회사 최적의 읽기 전압으로 독출하는 불휘발성 메모리 장치
TWI615852B (zh) * 2017-01-19 2018-02-21 群聯電子股份有限公司 記憶體重讀方法、記憶體儲存裝置及記憶體控制電路單元
US10095568B2 (en) 2017-02-08 2018-10-09 Seagate Technology Llc Background reads to condition programmed semiconductor memory cells
KR102302187B1 (ko) * 2017-03-13 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
KR20180110412A (ko) 2017-03-29 2018-10-10 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11237908B2 (en) 2017-03-29 2022-02-01 SK Hynix Inc. Memory system and operating method thereof
US10229749B2 (en) * 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US11947814B2 (en) 2017-06-11 2024-04-02 Pure Storage, Inc. Optimizing resiliency group formation stability
KR102353363B1 (ko) * 2017-08-14 2022-01-20 에스케이하이닉스 주식회사 메모리 시스템의 동작 방법
KR102384733B1 (ko) * 2017-09-26 2022-04-08 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법 및 메모리 시스템
KR102496272B1 (ko) * 2017-09-27 2023-02-03 삼성전자주식회사 비휘발성 메모리 장치, 및 이의 동작 방법
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10490245B2 (en) 2017-10-02 2019-11-26 Micron Technology, Inc. Memory system that supports dual-mode modulation
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US10860475B1 (en) 2017-11-17 2020-12-08 Pure Storage, Inc. Hybrid flash translation layer
CN108052279B (zh) * 2017-11-23 2020-06-19 深圳市江波龙电子股份有限公司 一种提升闪存性能的方法、装置、设备及存储介质
CN110246533B (zh) * 2018-03-09 2020-11-13 建兴储存科技(广州)有限公司 固态储存装置的失败模式检测方法及错误更正方法
US10446200B2 (en) * 2018-03-19 2019-10-15 Micron Technology, Inc. Memory device with configurable input/output interface
JP2019169211A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリシステム
US12001688B2 (en) 2019-04-29 2024-06-04 Pure Storage, Inc. Utilizing data views to optimize secure data access in a storage system
KR102396743B1 (ko) * 2018-07-16 2022-05-12 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
US10475492B1 (en) 2018-07-27 2019-11-12 Macronix International Co., Ltd. Circuit and method for read latency control
CN110797069B (zh) * 2018-08-01 2021-10-22 群联电子股份有限公司 电压调整方法、存储器控制电路单元以及存储器存储装置
US11520514B2 (en) 2018-09-06 2022-12-06 Pure Storage, Inc. Optimized relocation of data based on data characteristics
US11500570B2 (en) 2018-09-06 2022-11-15 Pure Storage, Inc. Efficient relocation of data utilizing different programming modes
KR102599117B1 (ko) * 2018-11-14 2023-11-06 삼성전자주식회사 블록들의 온 셀 카운트들을 모니터링하고 저장하는 스토리지 장치 및 그것의 동작 방법
KR102651440B1 (ko) * 2018-11-15 2024-03-27 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10915395B2 (en) * 2018-11-16 2021-02-09 Micron Technology, Inc. Read retry with targeted auto read calibrate
US11714572B2 (en) 2019-06-19 2023-08-01 Pure Storage, Inc. Optimized data resiliency in a modular storage system
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210045214A (ko) * 2019-10-16 2021-04-26 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US12001684B2 (en) 2019-12-12 2024-06-04 Pure Storage, Inc. Optimizing dynamic power loss protection adjustment in a storage system
US11494254B2 (en) * 2019-12-20 2022-11-08 Cnex Labs, Inc. Storage system with predictive adjustment mechanism and method of operation thereof
US11029889B1 (en) * 2019-12-20 2021-06-08 Western Digital Technologies, Inc. Soft bit read mode selection for non-volatile memory
US11217319B2 (en) * 2020-02-28 2022-01-04 SK Hynix Inc. Read threshold optimization systems and methods by multi-dimensional search
US11507297B2 (en) 2020-04-15 2022-11-22 Pure Storage, Inc. Efficient management of optimal read levels for flash storage systems
US11416338B2 (en) 2020-04-24 2022-08-16 Pure Storage, Inc. Resiliency scheme to enhance storage performance
US11474986B2 (en) 2020-04-24 2022-10-18 Pure Storage, Inc. Utilizing machine learning to streamline telemetry processing of storage media
US11768763B2 (en) 2020-07-08 2023-09-26 Pure Storage, Inc. Flash secure erase
US11513974B2 (en) 2020-09-08 2022-11-29 Pure Storage, Inc. Using nonce to control erasure of data blocks of a multi-controller storage system
US11681448B2 (en) 2020-09-08 2023-06-20 Pure Storage, Inc. Multiple device IDs in a multi-fabric module storage system
KR20220079235A (ko) * 2020-12-04 2022-06-13 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11487455B2 (en) 2020-12-17 2022-11-01 Pure Storage, Inc. Dynamic block allocation to optimize storage system performance
CN112506443B (zh) * 2020-12-22 2022-01-04 长江存储科技有限责任公司 三维存储器的读取方法及设备
US11630593B2 (en) 2021-03-12 2023-04-18 Pure Storage, Inc. Inline flash memory qualification in a storage system
US11562790B1 (en) * 2021-06-30 2023-01-24 Micron Technology, Inc. Systems and methods for adaptive self-referenced reads of memory devices
US11832410B2 (en) 2021-09-14 2023-11-28 Pure Storage, Inc. Mechanical energy absorbing bracket apparatus
KR20230085625A (ko) * 2021-12-07 2023-06-14 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11994723B2 (en) 2021-12-30 2024-05-28 Pure Storage, Inc. Ribbon cable alignment apparatus
CN115938461A (zh) * 2022-12-06 2023-04-07 上海美仁半导体有限公司 存储装置、纠错存储系统、芯片和车辆

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080320346A1 (en) * 2007-06-25 2008-12-25 Lin Jason T Systems for reading nonvolatile memory
KR20090117172A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US20100199138A1 (en) * 2009-02-02 2010-08-05 Jun Rye Rho Nonvolatile memory device and method of operating the same
US20100322007A1 (en) * 2009-06-19 2010-12-23 Samsung Electronics Co., Ltd. Flash memory device and method of reading data
US7890818B2 (en) * 2007-03-28 2011-02-15 Samsung Electronics Co., Ltd. Read level control apparatuses and methods
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US7957187B2 (en) * 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US20120084490A1 (en) * 2010-10-04 2012-04-05 Seong Hyeog Choi Method for changing read parameter for improving read performance and apparatuses using the same
JP2012133832A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 不揮発性半導体記憶装置、及び読み出し電圧検出方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US7038928B1 (en) 2004-11-17 2006-05-02 Macronix International Co., Ltd. Method of determining optimal voltages for operating two-side non-volatile memory and the operating methods
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
US7450425B2 (en) * 2006-08-30 2008-11-11 Micron Technology, Inc. Non-volatile memory cell read failure reduction
KR100888842B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
KR100859258B1 (ko) * 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
KR101406279B1 (ko) * 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
KR100953047B1 (ko) 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
US7653779B1 (en) * 2009-02-04 2010-01-26 Gene Fein Memory storage using a look-up table
JP5349256B2 (ja) * 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
KR20120046868A (ko) * 2010-10-29 2012-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
KR101792868B1 (ko) * 2010-11-25 2017-11-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
JP2012203957A (ja) * 2011-03-25 2012-10-22 Toshiba Corp メモリシステム
US8510636B2 (en) * 2011-04-01 2013-08-13 Intel Corporation Dynamic read channel calibration for non-volatile memory devices
KR101756111B1 (ko) * 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
EP2549482B1 (en) * 2011-07-22 2018-05-23 SanDisk Technologies LLC Apparatus, system and method for determining a configuration parameter for solid-state storage media
KR20130027722A (ko) 2011-09-08 2013-03-18 양원동 체크밸브가 설치된 용기 캡
KR20130034522A (ko) * 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
US8938659B2 (en) * 2012-05-04 2015-01-20 Lsi Corporation Low-density parity-check decoder disparity preprocessing
US8839073B2 (en) * 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941590B2 (en) * 2006-11-06 2011-05-10 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
US7890818B2 (en) * 2007-03-28 2011-02-15 Samsung Electronics Co., Ltd. Read level control apparatuses and methods
US20080320346A1 (en) * 2007-06-25 2008-12-25 Lin Jason T Systems for reading nonvolatile memory
KR20090117172A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
US7957187B2 (en) * 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US20100199138A1 (en) * 2009-02-02 2010-08-05 Jun Rye Rho Nonvolatile memory device and method of operating the same
US20100322007A1 (en) * 2009-06-19 2010-12-23 Samsung Electronics Co., Ltd. Flash memory device and method of reading data
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US20120084490A1 (en) * 2010-10-04 2012-04-05 Seong Hyeog Choi Method for changing read parameter for improving read performance and apparatuses using the same
JP2012133832A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 不揮発性半導体記憶装置、及び読み出し電圧検出方法

Also Published As

Publication number Publication date
CN104051016B (zh) 2019-07-26
AU2014200492B2 (en) 2019-01-17
DE102014103129B4 (de) 2022-11-03
IN2014DE00713A (zh) 2015-06-19
NL2012398A (en) 2014-09-16
JP2014182864A (ja) 2014-09-29
KR102131802B1 (ko) 2020-07-08
US9412471B2 (en) 2016-08-09
DE102014103129A1 (de) 2014-09-18
JP6580302B2 (ja) 2019-09-25
US20140281770A1 (en) 2014-09-18
KR20140112968A (ko) 2014-09-24
CN104051016A (zh) 2014-09-17
AU2014200492A1 (en) 2014-10-02
NL2012398B1 (en) 2016-07-22
TW201435887A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI631564B (zh) 自非揮發性記憶體裝置讀取資料的方法、非揮發性記憶體裝置及操作記憶體系統的方法
TWI622988B (zh) 使用於非揮發性記憶體元件之對數槪似比率（ｌｌｒ）最佳化和修正非揮發性記憶體元件之錯誤的方法
US9197247B2 (en) Memory system and error correction method
US9606864B2 (en) Non-volatile memory device having adjustable read voltage, memory system comprising same, and method of operating same
US9093171B2 (en) Method of operating a nonvolatile memory device having read disturbed page
US8934301B2 (en) Memory controller for multi-level memory device and error correcting method
US8644066B2 (en) Multi-level non-volatile memory device, system and method with state-converted data
US20150303948A1 (en) Data decoding method of non-volatile memory device and apparatus for performing the method
KR102422478B1 (ko) 불휘발성 메모리 장치의 독출 방법
US9411679B2 (en) Code modulation encoder and decoder, memory controller including them, and flash memory system
JP2011165301A (ja) フラッシュメモリ装置及びその読み出し方法
US20130061113A1 (en) Method of correcting errors and memory device using the same
US9281839B2 (en) Hard-decision decoding method and low-density parity-check decoder using same
KR102178141B1 (ko) 비휘발성 메모리 장치의 동작 방법
US11461039B2 (en) Nonvolatile memory that stores temperature information therein
US10133645B2 (en) Data recovery in three dimensional non-volatile memory array after word line short
US9589661B2 (en) Method of programming memory device and method of reading data of memory device including the same
US20130318419A1 (en) Flash memory system including read counter logic