CN110246533B - 固态储存装置的失败模式检测方法及错误更正方法 - Google Patents

固态储存装置的失败模式检测方法及错误更正方法 Download PDF

Info

Publication number
CN110246533B
CN110246533B CN201810193995.6A CN201810193995A CN110246533B CN 110246533 B CN110246533 B CN 110246533B CN 201810193995 A CN201810193995 A CN 201810193995A CN 110246533 B CN110246533 B CN 110246533B
Authority
CN
China
Prior art keywords
increment
retry
voltage
failure mode
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810193995.6A
Other languages
English (en)
Other versions
CN110246533A (zh
Inventor
曾士家
傅仁傑
吕祖汉
陈冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianxing storage technology (Guangzhou) Co., Ltd
Original Assignee
Jianxing Storage Technology Guangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jianxing Storage Technology Guangzhou Co ltd filed Critical Jianxing Storage Technology Guangzhou Co ltd
Priority to CN201810193995.6A priority Critical patent/CN110246533B/zh
Priority to US15/955,774 priority patent/US10658065B2/en
Publication of CN110246533A publication Critical patent/CN110246533A/zh
Application granted granted Critical
Publication of CN110246533B publication Critical patent/CN110246533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种固态储存装置的失败模式检测方法及错误更正方法，固态储存装置的失败模式检测方法包括下列步骤：将一第一预设读取电压改变一第一增量后成为一第一重试读取电压，且将一第二预设读取电压改变一第二增量后成为一第二重试读取电压，其中利用该第一重试读取电压及该第二重试读取电压对该固态储存装置的一记忆胞阵列进行读取动作时，可以产生正确的读取数据；当该第一增量的大小减去该第二增量的大小后的一结果大于一预定电压值时，判断该固态储存装置中的该记忆胞阵列发生一数据保存失败模式；以及当该第一增量的大小减去该第二增量的大小后的该结果不大于该预定电压值时，判断该固态储存装置中的该记忆胞阵列发生一低温写高温读失败模式。

Description

固态储存装置的失败模式检测方法及错误更正方法
技术领域
本发明涉及一种固态储存装置的处理方法，且特别涉及一种固态储存装置的失败模式检测方法及错误更正方法。
背景技术
众所周知，固态储存装置(Solid State Storage Device)已经非常广泛的应用于各种电子产品，例如SD卡、固态硬碟等等。
一般来说，固态储存装置中包括一非挥发性记忆体(non-volatile memory)。当数据写入非挥发性记忆体后，一旦固态储存装置的电源被关闭，数据仍可保存在非挥发性记忆体中。
请参照图1，其所绘示为固态储存装置示意图。固态储存装置10包括：接口控制电路101以及非挥发性记忆体105。其中，非挥发性记忆体105中更包含记忆胞阵列(memorycell array)109和阵列控制电路(array control circuit)111。
固态储存装置10经由一外部总线12连接至主机(host)14，其中外部总线12可为USB总线、SATA总线、PCIe总线、M.2总线或者U.2总线等等。
再者，接口控制电路101经由一内部总线113连接至非挥发性记忆体105，用以根据主机14所发出的写入命令进一步操控阵列控制电路111，将主机14的写入数据存入记忆胞阵列109，以及根据主机14所发出的读取命令进一步操控阵列控制电路111，使得阵列控制电路111由记忆胞阵列109中取得读取数据，经由接口控制电路101传递至主机14。
基本上，接口控制电路101中有一组预设读取电压组(default read voltageset)。于读取周期(read cycle)时，接口控制电路101经由内部总线113，传送操作指令到非挥发性记忆体105内的阵列控制电路111，令其利用此预设读取电压组来读取非挥发性记忆体105中记忆胞阵列109之前所存入的数据。
再者，接口控制电路101中的错误校正码电路(简称ECC电路)104用来更正读取数据中的错误位元(error bits)，并且于更正完成后将正确的读取数据传递至主机14。另外，当ECC电路104无法成功地校正读取数据中所有的错误位元时，则无法输出正确的读取数据至主机14。此时，接口控制电路101另提供其他多组重试读取电压组(read retry voltageset)，使接口控制电路101采用重试读取电压组来对非挥发性记忆体105进行读取重试(read retry)。详细说明如下：
根据每个记忆胞所储存的数据量，可进一步区分为每个记忆胞储存一位元的单层记忆胞(Single-Level Cell，简称SLC记忆胞)、每个记忆胞储存二位元的多层记忆胞(Multi-Level Cell，简称MLC记忆胞)、每个记忆胞储存三位元的三层记忆胞(Triple-Level Cell，简称TLC记忆胞)以及每个记忆胞储存四位元的四层记忆胞(Quad-LevelCell，简称QLC记忆胞)。因此，记忆胞阵列109可为SLC记忆胞阵列、MLC记忆胞阵列、TLC记忆胞阵列或者QLC记忆胞阵列。
在记忆胞阵列109里，每个记忆胞内皆包括一浮动栅极晶体管(floating gatetransistor)，而阵列控制电路111可控制热载子(hot carrier)注入浮动栅极(floatinggate)的数量，即可控制浮动栅极晶体管的储存状态。换言之，一个记忆胞内的浮动栅极晶体管可记录二种储存状态即为SLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录四种储存状态即为MLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录八种储存状态即为TLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录十六种储存状态即为QLC记忆胞。
请参照图2A，其所绘示为理想状态下的SLC记忆胞储存状态示意图。SLC记忆胞可以根据热载子的注入量而呈现二个储存状态“Erase”与“A”。在未注入热载子时，记忆胞可视为储存状态“Erase”，而热载子注入浮动栅极后，可视为储存状态“A”。举例来说，储存状态“A”的记忆胞具有较高的临限电压，储存状态“Erase”的记忆胞具有较低的临限电压。再者，当记忆胞经过抹除动作(erase action)之后，皆会回复至未注入热载子的储存状态“Erase”。
一般而言，于编程动作(program action)时，若将多个记忆胞编程为相同的储存状态时，并非每个记忆胞的临限电压都会相同，而是会呈现一分布曲线(distributioncurve)，且其分布曲线可对应至一中位临限电压。由图2A可知，储存状态“Erase”的中位临限电压为Ver，储存状态“A”的中位临限电压为Va。举例来说，在统计储存状态“A”的所有记忆胞的临限电压后，中位临限电压Va的记忆胞数目最多。
在图2A中，根据SLC记忆胞中的二个储存状态的分布曲线可决定一个预设读取电压组，此预设读取电压组中包括一个读取电压Vra。也就是说，于读取周期时，接口控制电路101即提供预设读取电压组中的读取电压Vra至阵列控制电路111，以检测记忆胞阵列109中SLC记忆胞的储存状态。
如图2A所示，预设读取电压组中的读取电压Vra是用来决定SLC记忆胞储存状态的重要依据。举例来说，阵列控制电路111提供读取电压Vra至记忆胞阵列109。临限电压大于读取电压Vra而无法被开启的记忆胞即可被判定为储存状态“A”，而临限电压小于读取电压Vra而被开启的记忆胞即被判定为储存状态“Erase”。
同理，针对MLC记忆胞，其预设读取电压组中包括的三个读取电压。因此，利用预设读取电压组中的三个读取电压即可判断出MLC记忆胞的四种储存状态。
针对TLC记忆胞，其预设读取电压组中包括的七个读取电压。因此，运用预设读取电压组的七个预设读取电压即可判断出TLC记忆胞的八种储存状态。
针对QLC记忆胞，其预设读取电压组中包括的十五个读取电压。因此，运用预设读取电压组的十五个预设读取电压即可判断出QLC记忆胞的十六种储存状态。
在实际的运用上，不同的使用者可能会以不同的操作条件来运作固态储存装置10，并造成记忆胞阵列109中的记忆胞的分布曲线变形或偏移。当记忆胞的分布曲线变形或偏移太严重时，则接口控制电路101无法产生正确的读取数据。以下举例介绍SLC记忆胞的各种失败模式(failure mode)。
请参照图2B，其所绘示为遭遇读取扰动(read disturb)的SLC记忆胞储存状态示意图。如图2B所示，当SLC记忆胞被多次读取后，部分储存状态“Erase”的记忆胞的临限电压会升高。因此，当记忆胞的临限电压升高过多时，会造成该记忆胞被判断为储存状态“A”，造成读取错误。此错误被称为读取扰动失败模式(read disturb failure mode)。
请参照图2C，其所绘示为遭遇室温数据保留(room temperature dataretention，简称为RTDR)的SLC记忆胞储存状态示意图。当SLC记忆胞在室温下，浮动栅极中的热载子可能会流失，使得部分储存状态“A”的记忆胞的临限电压降低。因此，当记忆胞的临限电压降低过多时，会造成该记忆胞被判断为储存状态“Erase”，造成读取错误。此错误被称为室温数据保留失败模式(RTDR failure mode)。
请参照图2D，其所绘示为遭遇高温数据保留(high temperature dataretention，简称为HTDR)的SLC记忆胞储存状态示意图。当SLC记忆胞在高温下，浮动栅极中的热载子很容易流失，并造成储存状态“A”的分布曲线往左偏移(shift)。亦即，造成所有储存状态“A”的记忆胞的临限电压降低。因此，当记忆胞的临限电压降低过多时，会造成该记忆胞被判断为储存状态“Erase”，造成读取错误。此错误被称为高温数据保留失败模式(HTDR failure mode)。于高温数据保留失败模式时，接口控制电路101可利用重试读取电压Vra’来判断出SLC记忆胞的储存状态。
请参照图2E，其所绘示为遭遇F-poly耦合(F-poly coupling)的SLC记忆胞储存状态示意图。当SLC记忆胞被编程时，其周围相邻记忆胞的临限电压也会受到影响，并造成储存状态“A”的分布曲线向右偏移并变宽，并造成读取错误。此错误被称为F-poly耦合失败模式(F-poly coupling failure mode)。
请参照图2F，其所绘示为遭遇耐擦写(endurance)的记忆胞储存状态示意图。当SLC记忆胞被多次编程以及抹除后，储存状态“A”的分布曲线会向右偏移并变宽，并造成读取错误。此错误被称为耐擦写失败模式(endurance failure mode)。
由以上的说明可知，当记忆胞阵列109中的记忆胞的分布曲线变形或偏移太严重时，接口控制电路101无法产生正确的读取数据。亦即，接口控制电路101利用预设读取电压Vra来决定SLC记忆胞储存状态时，会使得读取数据中的错误位元过多，并使得ECC电路104无法成功地校正读取数据中所有的错误位元，造成读取失败。此时，接口控制电路101需要提供其他的重试读取电压Vra’来进行读取重试。
请参照图3，其所绘示为现有固态储存装置的错误更正方法示意图。于读取周期时，接口控制电路101先进行解码流程(decoding process)S1，其为利用预设读取电压组来进行硬式解码(hard decoding)。于进行解码流程S1时，接口控制电路101提供预设读取电压组至非挥发记忆体105，并利用ECC电路104中的硬式解码方法(hard decoding method)来校正读取数据。
当读取数据中的错误位元可以被更正时，代表通过(pass)解码流程S1而解码成功。因此，接口控制电路101即可将正确的读取数据传递至主机14。反之，当读取数据中的错误位元无法被更正时，将无法获得正确的读取数据，代表解码流程S1失败(fail)，因此接口控制电路101进入读取重试。
再者，当接口控制电路101进入读取重试时，先进行解码流程S2。解码流程S2为利用重试读取电压组来进行硬式解码。举例来说，接口控制电路101提供一笔重试读取电压组Vra’至非挥发记忆体105并获得读取数据。接着，利用ECC电路104中的硬式解码来校正读取数据。当读取数据中的错误位元可以被更正时，代表通过解码流程S2而解码成功，并可将正确的读取数据传递至主机14。反之，当读取数据中的错误位元无法被更正时，代表无法通过解码流程S2。
由于接口控制电路101中储存多个重试读取电压组，例如M个重试读取电压组。只要接口控制电路101利用其中的一个重试读取电压组而能够解码成功时，即代表通过解码流程S2。反之，如果使用了全部的M个重试读取电压组后仍无法解码成功时，即代表解码流程S2失败。因此，接口控制电路101进行解码流程S3。明显地，解码流程S2所需的时间大于解码流程S1。
接口控制电路101进行解码流程S3，其为利用重试读取电压组来进行软式解码(soft decoding)。相较于硬式解码，软式解码具有更佳的错误更正能力，但是需要同时利用多笔重试读取电压组才能够获得一笔读取数据。因此，软式解码会更耗时，意即解码流程S3所需的时间大于解码流程S2。
同理，只要接口控制电路101能够解码成功时，即代表通过解码流程S3，并可将正确的读取数据传递至主机14。反之，如果接口控制电路101无法解码成功时，即代表解码流程S3失败。因此，接口控制电路101确定无法获得正确的读取数据，并且回复主机14解码失败。
由以上固态储存装置的错误更正方法可知，当解码流程S1失败后，接口控制电路101会进入读取重试。在读取重试时，接口控制电路101需要先进行解码流程S2。再者，于确认解码流程S2失败后，接口控制电路101继续进行解码流程S3。另外，当接口控制电路101确认解码流程S3失败后，回复主机14解码失败。
随着半导体工艺的进步，3D结构的记忆胞阵列已经问世。此类的记忆胞阵列在各种不同的操作条件下，会遭遇到更多的失败模式以及读取重试的机会。因此，如何减少读取重试所耗费的时间将是一个很重要的议题。
发明内容
本发明的目的在于提供一种固态储存装置的失败模式检测方法，包括下列步骤：将一第一预设读取电压改变一第一增量后成为一第一重试读取电压，且将一第二预设读取电压改变一第二增量后成为一第二重试读取电压，其中利用该第一重试读取电压及该第二重试读取电压对该固态储存装置的一记忆胞阵列进行读取动作时，可以产生正确的读取数据；当该第一增量的大小减去该第二增量的大小后的一结果大于一预定电压值时，判断该固态储存装置中的该记忆胞阵列发生一数据保存失败模式；以及当该第一增量的大小减去该第二增量的大小后的该结果不大于该预定电压值时，判断该固态储存装置中的该记忆胞阵列发生一低温写高温读失败模式。
本发明有关于一种固态储存装置的失败模式检测方法，包括下列步骤：将一第一预设读取电压改变一第一增量后成为一第一重试读取电压，且将一第二预设读取电压改变一第二增量后成为一第二重试读取电压，其中利用该第一重试读取电压及该第二重试读取电压对该固态储存装置的一记忆胞阵列进行读取动作时，可以产生正确的读取数据；当该第一增量为正值且一数据储存时间超过一预定时间时，判断该固态储存装置中的该记忆胞阵列发生一高温写低温读失败模式；当该第一增量为正值且该数据储存时间未超过该预定时间时，判断该固态储存装置中的该记忆胞阵列发生一编程扰动失败模式。
本发明有关于一种固态储存装置的错误更正方法，包括下列步骤：确认该固态储存装置中的一记忆胞阵列发生一特定失败模式；由多个重试读取电压组中取得一部分重试读取电压组，其中该部分重试读取电压组相关于该特定失败模式；以及利用该部分重试读取电压组进行读取重试。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为固态储存装置示意图；
图2A为理想状态下的SLC记忆胞储存状态示意图；
图2B为遭遇读取扰动的SLC记忆胞储存状态示意图；
图2C为遭遇室温数据保留的SLC记忆胞储存状态示意图；
图2D为遭遇高温数据保留的SLC记忆胞储存状态示意图；
图2E为遭遇F-poly耦合的SLC记忆胞储存状态示意图；
图2F为遭遇耐擦写的记忆胞储存状态示意图；
图3为现有固态储存装置的错误更正方法示意图；
图4为理想状态下的TLC记忆胞的储存状态示意图；
图5A为数据保留过程的TLC记忆胞储存状态示意图；
图5B为低温写高温读过程的TLC记忆胞储存状态示意图；
图6为本发明失败模式检测方法的第一实施例；
图7A为高温写低温读过程的TLC记忆胞储存状态示意图；
图7B为遭遇编程扰动的TLC记忆胞储存状态示意图；
图8为本发明失败模式检测方法的第二实施例；
图9为本发明固态储存装置的错误更正方法示意图。
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
由于半导体工艺的进步，记忆胞阵列的结构越来越复杂，容量越来越高。此类的记忆胞阵列在各种不同的操作条件下，会遭遇到其他的失败模式。以下以TLC记忆胞为例来介绍各种失败模式。当然，本发明所揭露的方法并不限定于TLC记忆胞，也可以运用于其他不同种类的记忆胞。
请参照图4，其所绘示为理想状态下的TLC记忆胞的储存状态示意图。TLC记忆胞的一个记忆胞可以根据热载子的注入量而呈现八个储存状态“Erase”、“A”～“G”。在未注入热载子时，记忆胞可视为储存状态“Erase”，而随着热载子注入量的增加，可再区分为其他七种储存状态“A”～“G”。举例来说，储存状态“G”的记忆胞具有最高的临限电压准位，储存状态“Erase”的记忆胞具有最低的临限电压准位。再者，当记忆胞经过抹除动作之后，皆会回复至未注入热载子的储存状态“Erase”。
如图4所示，储存状态“Erase”的中位临限电压为Ver，储存状态“A”的中位临限电压为Va、储存状态“B”的中位临限电压为Vb、储存状态“C”的中位临限电压为Vc、储存状态“D”的中位临限电压为Vd，储存状态“E”的中位临限电压为Ve、储存状态“F”的中位临限电压为Vf、储存状态“G”的中位临限电压为Vg。举例来说，在统计储存状态“A”的所有记忆胞的临限电压后，中位临限电压Va的记忆胞数目最多。
如图4所示，根据TLC记忆胞中各个储存状态的分布曲线即可据以产生七个读取电压Vra～Vrg作为预设读取电压组。于读取周期时，接口控制电路101即提供预设读取电压组至阵列控制电路111，以检测记忆胞阵列109中TLC记忆胞的储存状态。
如图4所示，预设读取电压组Vra～Vrg是用来决定TLC记忆胞储存状态的重要依据。举例来说，阵列控制电路111提供读取电压Vrg至记忆胞阵列109。临限电压大于读取电压Vrg而无法被开启的记忆胞即可被判定为储存状态“G”，而临限电压小于读取电压Vrg而被开启的记忆胞即被判定为不是储存状态“G”。换言之，运用预设读取电压组Vra～Vrg的七个读取电压即可判断出TLC记忆胞的八种储存状态。
请参照图5A，其所绘示为数据保留(data retention，简称为DR)过程的TLC记忆胞储存状态示意图。由于TLC记忆胞被编程为储存状态“G”的过程会被注入最多数量的热载子。所以储存状态“G”的记忆胞放置一段时间之后，记忆胞的浮动栅极中会有较多的热载子损失(carrier loss)，造成分布曲线向左偏移最严重。换句话说，越高临限电压的储存状态，遭遇数据保留时的分布曲线向左偏移会越严重。而越低临限电压的储存状态，遭遇数据保留时的分布曲线向左偏移会越轻微。当记忆胞的分布曲线偏移过多时，会造成该记忆胞被判断错误，造成读取错误。此错误被称为数据保留失败模式(DR failure mode)。
图5A以储存状态“C”、“D”、“F”、“G”为例来进行说明，但并不限定于此。其中，虚线的分布曲线为理想状态下TLC记忆胞的分布曲线，且重试读取电压Vrd’小于Vrg’。
当数据保留失败模式发生时，储存状态“F”与“G”的分布曲线向左偏移较严重。如图5A所示，偏移后储存状态“F”的分布曲线的中位临限电压为Vf’，且偏移后储存状态“G”的分布曲线的中位临限电压为Vg’。因此，接口控制电路101进行读取重试时，提供重试读取电压Vrg’即可判断出储存状态“F”与“G”。明显地，相较于预设读取电压Vrg，重试读取电压Vrg’已经向左偏移了Δg1，亦即为负值的增量Δg1。
另外，如图5A所示，储存状态“C”与“D”的分布曲线向左偏移较轻微，且偏移后储存状态“C”的分布曲线的中位临限电压为Vc’，且偏移后储存状态“D”的分布曲线的中位临限电压为Vd’。因此，接口控制电路101进行读取重试时，提供重试读取电压Vrd’即可判断出储存状态“C”与“D”。明显地，相较于预设读取电压Vrd，重试读取电压Vrd’已经向左偏移了Δd1，亦即为负值的增量Δd1。其中，增量Δg1的大小(亦即，|Δg1|)大于增量Δd1的大小(亦即，|Δd1|)。
换言之，当读取重试电压Vrg’的向左偏移的增量大小(|Δg1|)大于读取重试电压Vrd’的向左偏移的增量大小(|Δd1|)时，则可以判断出记忆胞阵列109发生数据保留失败模式。
请参照图5B，其所绘示为低温写高温读(low temperature write hightemperature read，简称为LTW-HTR)过程的TLC记忆胞储存状态示意图。由于TLC记忆胞在低温时进行编程动作并在高温时进行读取动作，所以记忆胞的浮动栅极中皆会有热载子损失(carrier loss)，造成分布曲线向左偏移。当记忆胞的分布曲线偏移过多时，会造成该记忆胞被判断错误，造成读取错误。此错误被称为低温写高温读失败模式(LTW-HTR failuremode)。
图5B以储存状态“C”、“D”、“F”、“G”为例来进行说明，但并不限定于此。其中，虚线的分布曲线为理想状态下TLC记忆胞的分布曲线，且重试读取电压Vrd’小于Vrg’。
当低温写高温读失败模式发生时，储存状态“C”、“D”、“F”与“G”的分布曲线皆会向左偏移。如图5B所示，偏移后储存状态“C”的分布曲线的中位临限电压为Vc’，偏移后储存状态“D”的分布曲线的中位临限电压为Vd’，偏移后储存状态“F”的分布曲线的中位临限电压为Vf’，且偏移后储存状态“G”的分布曲线的中位临限电压为Vg’。
因此，接口控制电路101进行读取重试时，提供重试读取电压Vrd’即可判断出储存状态“C”与“D”，且提供重试读取电压Vrg’即可判断出储存状态“F”与“G”。
相较于预设读取电压Vrd，重试读取电压Vrd’已经向左偏移了Δd2，亦即为负值的增量Δd2。另外，相较于预设读取电压Vrg，重试读取电压Vrg’已经向左偏移了Δg2，亦即为负值的增量Δg2。其中，增量Δg2的大小(亦即，|Δg2|)约等于增量Δd2的大小(亦即，|Δd2|)。
换言之，当读取重试电压Vrg’的向左偏移增量大小
(|Δg2|)约等于读取重试电压Vrd’的向左偏移增量大小(|Δd2|)时，则可以判断出记忆胞阵列109发生低温写高温读失败模式。
根据以上说明的记忆胞的特性，本发明提出固态储存装置的失败模式检测方法。请参照图6，其为本发明失败模式检测方法的第一实施例。
当接口控制电路101提供预设读取电压组至非挥发记忆体105且无法获得正确的读取数据时，接口控制电路101会进入读取重试。再者，当读取重试成功获得正确的读取数据时，除了将正确的读取数据传递至主机14之外，接口控制电路101更利用成功解码的重试读取电压组内的重试读取电压来判断固态储存装置10的失败模式。
举例来说，如步骤S602所示，将预设读取电压Vrd改变一增量Δd后成为重试读取电压Vrd’，将预设读取电压Vrg改变一增量Δg后成为重试读取电压Vrg’。其中，利用重试读取电压组中的重试读取电压Vrd’与Vrg’对记忆胞阵列109进行读取动作时，可以产生正确的读取数据。
接着，判断增量Δg的大小(|Δg|)减去增量Δd的大小(|Δd|)的结果是否大于预定电压值(predetermined voltage value)(步骤S604)。
当增量Δg的大小(|Δg|)减去增量Δd的大小(|Δd|)的结果大于一预定电压值时，代表增量Δg与增量Δd的差异很大。因此，接口控制电路101判断记忆胞阵列109发生数据保存失败模式(步骤S606)。
反之，当增量Δg的大小(|Δg|)减去增量Δd的大小(|Δd|)的结果不大于预定电压值时，代表增量Δg与增量Δd的差异不大。因此，接口控制电路101判断记忆胞阵列109发生低温写高温读失败模式(步骤S608)。
请参照图7A，其所绘示为高温写低温读(high temperature write lowtemperature read，简称为HTW-LTR)过程的TLC记忆胞储存状态示意图。由于TLC记忆胞在高温时进行编程动作并在低温时进行读取动作，所以记忆胞的浮动栅极中皆会可能被再次注入热载子，造成分布曲线向右偏移。当记忆胞的分布曲线偏移过多时，会造成该记忆胞被判断错误，造成读取错误。此错误被称为高温写低温读失败模式(HTW-LTR failure mode)。
图7A以储存状态“C”、“D”、“F”、“G”为例来进行说明，但并不限定于此。其中，虚线的分布曲线为理想状态下TLC记忆胞的分布曲线，且重试读取电压Vrd’小于Vrg’。
当低温写高温读失败模式发生时，储存状态“C”、“D”、“F”与“G”的分布曲线皆会向右偏移。如图7A所示，偏移后储存状态“C”的分布曲线的中位临限电压为Vc’，偏移后储存状态“D”的分布曲线的中位临限电压为Vd’，偏移后储存状态“F”的分布曲线的中位临限电压为Vf’，且偏移后储存状态“G”的分布曲线的中位临限电压为Vg’。
因此，接口控制电路101进行读取重试时，提供重试读取电压Vrd’即可判断出储存状态“C”与“D”，且提供重试读取电压Vrg’即可判断出储存状态“F”与“G”。
相较于预设读取电压Vrd，重试读取电压Vrd’已经向右偏移了Δd3，亦即为正值的增量Δd3。另外，相较于预设读取电压Vrg，重试读取电压Vrg’已经向右偏移了Δg3，亦即为正值的增量Δg3。其中，增量Δd3的大小(亦即|Δd3|)约等于增量Δg3的大小(亦即|Δg3|)。
换言之，当读取重试电压Vrg’的向右偏移增量大小(|Δg3|)约等于读取重试电压Vrd’的向右偏移增量大小(|Δd3|)，则可以判断出记忆胞阵列109发生高温写低温读失败模式。
请参照图7B，其所绘示为遭遇编程扰动(program disturb)的TLC记忆胞储存状态示意图。TLC记忆胞在编程动作完成后的一段时间之内，其分布曲线会稍微向右偏移。当记忆胞的分布曲线偏移过多时，会造成该记忆胞被判断错误，造成读取错误。此错误被称为编程扰动失败模式(program disturb failure mode)。一般来说，编程扰动失败模式会在编程动作后的一段时间之内发生。当编程动作完成并经过一段时间后，TLC记忆胞的特性逐渐稳定，编程扰动失败模式不会再发生。
图7B以储存状态“C”、“D”、“F”、“G”为例来进行说明，但并不限定于此。其中，虚线的分布曲线为理想状态下TLC记忆胞的分布曲线，且重试读取电压Vrd’小于Vrg’。
当编程扰动失败模式发生时，储存状态“C”、“D”、“F”与“G”的分布曲线皆会向右稍微偏移。因此，接口控制电路101进行读取重试时，提供重试读取电压Vrd’即可判断出储存状态“C”与“D”，且提供重试读取电压Vrg’即可判断出储存状态“F”与“G”。
综合以上的记忆胞的特性，本发明提出固态储存装置的失败模式检测方法。请参照图8，其为本发明失败模式检测方法的第二实施例。
当接口控制电路101提供预设读取电压组至非挥发记忆体105且无法获得正确的读取数据时，接口控制电路101会进入读取重试。再者，当读取重试成功获得正确的读取数据时，除了将正确的读取数据传递至主机14之外，接口控制电路101更利用成功解码的重试读取电压组内的重试读取电压来判断固态储存装置10的失败模式。
举例来说，如步骤S802所示，将预设读取电压Vrd改变一增量Δd后成为重试读取电压Vrd’，将预设读取电压Vrg改变一增量Δg后成为重试读取电压Vrg’。其中，利用重试读取电压组中的重试读取电压Vrd’与Vrg’对记忆胞阵列109进行读取动作时，可以产生正确的读取数据。
接着，判断增量Δg是否为正值(步骤S803)。当增量Δg为正值时，代表对应储存状态的分布曲线是向右偏移。因此，接着判断数据储存时间是否超过一预定时间(predetermined time period)(步骤S810)。
当数据储存时间尚未超过该预定时间，则接口控制电路101判断记忆胞阵列109发生编程扰动失败模式(步骤S812)。反之，当数据储存时间已超过该预定时间，则接口控制电路101判断记忆胞阵列109发生高温写低温读失败模式(步骤S814)。
另外，当增量Δg为负值时，代表对应储存状态的分布曲线是向左偏移。因此，接着判断增量Δg的大小(|Δg|)减去增量Δd的大小(|Δd|)的结果是否大于预定电压值(步骤S804)。
当增量Δg的大小(|Δg|)减去增量Δd的大小(|Δd|)的结果大于一预定电压值时，代表增量Δg与增量Δd的差异很大。因此，接口控制电路101判断记忆胞阵列109发生数据保存失败模式(步骤S806)。反之，当增量Δg的大小(|Δg|)减去增量Δd的大小(|Δd|)的结果不大于预定电压值时，代表增量Δg与增量Δd的差异不大。因此，接口控制电路101判断记忆胞阵列109发生低温写高温读失败模式(步骤S808)。
当接口控制电路101判断出记忆胞阵列109发生的失败模式时，更可以改善图3固态储存装置的错误更正方法，以缩短读取重试的时间。
请参照图9，其所绘示为本发明固态储存装置的错误更正方法示意图。相较于图3的错误更正方法，其差异在于解码流程S2。以下仅介绍解码流程S2，其余不再赘述。
于解码流程S1中，当读取数据中的错误位元无法被更正且无法获得正确的读取数据时，解码流程S1失败，因此接口控制电路101进入解码流程S2。
在解码流程S2中，接口控制电路101已预先利用上述本发明所揭露的失败模式检测方法，来确认记忆胞阵列109发生的一特定失败模式。之后，由M个重试读取电压组中取得关于该特定失败模式的m个重试读取电压组来进行读取重试。其中，M大于m。
由于接口控制电路101已经确认记忆胞阵列109的失败模式。因此，利用相关于该失败模式的m个重试读取电压组来进行读取重试，即可以增加解码成功的机会。换言之，利用数目较少的m个重试读取电压组即可以成功解码，并有效地缩短读取重试的时间。
由以上说明可知，本发明提出一种固态储存装置的失败模式检测方法及错误更正方法。当接口控制电路101确认记忆胞阵列109的失败模式后，即可以进一步的了解固态储存装置10的实际操作环境。再者，当固态储存装置10进行读取重试时，更可以根据记忆胞阵列109之前所发生的失败模式来取得重试读取电压，以缩短读取重试的时间。
另外，在上述的失败模式检测方法实施例中，是以重试读取电压Vrd’与Vrg’为例来说明。当然，本发明并不限定于此。在此领域的技术人员可以由重试读取电压组中任意选择二个重试读取电压来进行判断即可。例如，由TLC记忆胞的重试读取电压组中任意选择重试读取电压Vrb’与Vrf’来判断失败模式。
以下以数据保留失败模式为例来进行说明，其他失败模式的判断不再赘述。由重试读取电压组中选择出重试读取电压Vrb’与Vrf’，其中重试读取电压Vrb’小于Vrf’。且当读取重试电压Vrf’的向左偏移的增量大小|Δf|大于读取重试电压Vrb’的向左偏移的增量大小|Δb|时，则可以判断出记忆胞阵列109发生数据保留失败模式。
此外，在本发明的错误更正方法中，更可在解码流程S2中，先根据解码流程S1的结果预估最佳读取电压，再根据记忆胞阵列的失败模式，选择与失败模式相关的读取电压组中与预估最佳读取电压相近的读取电压组，来进行后续的读取重试。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种固态储存装置的失败模式检测方法，其特征在于，包括下列步骤：
将一第一预设读取电压改变一第一增量后成为一第一重试读取电压，且将一第二预设读取电压改变一第二增量后成为一第二重试读取电压，其中利用该第一重试读取电压及该第二重试读取电压对该固态储存装置的一记忆胞阵列进行读取动作时，可以产生正确的读取数据；
当该第一增量的大小减去该第二增量的大小后的一结果大于一预定电压值时，判断该固态储存装置中的该记忆胞阵列发生一数据保存失败模式；以及
当该第一增量的大小减去该第二增量的大小后的该结果不大于该预定电压值时，判断该固态储存装置中的该记忆胞阵列发生一低温写高温读失败模式。
2.根据权利要求1所述的失败模式检测方法，其特征在于，该第一重试读取电压大于该第二重试读取电压，且该第一增量与该第二增量为负值。
3.一种固态储存装置的失败模式检测方法，其特征在于，包括下列步骤：
将一第一预设读取电压改变一第一增量后成为一第一重试读取电压，且将一第二预设读取电压改变一第二增量后成为一第二重试读取电压，其中利用该第一重试读取电压及该第二重试读取电压对该固态储存装置的一记忆胞阵列进行读取动作时，可以产生正确的读取数据；
当该第一增量为正值且一数据储存时间超过一预定时间时，判断该固态储存装置中的该记忆胞阵列发生一高温写低温读失败模式；以及
当该第一增量为正值且该数据储存时间未超过该预定时间时，判断该固态储存装置中的该记忆胞阵列发生一编程扰动失败模式。
4.根据权利要求3所述的失败模式检测方法，其特征在于，当该第一增量为负值且该第一增量的大小减去该第二增量的大小后的一结果大于一预定电压值时，判断该固态储存装置中的一记忆胞阵列发生一数据保存失败模式；以及
当该第一增量为负值且该第一增量的大小减去该第二增量的大小后的该结果不大于该预定电压值时，判断该固态储存装置中的该记忆胞阵列发生一低温写高温读失败模式。
5.根据权利要求3所述的失败模式检测方法，其特征在于，该第一重试读取电压大于该第二重试读取电压。
6.一种固态储存装置的错误更正方法，其特征在于，包括下列步骤：
确认该固态储存装置中的一记忆胞阵列发生一特定失败模式，包括：
将一第一预设读取电压改变一第一增量后成为一第一重试读取电压，且将一第二预设读取电压改变一第二增量后成为一第二重试读取电压，其中利用该第一重试读取电压及该第二重试读取电压对该固态储存装置的该记忆胞阵列进行读取动作时，能够产生正确的读取数据；
当该第一增量的大小减去该第二增量的大小后的一结果大于一预定电压值时，判断该特定失败模式为一数据保存失败模式；以及
当该第一增量的大小减去该第二增量的大小后的该结果不大于该预定电压值时，判断该特定失败模式为一低温写高温读失败模式；
由多个重试读取电压组中取得一部分重试读取电压组，其中该部分重试读取电压组中的一第一重试读取电压组中包括该第一重试读取电压与该第二重试读取电压，该部分重试读取电压组相关于该特定失败模式；以及
利用该部分重试读取电压组进行一读取重试。
7.根据权利要求6所述的错误更正方法，其特征在于，更包括下列步骤：
当该第一增量为正值且一数据储存时间超过一预定时间时，判断该特定失败模式为一高温写低温读失败模式；以及
当该第一增量为正值且该数据储存时间未超过该预定时间时，判断该特定失败模式为一编程扰动失败模式。
8.根据权利要求6所述的错误更正方法，其特征在于，更包括下列步骤：
当该第一增量为负值且该第一增量的大小减去该第二增量的大小后的一结果大于一预定电压值时，判断该特定失败模式为一数据保存失败模式；以及
当该第一增量为负值且该第一增量的大小减去该第二增量的大小后的该结果不大于该预定电压值时，判断该特定失败模式为一低温写高温读失败模式。
CN201810193995.6A 2018-03-09 2018-03-09 固态储存装置的失败模式检测方法及错误更正方法 Active CN110246533B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810193995.6A CN110246533B (zh) 2018-03-09 2018-03-09 固态储存装置的失败模式检测方法及错误更正方法
US15/955,774 US10658065B2 (en) 2018-03-09 2018-04-18 Failure mode detection method and error correction method for solid state storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810193995.6A CN110246533B (zh) 2018-03-09 2018-03-09 固态储存装置的失败模式检测方法及错误更正方法

Publications (2)

Publication Number Publication Date
CN110246533A CN110246533A (zh) 2019-09-17
CN110246533B true CN110246533B (zh) 2020-11-13

Family

ID=67841994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810193995.6A Active CN110246533B (zh) 2018-03-09 2018-03-09 固态储存装置的失败模式检测方法及错误更正方法

Country Status (2)

Country Link
US (1) US10658065B2 (zh)
CN (1) CN110246533B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11409599B2 (en) 2020-12-04 2022-08-09 Micron Technology, Inc. Managing probabilistic data integrity scans in workloads with localized read patterns
US11467737B2 (en) 2020-12-04 2022-10-11 Micron Technology, Inc. Reducing probabilistic data integrity scan collisions
US11609857B2 (en) * 2020-12-04 2023-03-21 Micron Technology, Inc. Identification and caching of frequent read disturb aggressors
US11699498B2 (en) 2020-12-04 2023-07-11 Micron Technology, Inc. Managing probabilistic data integrity scan intervals
US11966289B2 (en) * 2022-06-02 2024-04-23 Micron Technology, Inc. Cross-temperature compensation in non-volatile memory devices
CN117290146A (zh) * 2023-10-13 2023-12-26 深圳市富芯通科技有限公司 一种针对固态硬盘故障误判的处理方法以及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142323B1 (en) * 2011-03-01 2015-09-22 Sk Hynix Memory Solutions Inc. Hardware acceleration of DSP error recovery for flash memory
CN106653087A (zh) * 2015-10-28 2017-05-10 光宝电子(广州)有限公司 固态存储装置及其相关读取控制方法
CN106843771A (zh) * 2017-01-26 2017-06-13 合肥兆芯电子有限公司 存储器重读方法、存储器控制电路单元及存储器存储装置
CN107039082A (zh) * 2015-12-14 2017-08-11 三星电子株式会社 非易失性存储器系统的操作方法
CN107452421A (zh) * 2016-05-31 2017-12-08 光宝电子(广州)有限公司 固态储存装置及其状态预测方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403314B1 (ko) * 2008-05-23 2014-06-05 삼성전자주식회사 메모리 장치 및 데이터 비트 저장 방법
KR101626528B1 (ko) * 2009-06-19 2016-06-01 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US8854882B2 (en) * 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8693252B2 (en) * 2011-07-12 2014-04-08 Samsung Electronics Co., Ltd. Method and system for adjusting read voltage in flash memory device
KR101826140B1 (ko) * 2011-08-04 2018-03-22 삼성전자주식회사 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 메모리 시스템
KR20130034522A (ko) * 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
KR20130045495A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US8938659B2 (en) * 2012-05-04 2015-01-20 Lsi Corporation Low-density parity-check decoder disparity preprocessing
KR101967368B1 (ko) * 2012-08-29 2019-04-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US9367389B2 (en) * 2013-03-14 2016-06-14 Seagate Technology Llc Recovery strategy that reduces errors misidentified as reliable
KR102131802B1 (ko) * 2013-03-15 2020-07-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법
KR102076231B1 (ko) * 2013-07-09 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US8953373B1 (en) * 2013-10-03 2015-02-10 Lsi Corporation Flash memory read retry using histograms
US9620202B2 (en) * 2013-11-01 2017-04-11 Seagate Technology Llc Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
US9514848B2 (en) * 2014-04-03 2016-12-06 Lite-On Electronics (Guangzhou) Limited Solid state drive and associated error check and correction method
US9378090B2 (en) * 2014-06-16 2016-06-28 Seagate Technology Llc Cell-to-cell program interference aware data recovery when ECC fails with an optimum read reference voltage
KR102238592B1 (ko) * 2014-08-08 2021-04-09 삼성전자주식회사 비휘발성 메모리 장치의 디폴트 독출 전압 설정 방법 및 비휘발성 메모리 장치의 데이터 독출 방법
US9959059B2 (en) * 2014-10-20 2018-05-01 Sandisk Technologies Llc Storage error management
KR102252378B1 (ko) * 2014-10-29 2021-05-14 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
US9424944B2 (en) * 2014-10-31 2016-08-23 Sandisk Technologies Llc Detecting voltage threshold drift
KR102262909B1 (ko) * 2014-12-18 2021-06-10 에스케이하이닉스 주식회사 메모리 시스템 동작 방법
US9928138B2 (en) * 2015-02-17 2018-03-27 Toshiba Memory Corporation Memory system
US9785383B2 (en) * 2015-03-09 2017-10-10 Toshiba Memory Corporation Memory system and method of controlling nonvolatile memory
US20160267999A1 (en) * 2015-03-12 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
KR20160143371A (ko) * 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
US9484098B1 (en) * 2015-08-05 2016-11-01 Sandisk Technologies Llc Smart reread in nonvolatile memory
CN106548802B (zh) * 2015-09-17 2020-06-16 建兴储存科技(广州)有限公司 固态存储装置及其相关读取控制方法
KR102378541B1 (ko) * 2015-11-27 2022-03-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN106816179B (zh) * 2015-11-30 2020-12-25 华为技术有限公司 一种闪存纠错方法和装置
KR20170065076A (ko) * 2015-12-02 2017-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9548127B1 (en) * 2015-12-28 2017-01-17 Kabushiki Kaisha Toshiba Memory system
US10043582B2 (en) * 2016-02-11 2018-08-07 Seagate Technology Llc Establishing parameters of subsequent read retry operations based on syndrome weights of prior failed decodings
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20170111649A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10102920B2 (en) * 2016-08-15 2018-10-16 Sandisk Technologies Llc Memory system with a weighted read retry table
JP6659494B2 (ja) * 2016-08-19 2020-03-04 キオクシア株式会社 半導体記憶装置及びメモリシステム
US10310942B2 (en) * 2016-09-20 2019-06-04 Toshiba Memory Corporation Memory system
KR20180064088A (ko) * 2016-12-05 2018-06-14 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
US10452312B2 (en) * 2016-12-30 2019-10-22 Intel Corporation Apparatus, system, and method to determine a demarcation voltage to use to read a non-volatile memory
US10468117B2 (en) * 2017-01-12 2019-11-05 Sandisk Technologies Llc Read threshold adjustment with feedback information from error recovery
CN108363544B (zh) * 2017-01-26 2021-05-07 建兴储存科技(广州)有限公司 固态储存装置及其读取重试方法
CN108932175B (zh) * 2017-05-24 2022-01-11 建兴储存科技(广州)有限公司 固态储存装置的控制方法
CN109378027A (zh) * 2017-08-09 2019-02-22 光宝科技股份有限公司 固态储存装置的控制方法
US10388368B2 (en) * 2017-10-31 2019-08-20 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using charge leakage settling time
KR102409791B1 (ko) * 2017-12-27 2022-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20190102596A (ko) * 2018-02-26 2019-09-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP2019149219A (ja) * 2018-02-28 2019-09-05 東芝メモリ株式会社 メモリシステム
JP2019164858A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 メモリシステム
JP2019164850A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 メモリシステム
US10878920B2 (en) * 2018-03-21 2020-12-29 SK Hynix Inc. Memory controller and memory system having the same
KR20190122422A (ko) * 2018-04-20 2019-10-30 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
KR102070307B1 (ko) * 2018-05-28 2020-01-23 에센코어 리미티드 저장 장치의 구동 방법
US10629273B2 (en) * 2019-02-15 2020-04-21 Intel Corporation Proactive reduction of re-read triggering

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142323B1 (en) * 2011-03-01 2015-09-22 Sk Hynix Memory Solutions Inc. Hardware acceleration of DSP error recovery for flash memory
CN106653087A (zh) * 2015-10-28 2017-05-10 光宝电子(广州)有限公司 固态存储装置及其相关读取控制方法
CN107039082A (zh) * 2015-12-14 2017-08-11 三星电子株式会社 非易失性存储器系统的操作方法
CN107452421A (zh) * 2016-05-31 2017-12-08 光宝电子(广州)有限公司 固态储存装置及其状态预测方法
CN106843771A (zh) * 2017-01-26 2017-06-13 合肥兆芯电子有限公司 存储器重读方法、存储器控制电路单元及存储器存储装置

Also Published As

Publication number Publication date
CN110246533A (zh) 2019-09-17
US10658065B2 (en) 2020-05-19
US20190279735A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN110246533B (zh) 固态储存装置的失败模式检测方法及错误更正方法
CN107452421B (zh) 固态储存装置及其状态预测方法
US9672942B2 (en) Data decoding method of non-volatile memory device and apparatus for performing the method
US7304893B1 (en) Method of partial page fail bit detection in flash memory devices
US7355892B2 (en) Partial page fail bit detection in flash memory devices
EP2154687B1 (en) Erased sector detection mechanisms
TWI489469B (zh) 資料讀取方法、控制電路、記憶體模組與記憶體儲存裝置
US9417804B2 (en) System and method for memory block pool wear leveling
US20080158989A1 (en) Retention margin program verification
US20090067238A1 (en) Non-volatile memory cell read failure reduction
TW201316341A (zh) 在非揮發性記憶體陣列之程式化期間用於缺陷字元線的資料回復
CN105144302A (zh) 存储器装置中的错误校正操作
JP2005538485A (ja) メモリセルの隣接する行の記憶素子間の結合の効果を減少させる方法
CN108932175B (zh) 固态储存装置的控制方法
CN108363544B (zh) 固态储存装置及其读取重试方法
CN110795270B (zh) 固态储存装置及其读取重试方法
KR20020071444A (ko) 반도체 장치 및 데이터 처리 시스템
US11854623B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US9779823B2 (en) Secure erase of non-volatile memory
CN104282339A (zh) 读取电压设定方法、控制电路与存储器储存装置
CN110767253B (zh) 固态储存装置及其读取表管理方法
US8830745B2 (en) Memory system with unverified program step
US9490024B1 (en) Solid state storage device and reading control method thereof
US8437193B1 (en) Flash memory data recovery
US8830750B1 (en) Data reading method, and control circuit, memory module and memory storage apparatus using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200102

Address after: Room 302, factory a, No.8 Guangbao Road, Science City, Huangpu District, Guangzhou City, Guangdong Province

Applicant after: Jianxing storage technology (Guangzhou) Co., Ltd

Address before: 510663 No. 25 West spectral Road, Guangzhou hi tech Industrial Development Zone, Guangdong

Applicant before: Guangbao Electronics (Guangzhou) Co., Ltd.

Applicant before: Lite-On Technology Corporation

GR01 Patent grant
GR01 Patent grant