CN108932175B - 固态储存装置的控制方法 - Google Patents

固态储存装置的控制方法 Download PDF

Info

Publication number
CN108932175B
CN108932175B CN201710375139.8A CN201710375139A CN108932175B CN 108932175 B CN108932175 B CN 108932175B CN 201710375139 A CN201710375139 A CN 201710375139A CN 108932175 B CN108932175 B CN 108932175B
Authority
CN
China
Prior art keywords
read
storage device
solid
memory cells
state storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710375139.8A
Other languages
English (en)
Other versions
CN108932175A (zh
Inventor
柯文昇
张孟凡
傅仁傑
陈帅帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jianxing storage technology (Guangzhou) Co., Ltd
Original Assignee
Jianxing Storage Technology Guangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jianxing Storage Technology Guangzhou Co ltd filed Critical Jianxing Storage Technology Guangzhou Co ltd
Priority to CN201710375139.8A priority Critical patent/CN108932175B/zh
Priority to US15/649,777 priority patent/US10008275B1/en
Publication of CN108932175A publication Critical patent/CN108932175A/zh
Application granted granted Critical
Publication of CN108932175B publication Critical patent/CN108932175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

一种固态储存装置的控制方法，包括下列步骤：当该固态储存装置正常运作时，计时该固态储存装置的一正常运作时间；以及每次该正常运作时间经过一第一时间周期时，对该固态储存装置中的一记忆胞阵列进行一读取刷新。

Description

固态储存装置的控制方法
技术领域
本发明涉及一种固态储存装置的控制方法，且特别涉及一种固态储存装置中刷新(refresh)时机以及储存数据的管理方法。
背景技术
众所周知，固态储存装置(solid state device)已经非常广泛的应用于各种电子产品，例如SD卡、固态硬碟等等。请参照图1，其所绘示为固态储存装置示意图。固态储存装置10包括：界面控制电路101以及非挥发性记忆体(non-volatile memory)105。其中，非挥发性记忆体105中更包含记忆胞阵列109和阵列控制电路111；且记忆胞阵列109是由多个记忆胞(memory cell)所组成。
固态储存装置10经由一外部总线12连接至主机(host)14，其中外部总线12可为USB总线、SATA总线、PCIe总线等等。再者，界面控制电路101经由一内部总线113连接至非挥发性记忆体105，用以根据主机14所发出的命令进一步操控阵列控制电路111，用以将主机14的写入数据存入记忆胞阵列109。或者，根据主机14所发出的命令进一步操控阵列控制电路111，使得阵列控制电路111由记忆胞阵列109中取得读取数据，经由界面控制电路101传递至主机14。
再者，根据每个记忆胞所储存的数据量，可进一步区分为每个记忆胞储存一位元的单层记忆胞(Single-Level Cell，简称SLC记忆胞)、每个记忆胞储存二位元的多层记忆胞(Multi-Level Cell，简称MLC记忆胞)以及每个记忆胞储存三位元的三层记忆胞(Triple-Level Cell，简称TLC记忆胞)。
在记忆胞阵列109里，每个记忆胞内皆包括一浮动栅晶体管(floating gatetransistor)，而阵列控制电路111可控制热载子(hot carrier)注入浮动栅极(floatinggate)的数量，即可控制浮动栅晶体管的储存状态。换言之，一个记忆胞内的浮动栅晶体管可记录二种储存状态即为SLC记忆胞；一个记忆胞内的浮动栅晶体管可记录四种储存状态即为MLC记忆胞；一个记忆胞内的浮动栅晶体管可记录八种储存状态即为TLC记忆胞。
再者，浮动栅晶体管的浮动栅极可以储存热载子，而根据热载子储存量的多少可决定该浮动栅晶体管的临限电压(threshold voltage，简称VTH)。也就是说，具有较高的临限电压的浮动栅晶体管需要较高的栅极电压(gate voltage)来开启(turn on)浮动栅晶体管；反之，具有较低的临限电压的浮动栅晶体管则可以用较低的栅极电压来开启浮动栅晶体管。
因此，于固态储存装置的编程周期(program cycle)时，界面控制电路101利用阵列控制电路111控制注入浮动栅的热载子量，即可改变浮动栅晶体管的临限电压。而在读取周期(read cycle)时，阵列控制电路111提供读取电压至浮动栅晶体管，并根据浮动栅晶体管是否能被开启(turn on)来判断其储存状态。
请参照图2，其所绘示为TLC记忆胞的储存状态示意图。TLC记忆胞的一个记忆胞可以根据不同的热载子的注入量而呈现八个储存状态“Erase”、“A”～“G”。在未注入热载子时，记忆胞可视为储存状态“Erase”，而随着热载子注入的量的增加，可再区分为其他七种储存状态“A”～“G”。举例来说，储存状态“G”的记忆胞具有最高的临限电压准位，储存状态“Erase”的记忆胞具有最低的临限电压准位。再者，当记忆胞经过抹除动作(erase action)之后，皆会回复至未注入热载子的储存状态“Erase”。
一般而言，于编程周期时，若将多个记忆胞编程为相同的储存状态时，并非每个记忆胞的临限电压都会相同，而是会呈现一分布曲线(distribution curve)，且其分布曲线可对应至一中位临限电压。由图2可知，储存状态“Erase”的中位临限电压为Ver，储存状态“A”的中位临限电压为Va、储存状态“B”的中位临限电压为Vb、储存状态“C”的中位临限电压为Vc、储存状态“D”的中位临限电压为Vd，储存状态“E”的中位临限电压为Ve、储存状态“F”的中位临限电压为Vf、储存状态“G”的中位临限电压为Vg。举例来说，在统计储存状态“A”的所有记忆胞的临限电压后，中位临限电压Va的记忆胞数目最多。
如图2所示，根据TLC快闪记忆体中各个储存状态的分布曲线即可据以产生七个读取电压Vra～Vrg作为一读取电压组(read voltage set)。于读取周期时，阵列控制电路111即可依序提供读取电压组至记忆胞阵列109，以检测TLC快闪记忆体中的记忆胞的储存状态。
读取电压组Vra～Vrg是用来决定TLC记忆胞储存状态的重要依据。举例来说，阵列控制电路111提供读取电压Vrg至记忆胞阵列109。而临限电压大于读取电压Vrg而无法被开启的记忆胞即可被判定为储存状态“G”，而临限电压小于读取电压Vrg而被开启的记忆胞即被判定为不是储存状态“G”。
由于快闪记忆体的工艺进步，3D架构的记忆胞阵列109已经问市，例如3D反及栅快闪记忆体(3D NAND flash)。此类3D架构记忆胞阵列有效地降低每位元的价格(reducecost-per-bit)，并具备高储存容量的优势。
由于此类的记忆胞阵列具有独特的架构与特性，不同于现有2D架构的记忆胞阵列。因此，当3D架构的记忆胞阵列109在存取过程中出现错误时，利用针对2D架构的记忆胞阵列之已知方式将无法获得解决。
请参照图3A与图3B，其所绘示为3D架构的记忆胞阵列中读取热数据(read-hotdata)与读取冷数据(read-cold data)的分布曲线改变示意图。其揭露于2016 IEEESymposium on VLSI Circuits,Honolulu,HI,2016,pp.1-2,DOI:10.1109/VLSIC.2016.7573505。
基本上，常常被读取的记忆胞，其储存的数据即被视为读取热数据。反之，不常被读取的记忆胞，其储存的数据即被视为读取冷数据。
当记忆胞储存读取热数据时，随着被读取次数的增加，记忆胞的分布曲线会往二个方向位移(shift)。由图3A可知，记录储存状态“A”～“E”的记忆胞，其分布曲线会随着读取次数的增加而往正的方向位移，亦即记忆胞的临限电压会越来越大。而记录储存状态“F”与“G”的记忆胞，其分布曲线会随着读取次数的增加而往负的方向位移，亦即记忆胞的临限电压会越来越小。基本上，读取热数据中，记录储存状态“Erase”的记忆胞，其分布曲线也会随着读取次数的增加而往正的方向位移。
由图3B可知，当记忆胞储存读取冷数据时，随着储存时间的增加，记忆胞的分布曲线会往同一个方向位移。亦即，储存读取冷数据的记忆胞，其分布曲线会随着储存时间的增加而往负的方向位移，所以记忆胞的临限电压会越来越小。基本上，读取冷数据中，记录储存状态“Erase”的记忆胞，其分布曲线也会随着储存时间的增加而往负的方向位移。
发明内容
本发明的目的在于提供一种固态储存装置的控制方法，包括下列步骤：当该固态储存装置正常运作时，计时该固态储存装置的一正常运作时间；以及每次该正常运作时间经过一第一时间周期时，对该固态储存装置中的一记忆胞阵列进行一读取刷新。
本发明有关于一种固态储存装置的控制方法，包括下列步骤：当该固态储存装置正常运作时，执行主机的一读取命令以读取该记忆胞阵列中一特定区域的多个记忆胞内储存的一读取数据；对该读取数据进行一错误校正，以确认该读取数据中一特定储存状态的一错误位元数目；以及当该错误位元数目超过一第一数目时，对该特定区域的该些记忆胞进行一实际刷新。
本发明有关于一种固态储存装置的控制方法，包括下列步骤：当该固态储存装置正常运作时，执行主机的一读取命令以读取该记忆胞阵列中一特定区域的多个记忆胞内储存的一读取数据；对该读取数据进行一错误校正，以确认该读取数据中一特定储存状态的一错误位元数目；当该错误位元数目超过一第一数目时，确认该特定区域的该些记忆胞内储存一读取热数据；以及当该错误位元数目未超过该第一数目时，确认该特定区域的该些记忆胞内储存一读取冷数据。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为固态储存装置示意图；
图2为TLC记忆胞的储存状态示意图；
图3A与图3B为3D架构的记忆胞阵列中读取热数据与读取冷数据的分布曲线改变示意图；
图4为记忆胞阵列在读取动作之后的错误位元数与时间的关系示意图；
图5A为本发明控制方法的第一实施例；
图5B为本发明控制方法的第二实施例；
图6A为本发明控制方法的第三实施例；
图6B为本发明控制方法的第四实施例；
图7为本发明控制方法的另一实施例。
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
本发明揭露的固态储存装置的控制方法，其硬件架构相同于图1的固态储存装置。本发明在于揭露界面控制电路101与非挥发性记忆体105，以及阵列控制电路111与记忆胞阵列109之间的控制流程。
请参照图4，其所绘示为记忆胞阵列在读取动作之后的错误位元数(failure bitcount，FBC)与时间的关系示意图(FBC trend for elapse time after read)。基本上，对3D记忆胞阵列109中的多个记忆胞进行读取动作后，如果对该些记忆胞进行另一次读取动作时，则读取动作的时间点与错误位元数之间会有特定的关系。
如图4所示，对3D记忆胞阵列109中特定区域的多个记忆胞进行读取动作之后。如果于时间点ta之前再对该特定区域的该些记忆胞进行另一次读取动作，则读取动作的时间点越远离时间点ta，会有越高的错误位元数；而读取动作的时间点越接近时间点ta，会有越低的错误位元数。亦即，在区间I中，数据错误率(data error rate)有逐渐下降的趋势。
再者，如果于时间点ta与时间点tb之间再进行一次读取动作，则会有较低错误位元数。亦即，在区间II中，数据错误率最低。由于在区间II中的数据错误率最低，所以界面控制电路101中的错误校正(ECC)单元可以轻易地校正出正确的读取数据。
再者，如果于时间点tb之后再进行一次读取动作，则错误位元数会有上升的趋势。亦即，在区间III中，数据错误率会随着读取动作的时间点越长而上升。当然，如果读取动作的时间点太长，可能错误位元数已超过特定数目N，使得界面控制电路101中的ECC单元无法校正出正确的读取数据。
根据本发明的实施例，时间点ta约为100毫秒(ms)，时间点tb约为3分钟(min)。亦即，对3D记忆胞阵列109中特定区域的多个记忆胞进行读取动作之后。如果于100ms之前再对该特定区域的该些记忆胞进行另一次读取动作，则错误位元数会较高。如果于100ms至3min之间再对该特定区域的该些记忆胞进行另一次读取动作，则错误位元数会最低。如果于3min之后再对该特定区域的该些记忆胞进行另一次读取动作，则随着读取动作的时间点越长而使得错误位元数越高。
而根据上述的特性，本发明提出一种运用于具备3D记忆胞阵列109的固态储存装置的控制方法。
请参照图5A，其所绘示为本发明控制方法的第一实施例。基本上，当固态储存装置10正常运作时，固态储存装置10可以接收并执行主机14的命令。
因此，当固态储存装置10正常运作(步骤S510)时，计时固态储存装置10正常运作时间是否经过tb时间(步骤S512)。于确定固态储存装置10正常运作经过tb时间周期时，即对记忆胞阵列进行读取刷新(read refresh)(步骤S514)。之后，回到步骤S510及S512，判断正常运作时间是否再次经过tb的时间周期。
以tb为3min为例，当固态储存装置10正常运作时，界面控制电路101每经过三分钟的周期后，即对非挥发性记忆体105发出读取刷新。
根据本发明的实施例，读取刷新是一种假性读取动作(dummy read action)。当阵列控制电路111接收到读取刷新指令时，会对记忆胞阵列109进行读取动作，而界面控制电路101实际上不理会(don’t care)记忆胞阵列109输出的读取数据，不会对输出的读取数据做任何动作，例如错误校正。亦即，读取刷新的目的不在于接收记忆胞阵列109输出的读取数据，而是要让记忆胞阵列109根据读取电压组来进行一次读取动作。
由于记忆胞阵列109在读取动作后的3分钟之内，其错误位元数目会低于N。因此，本发明的控制方法可以确保记忆胞阵列109的错误位元数目维持在特定的错误位元数目N以下。如此，当主机14对固态储存装置10发出真正的读取命令时，记忆胞阵列109所输出的读取数据可以成功地被ECC单元校正，以确保读取数据的正确性。
请参照图5B，其所绘示为本发明控制方法的第二实施例。相较于第一实施例，第二实施例更增加固态储存装置10开机后的初始化流程，以下仅介绍步骤S502～步骤S506，其他步骤不再赘述。
由于无法确定固态储存装置10处于关机状态的时间长度，为了要确保固态储存装置10在开机之后可以输出正确的读取数据。因此，当固态储存装置10的电源开启后(步骤S502)，先对记忆胞阵列进行读取刷新(步骤S504)。之后，等待ta时间(步骤S506)后，再让固态储存装置10正常运作(步骤S510)。其中，ta时间可为100ms。
换言之，上述步骤S502～步骤S506的流程可以确保固态储存装置10于开机后，正常运作的前100ms内的读取数据正确性。而固态储存装置10正常运作的三分钟之后，即利用步骤S510～S514来确保读取数据的正确性。
然而由于时常对记忆胞进行读取刷新，执行第一实施例与第二实施例的结果将造成记忆胞的储存数据成为读取热数据(read-hot-data)，并且造成如图3A的分布曲线位移，而影响读取数据的正确性。
举例来说，固态储存装置10于开机五个小时之后，记忆胞阵列109进行了读取刷新100次(100cycles)。如此，将造成记忆胞中各个储存状态的分布曲线位移，进而影响读取数据的正确性。
由图3A所示的读取热数据的分布曲线位移可知。储存状态“Erase”随着读取次数的增加，其记忆胞的分布曲线位移会最严重。换言之，读取热数据中，储存状态“Erase”的数据错误率会最高。
请参照图6A，其所绘示为本发明控制方法的第三实施例，其可解决第一实施例与第二实施例所产生的问题。相同地，步骤S510～步骤S514相同于第一实施例，此处不再赘述。
根据本发明的第三实施例，固态储存装置10于正常运作时，如果主机14发出读取命令，用以读取3D记忆胞阵列109中特定区域的多个记忆胞内的读取数据。固态储存装置10除了输出读取数据之外，更会监视读取数据中储存状态“Erase”的错误位元数目。当记忆胞中储存状态“Erase”的错误位元数目过高时，代表记忆胞的分布曲线位移严重。
换言之，当固态储存装置10执行主机的读取命令并对读取数据进行错误校正(步骤S602)，用以确认读取数据中一特定储存状态的错误位元数目。如果特定储存状态的错误位元数目未超过M时，回到步骤S602，等待下一次执行主机的读取指令。反之，如果特定储存状态的错误位元数目超过M时，则立即对特定区域的多个记忆胞进行实际刷新(realrefresh)。其中，特定储存状态可为储存状态“Erase”。
根据本发明的实施例，实际刷新是对记忆胞阵列109进行读取动作与写入动作。举例来说，当对记忆胞阵列109进行实际刷新时，特定区域的多个记忆胞中的数据会被读取，并写入记忆胞阵列109中的其它区域。或者，当对记忆胞阵列109进行实际刷新时，特定区域的多个记忆胞中的数据会被先被读取，再被抹除，并再次写入此特定区域。
由于实际刷新之后，再次写入记忆胞中的数据并非读取热数据。亦即，储存这些数据的记忆胞，其记忆胞的分布曲线尚未位移，所以可以确保数据的正确性。
请参照图6B，其所绘示为本发明控制方法的第四实施例。相较于第三实施例，第四实施例在判断出特定区域的多个记忆胞需要进行实际刷新时，先标记(mark)特定区域的该些记忆胞(步骤S608)。等到固态储存装置10未执行主机的命令时，亦即待机状态时，再对标记的特定区域的多个记忆胞进行实际刷新(步骤S610)，并对旧的特定区域的多个记忆胞标记为无效数据。如此，可以确保固态储存装置10的运作效能(performance)。
基本上，第三实施例与第四实施例中的特定储存状态为储存状态“Erase”。然而，本发明并不限定于此，在此领域的技术人员也可以利用相同的方式来监测其他任一储存状态，也可以达成本发明的效果。再者，第三实施例与第四实施例也可以增加第二实施例中的开机初始化流程，亦即步骤S502～步骤S506，以增加固态储存装置10的可靠度(reliability)。
再者，由于读取热数据中的储存状态“Erase”的记忆胞，其记忆胞的分布曲线位移会最严重。因此，本发明也可以利用相同的监测方式来进一步判断记忆胞是储存读取热数据或者读取冷数据。并且，固态储存装置10可以用不同的管理方式来管理读取热数据与读取冷数据。
请参照图7，其所绘示本发明固态储存装置的另一控制方法。此控制方法可以在固态储存装置10正常运作时进行。亦即，在第一实施例～第四实施例中的步骤S510中进行。
如图7所示，当固态储存装置10执行主机的读取命令并对读取数据进行错误校正(步骤S702)。如果特定储存状态的错误位元数目未超过P时(步骤S704)，确认记忆胞储存读取冷数据(步骤S706)。反之，如果特定储存状态的错误位元数目超过P时(步骤S704)，则确认记忆胞储存读取热数据(步骤S708)。
根据步骤S706及S708，在确认记忆胞储存的数据后，固态储存装置10可以进一步的管理读取热数据与读取冷数据。举例来说，于重新编程读取热数据中的储存状态“F”与“G”时，由于记录储存状态“F”与“G”的记忆胞的分布曲线会随着读取次数的增加而往负的方向位移，因此利用比预设编程电压更高的编程电压来编程该储存状态“F”与“G”，使其中位临限电压会比预设的中位临限电压高，也就是说经过更高编程电压后的储存状态“F”与“G”的中位临限电压Vf’与Vg’会比图2中的预设中位临限电压Vf与Vg更高，藉由预先补偿可能的位移量，使得读取热数据即使经过多次读取而产生分布曲线的位移后，仍可以被读取出正确的数据。由于仅对特定的储存状态施加额外的编程电压，因此各储存状态的中位临限电压Ver～Vg之间的差距并非如图2显示是平均的，储存状态“F”与“G”的中位临限电压Vf及Vg会往正的方向位移，以预先补偿可能的位移量。此外，还可以将读取热数据重新以SLC或是MLC的方式储存在记忆胞中，以SLC或MLC方式储存的数据会比以TLC方式储存的数据更具有可靠性，重新编程的动作可以在确认记忆胞储存读取热数据后立即执行，或是在固态储存装置10处于待机状态时执行。
由以上的说明可知，本发明提出一种固态储存装置的控制方法，运用于3D架构的记忆胞阵列。本发明不需修改固态储存装置10的硬件架构，仅需利用固件程序来对3D架构的记忆胞阵列进行监测与控制，并在适当的时机进行读取刷新或者实际刷新，如此将有效地提升固态储存装置10读取数据的正确性。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种具有非挥发性记忆体的固态储存装置的控制方法，其特征在于，包括下列步骤：
当该固态储存装置正常运作时，计时该固态储存装置的一正常运作时间；以及
每次该正常运作时间经过一第一时间周期时，对该固态储存装置中的该非挥发性记忆体的一记忆胞阵列进行一读取刷新，其中该第一时间周期是介于一时间点ta及一时间点tb之间，于该时间点ta与该时间点tb之间进行一次读取动作，会有较低的错误位元数目；而越远离该时间点ta或该时间点tb之后进行另一次读取动作，则错误位元数目会有上升的趋势。
2.根据权利要求1所述的控制方法，其特征在于，更包括下列步骤：
于固态储存装置的电源开启时，进行该读取刷新；以及
等待一第二时间周期后，让该固态储存装置正常运作。
3.根据权利要求2所述的控制方法，其特征在于，该读取刷新是一假性读取动作。
4.根据权利要求1所述的控制方法，其特征在于，更包括下列步骤：
当该固态储存装置正常运作时，执行主机的一读取命令以读取该记忆胞阵列中一特定区域的多个记忆胞内储存的一读取数据；
对该读取数据进行一错误校正，以确认该读取数据中一特定储存状态的一错误位元数目；以及
当该错误位元数目超过一第一数目时，对该特定区域的该些记忆胞进行一实际刷新。
5.根据权利要求4所述的控制方法，其特征在于，进行该实际刷新更包括下列步骤：
立即对该特定区域的该些记忆胞进行一实际刷新；或者标记该特定区域的该些记忆胞，于该固态储存装置的一待机状态时，对被标记的该特定区域的该些记忆胞进行该实际刷新。
6.根据权利要求5所述的控制方法，其特征在于，该实际刷新是将该特定区域所储存的该读取数据写入该记忆胞阵列中另一区域的多个记忆胞内。
7.根据权利要求5所述的控制方法，其特征在于，该实际刷新是抹除该特定区域的该些记忆胞所储存的该读取数据后，并再次将该读取数据写入该特定区域的该些记忆胞内。
8.一种具有非挥发性记忆体的固态储存装置的控制方法，其特征在于，包括下列步骤：
当该固态储存装置正常运作时，执行主机的一读取命令以读取该非挥发性记忆体中的一记忆胞阵列中一特定区域的多个记忆胞内储存的一读取数据；
对该读取数据进行一错误校正，以确认该读取数据中一特定储存状态的一错误位元数目；
当该错误位元数目超过一第一数目时，确认该特定区域的该些记忆胞内储存一读取热数据；以及
当该错误位元数目未超过该第一数目时，确认该特定区域的该些记忆胞内储存一读取冷数据。
9.根据权利要求8所述的控制方法，其特征在于，对于该读取热数据中的一特定储存状态，该固态储存装置施加比一预设编程电压更高的编程电压来编程该特定储存状态，使其具有比一预设中位临限电压更高的中位临限电压。
10.根据权利要求8所述的控制方法，其特征在于，对于该读取热数据改以每个记忆胞储存一位元或每个记忆胞储存二位元的方式储存。
CN201710375139.8A 2017-05-24 2017-05-24 固态储存装置的控制方法 Active CN108932175B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710375139.8A CN108932175B (zh) 2017-05-24 2017-05-24 固态储存装置的控制方法
US15/649,777 US10008275B1 (en) 2017-05-24 2017-07-14 Control method for solid state storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710375139.8A CN108932175B (zh) 2017-05-24 2017-05-24 固态储存装置的控制方法

Publications (2)

Publication Number Publication Date
CN108932175A CN108932175A (zh) 2018-12-04
CN108932175B true CN108932175B (zh) 2022-01-11

Family

ID=62623942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710375139.8A Active CN108932175B (zh) 2017-05-24 2017-05-24 固态储存装置的控制方法

Country Status (2)

Country Link
US (1) US10008275B1 (zh)
CN (1) CN108932175B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246533B (zh) * 2018-03-09 2020-11-13 建兴储存科技(广州)有限公司 固态储存装置的失败模式检测方法及错误更正方法
TWI746927B (zh) 2019-01-24 2021-11-21 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI769100B (zh) * 2019-01-24 2022-06-21 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
US11302405B2 (en) * 2019-12-10 2022-04-12 Intel Corporation System approach to reduce stable threshold voltage (Vt) read disturb degradation
CN111352593B (zh) * 2020-02-29 2022-03-22 杭州电子科技大学 一种区分快写和正常写的固态硬盘数据写入方法
CN111414138B (zh) * 2020-03-19 2024-02-13 镕铭微电子(济南)有限公司 一种固态硬盘磨损均衡方法和装置
KR20220028300A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
CN114415947B (zh) * 2021-12-28 2024-02-23 山东云海国创云计算装备产业创新中心有限公司 一种Dummy read控制方法、装置及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828549A (zh) * 2006-04-04 2006-09-06 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
CN101436434A (zh) * 2007-08-16 2009-05-20 三星电子株式会社 提供快速编程及读操作的非易失性存储设备、系统和方法
CN103793335A (zh) * 2012-10-29 2014-05-14 索尼公司 存储控制设备、存储设备、信息处理系统及存储控制方法
CN104423896A (zh) * 2013-08-19 2015-03-18 索尼公司 存储控制装置、存储装置、信息处理系统和存储控制方法
CN104461379A (zh) * 2014-10-31 2015-03-25 上海华为技术有限公司 提高nand闪存的稳定性的方法和nand闪存
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5908375B2 (ja) * 2012-08-30 2016-04-26 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN105138472B (zh) * 2014-06-06 2018-06-26 华为技术有限公司 闪存磨损优化方法及设备
CN104731674B (zh) * 2015-02-02 2020-09-01 北京忆恒创源科技有限公司 使用mlc nvm存储电子系统固件的方法与设备
JP6464916B2 (ja) * 2015-05-12 2019-02-06 富士通株式会社 メモリ装置及びメモリ装置の制御方法
CN105632546A (zh) * 2015-07-21 2016-06-01 上海磁宇信息科技有限公司 一种mram芯片及其自刷新操作方法
CN106021169B (zh) * 2016-05-16 2019-01-11 中国计量大学 一种航天计算机及其非易失存储装置的刷新和升级方法
CN106201340B (zh) * 2016-06-29 2020-07-24 联想(北京)有限公司 一种存储数据的方法、存储设备、电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828549A (zh) * 2006-04-04 2006-09-06 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
CN101436434A (zh) * 2007-08-16 2009-05-20 三星电子株式会社 提供快速编程及读操作的非易失性存储设备、系统和方法
CN103793335A (zh) * 2012-10-29 2014-05-14 索尼公司 存储控制设备、存储设备、信息处理系统及存储控制方法
CN104423896A (zh) * 2013-08-19 2015-03-18 索尼公司 存储控制装置、存储装置、信息处理系统和存储控制方法
CN104461379A (zh) * 2014-10-31 2015-03-25 上海华为技术有限公司 提高nand闪存的稳定性的方法和nand闪存
CN106688042A (zh) * 2014-12-05 2017-05-17 桑迪士克科技有限责任公司 用于数据刷新的部分块擦除

Also Published As

Publication number Publication date
CN108932175A (zh) 2018-12-04
US10008275B1 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
CN108932175B (zh) 固态储存装置的控制方法
US10210943B2 (en) End of life prediction based on memory wear
US9298608B2 (en) Biasing for wear leveling in storage systems
US20110173462A1 (en) Controlling and staggering operations to limit current spikes
US9349489B2 (en) Systems and methods to update reference voltages in response to data retention in non-volatile memory
WO2013154836A1 (en) System and method of adjusting a programming step size for a block of a memory
US9639463B1 (en) Heuristic aware garbage collection scheme in storage systems
US9361221B1 (en) Write amplification reduction through reliable writes during garbage collection
US9465539B2 (en) Operation management in a memory device
CN110246533B (zh) 固态储存装置的失败模式检测方法及错误更正方法
US11854623B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
AU2014100558B4 (en) Controlling and staggering operations to limit current spikes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191231

Address after: Room 302, factory a, No.8 Guangbao Road, Science City, Huangpu District, Guangzhou City, Guangdong Province

Applicant after: Jianxing storage technology (Guangzhou) Co., Ltd

Address before: 510663 No. 25 West spectral Road, Guangzhou hi tech Industrial Development Zone, Guangdong

Applicant before: Guangbao Electronics (Guangzhou) Co., Ltd.

Applicant before: Lite-On Technology Corporation

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant