KR20170111649A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170111649A
KR20170111649A KR1020160037526A KR20160037526A KR20170111649A KR 20170111649 A KR20170111649 A KR 20170111649A KR 1020160037526 A KR1020160037526 A KR 1020160037526A KR 20160037526 A KR20160037526 A KR 20160037526A KR 20170111649 A KR20170111649 A KR 20170111649A
Authority
KR
South Korea
Prior art keywords
read
read operation
voltage
memory device
semiconductor memory
Prior art date
Application number
KR1020160037526A
Other languages
English (en)
Inventor
박병준
박성조
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160037526A priority Critical patent/KR20170111649A/ko
Priority to TW105123568A priority patent/TW201734802A/zh
Priority to US15/222,593 priority patent/US20170287564A1/en
Priority to CN201610701287.XA priority patent/CN107240411A/zh
Publication of KR20170111649A publication Critical patent/KR20170111649A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

본 기술은 메모리 시스템 및 이의 동작 방법에 관한 것으로, 메모리 시스템은 캠 블럭 및 노멀 메모리 블럭이 포함된 반도체 메모리 장치 및 상기 캠 블럭에 저장된 옵션 파라미터에 따라 초기 설정 리드 전압을 설정하고, 상기 초기 설정 리드 전압을 이용하여 상기 노멀 메모리 블럭에 대한 제1 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하기 위한 컨트롤러를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 특히 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 쓰기 및 읽기 속도가 빠르지만 전원 공급이 차단되면 저장된 데이터가 소실된다. 불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장된 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리는 데이터의 프로그램과 소거가 자유로운 RAM의 장점과 전원 공급이 차단되어도 저장된 데이터를 보존할 수 있는 ROM의 장점을 가진다. 플래시 메모리는 디지털 카메라, PDA(Personal Digital Assistant) 및 MP3 플레이어와 같은 휴대용 전자기기의 저장 매체로 널리 사용되고 있다.
본 발명의 실시 예는 메모리 시스템의 리드 동작 시 신뢰성 및 퍼포먼스를 개선할 수 있는 메모리 시스템 및 이의 동작 방법에 관한 것이다.
본 발명의 실시 예에 따른 메모리 시스템은 캠 블럭 및 노멀 메모리 블럭이 포함된 반도체 메모리 장치 및 상기 캠 블럭에 저장된 옵션 파라미터에 따라 초기 설정 리드 전압을 설정하고, 상기 초기 설정 리드 전압을 이용하여 상기 노멀 메모리 블럭에 대한 제1 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하기 위한 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 캠 블럭 및 노멀 메모리 블럭이 포함된 반도체 메모리 장치 및 상기 캠 블럭에 저장된 옵션 파라미터 및 다수의 초기 설정 리드 전압 인덱스에 따라 초기 설정 리드 전압을 설정하고, 상기 초기 설정 리드 전압을 이용하여 상기 노멀 메모리 블럭에 대한 제1 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하기 위한 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 캠 블럭 및 노멀 메모리 블럭이 포함된 반도체 메모리 장치 및 상기 반도체 메모리 장치의 리드 동작을 제어하기 위한 컨트롤러가 제공되는 단계와, 상기 컨트롤러에 리드 요청이 입력될 경우 상기 캠 블럭에 저장된 옵션 파라미터에 따라 초기 설정 리드 전압을 설정하는 단계와, 상기 초기 설정 리드 전압을 이용한 제1 리드 동작을 수행하는 단계, 및 상기 제1 리드 동작을 수행한 결과 리드된 데이터들의 페일 비트 수가 ECC 최대 허용 비트 수보다 클 경우, 리드 리트라이 방식의 제2 리드 동작을 수행하는 단계를 포함한다.
본 기술에 따르면, 메모리 시스템의 리드 동작 시 메모리 셀들의 리텐션 특성을 고려하여 리드 동작을 수행함으로써, 리드 동작의 신뢰성을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 블럭도이다.
도 2는 도 1의 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 3은 도 2의 메모리 셀 어레이의 실시 예를 보여주는 블럭도이다.
도 4는 메모리 블럭에 포함된 메모리 스트링을 설명하기 위한 입체도이다.
도 5는 도 4에 도시된 메모리 스트링을 설명하기 위한 회로도이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 블럭도이다.
도 1을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(100) 및 컨트롤러(1100)를 포함한다.
컨트롤러(1100)는 호스트(Host) 및 반도체 메모리 장치(100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1100)는 반도체 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 반도체 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
본 발명의 실시 예에 따르면, 컨트롤러(1100)는 호스트(Host)로부터 읽기 요청이 입력될 경우, 반도체 메모리 장치(100)에 저장되어 있는 옵션 파라미터에 따라 다수의 초기 설정 리드 전압 인덱스 중 하나의 초기 설정 전압 인덱스를 선택하여 제1 리드 동작을 수행하도록 반도체 메모리 장치(100)를 제어한다. 다수의 초기 설정 리드 전압 인덱스는 펌웨어(firmware)에 포함되어 있거나 반도체 메모리 장치(100)에 저장될 수 있다. 또한 컨트롤러(1100)는 제1 리드 동작 결과 리드된 데이터들의 페일 비트가 최대 ECC 처리 비트보다 크다고 판단될 경우, 리드 리트라이(read retry) 방식의 제2 리드 동작을 수행하도록 반도체 메모리 장치(100)를 제어한다. 옵션 파라미터는 반도체 메모리 장치(100)의 온도 정보, 마지막 리드 동작이 수행된 시간 정보, 리드 횟수 정보 등을 포함한다.
컨트롤러(1100)는 램(1110, Random Access Memory), 프로세싱 유닛(1120, processing unit), 호스트 인터페이스(1130, host interface), 메모리 인터페이스(1140, memory interface) 및 에러 정정 블록(1150)을 포함한다.
램(1110)은 펌웨어(firmware)가 저장되며, 프로세싱 유닛(1120)의 동작 메모리, 반도체 메모리 장치(100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트(Host) 사이의 버퍼 메모리로써 이용될 수 있다. 펌웨어(firmware)에는 제반 동작을 수행하기 위한 알고리즘 및 다수의 초기 설정 리드 전압 인덱스들이 포함될 수 있다. 본 발명의 실시 예에서는 펌웨어가 램(1110)에 저장되는 것으로 설명하였으나, 컨트롤러(1100)는 펌웨어를 저장하기 위한 롬(Read Only Memory)을 포함하도록 구성될 수 있다.
프로세싱 유닛(1120)은 컨트롤러(1100)의 제반 동작을 제어한다. 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과 및 리드 리트라이 테이블에 따라 제2 리드 동작의 리드 전압을 조절하고, 재 읽기를 수행하도록 반도체 메모리 장치(100)를 제어할 수 있다.
호스트 인터페이스(1130)는 호스트(Host) 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1140)는 반도체 메모리 장치(100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 예를 들어 에러 정정 블록(1150)은 검출된 에러의 비트 수와 최대 허용 ECC 비트 수를 비교하고, 검출된 에러의 비트 수가 비트 수 보다 작을 경우 검출된 에러를 정정한다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(2000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 2는 도 1의 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 그리고 전압 생성부(150)를 포함한다.
어드레스 디코더(120), 읽기 및 쓰기 회로(130) 및 전압 생성부(150)는 메모리 셀 어레이(110)에 대한 리드 동작을 수행하기 위한 주변 회로로 정의될 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블럭들(BLK1~BLKz)을 포함한다. 복수의 메모리 블럭들(BLK1~BLKz)은 워드 라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 복수의 메모리 블럭들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 복수의 메모리 블럭들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이며, 보다 상세하게 복수의 메모리 셀들은 차지 트랩 디바이스(charge trap device) 기반의 불휘발성 메모리 셀들일 수 있다. 동일한 워드라인에 공통적으로 연결된 다수의 메모리 셀들은 하나의 페이지로 정의될 수 있다. 메모리 셀 어레이(110)는 복수의 페이지로 구성된다. 또한 메모리 셀 어레이(110)의 복수의 메모리 블럭들(BLK1~BLKz) 각각은 복수의 스트링을 포함한다. 복수의 스트링 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함한다.
본 발명의 실시 예에 따르면, 복수의 메모리 블럭들(BLK1~BLKz) 중 적어도 하나의 메모리 블럭(예를 들어 BLKz)은 반도체 메모리 장치(100)에 대한 옵션 파라미터에 대한 데이터, 초기 설정 리드 전압 인덱스들에 대한 데이터, 및 리드 리트라이 테이블에 대한 데이터들을 저장하기 위한 캠(CAM; content addressed memory) 블럭으로 정의될 수 있으며, 나머지 메모리 블럭들(BLK1~BLKz-1)은 노멀 메모리 블럭으로 정의될 수 있다. 다수의 초기 설정 리드 전압 인덱스에 대한 데이터가 도 1의 컨트롤러(1100)에 저장된 펌웨어(firmware)에 포함된 경우, 캠 블럭(BLKz)에는 옵션 파라미터에 대한 데이터 및 리드 리트라이 테이블에 대한 데이터들만을 저장할 수 있다.
어드레스 디코더(120)는 워드 라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)에서 출력되는 제어 신호들(AD_signals)에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 반도체 메모리 장치(100) 내부의 입출력 버퍼(미도시)를 통해 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 프로그램 동작 시 전압 생성부(150)에서 생성된 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 메모리 셀 어레이(110)의 복수의 워드 라인들(WL)에 인가한다.
반도체 메모리 장치(100)의 리드 동작은 복수의 메모리 블럭들(BLK1~BLKz) 중 적어도 하나의 메모리 다수의 메모리 블럭을 선택하여 리드 동작을 수행하되, 선택된 메모리 블럭에 대한 리드 동작은 페이지 단위로 수행될 수 있다.
리드 동작 요청 시에 수신되는 어드레스(ADDR)는 블록 어드레스, 행 어드레스 및 열 어드레스를 포함한다. 어드레스 디코더(120)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블럭 및 하나의 워드 라인을 선택한다. 열 어드레스(Yi)는 어드레스 디코더(120)에 의해 디코딩되어 읽기 및 쓰기 회로(130)에 제공된다.
어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 복수의 페이지 버퍼들(PB1~PBm)을 포함한다. 복수의 페이지 버퍼들(PB1~PBm)은 비트 라인들(BL1 내지 BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 리드 동작 시 대응하는 비트 라인들(BL1 내지 BLm)의 전위 레벨 또는 전류량을 센싱하여 리드 동작을 수행한다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)에 연결된다. 제어 로직(140)은 반도체 메모리 장치(100)의 입출력 버퍼(미도시)를 통해 커맨드(CMD)를 수신한다. 제어 로직(140)은 커맨드(CMD)에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다.
제어 로직(140)은 전체 메모리 블럭의 리드 동작에 대응하는 커맨드(CMD)가 입력될 경우, 캠 블럭(예를 들어 BLKz)에 저장된 옵션 파라미터에 대한 데이터 및 초기 설정 리드 전압 인덱스들에 대한 데이터를 리드하여 도 1의 컨트롤러(1100)로 출력하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다. 이 후, 제어 로직(140)은 컨트롤러(1100)로 부터 제1 리드 동작에 대한 커맨드(CMD) 및 초기 설정 리드 전압에 대한 정보를 수신하여 리드 전압(Vread)을 설정하고, 설정된 리드 전압(Vread)에 따라 제1 리드 동작을 수행하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다. 또한 제어 로직(140)은 컨트롤러(1100)로 부터 제2 리드 동작에 대한 커맨드(CMD)가 수신될 경우 캠 블럭(예를 들어 BLKz)에 저장된 리드 리트라이 테이블에 대한 데이터들을 이용하여 리드 전압(Vread)을 변경해가며 리드 동작을 수행하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다.
전압 생성부(150)는 제어 로직(140)에서 출력되는 제어 신호들(VG_signals)에 응답하여 동작한다. 전압 생성부(150)는 리드 동작 시 제어 신호들(VG_signals)에 응답하여 리드 전압(Vread) 및 패스 전압(Vpass)을 생성하여 출력한다.
도 3은 도 2의 메모리 셀 어레이(110)의 일 실시 예를 보여주는 블록도이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블럭들(BLK1~BLKz)을 포함한다. 각 메모리 블럭은 3차원 구조를 갖는다. 각 메모리 블럭은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블럭의 구조는 도 3 및 도 4를 참조하여 더 상세히 설명된다.
도 4는 본 발명에 따른 메모리 블럭에 포함된 메모리 스트링을 설명하기 위한 입체도이다. 도 5는 메모리 스트링을 설명하기 위한 회로도이다.
도 4 및 도 5를 참조하면, 반도체 기판 상에 소스 라인(SL)이 형성된다. 소스 라인(SL) 상에는 수직 채널층(SP)이 형성된다. 수직 채널층(SP)의 상부는 비트라인(BL)과 연결된다. 수직 채널층(SP)은 폴리실리콘으로 형성될 수 있다. 수직 채널층(SP)의 서로 다른 높이에서 수직 채널층(SP)을 감싸도록 복수의 도전막들(SGS, WL0~WLn, SGD)이 형성된다. 수직 채널층(SP)의 표면에는 전하 저장막을 포함하는 다층막(미도시)이 형성되며, 다층막은 수직 채널층(SP)과 도전막들(SGSL, WL0~WLn, SGD) 사이에도 위치한다. 다층막은 산화막, 질화막, 및 산화막이 순차적으로 적층된 ONO 구조로 형성될 수 있다.
최하부 도전막은 소스 선택 라인(또는 제1 선택 라인)(SGS)이 되고, 최상부 도전막은 드레인 선택 라인(또는 제2 선택 라인)(SGD)이 된다. 선택 라인들(SGS, SGD) 사이의 도전막들은 워드 라인들(WL0~WLn)이 된다. 다시 말해, 반도체 기판 상에는 도전막들(SGS, WL0~WLn, SGD)이 다층으로 형성되고, 도전막들(SGS, WL0~WLn, SGD)을 관통하는 수직 채널층(SP)이 비트라인(BL)과 반도체 기판에 형성된 소스 라인(SL) 사이에 수직으로 연결된다.
최상부 도전막(SGD)이 수직 채널층(SP)을 감싸는 부분에서 드레인 선택 트랜지스터(SDT)가 형성되고, 최하부 도전막(SGS)이 수직 채널층(SP)을 감싸는 부분에서 소스 선택 트랜지스터(SST)가 형성된다. 중간 도전막들(WL0~WLn)이 수직 채널층(SP)을 감싸는 부분들에서 메모리 셀들(C0~Cn)이 형성된다.
상기의 구조에 의해, 메모리 스트링은 소스 라인(SL)과 비트라인(BL) 사이에 기판과 수직으로 연결되는 소스 선택 트랜지스터(SST), 메모리 셀들(C0~Cn) 및 드레인 선택 트랜지스터(SDT)를 포함한다. 소스 선택 트랜지스터(SST)는 제1 선택 라인(SGS)으로 인가되는 제1 선택 신호에 따라 메모리 셀들(C0~Cn)을 소스 라인(SL)과 전기적으로 연결시킨다. 드레인 선택 트랜지스터(SDT)는 제2 선택 라인(SGD)으로 인가되는 제2 선택 신호에 따라 메모리 셀들(C0~Cn)을 비트라인(BL)과 전기적으로 연결시킨다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 1 내지 도 6을 참조하여, 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 설명하면 다음과 같다. 본 발명의 일 실시 예에서는 초기 설정 리드 전압 인덱스들이 컨트롤러(1100)에 저장된 경우를 일 예로 설명한다.
호스트(Host)로부터 읽기 요청이 입력될 경우, 컨트롤러(1100)는 리드 명령에 대한 커맨드(CMD)를 생성하여 반도체 메모리 장치(100)로 출력한다(S110).
반도체 메모리 장치(100)의 제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어하여 메모리 셀 어레이(110)의 캠 블럭(예를 들어 BLKz)에 저장된 옵션 파라미터에 대한 데이터를 리드하여 컨트롤러(1100)로 출력한다(S120).
컨트롤러(1100)의 프로세싱 유닛(1120)은 반도체 메모리 장치(100)로부터 수신된 옵션 파라미터에 대한 데이터에 따라 램(1110)에 저장된 다수의 초기 설정 리드 전압 인덱스 중 하나를 선택하여 초기 설정 리드 전압에 대한 정보를 반도체 메모리 장치(100)로 출력한다. 이때 초기 설정 리드 전압은 초기 설정 리드 전압을 이용한 제1 리드 동작에 의해 리드된 데이터들에 포함된 에러 비트 수가 에러 정정블록(1150)의 최대 허용 ECC 비트 수 보다 작도록 설정하는 것이 바람직하다. 예를 들어 프로세싱 유닛(1120)은 반도체 메모리 장치(100)로부터 수신된 옵션 파라미터에 대한 정보에 포함된 온도 정보, 마지막 리드 동작이 수행된 시간 정보, 리드 횟수 정보 등을 이용하여 다수의 초기 설정 리드 전압 인덱스 중 최적의 초기 설정 리드 전압 인덱스를 선택하고, 선택된 초기 설정 리드 전압 인덱스를 바탕으로 초기 설정 리드 전압에 대한 정보를 반도체 메모리 장치(100)로 출력한다.
제어 로직(140)은 컨트롤러(1100)로부터 제1 리드 동작에 대한 커맨드(CMD) 및 초기 설정 리드 전압에 대한 정보를 수신하여 리드 전압(Vread)을 설정하고, 설정된 리드 전압(Vread)에 따라 제1 리드 동작을 수행하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다(S140). 또한 제1 리드 동작 결과 리드된 데이터들은 컨트롤러(1100)로 출력된다.
컨트롤러(1100)의 에러 정정블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 검출된 에러의 비트 수와 최대 허용 ECC 비트 수를 비교하여 ECC 처리 가능한지 판단한다(S140).
에러 정정블록(1150)은 상술한 ECC 처리 가능 판단 단계(S140) 결과 ECC 처리 가능하다고 판단될 경우, 리드 데이터를 에러 정정 코드를 이용하여 에러 정정한 후 호스트(Host)로 출력한다.
반도체 메모리 장치(100)의 메모리 셀 어레이(110)에 포함된 메모리 셀들은 리텐션 특성에 따라 문턱 전압 분포가 상승하거나 낮아질 수 있다. 따라서, 반도체 메모리 장치(100)는 특정 사이클링 및 저장시간이 경과된 경우 초기 설정 리드 전압을 이용한 제1 리드 동작에 의해 리드된 데이터들의 에러 비트가 증가하고, 상술한 ECC 처리 가능 판단 단계(S140) 결과 ECC 처리가 불가하다고 판단될 수 있다. 컨트롤러(1100)는 제1 리드 동작 결과 리드된 데이터들이 ECC 처리가 불가하다고 판단된 경우, 리드 리트라이 테이블에 따라 리드 전압을 설정하도록 반도체 메모리 장치(100)를 제어한다(S150).
상술한 S150 단계를 좀 더 상세하게 설명하면 다음과 같다.
제어 로직(140)은 캠 블럭(BLKz)에 저장된 리드 리트라이 테이블을 리드하여 임시 저장하고, 리드 리트라이 테이블에 따라 리드 전압을 점차 하강시키거나 점차 상승시켜 리드 동작을 반복 수행하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어할 수 있다. 이때 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과 및 제어 로직(140)에 임시 저장된 리드 리트라이 테이블에 따라 제2 리드 동작의 리드 전압을 조절하고, 재 읽기를 수행하도록 반도체 메모리 장치(100)를 제어할 수 있다. 프로세싱 유닛(1120)은 반복된 리드 동작들 중 에러 비트 수가 가장 적은 리드 동작 시 사용된 리드 전압을 새로운 리드 전압으로 설정하여 제2 리드 동작을 수행하도록 반도체 메모리 장치(100)를 제어한다.
제어 로직(140)은 새롭게 설정된 리드 전압을 이용하여 제2 리드 동작을 수행하도록 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)를 제어한다(S160).
제어 로직(140)은 제2 리드 동작 결과 리드된 리드 데이터를 컨트롤러(1100)로 출력하고, 에러 정정블록(1150)은 리드 데이터를 에러 정정 코드를 이용하여 에러 정정한 후 호스트(Host)로 출력한다.
상술한 본원 발명의 실시 예에 따르면, 제2 리드 동작을 수행하기 이전에 제1 리드 동작을 선행함으로써, 제2 리드 동작시 리드 리트라이 테이블을 사용하는 빈도수가 감소되어 메모리 시스템의 리드 퍼포먼스 및 신뢰성이 개선될 수 있다.
도 7은 도 1의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 7을 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 7에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 2를 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 1을 참조하여 설명된 컨트롤러(1100)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
도 8을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 8에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 8에서, 도 7을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 1을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적인 실시 예로서, 컴퓨팅 시스템(3000)은 도 1 및 도 7을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000 : 메모리 시스템
1100 : 컨트롤러
1110 : 램
1120 : 프로세싱 유닛
1130 : 호스트 인터페이스
1140 : 메모리 인터페이스
1150 : 에러 정정 블록
100 : 반도체 메모리 장치
110 : 메모리 셀 어레이
120 : 어드레스 디코더
130 : 읽기 및 쓰기 회로
140 : 제어 로직
150 : 전압 생성부

Claims (20)

  1. 캠 블럭 및 노멀 메모리 블럭이 포함된 반도체 메모리 장치; 및
    상기 캠 블럭에 저장된 옵션 파라미터에 따라 초기 설정 리드 전압을 설정하고, 상기 초기 설정 리드 전압을 이용하여 상기 노멀 메모리 블럭에 대한 제1 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하기 위한 컨트롤러를 포함하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 옵션 파라미터는 상기 반도체 메모리 장치의 온도 정보, 마지막 리드 동작이 수행된 시간 정보, 리드 횟수 정보 등을 포함하는 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 컨트롤러는 상기 옵션 파라미터에 따라 다수의 초기 설정 리드 전압 인덱스 중 하나의 초기 설정 전압 인덱스를 선택하여 상기 초기 설정 리드 전압을 설정하며,
    상기 초기 설정 리드 전압은 상기 제1 리드 동작 결과 리드된 데이터들의 에러 비트 수가 최대 ECC 처리 비트보다 낮도록 설정하는 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 컨트롤러는 상기 제1 리드 동작 결과 리드된 데이터들의 페일 비트가 최대 ECC 처리 비트보다 크다고 판단될 경우, 리드 리트라이 방식의 제2 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하는 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 제2 리드 동작은 다수의 리드 전압을 이용한 다수의 리드 동작 중 페일 비트 수가 가장 적게 검출된 리드 동작의 리드 전압을 이용하여 상기 노멀 메모리 블럭에 저장된 데이터들을 리드하는 메모리 시스템.
  6. 제 4 항에 있어서,
    상기 반도체 메모리 장치는
    상기 캠 블럭과 노멀 메모리 블럭을 포함하는 메모리 셀 어레이;
    상기 노멀 메모리 블럭에 대한 리드 동작을 수행하기 위한 주변 회로; 및
    상기 캠 블럭에 저장된 상기 옵션 파라미터를 리드하여 상기 컨트롤러로 출력하도록 상기 주변 회로를 제어하기 위한 제어 로직을 포함하는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 제어 로직은 상기 제1 리드 동작 시 상기 초기 설정 리드 전압을 이용하여 상기 노멀 메모리 블럭에 대한 제1 리드 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 시스템.
  8. 제 4 항에 있어서,
    상기 컨트롤러는 펌웨어를 저장하기 위한 램;
    상기 반도체 메모리 장치로부터 수신된 리드 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하기 위한 에러 정정 블록;
    상기 에러 정정 블록의 에러 검출 결과 및 리드 리트라이 테이블에 따라 제2 리드 동작의 리드 전압을 조절하고, 재 읽기를 수행하도록 상기 반도체 메모리 장치를 제어하기 위한 프로세싱 유닛을 포함하는 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 펌웨어는 다수의 초기 설정 리드 전압 인덱스를 포함하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 프로세싱 유닛은 상기 다수의 초기 설정 리드 전압 인덱스 중 상기 옵션 파라미터에 따라 하나의 초기 설정 리드 전압 인덱스를 선택하고, 선택된 초기 설정 리드 전압 인덱스에 따라 상기 초기 설정 전압을 이용한 상기 제1 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하는 메모리 시스템.
  11. 캠 블럭 및 노멀 메모리 블럭이 포함된 반도체 메모리 장치;
    상기 캠 블럭에 저장된 옵션 파라미터 및 다수의 초기 설정 리드 전압 인덱스에 따라 초기 설정 리드 전압을 설정하고, 상기 초기 설정 리드 전압을 이용하여 상기 노멀 메모리 블럭에 대한 제1 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하기 위한 컨트롤러를 포함하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 옵션 파라미터는 상기 반도체 메모리 장치의 온도 정보, 마지막 리드 동작이 수행된 시간 정보, 리드 횟수 정보 등을 포함하는 메모리 시스템.
  13. 제 11 항에 있어서,
    상기 컨트롤러는 상기 옵션 파라미터에 따라 상기 다수의 초기 설정 리드 전압 인덱스 중 하나의 초기 설정 전압 인덱스를 선택하여 상기 초기 설정 리드 전압을 설정하는 메모리 시스템.
  14. 제 13 항에 있어서,
    상기 컨트롤러는 상기 제1 리드 동작 결과 리드된 데이터들의 에러 비트 수가 최대 ECC 처리 비트보다 낮도록 상기 하나의 초기 설정 전압 인덱스를 선택하여 상기 초기 설정 리드 전압을 설정하는 메모리 시스템.

    상기 제1 리드 동작 결과 리드된 데이터들의 페일 비트가 최대 ECC 처리 비트보다 크다고 판단될 경우, 리드 리트라이 방식의 제2 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하는 메모리 시스템.
  15. 제 14 항에 있어서,
    상기 컨트롤러는 상기 제1 리드 동작 결과 리드된 상기 데이터들의 페일 비트가 상기 최대 ECC 처리 비트보다 크다고 판단될 경우, 리드 리트라이 방식의 제2 리드 동작을 수행하도록 상기 반도체 메모리 장치를 제어하는 메모리 시스템.

    상기 제2 리드 동작은 다수의 리드 전압을 이용한 다수의 리드 동작 중 페일 비트 수가 가장 적게 검출된 리드 동작의 리드 전압을 이용하여 상기 노멀 메모리 블럭에 저장된 데이터들을 리드하는 메모리 시스템.
  16. 제 15 항에 있어서,
    상기 제2 리드 동작은 다수의 리드 전압을 이용한 다수의 리드 동작 중 페일 비트 수가 가장 적게 검출된 리드 동작의 리드 전압을 이용하여 상기 노멀 메모리 블럭에 저장된 데이터들을 리드하는 메모리 시스템.
  17. 캠 블럭 및 노멀 메모리 블럭이 포함된 반도체 메모리 장치 및 상기 반도체 메모리 장치의 리드 동작을 제어하기 위한 컨트롤러가 제공되는 단계;
    상기 컨트롤러에 리드 요청이 입력될 경우 상기 캠 블럭에 저장된 옵션 파라미터에 따라 초기 설정 리드 전압을 설정하는 단계;
    상기 초기 설정 리드 전압을 이용한 제1 리드 동작을 수행하는 단계; 및
    상기 제1 리드 동작을 수행한 결과 리드된 데이터들의 페일 비트 수가 ECC 최대 허용 비트 수보다 클 경우, 리드 리트라이 방식의 제2 리드 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.
  18. 제 17 항에 있어서,
    상기 옵션 파라미터는 상기 반도체 메모리 장치의 온도 정보, 마지막 리드 동작이 수행된 시간 정보, 리드 횟수 정보 등을 포함하는 메모리 시스템의 동작 방법.
  19. 제 17 항에 있어서,
    상기 초기 설정 리드 전압을 설정하는 단계는 상기 컨트롤러 또는 상기 캠블럭에 저장된 다수의 초기 설정 리드 전압 인덱스 중 하나의 초기 설정 전압 인덱스를 선택하여 상기 초기 설정 리드 전압을 설정하며,
    상기 초기 설정 리드 전압은 상기 제1 리드 동작 결과 리드된 데이터들의 에러 비트 수가 최대 ECC 처리 비트보다 낮도록 상기 옵션 파라미터에 따라 설정하는 메모리 시스템의 동작 방법.
  20. 제 17 항에 있어서,
    상기 제2 리드 동작은 다수의 리드 전압을 이용한 다수의 리드 동작 중 페일 비트 수가 가장 적게 검출된 리드 동작의 리드 전압을 이용하여 상기 노멀 메모리 블럭에 저장된 데이터들을 리드하는 메모리 시스템의 동작 방법.
KR1020160037526A 2016-03-29 2016-03-29 메모리 시스템 및 그것의 동작 방법 KR20170111649A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160037526A KR20170111649A (ko) 2016-03-29 2016-03-29 메모리 시스템 및 그것의 동작 방법
TW105123568A TW201734802A (zh) 2016-03-29 2016-07-26 記憶體系統以及其操作方法
US15/222,593 US20170287564A1 (en) 2016-03-29 2016-07-28 Memory system and operating method thereof
CN201610701287.XA CN107240411A (zh) 2016-03-29 2016-08-22 存储系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160037526A KR20170111649A (ko) 2016-03-29 2016-03-29 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170111649A true KR20170111649A (ko) 2017-10-12

Family

ID=59961789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037526A KR20170111649A (ko) 2016-03-29 2016-03-29 메모리 시스템 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US20170287564A1 (ko)
KR (1) KR20170111649A (ko)
CN (1) CN107240411A (ko)
TW (1) TW201734802A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073825A (ko) * 2017-12-19 2019-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN111145812A (zh) * 2018-11-02 2020-05-12 爱思开海力士有限公司 存储器装置及其操作方法
CN111223514A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 具有数据保持保护的电子设备及其操作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246533B (zh) * 2018-03-09 2020-11-13 建兴储存科技(广州)有限公司 固态储存装置的失败模式检测方法及错误更正方法
TWI649754B (zh) * 2018-04-16 2019-02-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US10877687B2 (en) * 2018-06-29 2020-12-29 Micron Technology, Inc. Erasure of multiple blocks in memory devices
CN109062511B (zh) * 2018-07-26 2021-12-17 浪潮电子信息产业股份有限公司 一种数据读取的方法以及相关装置
EP3647952A1 (en) * 2018-10-31 2020-05-06 EM Microelectronic-Marin SA Anti-tearing protection system for non-volatile memories
US10658034B1 (en) 2018-11-06 2020-05-19 Micron Technology, Inc. Dedicated read voltages for data structures
KR20200066911A (ko) * 2018-12-03 2020-06-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR102612749B1 (ko) * 2018-12-19 2023-12-13 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US11119697B2 (en) 2019-07-12 2021-09-14 Micron Technology, Inc. Read voltage management based on write-to-read time difference
CN110517719A (zh) * 2019-08-27 2019-11-29 江苏华存电子科技有限公司 一种动态NandFlash危险块筛选的方法
US11977443B2 (en) * 2022-08-15 2024-05-07 Micron Technology, Inc. Dynamic parity scheme

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400638B1 (en) * 2000-02-25 2002-06-04 Advanced Micro Devices, Inc. Wordline driver for flash memory read mode
US6708250B2 (en) * 2001-09-28 2004-03-16 Mosaid Technologies Incorporated Circuit and method for performing variable width searches in a content addressable memory
US7401180B1 (en) * 2001-12-27 2008-07-15 Netlogic Microsystems, Inc. Content addressable memory (CAM) device having selectable access and method therefor
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
EP2549482B1 (en) * 2011-07-22 2018-05-23 SanDisk Technologies LLC Apparatus, system and method for determining a configuration parameter for solid-state storage media
KR20130034522A (ko) * 2011-09-28 2013-04-05 삼성전자주식회사 비휘발성 메모리 장치의 데이터 리드 방법, 및 이를 수행하는 장치
US8811085B2 (en) * 2012-11-09 2014-08-19 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
KR20140064434A (ko) * 2012-11-20 2014-05-28 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR20140071639A (ko) * 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102290974B1 (ko) * 2014-11-07 2021-08-19 삼성전자주식회사 불휘발성 메모리 장치, 메모리 컨트롤러 및 그것들을 포함하는 불휘발성 메모리 시스템의 동작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073825A (ko) * 2017-12-19 2019-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN111145812A (zh) * 2018-11-02 2020-05-12 爱思开海力士有限公司 存储器装置及其操作方法
CN111145812B (zh) * 2018-11-02 2023-09-15 爱思开海力士有限公司 存储器装置及其操作方法
CN111223514A (zh) * 2018-11-23 2020-06-02 爱思开海力士有限公司 具有数据保持保护的电子设备及其操作方法

Also Published As

Publication number Publication date
US20170287564A1 (en) 2017-10-05
CN107240411A (zh) 2017-10-10
TW201734802A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
KR20170111649A (ko) 메모리 시스템 및 그것의 동작 방법
US10032518B2 (en) Two part programming and erase methods for non-volatile charge trap memory devices
KR102452993B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102618289B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US9466376B1 (en) Semiconductor memory device and operating method thereof
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20180077885A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170111653A (ko) 반도체 메모리 장치 및 이의 동작 방법
US11361828B2 (en) Semiconductor memory device and method of operating the same
KR20160006343A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US20180032271A1 (en) Semiconductor memory device and operating method thereof
KR20150137858A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US10468106B2 (en) Semiconductor memory device and operating method thereof
KR20150109120A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170010620A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170041086A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170073980A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10998078B2 (en) Memory system and method of operating the same
KR20180132357A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102348094B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
CN113223581A (zh) 半导体存储器装置和操作该半导体存储器装置的方法