CN111223514A - 具有数据保持保护的电子设备及其操作方法 - Google Patents

具有数据保持保护的电子设备及其操作方法 Download PDF

Info

Publication number
CN111223514A
CN111223514A CN201911058023.7A CN201911058023A CN111223514A CN 111223514 A CN111223514 A CN 111223514A CN 201911058023 A CN201911058023 A CN 201911058023A CN 111223514 A CN111223514 A CN 111223514A
Authority
CN
China
Prior art keywords
read
count
memory block
current
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911058023.7A
Other languages
English (en)
Inventor
姜彻昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111223514A publication Critical patent/CN111223514A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Abstract

本公开涉及一种电子设备。该电子设备包括：存储装置，具有包括第一存储块的多个存储块；以及控制器，被配置为响应于主机的读取请求来控制存储装置对第一存储块执行读取操作。该控制器基于在执行读取操作时施加到第一存储块的当前通过读取电压和先前通过读取电压之间是否存在差值，以及第一存储块的当前擦除/写入计数与先前擦除/写入计数之间是否存在差异，来控制存储装置对第一存储块执行刷新操作。

Description

具有数据保持保护的电子设备及其操作方法
相关申请的交叉引用
本申请要求于2018年11月23日提交的申请号为10-2018-0146727的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种电子设备。特别地，实施例涉及一种包括数据存储装置的电子设备及其操作方法。
背景技术
近来，计算机环境范例变成可以随时随地使用计算机系统的普适计算。因此，诸如移动电话、数码相机和笔记本电脑的便携式电子器件的使用已经快速增长。这种便携式电子器件使用包括数据存储装置的电子设备来存储数据。
包括数据存储装置的电子设备的优点在于，由于没有机械驱动部件，因此稳定性和耐久性优良，并且信息访问速度高而功耗低。电子设备包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态驱动器(SSD)。然而，在现有技术的当前状态中，数据存储装置中包括的存储块的数据保持特性会随着时间的推移而劣化，这降低了数据存储装置的可靠性和寿命，并使数据存储装置变得不可用。因此，需要一种具有数据保持保护(retentionprotection)的数据存储装置，以增加数据存储装置的可靠性和寿命。
发明内容
各个实施例涉及一种能够防止数据丢失的电子设备及其操作方法。
在实施例中，一种电子设备可以包括：存储装置，具有包括第一存储块的多个存储块；以及控制器，被配置为响应于主机的读取请求来控制存储装置对第一存储块执行读取操作。该控制器基于在执行读取操作时施加到第一存储块的当前通过读取电压和先前通过读取电压之间是否存在差值，以及第一存储块的当前擦除/写入计数与先前擦除/写入计数之间是否存在差异，来控制存储装置对第一存储块执行刷新操作。
在实施例中，一种存储器系统可以包括：存储器装置，包括存储块；以及控制器，被配置为：存储存储块的先前通过读取电压、当前擦除/写入计数以及先前擦除/写入(EW)计数；并且在当前通过读取电压与先前通过读取电压之间的差值大于预定阈值并且当前EW计数与先前EW计数相同时，控制存储器装置对存储块执行刷新操作。
在实施例中，一种电子设备可以包括：数据存储装置，包括多个存储块；以及控制器，包括保持管理器，并且被配置为响应于来自主机的读取请求，控制数据存储装置对多个存储块之中的第一存储块执行读取操作。在当前读取操作被确定为成功时，保持管理器将在当前读取操作中施加到第一存储块的通过读取电压与在上一次先前读取操作期间施加到第一存储块的存储的先前通过读取电压进行比较，以确定电压差值。当电压差值大于或等于预设电压阈值时，保持管理器确定第一存储块的当前擦除/写入计数，并将第一存储块的当前擦除/写入计数与存储的先前擦除/写入计数进行比较，并在当前擦除/写入计数等于存储的先前擦除/写入计数时，保持管理器对第一存储块执行刷新操作。
在实施例中，一种用于操作电子设备的方法，该方法可以包括：响应于来自主机的读取请求，对第一存储块执行读取操作；确定在读取操作时施加到第一存储块的当前通过读取电压和先前通过读取电压之间是否存在差值，以及第一存储块的当前擦除/写入计数与先前擦除/写入计数之间是否存在差异；并且根据确定结果对第一存储块执行刷新操作。
在实施例中，一种控制器的操作方法，该控制器控制包括存储块的存储器装置，该操作方法可以包括：当对存储块执行当前读取操作时，存储存储块的先前通过读取电压、当前擦除/写入(EW)计数以及最近的先前擦除/写入(EW)计数；并且在当前通过读取电压与先前通过读取电压之间的差值大于预定阈值，并且当前EW计数和最近的先前EW计数相同时，控制存储器装置对存储块执行刷新操作。
在实施例中，一种电子设备中的数据保持保护的方法，该方法可以包括：响应于来自主机的读取请求，由具有多个存储块并且由包括保持管理器的控制器控制的数据存储装置执行当前读取操作；在当前读取操作被确定为成功时，由保持管理器将在当前读取操作中施加到多个存储块之中的第一存储块的通过读取电压与在上一次先前读取操作期间施加到第一存储块的存储的先前通过读取电压进行比较，以确定电压差值；由保持管理器确定第一存储块的当前擦除/写入计数；当电压差值大于或等于预设电压阈值时，由保持管理器将第一存储块的当前擦除/写入计数与存储的先前擦除/写入计数进行比较；并且在当前擦除/写入计数等于存储的先前擦除/写入计数时，由保持管理器对第一存储块执行刷新操作。
根据本公开的实施例，基于对相同存储块的先前通过读取电压与当前通过读取电压之间的差值，能够确定是否对相同存储块执行刷新操作，然后如果必要，则执行刷新操作。因此，能够防止存储块中存储的数据进入不可恢复的状态。
此外，如果确定对至少一个存储块执行刷新操作，则可以在后台操作中执行用于检查是否对其余存储块执行刷新操作的扫描操作，并且如果必要，可以执行刷新操作，从而可以延长电子设备的寿命。
附图说明
图1是示出根据本公开的实施例的电子设备的配置的示图。
图2A是示出图1所示的存储装置的配置的示图。
图2B是示出图2A所示的非易失性存储器装置中的每一个的配置的示图。
图2C是示出图2B所示的存储块中的每一个的配置的示图。
图3是示出图1所示的块状态表的示图。
图4是示出由于保持特性的劣化而改变的阈值电压分布的示图。
图5A是示出在图2B所示的第一存储块的编程操作完成之后的状态的示图。
图5B是示出其中当第一存储块的编程操作完成时相应值被改变的块状态表的示图。
图5C是示出其中当处于编程状态的第一存储块的读取操作通过时相应值被改变的块状态表的示图。
图6A是示出在经过第一时间段之后第一存储块的第一电荷泄漏状态的示图。
图6B是示出其中当处于第一电荷泄漏状态的第一存储块的读取操作通过时相应值被改变的块状态表的示图。
图7是示出在经过第二时间段之后第一存储块的第二电荷泄漏状态的示图。
图8A是示出第一存储块中存储的数据的无效状态的示图。
图8B是示出在对重新分配的第一存储块的擦除操作之后完成编程操作时的状态的示图。
图8C是示出其中当重新分配的第一存储块的编程操作完成时相应值被改变的块状态表的示图。
图9是示出在经过第二时间段之后的重新分配的第一存储块的第二电荷泄漏状态的示图。
图10是根据本公开的实施例的用于操作电子设备的方法的流程图。
图11是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图12是示出控制器，诸如图11所示的控制器的示图。
图13是示出根据本公开的实施例的包括电子设备的数据处理系统的示图。
图14是示出根据本公开的实施例的包括电子设备的数据处理系统的示图。
图15是示出根据本公开的实施例的包括电子设备的网络系统的示图。
图16是示出根据本公开的实施例的包括在电子设备的存储装置中的非易失性存储器装置的框图。
具体实施方式
下面参照附图更详细地描述本发明的各个实施例。然而，注意的是，本发明可以以不同的形式和变型来实施，并且不应被解释为限于本文阐述的实施例。相反，提供所描述的实施例使得本公开将是完整的和完全的，并将向本领域技术人员充分传达本发明。在整个公开内容中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
注意的是，对“实施例”、“另一实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
将进一步理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指定所述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文所使用的，短语“和/或”包括一个或多个相关所列项目的任意和所有组合。
如本文所用，除非上下文另有明确说明，否则单数形式也可包括复数形式，反之亦然。在本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”，除非另有说明或从上下文中清楚地指示为单数形式。
在下文中，下面将通过各个实施例的示例并参照附图来描述电子设备及其操作方法。
图1是示出根据本公开的实施例的电子设备10的配置的框图。在本实施例中，电子设备10可以存储待由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV和车载信息娱乐系统的主机(未示出)访问的数据。电子设备10也可以指存储器系统。
电子设备10可以根据作为主机的传送协议的主机接口被制造成各种类型的存储装置中的任意一种。例如，电子设备10可以被配置为诸如以下的各种类型的存储装置中的任意一种：固态驱动器(SSD)，以MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，以SD、迷你SD和微型SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。
电子设备10可以被制造成各种封装类型之中的任意一种。例如，电子设备10可以被制造成诸如以下的各种封装类型中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
参照图1，电子设备10可以包括存储装置100和控制器200。
存储装置100可以操作为电子设备10的存储介质。存储装置100可以包括非暂时性机器可读存储介质。存储装置100可以通过使用诸如以下的各种类型的非易失性存储器装置中的任意一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫属化物合金的相变随机存取存储器(PRAM)以及使用过渡金属化合物的电阻式随机存取存储器(RERAM)。
图2A是示出存储装置100的配置的示图，图2B是示出图2A所示的多个非易失性存储器装置NVM1至NVMi之中的任意一个的配置的示图，以及图2C是示出图2B所示的多个存储块BLK1至BLKj之中的任意一个的配置的示图。
参照图2A，存储装置100可以包括多个非易失性存储器装置NVM1至NVMi。与存储装置100中包括的非易失性存储器装置NVM1至NVMi的数量相对应的多个通道CH(未示出)与控制器200联接。然而，实施例不具体限于此。此外，非易失性存储器装置NVM1至NVMi中的每一个可以通过一个通道CH与控制器200联接，但是实施例不具体限于此。
参照图2B和图2C，每个非易失性存储器装置NVM可以包括多个存储块BLK1至BLKj。每个存储块BLK可以包括其中存储诸如用户数据的数据的数据区域以及其中存储与该数据有关的元数据的备用区域。例如，擦除/写入(E/W)计数可以存储在备用区域中。尽管在图2C中未具体示出，但是每个存储块BLK可以包括多个页面。
尽管在图2B中未具体示出，但是每个非易失性存储器装置NVM可以包括存储器单元阵列(未示出)，该存储器单元阵列具有分别设置在多个位线(未示出)和多个字线(未示出)彼此相交的区域处的多个存储器单元。存储器单元阵列的每个存储器单元可以是存储一位数据的单层单元(SLC)、能够存储2位数据的多层单元(MLC)、能够存储3位数据的三层单元(TLC)或者能够存储4位数据的四层单元(QLC)。存储器单元阵列可以包括单层单元、多层单元、三层单元和四层单元中的至少一个。例如，存储器单元阵列可以包括二维水平结构的存储器单元或三维垂直结构的存储器单元。
重新参照图1，控制器200可以包括主机接口210、保持管理器220、处理器230、存储器240和存储器接口250。存储器240可以包括块状态表245。
主机接口210可以接口连接主机与电子设备10。例如，主机接口210可以通过使用诸如以下标准传送协议中的任意一种与主机通信：通用串行总线(USB)协议、通用闪存(UFS)协议、多媒体卡(MMC)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议和高速PCI(PCI-E)协议。
可以在处理器230的控制下驱动保持管理器220。保持管理器220可以通过硬件、软件或硬件和软件的组合来实现。保持管理器220可以确定是否对存储装置100的存储块BLK1至BLKj中的每一个执行刷新操作，并且可以将确定结果提供到处理器230。
例如，根据从主机请求读取的存储块中读出的数据的错误校正码(ECC)解码是通过还是失败，保持管理器220可以确定是否对该存储块执行刷新操作。
如果从主机请求读取的存储块中读出的数据的ECC解码失败，则保持管理器220可以向处理器230提供信号，该信号指示对该存储块的刷新操作是必要的。基于从保持管理器220接收的信号，处理器230可以控制存储装置100执行读出存储块中存储的数据、校正读出的数据的错误位以及将错误位被校正的数据存储在另一存储块的一系列进程。
如果从主机请求读取的存储块中读出的数据的ECC解码通过，则保持管理器220可以将在读出通过ECC解码的数据中使用的当前读取电压电平(以下称为“通过读取电压”)与用于相同存储块的先前通过读取电压进行比较，并且可以确定读取电压之间的差值是否小于、等于或大于预设阈值。如果读取电压之间的差值小于预设阈值，则保持管理器220可以确定没有必要对该存储块执行刷新操作，并且不向处理器230提供信号。
如果读取电压之间的差值等于或大于预设阈值，则保持管理器220可以确定存储块的当前擦除/写入计数，并比较该存储块的当前擦除/写入(E/W)计数和与该存储块的先前通过读取电压相对应的先前擦除/写入(E/W)计数，并且可以确定擦除/写入(E/W)计数是否增大。如果擦除/写入计数增大，则保持管理器220可以确定该存储块是在存储块被擦除之后存储新数据的存储块，并且不向处理器230提供信号。
相反，如果相应存储块的当前擦除/写入计数和先前擦除/写入计数相同，则保持管理器220可以确定该存储块的保持特性已经劣化，并且可以向处理器230提供指示有必要对该存储块执行刷新操作的信号。
保持管理器220可以向处理器230提供指示有必要对存储块执行刷新操作的信号，并且同时可以向处理器230提供指示有必要对除了正刷新的存储块之外的、其余存储块中的每一个执行保持扫描操作的信号。
可以在电子设备10处于空闲状态时、启动时或者在存储装置100中执行诸如垃圾收集(GC)的操作时，将对其余的存储块中的每一个的保持扫描操作作为后台操作来执行。然而，实施例不具体限于此。
处理器230可以由微控制单元(MCU)或中央处理单元(CPU)配置。处理器230可以处理从主机接收的请求。为了处理从主机接收的请求，处理器230可以驱动代码类型的指令或算法，即加载到存储器240中的软件，并且可以控制内部功能块和存储装置100。
电子设备10在被供电或被重启时开始启动进程。例如，电子设备10从只读存储器(ROM)(未示出)中读出启动加载程序，并将启动加载程序加载到存储器240中。电子设备10可以使用启动加载程序，通过从存储装置100中读出代码类型指令并将代码类型指令加载到存储器240中来完成启动进程。加载到存储器240中的代码类型指令可以控制控制器200中的各种功能块和存储装置100的操作。
当响应于来自主机的读取请求而对从存储装置100读出的数据的ECC解码是通过还是失败时，处理器230可以驱动保持管理器220以确定是否对从主机请求读取的存储块执行刷新操作。基于确定结果，保持管理器220可以对该存储块执行或不执行刷新操作。
存储器240可以由动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)配置。存储器240可以包括其中加载将由处理器230驱动的软件(即，代码类型指令)的区域。此外，存储器240可以包括存储驱动软件所需的元数据的区域。即，存储器240可以操作为处理器230的工作存储器。
存储器240可以包括临时存储待从主机传送到存储装置100的数据或者待从存储装置100读出然后传送到主机的数据的区域。也就是说，存储器240可以操作为缓冲存储器，并且也可以称为临时存储装置。
存储器240中存储的块状态表245可以被配置为包括存储装置100中包括的各个存储块的状态信息。
图3是示出块状态表245的示图。
参照图3，块状态表245可以被配置为存储每个存储块的当前擦除/写入(E/W)计数、先前通过读取电压和先前擦除/写入(E/W)计数。在对被分配为开放块(即，在写入操作中使用的块)的存储块执行擦除操作和编程操作时，可以增加当前擦除/写入计数。
当在对存储块的先前读取操作期间从存储块读出的数据的ECC解码通过时，先前通过读取电压可以表示被施加以读出数据的读取电压。也就是说，先前通过读取电压可以表示在当前读取操作之前对存储块的先前读取操作施加的最近通过读取电压。
先前擦除/写入(E/W)计数可以表示在施加先前通过读取电压时存储块的擦除/写入计数。也就是说，先前E/W计数可以指示在施加先前通过读取电压时(即，在对存储块的成功的先前读取操作时)的E/W计数。
块状态表245的当前擦除/写入(E/W)计数、先前通过读取电压和先前擦除/写入(E/W)计数可以被实时更新。所更新的块状态表245可以被备份在存储装置100中。在启动电子设备10时，备份在存储装置100中的块状态表245可以被加载到存储器240中。
存储器接口250可以在处理器230的控制下控制存储装置100。存储器接口250还可以称为存储器控制器。存储器接口250可以向存储装置100提供控制信号。控制信号可以包括用于控制存储装置100执行与从主机接收的请求相对应的操作的命令。该命令可以包括操作代码(例如，关于待执行的操作的类型的信息)、关于待执行操作的区域的地址信息等，但是实施例不具体限于此。存储器接口250可以将数据提供到存储装置100，或者可以被提供来自存储装置100的数据。存储器接口250可以通过一个或多个通道CH与存储装置100联接。
图4是示出由于保持特性的劣化而改变的阈值电压分布41至43的示图。尽管在图4中以一个阈值电压分布为例进行了说明，但是可以形成其他阈值电压分布。根据所使用的存储方案，例如SLC方案、MLC方案、TLC方案或QLC方案，可以形成至少2个阈值电压分布。
在对存储器单元执行编程操作之后，如果长时间不访问经编程的存储器单元，则由于时间的推移，经编程的存储器单元中存储的电荷会泄漏。因此，如图4所示，阈值电压分布可以变化。
在图4中，第一阈值电压分布41表示存储器单元被编程的初始状态。此时，当施加第一读取电压Vr1时，从存储器单元读出的第一数据的ECC解码通过。
第二阈值电压分布42表示由于在第一时间段内发生的电荷泄漏而向左偏移并且其宽度相对较宽的状态。此时，由第一读取电压Vr1读出的第一数据中包括的错误位的数量可以大于可校正的错误位的数量，因此第一数据的ECC解码将失败。因此，通过施加改变的读取电压，即第二读取电压Vr2，再次从存储器单元读出数据。读出的第二数据中包括的错误位的数量(与阴影部分相对应)可以小于可校正的错误位的数量，因此第二数据的ECC解码通过。
第三阈值电压分布43表示由于在大于第一时间段的第二时间段的时间内发生的电荷泄漏而进一步向左偏移并且其宽度更宽的状态。此时，由作为最近的先前通过读取电压的第二读取电压Vr2读出的第二数据中包括的错误位的数量基本上大于可校正的错误位的数量，因此第二数据的ECC解码失败。因此，通过施加改变的读取电压，即第三读取电压Vr3，再次从存储器单元读出数据。读出的第三数据中包括的错误位的数量(与阴影部分相对应)可以小于可校正的错误位的数量，因此第三数据的ECC解码通过。
尽管在图4中仅示出了三个读取电压Vr1、Vr2和Vr3，但是对于本领域技术人员而言显而易见的是，改变读取电压直到读取数据的ECC解码通过为止，或者将读取电压改变预定次数，然后通过使用所改变的读取电压从存储器单元重复地读出数据。
如图4所示，可以看出，第二读取电压Vr2与第三读取电压Vr3之间的差值ΔV2实质上大于第一读取电压Vr1与第二读取电压Vr2之间的差值ΔV1。也就是说，先前通过读取电压与当前通过读取电压之间的差值可以表示存储器单元的保持特性。例如，如果先前通过读取电压和当前通过读取电压之间的差值增大，则可以指示存储器单元的保持特性已劣化。
因此，在本实施例中，保持管理器220将先前通过读取电压和当前通过读取电压之间的差值与预设阈值进行比较。然后，当差值等于或大于预设阈值时，保持管理器确定存储块的保持特性已劣化，并向处理器230提供信号，以便在保持特性进一步劣化之前对存储块执行刷新操作。通过在存储块的保持特性劣化到无法恢复的程度之前预先执行刷新操作，可以提高数据的可靠性并增加存储装置100的寿命。
图5A是示出第一存储块BLK1的编程操作完成的状态的示图，图5B是示出其中当第一存储块BLK1的编程操作完成时相应值被改变的块状态表245的示图，以及图5C是示出其中当处于编程状态的第一存储块BLK1的读取操作通过时相应值被改变的块状态表245的示图。此外，在第一时间段内将第一存储块BLK1分配为开放块。
尽管在图5A中未具体示出，但是可以首先执行对被分配为开放块的第一存储块BLK1的擦除操作。然而，实施例不具体限于此。当与来自主机的写入请求相对应的数据被存储在处于擦除状态的第一存储块BLK1的数据区域中时，擦除/写入计数“1”可以被存储在第一存储块BLK1的备用区域中。此时，如图5B所示，在块状态表245中，将“1”存储为第一存储块BLK1的当前擦除/写入计数。
此后，如图5C所示，如果响应于从主机接收到的读取请求，通过第一读取电压Vr1(参见图4)从第一存储块BLK1读出的数据的ECC解码通过，则在块状态表245中，将“Vr1”存储为第一存储块BLK1的先前通过读取电压，将“1”存储为先前擦除/写入计数。
图6A是示出在经过第一时间段之后第一存储块BLK1的第一电荷泄漏状态的示图，以及图6B是示出当处于第一电荷泄漏状态的第一存储块BLK1的读取操作通过时相应值被改变的块状态表245的示图。
如果在编程之后经过了第一时间段，随着电荷从第一存储块BLK1的存储器单元逐渐泄漏，可能导致类似于图4所示的第二阈值电压分布42的状态。当从主机接收到对第一存储块BLK1的读取请求时，首先通过使用先前通过读取电压从第一存储块BLK1读出数据。如果读出的数据的ECC解码失败，则通过改变读取电压从第一存储块BLK1再次读出数据。例如，如图6B所示，如果由作为先前通过读取电压的第一读取电压Vr1(参见图4)读出的数据的ECC解码失败，并且由改变的第二读取电压Vr2(参见图4)读出的数据的ECC解码通过，则在块状态表245中，可以将第一存储块BLK1的先前通过读取电压更新为“Vr2”，并且先前擦除/写入计数不会改变。
此时，保持管理器220可以计算作为当前通过读取电压的第二读取电压Vr2与作为先前通过读取电压的第一读取电压Vr1之间的差值，并且可以确定计算出的差值是否小于、等于或大于预设阈值。如果差值小于阈值，则确定没有必要执行刷新操作。如果差值等于或大于阈值，则可以根据当前擦除/写入计数与先前擦除/写入计数相比是否增大，来确定执行刷新操作的必要性。
图7是示出在经过第二时间段之后第一存储块BLK1的第二电荷泄漏状态的示图。
如果在编程之后经过大于第一时间段的第二时间段，则随着电荷从第一存储块BLK1的存储器单元逐渐泄漏，可能导致类似于图4所示的第三阈值电压分布43的状态。如果从主机接收到对第一存储块BLK1的读取请求，则首先通过使用先前通过读取电压从第一存储块BLK1读出数据。如果读出的数据的ECC解码失败，则通过改变读取电压从第一存储块BLK1再次读出数据。例如，如果由作为先前通过读取电压的第二读取电压Vr2读出的读取数据的ECC解码失败，并且由改变的第三读取电压Vr3(参见图4)读出的读取数据的ECC解码通过，则可以在块状态表245中将第一存储块BLK1的先前通过读取电压更新为“Vr3”。
保持管理器220可以计算作为当前通过读取电压的第三读取电压Vr3与作为先前通过读取电压的第二读取电压Vr2之间的差值，并且可以确定计算出的差值是否小于、等于或大于预设阈值。如果差值小于阈值，则确定没有必要执行刷新操作。如果差值等于或大于阈值，则可以根据当前擦除/写入计数与先前擦除/写入计数相比是否增大，来确定执行刷新操作的必要性。
例如，由于当前擦除/写入计数与图7中的先前擦除/写入计数相同，因此保持管理器220可以确定有必要执行刷新操作。
图8A是示出第一存储块BLK1中存储的数据的无效状态的示图，图8B是示出在对重新分配的第一存储块BLK1的擦除操作之后编程操作完成时的状态的示图，以及图8C是示出其中当重新分配的第一存储块BLK1的编程操作完成时相应值被改变的块状态表245的示图。
如果从主机接收到包括与第一存储块BLK1中存储的数据相对应的逻辑地址的写入请求，则该数据被存储在除第一存储块BLK1之外的另一存储块中，并且如图8A所示，已经存储在第一存储块BLK1中的数据变为无效数据。包括无效数据的第一存储块BLK1可以被分类为指示该块是可用块的“空闲块”。
图8B示出了其中被分类为空闲块的第一存储块BLK1在被重新分配为开放块之后被编程的状态。尽管在图8B中未具体示出，但是可以在通过擦除操作将第一存储块BLK1变为擦除状态之后，对重新分配的第一存储块BLK1进行编程。如图8C所示，由于已经对第一存储块BLK1顺序地执行了擦除操作和编程操作，所以在块状态表245中将第一存储块BLK1的当前擦除/写入计数更新为“2”。
图9是示出在经过第二时间段之后的重新分配的第一存储块BLK1的第二电荷泄漏状态的示图。
如果在编程之后经过了第二时间段，则第一存储块BLK1的存储器单元可能具有类似于图4所示的第三阈值电压分布43的状态。响应于从主机接收的对第一存储块BLK1的读取请求，由作为先前通过读取电压的第二读取电压Vr2读出的数据的ECC解码可能失败，并且由改变的第三读取电压Vr3(参见图4)读出的数据的ECC解码可能通过。
保持管理器220可以计算作为当前通过读取电压的第三读取电压Vr3与作为先前通过读取电压的第二读取电压Vr2之间的差值，并且可以确定计算出的差值是否小于、等于或大于预设阈值。如果差值小于阈值，则确定没有必要执行刷新操作。如果差值等于或大于阈值，则可以根据当前擦除/写入计数与先前擦除/写入计数相比是否增大，来确定执行刷新操作的必要性。
例如，由于与图9中的先前擦除/写入计数相比当前擦除/写入计数增大，因此保持管理器220可以确定没有必要执行刷新操作。由于擦除/写入计数的增大意味着数据被新存储在相应存储块中，因此确定读取电压的变化不是由于保持特性的劣化引起的。
图10是根据本公开的实施例的用于操作电子设备的方法的流程图。在参照图10描述根据本实施例的用于操作电子设备10的方法时，也可以参考图1至图9之中的至少一个。
在步骤S1001，可以从主机接收读取请求。从主机接收的读取请求是对第一存储块BLK1的读取请求(参见图2B)。
在步骤S1003，控制器200的处理器230可以响应于来自主机的读取请求，控制存储装置100的操作以对第一存储块BLK1执行读取操作。存储装置100可以在处理器230的控制下从第一存储块BLK1读出数据，并将读出的数据传送到控制器200。
在步骤S1005，处理器230可以通过使用ECC(错误校正码)引擎(未示出)对从存储装置100接收的读取数据执行ECC解码。ECC引擎可以向处理器230提供指示对读取数据的ECC解码是通过(即成功)还是失败(即失败)的信号。处理器230可以基于从ECC引擎提供的信号来确定读取数据的ECC解码是否成功。如果读取数据的ECC解码成功(即，在步骤S1005为“是”)，则进程可以进行到步骤S1011。相反，如果读取数据的ECC解码失败(即，在步骤S1005为“否”)，则进程可以进行到步骤S1007。
在步骤S1007，处理器230可以确定对第一存储块BLK1的读取操作计数是否等于或大于阈值计数。如果读取操作计数等于或大于阈值计数(即，在步骤S1007为“是”)，则进程可以进行到步骤S1017。如果读取操作计数小于阈值计数(即，在步骤S1007为“否”)，则进程可以进行到步骤S1009。
在步骤S1009，存储装置100可以在处理器230的控制下改变读取电压，可以通过将改变的读取电压施加到第一存储块BLK1来再次从第一存储块BLK1读出数据，并且可以向处理器230提供再次读出的数据。
在步骤S1011，处理器230可以驱动保持管理器220以计算第一存储块BLK1的当前通过读取电压和先前通过读取电压之间的差值。
在步骤S1013，保持管理器220可以将在步骤S1011计算的差值与预设阈值进行比较，并且可以确定差值是否等于或大于阈值。如果差值小于阈值(即，在步骤S1013为“否”)，则可以结束对第一存储块BLK1的读取操作。如果差值等于或大于阈值(即，在步骤S1013为“是”)，则进程可以进行到步骤S1015。
在步骤S1015，保持管理器220可以通过参照块状态表245来确定第一存储块BLK1的当前擦除/写入计数和先前擦除/写入计数是否相同。如果当前擦除/写入计数和先前擦除/写入计数不相同(即，在步骤S1015为“否”)，则可以结束对第一存储块BLK1的读取操作。如果当前擦除/写入计数和先前擦除/写入计数相同(即，在步骤S1015为“是”)，则进程可以进行到步骤S1017。
在步骤S1017，保持管理器220确定有必要对第一存储块BLK1执行刷新操作，并且向处理器230提供指示确定结果的信号。另外，保持管理器220确定有必要扫描除第一存储块BLK1之外的所有其余存储块的保持状态，并且向处理器230提供指示确定结果的信号。
处理器230可以基于从保持管理器220提供的信号，控制存储装置100的操作以对第一存储块BLK1执行刷新操作。而且，在电子设备10处于空闲状态时、被启动时或在存储装置100中执行垃圾收集(GC)时，处理器230可以控制存储装置100的操作，以对其余的存储块执行保持状态扫描操作。
图11是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。参照图11，数据处理系统2000可以包括主机设备2100以及SSD 2200。
SSD 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250以及电源连接器2260。
控制器2210可以控制SSD 2220的整体操作。
缓冲存储器装置2220可以将数据临时存储在非易失性存储器装置2231至223n中。缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n读取的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传送到主机设备2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可以用作SSD 2200的存储介质。非易失性存储器装置2231至223n可以通过多个通道CH1至CHn与控制器2210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到相同通道的非易失性存储器装置可以联接到相同的信号总线和相同的数据总线。
电源2240可以将通过电源连接器2260输入的电力PWR提供到SSD 2200内的组件。电源2240可包括辅助电源2241。辅助电源2241可以供应电力以便在发生突然断电时，SSD2200也正常终止。辅助电源2241可以包括能够对电源PWR充电的大容量电容器。
控制器2210可以通过信号连接器2250与主机设备2100交换信号SGL。信号SGL可以包括命令、地址、数据以及诸如元数据、计数值和命令优先级数据的其它相关信息。信号连接器2250可以根据主机设备2100和SSD 2200之间的接口方法被配置为各种类型的连接器中的任意一种。
图12是示出根据本公开的实施例的诸如图11所示的控制器的示图。参照图12，控制器2210可以包括主机接口2211、控制组件2212、随机存取存储器(RAM)2213、错误校正码(ECC)组件2214和存储器接口2215。
主机接口2211可以根据主机设备2100的协议执行主机设备2100和SSD 2200之间的接口连接。例如，主机接口2211可以通过以下中的任意一种与主机设备2100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-e或PCIe)协议和通用闪存(UFS)协议。主机接口2211可以执行磁盘仿真功能，使得主机设备2100将SSD 2200识别为通用数据存储设备，例如，硬盘驱动器HDD。
控制组件2212可以分析和处理从主机设备2100输入的信号SGL。控制组件2212可以根据用于驱动SDD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可以被操作为用于驱动固件或软件的工作存储器。
ECC组件2214可以生成用于待传送到非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置2231至223n中。ECC组件2214可以基于奇偶校验数据检测从非易失性存储器装置2231至223n读取的数据的错误。当检测到的错误在可校正范围内时，ECC组件2214可以校正检测到的错误。
存储器接口2215可以根据控制组件2212的控制向非易失性存储器装置2231至223n提供诸如命令和地址的控制信号。存储器接口2215可以根据控制组件2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口2215可以将存储在缓冲存储器装置2220中的数据提供到非易失性存储器装置2231至223n，或者将从非易失性存储器装置2231至223n读取的数据提供到缓冲存储器装置2220。
图13是示出根据实施例的包括电子设备的数据处理系统的示图。参照图13，数据处理系统3000可以包括主机设备3100和数据存储设备3200。
主机设备3100可以以诸如印刷电路板(PCB)的板形式配置。虽然未在图13中示出，但是主机设备3100可以包括被配置为执行主机设备3100的功能的内部功能块。
主机设备3100可以包括连接端子3110，诸如插座、插槽或连接器。数据存储设备3200可以安装在连接端子3110上。
数据存储设备3200可以以诸如PCB的板形式配置。数据存储设备3200可以指存储器模块或存储卡。数据存储设备3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231至3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可以控制数据存储设备3200的整体操作。控制器3210可以以与图12所示的控制器2210相同或基本相同的方式配置。
缓冲存储器装置3220可以将数据临时存储在非易失性存储器装置3231和3232中。缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读取的数据。临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传送到主机设备3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可以用作数据存储设备3200的存储介质。
PMIC 3240可以将通过连接端子3250输入的电力提供到数据存储设备3200内的组件。PMIC 3240可以根据控制器3210的控制来管理数据存储设备3200的电力。
连接端子3250可以联接到主机设备3100的连接端子3110。电力以及诸如命令、地址和数据的信号可以通过连接端子3250在主机设备3100和数据存储设备3200之间传送。连接端子3250可以根据主机设备3100和数据存储设备3200之间的接口方案以各种形式中的任意一种配置。连接端子3250可以布置在数据存储设备3200中或数据存储设备3200的任意一侧。
图14是示出根据实施例的包括电子设备的数据处理系统的示图。参照图14，数据处理系统4000可以包括主机设备4100和数据存储设备4200。
主机设备4100可以以诸如印刷电路板(PCB)的板形式配置。虽然未在图14中示出，但是主机设备4100可以包括被配置为执行主机设备4100的功能的内部功能块。
数据存储设备4200可以以表面安装封装形式配置。数据存储设备4200可以通过焊球4250安装在主机设备4100上。数据存储设备4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可以控制数据存储设备4200的整体操作。控制器4210可以以与图12所示的控制器2210相同或基本相同的方式配置。
缓冲存储器装置4220可以将数据临时存储在非易失性存储器装置4230中。缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读取的数据。临时存储在缓冲存储器装置4220中的数据可以通过控制器4210的控制被传送到主机设备4100或非易失性存储器装置4230。
非易失性存储器装置4230可以用作数据存储设备4200的存储介质。
图15是示出根据实施例的包括数据存储设备的网络系统5000的示图。参照图15，网络系统5000可以包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可以响应于来自多个客户端系统5410至5430的请求服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以将数据提供到多个客户端系统5410至5430。
服务器系统5300可以包括主机设备5100和数据存储设备5200。数据存储设备5200可以包括图1的电子设备10、图11的SSD 2200、图13的数据存储设备3200或图14的数据存储设备4200。
图16是示出根据实施例的电子设备的存储装置中包括的非易失性存储器装置的框图。参照图16，非易失性存储器装置100可以包括存储器单元阵列110、行解码器120、列解码器140、数据读取/写入块130、电压生成器150和控制逻辑160。
存储器单元阵列110可以包括存储器单元MC，该存储器单元MC布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域。
行解码器120可以通过字线WL1到WLm联接到存储器单元阵列110。行解码器120可通过控制逻辑160的控制来操作。行解码器120可以解码从外部设备(未示出)提供的地址。行解码器120可以基于解码结果选择并驱动字线WL1到WLm。例如，行解码器120可以将从电压生成器150提供的字线电压提供到字线WL1至WLm。
数据读取/写入块130可以通过位线BL1至BLn联接到存储器单元阵列110。数据读取/写入块130可以包括与字线BL1至BLn对应的读取/写入电路RW1至RWn。数据读取/写入块130可以根据控制逻辑160的控制来操作。数据读取/写入块130可以根据操作模式操作为写入驱动器或读出放大器。例如，数据读取/写入块130可以操作为写入驱动器，该写入驱动器被配置为在写入操作中将从外部设备提供的数据存储在存储器单元阵列110中。在另一示例中，数据读取/写入块130可以操作为读出放大器，该读出放大器被配置为在读取操作中从存储器单元阵列110读取数据。
列解码器140可以通过控制逻辑160的控制来操作。列解码器140可以解码从外部设备(未示出)提供的地址。列解码器140可以基于解码结果将对应于位线BL1至BLn的数据读取/写入块130的读取/写入电路RW1至RWn和数据输入/输出(I/O)线(或数据I/O缓冲器)联接。
电压生成器150可以生成用于非易失性存储器装置100的内部操作的电压。通过电压生成器生成的电压可应用于存储器单元阵列110的存储器单元。例如，在编程操作中生成的编程电压可以被施加到待执行编程操作的存储器单元的字线。再如，在擦除操作中生成的擦除电压可以被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可以被施加到待执行读取操作的存储器单元的字线。
控制逻辑160可以基于从外部设备提供的控制信号来控制非易失性存储器装置100的整体操作。例如，控制逻辑160可以控制非易失性存储器装置100的操作，诸如非易失性存储器装置100的读取操作、写入操作和擦除操作。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以对所述的实施例进行各种改变和修改。

Claims (35)

1.一种电子设备，包括：
存储装置，具有包括第一存储块的多个存储块；以及
控制器，响应于主机的读取请求来控制所述存储装置对所述第一存储块执行读取操作，
其中所述控制器基于在执行所述读取操作时施加到所述第一存储块的当前通过读取电压和先前通过读取电压之间是否存在差值，以及所述第一存储块的当前擦除/写入计数与先前擦除/写入计数之间是否存在差异，来控制所述存储装置对所述第一存储块执行刷新操作。
2.根据权利要求1所述的电子设备，其中所述控制器包括：
处理器，控制所述控制器的一般操作；
存储器，包括块状态表，所述块状态表存储关于所述第一存储块的所述先前通过读取电压和所述先前擦除/写入计数的状态信息；以及
保持管理器，计算所述当前通过读取电压和所述先前通过读取电压之间的差值，
将计算的差值与预设阈值进行比较，
将所述当前擦除/写入计数与所述先前擦除/写入计数进行比较，并且
向所述处理器提供指示比较结果的信号。
3.根据权利要求2所述的电子设备，其中所述状态信息包括所述当前擦除/写入计数、所述先前通过读取电压以及所述先前擦除/写入计数。
4.根据权利要求2所述的电子设备，其中所述控制器：当所述读取操作成功时，通过所述处理器驱动所述保持管理器来计算所述差值；将计算的差值与所述预设阈值进行比较；并且当所述差值等于或大于所述预设阈值时，将所述当前擦除/写入计数与所述先前擦除/写入计数进行比较。
5.根据权利要求4所述的电子设备，其中当所述当前擦除/写入计数和所述先前擦除/写入计数相同时，所述处理器控制所述存储装置对所述第一存储块执行所述刷新操作。
6.根据权利要求1所述的电子设备，其中所述控制器：当所述读取操作失败时，进一步确定所述第一存储块的读取计数是否等于或大于预设阈值计数；并且当所述读取计数等于或大于所述预设阈值计数时，进一步控制所述存储装置对所述第一存储块执行所述刷新操作。
7.根据权利要求6所述的电子设备，其中当所述第一存储块的所述读取计数小于所述预设阈值计数时，所述控制器控制所述存储装置改变读取电压，然后通过施加改变的读取电压来控制所述存储装置再次从所述第一存储块中读出数据。
8.根据权利要求1所述的电子设备，其中当对所述第一存储块执行所述刷新操作时，所述控制器进一步控制所述存储装置对除所述第一存储块之外的所述多个存储块中的每一个执行保持状态扫描操作。
9.根据权利要求8所述的电子设备，其中当所述电子设备处于空闲状态时、被启动时或者当所述存储装置中执行垃圾收集操作，即GC操作时，所述控制器控制所述存储装置执行所述保持状态扫描操作。
10.一种操作电子设备的方法，包括：
响应于来自主机的读取请求，对第一存储块执行读取操作；
确定在所述读取操作时施加到所述第一存储块的当前通过读取电压和先前通过读取电压之间是否存在差值，以及所述第一存储块的当前擦除/写入计数与先前擦除/写入计数之间是否存在差异；并且
根据确定结果对所述第一存储块执行刷新操作。
11.根据权利要求10所述的方法，进一步包括：在执行所述读取操作之后，确定所述读取操作是否成功。
12.根据权利要求11所述的方法，进一步包括：
当所述读取操作成功时，计算所述第一存储块的所述当前通过读取电压与所述先前通过读取电压之间的差值；
确定所述差值是否等于或大于预设阈值；并且
当所述差值等于或大于所述预设阈值时，确定所述第一存储块的所述当前擦除/写入计数与所述先前擦除/写入计数是否相同，
其中当所述当前擦除/写入计数和所述先前擦除/写入计数相同时，执行对所述第一存储块的所述刷新操作。
13.根据权利要求12所述的方法，进一步包括：当所述差值小于所述预设阈值或者所述当前擦除/写入计数与所述先前擦除/写入计数不相同时，结束对所述第一存储块的所述读取操作。
14.根据权利要求11所述的方法，进一步包括：
当所述读取操作失败时，确定所述第一存储块的读取计数是否等于或大于预设阈值计数；并且
当所述读取计数等于或大于所述预设阈值计数时，对所述第一存储块执行所述刷新操作。
15.根据权利要求14所述的方法，进一步包括：当所述读取计次数小于所述预设阈值计数时，
改变读取电压；并且
通过使用改变的读取电压再次从所述第一存储块中读出数据。
16.根据权利要求10所述的方法，进一步包括：当对所述第一存储块执行所述刷新操作时，对除所述第一存储块之外的所述多个存储块中的每一个执行保持状态扫描操作。
17.根据权利要求16所述的方法，其中当所述电子设备处于空闲状态时、被启动时或在包括所述第一存储块的存储装置中执行垃圾收集操作，即GC操作时，执行所述保持状态扫描操作。
18.一种存储器系统，包括：
存储器装置，包括存储块；以及
控制器，所述控制器：
存储所述存储块的先前通过读取电压、当前擦除/写入计数即当前EW计数、以及先前擦除/写入计数即先前EW计数；并且
当所述当前通过读取电压与所述先前通过读取电压之间的差值大于预定阈值并且所述当前EW计数与所述先前EW计数相同时，控制所述存储器装置对所述存储块执行刷新操作。
19.一种控制器的操作方法，所述控制器控制包括存储块的存储器装置，所述操作方法包括：
当对所述存储块执行当前读取操作时，存储所述存储块的先前通过读取电压、当前擦除/写入计数即当前EW计数以及最近的先前擦除/写入计数即最近的先前EW计数；并且
当前通过读取电压与所述先前通过读取电压之间的差值大于预定阈值，并且所述当前EW计数和所述最近的先前EW计数相同时，控制所述存储器装置对所述存储块执行刷新操作。
20.一种具有数据保持保护的电子设备，包括：
数据存储装置，包括多个存储块；以及
控制器，包括保持管理器，并且响应于来自主机的读取请求，控制所述数据存储装置对所述多个存储块之中的第一存储块执行读取操作，
其中在当前读取操作被确定为成功时，所述保持管理器将在所述当前读取操作中施加到所述第一存储块的通过读取电压与在上一次先前读取操作期间施加到所述第一存储块的存储的先前通过读取电压进行比较，以确定电压差值。
其中当所述电压差值大于或等于预设电压阈值时，所述保持管理器确定所述第一存储块的当前擦除/写入计数，并将所述第一存储块的所述当前擦除/写入计数与存储的先前擦除/写入计数进行比较，并且
其中在所述当前擦除/写入计数等于所述存储的先前擦除/写入计数时，所述保持管理器对所述第一存储块执行刷新操作。
21.根据权利要求20所述的电子设备，
其中所述控制器进一步包括处理器，
其中所述处理器确定并存储所述当前读取操作的读取计数，并在所述当前读取操作被确定为失败时将所述读取计数与预设读取计数阈值进行比较，并且
其中当所述读取计数小于所述预设读取计数阈值时，所述数据存储装置在所述控制器的控制下，改变在所述当前读取操作中施加到所述第一存储块的读取电压，并基于改变的读取电压重新执行所述当前读取操作。
22.根据权利要求21所述的电子设备，
其中当所述读取计数大于或等于所述预设读取计数阈值时，所述保持管理器对所述第一存储块执行刷新操作。
23.根据权利要求21所述的电子设备，其中所述控制器进一步包括：
块状态表，存储所述当前擦除/写入计数、所述存储的先前通过读取电压以及所述存储的先前擦除/写入计数，
其中当所述当前读取操作被确定为成功时，所述保持管理器更新所述存储的先前通过读取电压。
24.根据权利要求20所述的电子设备，
其中所述控制器进一步包括处理器，并且
其中当所述当前读取操作读取的数据的ECC解码即错误校正码解码通过时，所述处理器确定所述当前读取操作成功。
25.根据权利要求24所述的电子设备，其中当通过所述当前读取操作读取的数据的ECC解码失败时，所述处理器确定所述当前读取操作失败。
26.根据权利要求20所述的电子设备，其中所述保持管理器对除所述第一存储块之外的所述多个存储块中的每一个执行保持状态扫描操作。
27.根据权利要求26所述的电子设备，其中当所述电子设备处于空闲状态时、被启动时或者当所述数据存储装置中执行垃圾收集时，将所述保持状态扫描操作作为后台操作来执行。
28.一种电子设备中的数据保持保护的方法，包括：
响应于来自主机的读取请求，由具有多个存储块并且由控制器控制的数据存储装置执行当前读取操作，所述控制器包括保持管理器；
当所述当前读取操作被确定为成功时，由所述保持管理器将在所述当前读取操作中施加到所述多个存储块之中的第一存储块的通过读取电压与在上一次先前读取操作期间施加到所述第一存储块的存储的先前通过读取电压进行比较，以确定电压差值；
由所述保持管理器确定所述第一存储块的当前擦除/写入计数；
当所述电压差值大于或等于预设电压阈值时，由所述保持管理器将所述第一存储块的所述当前擦除/写入计数与存储的先前擦除/写入计数进行比较；并且
在所述当前擦除/写入计数与所述存储的先前擦除/写入计数相同时，由所述保持管理器对所述第一存储块执行刷新操作。
29.根据权利要求28所述的方法，进一步包括：
当所述当前读取操作被确定为失败时，由所述控制器中包括的处理器存储针对所述当前读取操作确定的读取计数；
由所述处理器将所述读取计数与预设读取计数阈值进行比较；
当所述读取计数小于所述预设读取计数阈值时，由所述数据存储装置在所述控制器的控制下，改变在所述当前读取操作中施加到所述第一存储块的读取电压；并且
重新执行所述当前读取操作。
30.根据权利要求29所述的方法，进一步包括：
当所述读取计数大于或等于所述预设读取计数阈值时，由所述保持管理器对所述第一存储块执行刷新操作。
31.根据权利要求28所述的方法，进一步包括：
当所述当前读取操作被确定为成功时，由所述保持管理器更新所述存储的先前通过读取电压，
其中所述控制器进一步包括块状态表，所述块状态表存储所述当前擦除/写入计数、所述存储的先前通过读取电压以及所述存储的先前擦除/写入计数。
32.根据权利要求28所述的方法，其中当通过所述当前读取操作读取的数据的ECC解码即错误校正码解码通过时，所述控制器确定所述当前读取操作成功。
33.根据权利要求29所述的方法，其中当通过所述当前读取操作读取的数据的ECC解码失败时，所述控制器确定所述当前读取操作失败。
34.根据权利要求28所述的方法，进一步包括：
对除所述第一存储块之外的所述多个存储块中的每一个执行保持状态扫描操作。
35.根据权利要求34所述的方法，其中当所述电子设备处于空闲状态时、被启动时或者当所述数据存储装置中执行垃圾收集时，将所述保持状态扫描操作作为后台操作来执行。
CN201911058023.7A 2018-11-23 2019-11-01 具有数据保持保护的电子设备及其操作方法 Withdrawn CN111223514A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180146727A KR102634809B1 (ko) 2018-11-23 2018-11-23 전자 장치 및 그것의 동작 방법
KR10-2018-0146727 2018-11-23

Publications (1)

Publication Number Publication Date
CN111223514A true CN111223514A (zh) 2020-06-02

Family

ID=70770297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911058023.7A Withdrawn CN111223514A (zh) 2018-11-23 2019-11-01 具有数据保持保护的电子设备及其操作方法

Country Status (3)

Country Link
US (1) US11061614B2 (zh)
KR (1) KR102634809B1 (zh)
CN (1) CN111223514A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113805795A (zh) * 2020-06-12 2021-12-17 意法半导体(鲁塞)公司 用于管理访问随机存取存储器的请求的方法和对应系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366763B2 (en) * 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
KR20220101264A (ko) 2021-01-11 2022-07-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627444A (zh) * 2007-10-03 2010-01-13 株式会社东芝 半导体存储装置
US20110208990A1 (en) * 2010-02-23 2011-08-25 Rambus Inc. Regulation of Memory IO Timing
US20130007353A1 (en) * 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device
CN104240760A (zh) * 2013-06-12 2014-12-24 三星电子株式会社 包括非易失性存储器设备的存储器系统及其动态存取方法
US20170084340A1 (en) * 2015-09-17 2017-03-23 SK Hynix Inc. Storage device and operating method thereof
US9715429B1 (en) * 2016-07-07 2017-07-25 Phison Electronics Corp. Decoding method, memory storage device and memory control circuit unit
US20170287564A1 (en) * 2016-03-29 2017-10-05 SK Hynix Inc. Memory system and operating method thereof
CN107622783A (zh) * 2016-07-14 2018-01-23 群联电子股份有限公司 译码方法、存储器存储装置及存储器控制电路单元
US20180061510A1 (en) * 2016-08-29 2018-03-01 SK Hynix Inc. Data storage device and operating method thereof
US20180190358A1 (en) * 2016-12-30 2018-07-05 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN108735253A (zh) * 2017-04-20 2018-11-02 三星电子株式会社 非易失性存储器存储系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO312698B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
KR20130006299A (ko) * 2011-07-06 2013-01-16 에스케이하이닉스 주식회사 반도체 장치의 동작 방법
KR101824068B1 (ko) * 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
KR102069864B1 (ko) * 2012-11-05 2020-01-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102025193B1 (ko) 2013-02-19 2019-09-25 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
KR101628925B1 (ko) 2014-06-17 2016-06-10 고려대학교 산학협력단 메모리 시스템 및 메모리 시스템의 동작 방법
KR102512448B1 (ko) * 2016-03-28 2023-03-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102648779B1 (ko) * 2016-12-01 2024-03-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102487553B1 (ko) * 2016-12-07 2023-01-11 삼성전자주식회사 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627444A (zh) * 2007-10-03 2010-01-13 株式会社东芝 半导体存储装置
US20130007353A1 (en) * 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device
US20110208990A1 (en) * 2010-02-23 2011-08-25 Rambus Inc. Regulation of Memory IO Timing
CN104240760A (zh) * 2013-06-12 2014-12-24 三星电子株式会社 包括非易失性存储器设备的存储器系统及其动态存取方法
US20170084340A1 (en) * 2015-09-17 2017-03-23 SK Hynix Inc. Storage device and operating method thereof
KR20170033661A (ko) * 2015-09-17 2017-03-27 에스케이하이닉스 주식회사 저장 장치 및 이의 동작 방법
KR20170111649A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US20170287564A1 (en) * 2016-03-29 2017-10-05 SK Hynix Inc. Memory system and operating method thereof
US9715429B1 (en) * 2016-07-07 2017-07-25 Phison Electronics Corp. Decoding method, memory storage device and memory control circuit unit
CN107622783A (zh) * 2016-07-14 2018-01-23 群联电子股份有限公司 译码方法、存储器存储装置及存储器控制电路单元
US20180061510A1 (en) * 2016-08-29 2018-03-01 SK Hynix Inc. Data storage device and operating method thereof
US20180190358A1 (en) * 2016-12-30 2018-07-05 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN108735253A (zh) * 2017-04-20 2018-11-02 三星电子株式会社 非易失性存储器存储系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K.V.NIKIFOROV ET AL: "EEPROM memory block for use in a micro-power RFID tag" *
王顺: "有机场效应晶体管非易失性存储器的电荷存储机制研究" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113805795A (zh) * 2020-06-12 2021-12-17 意法半导体(鲁塞)公司 用于管理访问随机存取存储器的请求的方法和对应系统

Also Published As

Publication number Publication date
US11061614B2 (en) 2021-07-13
KR20200061217A (ko) 2020-06-02
KR102634809B1 (ko) 2024-02-08
US20200167096A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
CN107799149B (zh) 数据存储装置及其操作方法
US11243709B2 (en) Data storage apparatus and operating method thereof
CN111506516B (zh) 数据存储装置及数据存储装置的操作方法
KR102381218B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
CN111124273B (zh) 数据存储装置及数据存储装置的操作方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
CN110970074B (zh) 存储器系统及其操作方法
US11520694B2 (en) Data storage device and operating method thereof
US11966603B2 (en) Memory system for updating firmware when SPO occurs and operating method thereof
US11061614B2 (en) Electronic apparatus having data retention protection and operating method thereof
CN111752853A (zh) 控制器、存储器系统及其操作方法
CN113704138A (zh) 存储装置及其操作方法
CN112286443A (zh) 控制器、存储器系统及其操作方法
CN113741798A (zh) 数据存储装置及其操作方法
CN110083305B (zh) 存储器系统及其操作方法
CN111752858A (zh) 控制器、存储器系统及其操作方法
CN109147854B (zh) 数据存储装置及其操作方法
CN115794535A (zh) 事件日志管理方法、控制器和存储装置
CN110795366B (zh) 数据存储装置及数据存储装置的操作方法
CN109840214B (zh) 数据存储装置及其操作方法
CN112084118A (zh) 数据存储装置及其操作方法
CN112328516A (zh) 控制器、控制器的操作方法以及包括控制器的存储装置
CN110795360A (zh) 数据存储设备以及该数据存储设备的操作方法
US20180122490A1 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200602