CN107799149B - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN107799149B
CN107799149B CN201710266574.7A CN201710266574A CN107799149B CN 107799149 B CN107799149 B CN 107799149B CN 201710266574 A CN201710266574 A CN 201710266574A CN 107799149 B CN107799149 B CN 107799149B
Authority
CN
China
Prior art keywords
data
page
read voltage
program
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710266574.7A
Other languages
English (en)
Other versions
CN107799149A (zh
Inventor
韩周玹
朴钟元
梁赞祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107799149A publication Critical patent/CN107799149A/zh
Application granted granted Critical
Publication of CN107799149B publication Critical patent/CN107799149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Abstract

本发明公开一种数据存储装置，其包括：非易失性存储器装置；以及控制单元，其适于控制对非易失性存储器装置的第一页面的存储器单元的编程操作，并且在编程操作失败的情况下处理编程失败，其中控制单元改变读取电压以用于区分擦除状态和具有最邻近于擦除状态的阈值电压的编程状态，通过将改变的读取电压施加到第一页面的存储器单元来读出数据，并且根据将通过施加改变的读取电压而读出的数据的翻转位的数量与参考值进行比较的结果来对存储在第一页面的存储器单元中的数据执行错误处理操作。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2016年8月29日向韩国知识产权局提交的申请号为10-2016-0110209的韩国申请的优先权，其通过引用整体并入本文。
技术领域
各种实施例总体涉及一种使用非易失性存储器装置作为存储介质的数据存储装置。
背景技术
近来，用于计算机环境的范例已经转变为普适计算，使得计算机系统可以随时随地使用。由于该事实，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。通常，便携式电子装置可以使用采用存储器装置的数据存储装置以用于将待使用的数据存储在便携式电子装置中。
由于不具有机械驱动部件，所以使用存储器装置的数据存储装置提供以下优点：稳定性和耐久性优良、信息访问速度高并且功耗小。具有这样的优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态硬盘(SSD)。对改进的便携式电子装置的持续需求需要改进的数据存储装置。
发明内容
本发明的各种实施例涉及一种数据存储装置、包括其的系统及其操作方法。数据存储装置能够提高编程失败数据的可靠性。
在实施例中，一种数据存储装置可包括：非易失性存储器装置；以及控制单元，其适于控制对非易失性存储器装置的第一页面的存储器单元的编程操作，并且在编程操作失败的情况下处理编程失败，其中控制单元改变读取电压以用于区分擦除状态和具有最邻近于擦除状态的阈值电压的编程状态，通过将改变的读取电压施加到第一页面的存储器单元来读出数据，并且根据将通过施加改变的读取电压而读出的数据的翻转位(flipped bits)的数量与参考值进行比较的结果来对存储在第一页面的存储器单元中的数据执行错误处理操作。
在实施例中，一种包括非易失性存储器装置的数据存储装置的操作方法可以包括：在对非易失性存储器装置的第一页面的存储器单元的编程操作失败的情况下，改变读取电压以用于区分擦除状态和具有最邻近于擦除状态的阈值电压的编程状态；通过将改变的读取电压施加到第一页面的存储器单元来读出数据；以及根据将通过施加改变的读取电压而读出的数据的翻转位的数量与参考值进行比较的结果来对存储在第一页面的存储器单元中的数据执行错误处理操作。
根据实施例，可以改进编程失败数据的可靠性。
附图说明
通过参照附图详细描述本发明的各种实施例，本发明的上述和其它特征及优点对于本发明所属领域的技术人员将变得更加显而易见，其中：
图1是示出根据本发明的实施例的数据存储装置的框图。
图2是帮助解释在图1的数据存储装置中所示的工作存储器中待被驱动的固件或软件的图的示例的表示。
图3是示出根据本发明的实施例的在图1的数据存储装置中采用的非易失性存储器装置的存储块的电路图。
图4和图5是示出根据本发明的实施例的非易失性存储器装置的存储器单元的阈值电压分布的示例的图。
图6是帮助解释非易失性存储器装置的编程失败的图的示例的表示。
图7是根据本发明的实施例的非易失性存储器装置的编程失败管理操作的流程图。
图8是示出图7的编程失败管理操作的读取电压改变步骤的示例的图。
图9是示出使用图7的编程失败管理操作的改变的读取电压的读出步骤的示例的图。
图10是示出根据本发明的实施例的包括固态硬盘(SSD)的数据处理系统的框图。
图11是示出在图10的数据处理系统中所示的控制器的示例的图。
图12是示出根据本发明的实施例的包括数据存储装置的数据处理系统的图。
图13是示出根据本发明的实施例的包括数据存储装置的数据处理系统的框图。
图14是示出根据本发明的实施例的包括数据存储装置的网络系统的图。
图15是示出根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
在本发明中，在阅读以下结合附图的示例性实施例之后，优点、特征及用于实现优点和特征的方法将变得更加显而易见。然而，本发明可以不同形式体现，并且不应被理解为限于本文阐述的实施例。相反，提供这些实施例以在本发明所属领域的技术人员能够实施本发明的程度上足够详细地描述本发明。
本文中应当理解的是，本发明的实施例不限于附图中所示的细节，并且附图不一定按比例绘制，并且在一些情况下，为了更清楚地描绘本发明的某些特征，可能已经放大比例。虽然本文中使用特定的术语，但是应当理解的是，本文中使用的术语仅用于描述特定实施例的目的，并且不旨在限制本发明的范围。
如本文所使用的，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。将理解的是，当元件被称为在另一元件“上方”、“连接到”或“联接到”另一元件时，其可以是直接地在其它元件上方、直接地连接到或联接到其它元件，或可以存在中间元件。如本文所使用的，除非上下文另有清楚地说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在该说明书中使用术语“包含”、“包括”、“包含有”和/或“包括有”时，它们指定至少一个阐述的特征、步骤、操作和/或元件的存在，而不排除其一个或多个其它特征、步骤、操作和/或元件的存在或增加。
在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细描述公知的进程结构和/或进程。
还应注意的是，在一些情况下，如对相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例描述的元件(也称为特征)可单独使用或与另一实施例的其它元件结合使用。
在下文中，将在下文中参照附图通过实施例的各种示例来描述数据存储装置及其操作方法。
现在参照图1，提供根据本发明的实施例的数据存储装置100。
数据存储装置100可以存储待由诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐系统等的主机装置(未示出)访问的数据。数据存储装置100也可以被称为存储器系统。
数据存储装置100可以根据与主机装置电联接的接口的协议被配置为各种存储装置中的任意一种。例如，数据存储装置100可以被配置为诸如以下的各种存储装置中的任意一种：固态硬盘、MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡、SD、迷你-SD和微型-SD形式的安全数字卡、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡、外围组件互连(PCI)卡存储装置、高速PCI(PCI-E)卡存储装置、标准闪存(CF)卡、智能媒体卡、记忆棒等。
数据存储装置100可被制造为诸如例如以下的各种封装中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOP)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)和晶片级堆叠封装(WSP)。
数据存储装置100可以包括控制器200。控制器200可以包括控制单元210、随机存取存储器230和错误校正码(ECC)单元250。
控制单元210可以控制控制器200的操作。控制单元210可以分析和处理从主机装置输入的信号或请求。为此，控制单元210可以驱动加载在随机存取存储器230中的代码的指令或算法，即固件或软件，并且可以控制控制器200中的功能块的操作。控制单元210可以由微控制单元(MCU)、中央处理单元(CPU)等构造。
随机存取存储器230可存储待由控制单元210驱动的固件或软件。而且，随机存取存储器230可以存储驱动固件或软件所必需的数据，例如，元数据。也就是说，随机存取存储器230可以作为控制单元210的工作存储器来操作。
随机存取存储器230可以临时地存储待从主机装置传输到非易失性存储装置300或待从非易失性存储装置300传输到主机装置的数据。换言之，随机存取存储器230可以作为数据缓冲存储器或数据高速缓冲存储器来操作。
错误校正码(ECC)单元250可以执行用于检测从非易失性存储器装置300读出的数据中是否包括错误的错误检测操作以及用于校正数据中包括的错误的错误校正操作。为此，错误校正码(ECC)单元250可以生成用于待被存储在非易失性存储器装置中的数据的错误校正码。错误校正码(ECC)单元250可以基于错误校正码来检测和校正从非易失存储器装置300读出的数据的错误。在处于错误校正能力范围内的错误被检测的情况下，错误校正码(ECC)单元250可以校正检测的错误。在超出错误校正能力范围内的错误被检测的情况下，错误校正码(ECC)单元250不能校正检测的错误。在检测的错误未被校正的情况下，可能发生非易失性存储器装置300的读取失败。
数据存储装置100可以包括非易失性存储器装置300。非易失性存储器装置300可以用作数据存储装置100的存储介质。非易失性存储器装置300可以由NAND闪速存储器装置配置。否则，根据构造存储器单元区域310的存储器单元，非易失性存储器装置300可以由诸如以下的各种类型的非易失性存储器装置中的任意一种配置：NOR闪速存储器装置、使用铁电电容的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫系合金的相变随机存取存储器(PRAM)、使用过渡金属化合物的电阻式随机存取存储器(RERAM)。
存储器单元区域310可以包括多个存储器单元。从操作的角度或物理(或结构)的角度来看，包含在存储器单元区域310中的存储器单元可以被配置成分层存储器单元集合(memory cell set)或存储器单元组(memory cell unit)。例如，联接到相同字线并且待被同时读取和编程(或写入)的存储器单元可以被配置为页面PG。并且，待被同时擦除的存储器单元可以被配置到存储块BLK中。配置存储器单元区域310的存储块的数量和包含在每个存储块中的页面的数量可以不同地改变。
图2是帮助解释在图1中所示的工作存储器230中待被驱动的固件或软件的图的示例的代表。
如上所述，控制单元210可以存储块为单位来控制擦除操作，并且以页面为单位来控制读取操作或编程操作。非易失性存储器装置300不可能执行重写操作，即，在控制单元将新数据写入相同的存储器单元之前，控制单元必须首先删除旧数据。因此，控制单元210执行擦除操作以在新数据可以被存储在存储有数据的存储器单元中之前删除先前存储的数据。
控制单元210可以驱动被称为闪存转换层FTL的固件或软件，以控制非易失性存储器装置300的固有操作并且向主机装置提供装置兼容性。通过驱动这种闪存转换层FTL，数据存储装置100可以被主机装置识别为诸如硬盘的通用数据存储装置。
闪存转换层FTL可以被加载到随机存取存储器230上，并且可以被配置为包括用于执行各种功能的各种模块和用于驱动模块所必需的元数据。例如，参照图2的示例，闪存转换层FTL可以包括地址映射表MAP、磨损均衡模块WL、垃圾收集模块GC、坏块管理模块BB和编程失败管理模块PF。闪存转换层可以包括本领域公知的但不是描述本发明所必需的并且因此没有包括在本公开的描述中的其它模块。
在其中主机装置访问数据存储装置100(例如，请求读取操作或写入操作)的情况下，主机装置可以将逻辑地址提供到数据存储装置100。闪存转换层FTL可将提供的逻辑地址转换为非易失性存储器装置300的物理地址，并且通过参照转换的物理地址来执行所请求的操作。为了执行这种地址转换操作，地址转换数据，即地址映射表MAP可以包括在闪存转换层FTL中。
磨损均衡模块WL使非易失性存储器装置300的各种页面或存储块的磨损均衡。非易失性存储器装置300的存储器单元可由于编程操作和擦除操作而磨损(“老化”)。老化的存储器单元，即磨损的存储器单元可能会导致失败。磨损均衡模块WL可以平衡各个存储块的编程-擦除计数，以防止某个存储块比其它存储块更早地磨损。
垃圾收集模块GC可以管理其中存储碎片数据的存储块。如上所述，非易失性存储器装置300不可能执行重写操作，并且擦除的单元可大于编程的单元。由于该原因，当存储空间达到极限时，非易失性存储器装置300可以采用将分散在物理上不同位置的有效数据收集到一个位置的操作。垃圾收集模块GC可以执行将由于执行多个写入操作和多个擦除操作而成碎片的有效数据收集到收集区域的操作。
坏块管理模块BB可以管理在非易失性存储器装置300的存储块之中的发生失败的存储块。如上所述，在磨损的存储器单元中可能发生失败。存储在失败的存储器单元中的数据可能无法正常地读出。此外，数据可能不会正常地存储在失败的存储器单元中。坏块管理模块BB可以管理包括失败的存储器单元的存储块，使得失败的存储器单元不再被使用。在其中非易失性存储器装置300的编程操作失败的情况下，编程失败管理模块PF可以处理编程失败。例如，编程失败管理模块PF可以通过改变读取电压来读出其中已经发生编程失败的页面的数据，并且根据读出的数据与标准的比较结果来对其中已经发生编程失败的页面的数据执行错误处理操作。稍后将详细描述编程失败管理模块PF的操作。
图3是示出非易失性存储器装置300的存储块的电路图。存储块BLK可以包括联接到多个位线BL1至BLn的多个单元串ST1至STn，其中每个单元串联接到单个位线。单元串ST1至STn具有相同的电路配置，并且为了便于说明，以下将代表性地描述一个单元串ST1。
单元串ST1可以包括漏极选择晶体管DST、多个存储器单元MC11至MC1m以及源极选择晶体管SST，其以所述顺序在位线BL1和共源线CSL之间串联联接。详细地，单元串ST1的漏极选择晶体管DST联接到漏极选择线DSL，并且单元串ST1的源极选择晶体管SST联接到源极选择线SSL。多个存储器单元MC11至MC1m的栅极分别联接到多个字线WL1至WLm。
联接到相同字线WLm的存储器单元MC1m至MCnm可以被同时读取和编程(或写入)。在其中存储器单元MC1m至MCnm是如图4所示的单层单元的情况下，存储器单元MC1m至MCnm可以被配置为一个页面PGm。在其中存储器单元MC1m至MCnm是如图5所示的2位多层单元的情况下，存储器单元MC1m至MCnm可以被配置为两个页面LPGm和MPGm。在以下描述中，为了便于解释，联接到相同字线的存储器单元被称为“页面”。并且，每个源极选择晶体管的栅极联接到公共源极选择线SSL，并且每个漏极选择晶体管DST的栅极联接到公共漏极选择线DSL。
图4和图5是示出根据本发明的实施例的非易失性存储器装置的存储器单元的阈值电压分布的示例的图。
如图4所示，每一个能够存储单个数据位的单层单元可以被擦除以具有擦除状态E的阈值电压，并且可以被编程以具有编程状态P的阈值电压。在读取操作中，具有擦除状态E和编程状态P之间的电压电平的读取电压Vrd_P可以被施加到存储器单元。如果读取电压Vrd_P被施加，则具有擦除状态E的阈值电压的数据单元可以被区分为存储数据“1”的“开-单元(on-cell)”，并且具有编程状态P的阈值电压的数据单元可以被区分为存储数据“0”的“关-单元(off-cell)”。
如图5所示，每一个能够存储两个数据位的多层单元可以被擦除以具有擦除状态E的阈值电压，并且可以被编程以具有多个编程状态P1、P2和P3中的任意一个的阈值电压。在读取操作中，具有在擦除状态E和第一编程状态P1之间的电压电平的第一读取电压Vrd_P1、具有第一编程状态P1和第二编程状态P2之间的电压电平的第二读取电压Vrd_P2以及具有第二编程状态P2和第三编程状态P3之间的电压电平的第三读取电压Vrd_P3中的任意一个可以被施加到存储器单元。
如果第二读取电压Vrd_P2被施加，则具有擦除状态E和第一编程状态P1的阈值电压的存储器单元可以被区分为存储LSB数据“1”的“开-单元”，并且具有第二编程状态P2和第三编程状态P3的阈值电压的存储器单元可以被区分为存储LSB数据“0”的“关-单元”。
如果第一读取电压Vrd_P1被施加，则具有擦除状态E的阈值电压的存储器单元可被区分为存储MSB数据“1”的“开-单元”，并且具有第一编程状态P1的阈值电压的存储器单元可以被区分为存储MSB数据“0”的“关-单元”。
如果第三读取电压Vrd_P3被施加，则具有第二编程状态P2的阈值电压的存储器单元可以被区分为存储MSB数据“1”的“开-单元”，并且具有第三编程状态P3的阈值电压的存储器单元可以被区分为存储MSB数据“0”的“关-单元”。
在编程操作中，为了确定编程是否完成，编程验证电压Vvf_P1、Vvf_P2和Vvf_P3可以被施加到存储器单元。
如果第一编程验证电压Vvf_P1被施加到应当被编程到第一编程状态P1的存储器单元，则具有低于第一编程验证电压Vvf_P1的阈值电压的存储器单元可以被区分为“开-单元”，即，编程未完成的存储器单元，并且具有高于第一编程验证电压Vvf_P1的阈值电压的存储器单元可被区分为“关-单元”，即，编程完成的存储器单元。
如果第二编程验证电压Vvf_P2被施加到应当编程到第二编程状态P2的存储器单元，则具有低于第二编程验证电压Vvf_P2的阈值电压的存储器单元可以被区分为“开-单元”，即，编程未完成的存储器单元，并且具有高于第二编程验证电压Vvf_P2的阈值电压的存储器单元可以被区分为“关-单元”，即，编程完成的存储器单元。
如果第三编程验证电压Vvf_P3被施加到应当编程到第三编程状态P3的存储器单元，则具有低于第三编程验证电压Vvf_P3的阈值电压的存储器单元可以被区分为“开-单元”，即，编程未完成的存储器单元，并且具有高于第三编程验证电压Vvf_P3的阈值电压的存储器单元可以被区分为“关-单元”，即，编程完成的存储器单元。
图6是帮助解释非易失性存储器装置的编程失败的图。为了便于解释，以下将通过举例说明图5所示的2位多层单元来描述非易失性存储器装置的编程失败。
为了使阈值电压分布密集并且确保阈值电压分布之间的裕度，存储器单元可以通过使用增量步进脉冲编程方案来编程。
根据增量步进脉冲编程方案，编程电压Vpgm的一个脉冲可以被施加到存储器单元，并且然后编程验证电压Vvf_P1、Vvf_P2和Vvf_P3可以被应用于检查存储器单元的编程是否完成。即，每当编程电压Vpgm的一个脉冲被施加到存储器单元，可以施加编程验证电压Vvf_P1、Vvf_P2和Vvf_P3。一组施加编程电压Vpgm的单个脉冲的操作和施加编程验证电压Vvf_P1、Vvf_P2和Vvf_P3的操作可以被配置为单个编程循环PL。
在执行编程验证操作之后，如果存储器单元被确定为尚未编程完成，则增加增量ΔV(或阶跃电压或阶跃脉冲)的编程电压Vpgm以及然后编程验证电压Vvf_P1、Vvf_P2和Vvf_P3可以被再次施加到存储器单元。即，可以重复编程循环PL直到存储器单元被编程到期望的阈值电压并且因此存储器单元的编程被完成。如果即使最大编程循环PLmax被执行，存储器单元仍未被编程到期望的阈值电压，则编程操作以“编程失败”结束。
图7是帮助解释根据本发明的实施例的非易失性存储器装置300的编程失败管理操作的流程图。图8是帮助解释图7的步骤S120的图的示例的代表。图9是帮助解释图7的步骤S130的图的示例的代表。将参照图7至图9示例性地描述编程失败管理模块PF对编程失败页面的操作。
在步骤S110中，编程失败管理模块PF可以在执行参照图6所述的编程操作之后确定是否已经发生编程失败。在其中尚未发生编程失败的情况下(步骤S110中为“否”)，可以结束进程。在其中已经发生编程失败的情况下(步骤S110中为“是”)，进程可以进行到步骤S120。
在步骤S120中，编程失败管理模块PF可以改变读取电压以用于确定擦除状态和最邻近于擦除状态的编程状态。参照图8，编程失败管理模块PF可以改变读取电压Vrd_P(在多层单元的情况下为第一读取电压Vrd_P1)以用于区分擦除状态E和最邻近于擦除状态E的编程状态P(在多层单元的情况下为第一编程状态P1)。将读取电压Vrd_P(或Vrd_P1)的默认电压定义为默认读取电压Vrd_def。在一些实施例中，编程失败管理模块PF可以改变读取电压Vrd_P(或Vrd_P1)，使得调整的读取电压Vrd_vary具有低于默认读取电压Vrd_def的电平。
在步骤S130中，编程失败管理模块PF可以控制非易失性存储器装置300通过施加调整的读取电压Vrd_vary来对编程失败页面执行读取操作。参照图9，在联接到编程失败页面的选择的字线SEL_WL的存储器单元MC1至MC5中，被联接到施加了用于编程的位线电压Vbl_pgm的位线的存储器单元MC1、MC3和MC4是对其执行编程操作的存储器单元，同时被联接到施加了禁止电压Vbl_ihb的位线的存储器单元MC2和MC5是对其不执行编程操作的存储器单元。当调整的读取电压Vrd_vary被施加到选择的字线SEL_WL时，编程的存储器单元MC1、MC3和MC4的数据，而非编程禁止的存储器单元MC2和MC5的数据可以被读出。
在步骤S140中，编程失败管理模块PF可以确定翻转数据位的数量是否等于或大于参考值。翻转数据位是在编程操作之前从ECC单元250输出的原始数据与通过调整的读取电压Vrd_vary从编程失败页面读出的数据之间的不同数据位。编程失败管理模块PF可以通过比较原始数据和通过调整的读取电压Vrd_vary读出的数据来确定翻转数据位的数量。参考值可以被设置在错误校正码(ECC)单元250的错误校正能力内。在实施例中，参考值可以被设置在可错误校正的位的数量的50％以内。
在其中翻转数据位的数量小于参考值的情况下，可以结束进程。在其中翻转数据位的数量等于或大于参考值的情况下，可以如步骤S150和步骤S160中的那样对编程失败页面的数据执行错误处理操作。
在步骤S150中，编程失败管理模块PF可以控制错误校正码(ECC)单元250校正从编程失败页面的存储器单元读出的数据的错误。在编程操作之前，编程失败页面的数据可以已经被ECC编码成原始数据。因此，可通过使用调整的读取电压Vrd_vary而被读出的编程失败页面的数据可以通过错误校正码(ECC)单元250被ECC校正。
在步骤S160中，错误校正的数据可以被编程在其它存储器单元中。例如，错误校正的数据可以被编程在除编程失败页面之外的页面中。除编程失败页面以外的页面可以是相同存储块中或不同存储块中的页面。
图10是示出根据本发明的实施例的包括主机装置1100和固态硬盘(SSD)1200的数据处理系统1000的框图。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250以及电源连接器1260。
控制器1210可以控制SSD 1200的操作。
缓冲存储器装置1220可以临时地存储待被存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可以临时地存储从非易失性存储器装置1231至123n读出的数据。临时地存储在缓冲存储器装置1220中的数据可以根据控制器1210的控制被传输至主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以提供电力以允许SSD 1200在发生突然断电时被正常地终止。辅助电源1241可以包括能够充电电力PWR的大容量电容器。
控制器1210可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器构成。
图11是示出在图10中所示的控制器的示例的代表的图。参照图11，控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以提供与主机装置1100的协议相应的关于SSD 1200的接口连接。例如，主机接口单元1211可以通过以下至少一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行SCSI(SAS)协议、外围组件互联(PCI)、高速PCI(PCI-E)和通用闪速存储(UFS)协议。另外，主机接口单元1211可以执行用于支持主机装置1100以将SSD 1200识别为例如硬盘驱动器(HDD)的通用数据存储装置的盘模拟功能。
控制单元1212可以分析和处理从主机装置1100输入的信号SGL。控制单元1212可以根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可以用作驱动这种固件或软件的工作存储器。可以使用任何合适的控制单元。
错误校正码(ECC)单元1214可以生成待被传输至非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可以与数据一起存储在非易失性存储器装置1231至123n中。错误校正码(ECC)单元1214可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测的错误在可校正的范围内，则错误校正码(ECC)单元1214可以校正检测的错误。可以使用任何适合的错误校正码(ECC)单元。
存储器接口单元1215可以提供控制器1210和非易失性存储器装置1231至123n之间的接口。存储器接口单元1215可以根据控制单元1212的控制将诸如命令和地址的控制信号提供到非易失性存储器装置1231至123n。此外，存储器接口单元1215可以根据控制单元1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口单元1215可以将存储在缓冲存储器装置1220中的数据提供到非易失性存储器装置1231至123n，或者将从非易失性存储器装置1231至123n读出的数据提供到缓冲存储器装置1220。可以使用任何合适的存储器接口。
图12是示出根据本发明的实施例的包括数据存储装置的数据处理系统的图。参照图12，数据处理系统2000可以包括主机装置2100和数据存储装置2200。
主机装置2100可以以诸如印刷电路板的板的形式被构造。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。数据存储装置2200可以被安装到连接端子2110。
数据存储装置2200可以以诸如印刷电路板的板的形式被构造。数据存储装置2200可以被称为存储器模块或存储卡。数据存储装置2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制数据存储装置2200的操作。操作可以是读取操作、写入操作、擦除操作、磨损均衡操作、坏块管理操作、编程失败管理操作和垃圾收集操作中的至少一个。控制器2210可以以与图11所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可以临时地存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时地存储从非易失性存储器装置2231和2232读出的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传输至主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作数据存储装置2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到数据存储装置2200的内部。PMIC 2240可以根据控制器2210的控制来管理数据存储装置2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可以在主机装置2100和数据存储装置2200之间传输。根据主机装置2100和数据存储装置2200之间的接口方案，连接端子2250可以被构造成各种类型。连接端子2250可以被设置在数据存储装置2200的任意一侧上。
图13是示出根据本发明的实施例的包括数据存储装置3200和主机装置的数据处理系统3000的框图。主机装置3100可以以诸如印刷电路板的板的形式被构造。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
数据存储装置3200可以以表面安装型封装的形式被构造。数据存储装置3200可以通过多个焊球3250被安装到主机装置3100。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制数据存储装置3200的操作。操作可以是读取操作、写入操作、擦除操作、磨损均衡操作、坏块管理操作，编程失败管理操作和垃圾收集操作中的至少一个。控制器3210可以以与图11所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可以临时地存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储装置3220可以临时地存储从非易失性存储器装置3230读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传输至主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作数据存储装置3200的存储介质。
图14是示出根据本发明的实施例的包括通过网络4500联接的服务器系统4300和客户端系统4410至4430的网络系统4000的图。
服务器系统4300可以响应于来自多个客户端系统4410至4430中的任意一个的请求来服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430中的任意一个提供的数据。又例如，服务器系统4300可以将数据提供到多个客户端系统4410至4430中的任意一个。
服务器系统4300可以包括主机装置4100和数据存储装置4200。数据存储装置4200可以与图1中所示的数据存储装置100、图10中所示的数据存储装置1200、图12中所示的数据存储装置2200或图13中所示的数据存储装置3200相同或相似。
图15是示出根据本发明的实施例的包括在图1的数据存储装置100中的非易失性存储器装置300的框图。参照图15，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、列解码器330，数据读取/写入块340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括布置在其中字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以解码从外部装置(未示出)提供的地址。行解码器320可以基于解码结果来选择并且驱动字线WL1至WLm。例如，行解码器320可以将从电压发生器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块340可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块340可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块340可以根据控制逻辑360的控制来操作。数据读取/写入块340可以根据操作模式作为写入驱动器或读出放大器(sense amplifier)来操作。例如，数据读取/写入块340可以作为写入驱动器来操作，其在写入操作中将从外部装置提供的数据存储在存储器单元阵列310中。又例如，数据读取/写入块340可以作为读出放大器来操作，其在读取操作中从存储器单元阵列310读出数据。
列解码器330可以根据控制逻辑360的控制来操作。列解码器330可以解码从外部装置提供的地址。列解码器330可以基于解码结果将分别与位线BL1至BLn相对应的数据读取/写入块340的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)联接。
电压发生器350可以生成待在半导体存储器装置300的内部操作中使用的电压。由电压发生器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，在编程操作中生成的编程电压可以被施加到待对其执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可以被施加到待对其执行擦除操作的存储器单元的阱区。再例如，在读取操作中产生的读取电压可以被施加到待对其执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号来控制半导体存储器装置300的操作。例如，控制逻辑360可以控制半导体存储器装置300的操作，诸如半导体存储器装置300的读取操作、写入操作、擦除操作、磨损均衡操作、坏块管理操作、编程失败管理操作和垃圾收集操作。
虽然上面已经描述各种实施例，但是本领域技术人员将理解的是描述的实施例仅是示例。因此，本文描述的数据存储装置及其操作方法不应该基于描述的实施例受到限制。

Claims (15)

1.一种数据存储装置，其包括：
非易失性存储器装置；以及
控制单元，其适于控制对所述非易失性存储器装置的页面的存储器单元的编程操作，并且在所述编程操作失败的情况下处理编程失败，
其中所述控制单元调整读取电压以用于区分擦除状态和具有最邻近于所述擦除状态的阈值电压的编程状态，通过将所调整的读取电压施加到所述页面的所述存储器单元来读出数据，并且根据参考值与翻转位的数量的比较结果，对将所调整的读取电压施加到所述页面的所述存储器单元读出的数据执行错误处理操作，
所述数据存储装置进一步包括错误校正码单元即ECC单元，其适于校正从所述非易失性存储器装置读出的数据的错误，
其中所述控制单元通过经由所述错误校正码单元来校正将所调整的读取电压施加到所述页面的所述存储器单元读出的数据的错误，并且将错误校正的数据编程在除所述页面之外的不同页面中，来执行所述错误处理操作，并且
其中所述翻转位是与在所述编程操作之前从所述错误校正码单元输出的原始数据和通过所调整的读取电压从编程失败页面读出的数据之间不同的数据位。
2.根据权利要求1所述的数据存储装置，其中在所述翻转位的数量等于或大于所述参考值的情况下，所述控制单元执行所述错误处理操作。
3.根据权利要求2所述的数据存储装置，其中所述控制单元通过比较所述原始数据和通过所调整的读取电压读出的数据来确定所述翻转位的数量。
4.根据权利要求1所述的数据存储装置，其中所述控制单元将所述参考值可变地设置在所述错误校正码单元的错误校正能力内。
5.根据权利要求1所述的数据存储装置，其中所述控制单元将所述读取电压调整到低于默认读取电压的电压，以用于区分所述擦除状态和最邻近于所述擦除状态的所述编程状态。
6.根据权利要求1所述的数据存储装置，其中所述控制单元读出在所述页面的所述存储器单元之中的除编程禁止的存储器单元之外的存储器单元的数据。
7.一种包括非易失性存储器装置的数据存储装置的操作方法，所述方法包括：
在对所述非易失性存储器装置的页面的存储器单元的编程操作失败的情况下，调整读取电压以用于区分擦除状态和具有最邻近于所述擦除状态的阈值电压的编程状态；
通过将所调整的读取电压施加到所述页面的所述存储器单元来读出数据；并且
根据参考值与翻转位的数量的比较结果，对将所调整的读取电压施加到所述页面的所述存储器单元读出的数据执行错误处理操作，
其中执行所述错误处理操作包括：
通过错误校正码单元即ECC单元来校正将所调整的读取电压施加到所述页面的所述存储器单元读出的数据的错误，以及
将错误校正的数据编程在不同于所述页面的不同页面中，
其中所述翻转位是与在所述编程操作之前从所述错误校正码单元输出的原始数据和通过所调整的读取电压从编程失败页面读出的数据之间不同的数据位。
8.根据权利要求7所述的方法，其中在所述翻转位的数量等于或大于所述参考值的情况下执行所述错误处理操作。
9.根据权利要求8所述的方法，其中通过比较所述原始数据和通过所调整的读取电压读出的数据来确定所述翻转位的数量。
10.根据权利要求7所述的方法，其中所述参考值被可变地设置在所述错误校正码单元的错误校正能力内。
11.根据权利要求7所述的方法，其中所述读取电压被调整到低于默认读取电压的电压电平，以用于区分所述擦除状态和最邻近于所述擦除状态的所述编程状态。
12.根据权利要求7所述的方法，其中读出所述页面的所述存储器单元之中的除编程禁止的存储器单元之外的存储器单元的数据。
13.一种数据存储装置，其包括：
非易失性存储器装置；
错误校正码单元即ECC单元，其适于错误校正存储在所述非易失性存储器装置中的数据；以及
控制单元，其适于：
将所述非易失性存储器装置的编程失败页面的读取电压从默认读取电压调整到调整的读取电压以用于读取擦除状态和最邻近于所述擦除状态的编程状态的存储器单元，
通过比较在编程操作之前从所述错误校正码单元输出的原始数据和通过所述调整的读取电压读出的数据来确定不同位的数量，
当所述不同位的数量等于或大于参考值时，控制所述ECC单元对通过使用所述调整的读取电压而从所述编程失败页面读出的数据进行错误校正，其中所述控制单元进一步控制所述非易失性存储器装置将错误校正的数据存储在除所述编程失败页面之外的页面中。
14.根据权利要求13所述的数据存储装置，其中所述控制单元调整所述读取电压，使得所调整的读取电压具有低于所述默认读取电压的电平。
15.根据权利要求13所述的数据存储装置，其中所述参考值在所述ECC单元的错误校正能力内变化。
CN201710266574.7A 2016-08-29 2017-04-21 数据存储装置及其操作方法 Active CN107799149B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160110209A KR20180025357A (ko) 2016-08-29 2016-08-29 데이터 저장 장치 및 그것의 동작 방법
KR10-2016-0110209 2016-08-29

Publications (2)

Publication Number Publication Date
CN107799149A CN107799149A (zh) 2018-03-13
CN107799149B true CN107799149B (zh) 2021-06-22

Family

ID=61243312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710266574.7A Active CN107799149B (zh) 2016-08-29 2017-04-21 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10249383B2 (zh)
KR (1) KR20180025357A (zh)
CN (1) CN107799149B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469098B1 (ko) * 2018-03-21 2022-11-23 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US10514980B2 (en) * 2018-03-22 2019-12-24 Winbond Electronics Corp. Encoding method and memory storage apparatus using the same
KR102532563B1 (ko) * 2018-03-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작방법
US10719241B2 (en) 2018-05-25 2020-07-21 Micron Technology, Inc. Power management integrated circuit with embedded address resolution protocol circuitry
KR20200019045A (ko) 2018-08-13 2020-02-21 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
CN110908825B (zh) * 2018-09-17 2024-03-01 兆易创新科技集团股份有限公司 一种数据读取方法、装置、存储设备及存储介质
KR102491134B1 (ko) * 2018-09-21 2023-01-25 에스케이하이닉스 주식회사 메모리 시스템, 그것의 동작 방법 및 비휘발성 메모리 장치
KR102640951B1 (ko) * 2018-11-22 2024-02-26 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR102634809B1 (ko) * 2018-11-23 2024-02-08 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
CN111383703B (zh) * 2018-12-30 2022-07-01 北京兆易创新科技股份有限公司 非易失性存储器及其操作方法
KR20200085519A (ko) * 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20200127516A (ko) * 2019-05-02 2020-11-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
KR102601152B1 (ko) * 2019-05-10 2023-11-13 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210076729A (ko) * 2019-12-16 2021-06-24 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 그들의 동작 방법
CN113010101A (zh) * 2019-12-20 2021-06-22 美光科技公司 使用编程时间接近度管理存储器装置中数据单元的读取电压电平
CN111813336B (zh) * 2020-06-05 2022-08-09 浙江大华存储科技有限公司 一种固态硬盘的数据存储方法及装置
KR20220157806A (ko) * 2021-05-21 2022-11-29 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893799B1 (ko) * 2006-07-04 2009-04-20 가부시끼가이샤 도시바 불휘발성 반도체 기억 시스템
CN102754165A (zh) * 2010-01-28 2012-10-24 桑迪士克技术有限公司 允许多个数据状态失败的非易失性存储器中的多位编程方法以及编程失败的情况下的数据恢复方法
CN104750570A (zh) * 2013-12-27 2015-07-01 慧荣科技股份有限公司 数据储存装置及其错误校正方法
CN104952486A (zh) * 2014-03-25 2015-09-30 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008166A1 (en) * 1996-08-16 1998-02-26 Tokyo Electron Limited Semiconductor memory device having error detection and correction
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US7853841B2 (en) * 2007-10-29 2010-12-14 Micron Technology, Inc. Memory cell programming
TW201101307A (en) * 2009-06-29 2011-01-01 A Data Technology Co Ltd A storage device and data processing method thereof
KR101617641B1 (ko) * 2009-08-27 2016-05-03 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법
KR101596827B1 (ko) * 2009-10-14 2016-02-23 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101618311B1 (ko) * 2010-02-08 2016-05-04 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR101756111B1 (ko) * 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
KR20130110970A (ko) * 2012-03-30 2013-10-10 에스케이하이닉스 주식회사 리드 전압 생성회로, 이를 포함하는 메모리 및 메모리 시스템
KR20140029582A (ko) * 2012-08-28 2014-03-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102081584B1 (ko) * 2012-11-02 2020-02-26 삼성전자 주식회사 메모리 장치 구동 방법 및 메모리 시스템
KR102085127B1 (ko) * 2013-11-13 2020-04-14 삼성전자주식회사 메모리 컨트롤러의 구동 방법 및 메모리 컨트롤러에 의해서 제어되는 비휘발성 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893799B1 (ko) * 2006-07-04 2009-04-20 가부시끼가이샤 도시바 불휘발성 반도체 기억 시스템
CN102754165A (zh) * 2010-01-28 2012-10-24 桑迪士克技术有限公司 允许多个数据状态失败的非易失性存储器中的多位编程方法以及编程失败的情况下的数据恢复方法
CN104750570A (zh) * 2013-12-27 2015-07-01 慧荣科技股份有限公司 数据储存装置及其错误校正方法
CN104952486A (zh) * 2014-03-25 2015-09-30 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置

Also Published As

Publication number Publication date
US10249383B2 (en) 2019-04-02
US20180061510A1 (en) 2018-03-01
KR20180025357A (ko) 2018-03-09
CN107799149A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
CN107799149B (zh) 数据存储装置及其操作方法
US11854596B2 (en) Data storage device and operating method thereof
CN107766257B (zh) 存储器系统及其操作方法
US10102059B2 (en) Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
CN107123441B (zh) 数据存储装置及其操作方法
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
CN110970074B (zh) 存储器系统及其操作方法
US9524791B1 (en) Data storage device and operating method thereof
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
CN112860178B (zh) 存储器装置、存储器控制器、存储器系统及其操作方法
CN111177039A (zh) 数据存储设备、其操作方法及包括其的存储系统
US10748626B2 (en) Data storage device and operating method thereof
CN111223514A (zh) 具有数据保持保护的电子设备及其操作方法
CN115938444A (zh) 存储器装置及其操作方法
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
CN115527596A (zh) 用于在非易失性存储器装置中编程数据的设备及系统
KR20220130526A (ko) 메모리 시스템 및 그 동작 방법
CN112084118A (zh) 数据存储装置及其操作方法
US9966148B1 (en) Data storage device and operating method thereof
US10726938B2 (en) Data storage device and operating method thereof
CN116978431A (zh) 存储器装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant