CN107123441B - 数据存储装置及其操作方法 - Google Patents
数据存储装置及其操作方法 Download PDFInfo
- Publication number
- CN107123441B CN107123441B CN201610616978.XA CN201610616978A CN107123441B CN 107123441 B CN107123441 B CN 107123441B CN 201610616978 A CN201610616978 A CN 201610616978A CN 107123441 B CN107123441 B CN 107123441B
- Authority
- CN
- China
- Prior art keywords
- region
- program
- data
- data storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
一种数据存储装置,其包括非易失性存储器装置,其包括被分为第一区域和第二区域的存储器单元区;以及控制器,其根据外部设备的写入请求被配置为控制非易失性存储器装置的编程操作,其中控制器在提供数据之前向非易失性存储器装置提供温度补偿关闭命令、向非易失性存储器装置提供用于命令数据的编程的编程命令和第一区域的地址,并且其中,当根据用于命令数据的编程的编程命令,对对应于第一区域的地址的存储器单元内的数据进行编程时,非易失性存储器装置省略了根据温度变化改变待被应用于存储器单元的编程验证操作的温度补偿操作。
Description
相关申请的交叉引用
本申请根据美国法典第35卷119条规定要求于2016年2月24日提交的申请号为10-2016-0021928的韩国专利申请的优先权,其全文通过引用并入本文。
技术领域
各个实施例通常涉及包括非易失性存储器装置作为存储介质的数据存储装置。
背景技术
最近,用于计算机环境的范例已经转变至可随时随地使用的普适计算系统。由于该事实,诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。通常,这些便携式电子装置通常使用采用存储器装置的数据存储装置。数据存储装置被用于存储待被在便携式电子装置中使用的数据。
由于使用存储器装置的数据存储装置没有移动部件,所以其具有优良的稳定性和可靠性、高信息存取速度以及低功耗的优点。具有这些优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储器(UFS)以及固态驱动器(SSD)。
发明内容
各个实施例涉及包括存储器装置的数据存储装置,数据存储装置呈现提升的写入速度。
在实施例中,数据存储装置可以包括非易失性存储器,其包括被分为第一区域和第二区域的存储器单元区;以及控制器,其被配置为根据外部设备的写入请求控制非易失性存储器的编程操作,其中控制器在提供数据之前向非易失性存储器提供温度补偿关闭命令、向非易失性存储器提供命令数据的编程的编程命令和第一区域的地址,并且其中,当根据用于命令数据的编程的编程命令编程对应于第一区域的地址的存储器单元内的数据时,非易失性存储器省略了根据温度变化改变待被应用于存储器单元的编程验证操作的温度补偿操作。
在实施例中,用于操作包括有包括被分为第一区域和第二区域以及温度传感器的非易失性存储器和用于控制非易失性存储器的控制器的数据存储装置的方法可以包括:在第一区域内执行存储外部设备写入请求的数据的缓冲区编程操作,并且传输写入请求的响应至外部设备;并且在空闲时间期间,执行将第一区域内的数据移动至第二区域并存储在第二区域内的主编程操作,其中当执行缓冲区编程操作时,执行根据温度变化改变待被应用于存储器单元的编程验证电压的温度补偿操作被省略,并且当执行主编程操作时其被执行。
根据实施例,数据存储装置的写入速度可以被提升。
附图说明
图1是示出根据本发明的实施例的数据存储装置的框图。
图2是示出图1所示的根据本发明的实施例的非易失性存储器装置的缓冲区编程操作的流程图。
图3是示出图1所示的根据本发明的实施例的非易失性存储器装置的主编程操作的流程图。
图4是示出图1所示的根据本发明的实施例的非易失性存储器装置的示例性配置的框图。
图5和图6是示出根据本发明的实施例的存储器单元的阈值电压分布的示例的简图。
图7是示出图1所示的根据本发明的实施例的非易失性存储器装置的温度补偿操作的简图。
图8是示出根据本发明的实施例的包括数据存储装置的数据处理系统的框图。
图9是示出根据本发明的实施例的包括固态驱动器(SSD)的数据处理系统的框图。
图10是示出图9所示的根据本发明的实施例的SSD控制器的示例性配置的框图。
图11是示出根据本发明的实施例的包括数据存储装置的计算机系统的框图。
具体实施方式
在本发明中,阅读以下结合附图的示例性实施例之后,优点、特征及获得它们的方法将会更加显而易见。然而,本发明可以以不同的形式被呈现并且不应该将其限制为本文提出的实施例。而是,提供这些实施例以充分详细地描述本发明使得本领域技术人员能够实施本发明。
在此将要理解的是,本发明的实施例并不限于附图中所示的细节并且附图不必需成比例,并且在一些实例中,比例可以被放大从而更清楚地描述本发明的某些特点。虽然本文使用了特定的术语,应当注意的是,本文所使用的术语只是为了描述特定的实施例,并不是为了限制本发明的范围。
如本文所使用的术语“和/或”包括相关的所列项目的一个或多个的任意或全部组合。将理解的是,当一个元件被称作为“在...上”、被“连接至”或“联接至”另一个元件时,其可以直接在另一个元件上、直接连接至或联接至另一个元件,或者可能存在一个或多个中间元件。此外,也将被理解的是,当一个元件被称作为在两个元件“之间”时,其可以是在这两个元件之间的仅有的元件,或者也可以存在一个或多个中间元件。如本文所使用的,除非上下文清楚地表明,否则单数形式也旨在包括复数形式。将进一步理解的是,在本说明书中使用的术语“包含”、“包含了”、“包括”和“包括了”,表明至少一个所述特点、步骤、操作和/或元件的存在,但并不排除一个或多个其它特点、步骤、操作和/或元件的存在或添加。
在下文中,数据存储装置及其操作方法将会在以下通过各个实施例的示例并参考附图在描述。
现在参考图1,提供了根据本发明的实施例的数据存储装置100。
数据存储装置100可以存储待被诸如例如移动电话、MP3播放器、膝上型电脑、台式电脑、游戏机、TV、车载信息娱乐系统等的主机装置(未示出)存取的数据。数据存储装置100也可以被称为存储器系统。
数据存储装置100可以根据与主机装置电联接的接口的协议被制造为各种数据存储装置中的任一种。例如,数据存储装置100可以被配置为诸如固态驱动器、MMC形式的多媒体卡、嵌入式MMC(eMMC)、多媒体卡(RS-MMC)和微型-MMC、SD形式的安全数字卡、迷你-SD和微型-SD、通用串行总线(USB)存储装置、通用闪速存储器(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡类型存储装置、外围组件互连(PCI)卡类型存储装置、高速PCI(PCI-E)卡类型存储装置、标准闪存(CF)卡、智能媒体卡、记忆棒等的各种数据存储装置中的任意一种。
数据存储装置100可以被制造为诸如堆叠封装(POP)、系统级封装(SIP)、系统级芯片(SOC)、多芯片封装(MCP)、板上芯片(COB),晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)的各种封装中的任意一种。
数据存储装置100可以包括控制器200和非易失性存储器装置300。控制器200可以包括控制单元210和随机存取存储器230。
控制单元210可以控制控制器200的一般操作。例如,控制单元210可以分析并处理从主机装置接收的信号、命令或请求。控制单元210可以解码并驱动加载到随机存取存储器230上的固件或软件。控制单元210可以以硬件的形式或硬件和软件结合的形式被实现。随机存取存储器230可以存储待被控制单元210驱动的固件或软件。并且,随机存取存储器230可以存储固件或软件的驱动所需的数据,诸如例如地址映射信息的管理数据。随机存取存储器230可以作为控制单元210的工作存储器来操作。随机存取存储器230可以作为数据缓冲存储器或数据高速缓冲存储器来操作。例如,随机存取存储器230可以临时存储待被从主机装置传输到非易失性存储器装置300或从非易失性存储器装置300传输到主机装置的数据。
非易失性存储器装置300可以作为数据存储装置100的存储介质来操作。非易失性存储器装置300可以是或包括非易失性存储器装置中的任一种,例如NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容的铁电随机存取存储(FRAM)、使用隧道磁阻(TMR)层的磁性随机存储器、使用硫系合金的相变随机存取存储器(PCRAM)以及使用过渡金属氧化物的电阻随机存取存储器(RERAM)。铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)以及电阻随机存取存储器(RERAM)为能够随机访问存储器单元的非易失性随机存取存储器。非易失性存储器装置300可以是或包括NAND闪速存储器装置与上述非易失性随机存取存储器装置中的任一个的结合。
非易失性存储器装置300可以包括存储器单元区310、控制逻辑360以及温度传感器370。
存储器单元区310可以被分为第一区域311和第二区域313。第一区域311和第二区域313中的每一个可以包括多个存储器单元。每一个存储器单元可以是或包括能够存储1位数据的单层单元(SLC)。SLC可以被擦除以具有擦除状态的阈值电压或可以被编程以具有对应于编程状态的阈值电压。每一个存储器单元可以是或包括能够存储2或更多位数据的多层单元(MLC)。MLC可以被擦除以具有擦除状态的阈值电压或者可以被编程以具有对应于多个编程状态的任一个的阈值电压。
例如,包括在第一区域311内的每一个存储器单元可以存储1位数据,包括在第二区域313内的每一个存储器单元可以存储2位或更多为数据。还例如,包括在第一区域311内的每一个存储器单元可以存储2位数据,包括在第二区域313内的每一个存储器单元可以存储3或更多位数据。即,包括在第一区域311内的存储器单元的存储容量可以小于包括在第二区域313内的存储器单元的存储容量。
即,第一区域311和第二区域313可以是或包括不同类型的形成混合存储器装置的存储器装置。混合存储器装置(310)可以包括SLC和MLC二者并选择性地以SLC和MLC方案中的其中一个来操作。例如,第一区域311可以是或包括SLC存储器装置,并且第二区域313可以是或包括MLC存储器装置。在该示例中,第一区域311可以以SLC方案操作,并且第二区域313可以以MLC方案操作。
由于包括在第一区域311内的存储器单元的存储容量小于包括在第二区域313内的存储器单元的存储容量,因此包括在第一区域311内的存储器单元的编程速度可以大于包括在第二区域313内的存储器单元的编程速度。本发明的实施例利用了第一区域311和第二区域313的这个单元特征。
根据本发明的实施例,控制器200可以通过将由自主机装置提供的的编程命令的写入数据存储到第一区域311内以向第一区域311执行缓冲区编程操作(在图1中以“BP”表示),同时控制器200可以通过将数据从第一区域311移动至第二区域313以向第二区域313执行主编程操作(在图1中以“MP”表示)。由于第一区域311和第二区域313之间的存储器单元的编程速度存在差异,缓冲区编程操作可以比主编程操作更快。
在响应于编程命令的向第一区域311的缓冲区编程操作完成之后,控制器200可以向主机装置报告编程操作的完成以作为写入请求的响应。将响应传输至主机装置的写入请求之后,控制器200可以通过读取来自第一区域31写入数据并将写入数据编程至第二区域313内以执行主编程操作至第二区域313。例如,在没有来自主机装置的请求的空闲时间内,控制器200可以通过将写入数据从第一区域311移动至第二区域313以执行主编程操作。通过缓冲区编程操作和主编程操作将写入数据存储在非易失性存储器装置300内,使得从主机装置接收的写入请求可以被更快处理,因为主机装置在缓冲区编程操作至第一区域311完成之后接收编程操作完成的报告,对于第一区域311而言,其编程速度快于第二区域313的编程速度。
进一步地,第一区域311的每个存储器单元(SLC)的较小的存储容量保证了第一区域311内的存储器单元的更高的可靠性。即使存储器单元不可以被精确地编程到第一区域311内,具有较小的存储容量的存储器单元的可靠性仍可以被确保。此外,由于非易失性存储器装置300的温度变化,通过不在第一区域311而仅在第二区域内执行温度补偿操的控制器200,可以获得缓冲区编程操作至第一区域311的速度的进一步增长。相比于第二区域313的第一区域311的固有的较高的可靠性使这成为可能。
图2是示出了非根据本发明的实施例的非易失性存储器装置300的缓冲区编程操作的流程图。
参考图1和图2,在步骤S110中,非易失性存储器装置300的缓冲区编程操作包括提供温度补偿关闭命令。例如,控制器200可以向非易失性存储器装置300提供温度补偿关闭命令。温度补偿关闭命令可以是用于控制温度补偿操作的特殊命令,以便其可以不在易失性存储器300内部被执行。
在步骤S120中,缓冲区编程操作可以进一步包括禁用温度传感器并将温度补偿操作设置为关闭。例如,非易失性存储器装置300的控制逻辑360可以响应于温度补偿关闭命令来禁用温度传感器370。如果温度传感器370被禁用,则在接下来的缓冲区编程操作期间,用于测量温度的操作可以不被执行,因此,用于测量温度的资源可以不被消耗。此外,非易失性存储器装置300的控制逻辑360可以响应于温度补偿关闭命令来将温度补偿操作设置为“关闭”。如果温度补偿操作被设置为“关闭”,则温度补偿操作在接下来的缓冲区编程操作期间可以不被执行。
在步骤S130中,缓冲区编程操作进一步包括提供编程命令、第一区域的地址和数据(写入数据)。例如,控制器200可以向非易失性存储器装置300提供编程命令、第一区域311的地址以及写入数据。
在步骤S140中,缓冲区编程操作进一步包括在对应于第一区域的地址的存储器单元内编程写入数据。例如,非易失性存储器装置300的控制逻辑360响应于编程命令和第一区域311的地址,可以通过将写入数据存储在第一区域311内为第一区域311执行缓冲区编程操作。在缓冲区编程操作期间,温度测量操作和温度补偿操作可以被省略。因此,由于在缓冲区编程操作省略了温度测量操作和温度补偿操作,编程操作可以被更快执行。
图3是示出了根据本发明的实施例的非易失性存储器装置300的主编程操作的流程图。
参考图1和图3,在步骤S210中,主编程操作可以包括提供读取命令和第一区域的地址。例如,控制器200可以将读取命令和第一区域311的地址提供给非易失性存储器装置300。由控制器200的这种控制可以被执行以将存储在第一区域311内的写入数据读取出来。
在步骤S220中,主编程操作可以进一步包括响应于读取命令来读取出存储在存储器单元内的数据和第一区域的地址。例如,非易失性存储器装置300的控制逻辑360可以将第一区域311的写入数据读取出,并可以向控制器200提供该读取出的数据。
在步骤S230中,主操作可以进一步包括提供编程命令、第二区域的地址以及写入数据。例如,控制器200可以提供编程命令、第二区域313的地址以及写入数据,在步骤S220中其从第一区域311被读取出至非易失性存储器装置300。
在步骤S240中,主编程操作可以进一步包括将写入数据编程至对应于第二区域的地址的存储器单元内。例如,响应于编程命令和第二区域313的地址,非易失性存储器装置300的控制逻辑360可以将被提供的写入数据编程至第二区域313内。当主编程操作被执行时,控制逻辑360通过温度传感器370可以比较测量的温度与参考温度,并基于比较结果,可以正常执行补偿温度变化的温度补偿操作。
如上参考图2和图3所描述,当缓冲区编程操作被执行时,温度测量和温度补偿操作不被执行。仅在主编程操作被执行时温度测量和补偿操作可以被正常执行。与在第二区域的存储器单元相比,缓冲区操作可以比在第一区域内采用的存储器单元的较低水平位容量的主编程操作被更快执行。此外,通过仅当主编程操作被执行时执行温度测量和温度补偿,缓冲区编程操作甚至可以被更快地执行。
图4是示出了根据本发明的实施例的非易失性存储器装置300的示例性配置的框图。
参考图4,非易失性存储器装置300可以包括存储器单元区310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350、控制逻辑360以及温度传感器370。在非易失性存储器装置300的描述中,尽管术语“写入”可以被使用,应注意的是,术语“写入”与术语“编程”具有相同的意义。
存储器单元区310可以被分为第一区域311和第二区域313。第一区域311可以包括被安排在字线WL2m至WLm+1和位线BL1至BLn彼此互相交叉的区域内的存储器单元MC。第二区域313可以包括被安排在字线WLm至WL1和位线BL1至BLn彼此互相交叉的区域内的存储器单元MC。第一区域311和第二区域313的存储器单元可以被诸如例如作为擦除单元的存储块和作为编程与读取单元的页面的存取单元分组。
第一区域311和第二区域313可以形成分别包含SLC和MLC的混合存储器单元区。
行解码器320可以通过字线WL1至WL2m被联接至存储器单元区310。行解码器320可以根据控制逻辑360的控制而操作。行解码器320可以解码由外部设备(未示出)提供的地址。行解码器320可以基于解码结果选择并驱动字线WL1至WL2m。例如,行解码器320可以将由电压发生器350提供的字线电压提供给字线WL1至WL2m。
数据读取/写入块330可以通过位线BL1至BLn被联接至存储器单元区310。数据读取/写入块330可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制进行操作。数据读取/写入块330根据操作模式可以作为写入驱动器或读出放大器来操作。例如,数据读取/写入块330可以作为用于存储由外部设备提供的数据的写入驱动器来在存储器单元310内的写入操作中操作。对于另一个示例,数据读取/写入块330可以作为用于从存储器单元区310读取出数据的读出放大器来在读取操作中操作。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以解码由外部设备提供的地址。基于解码的结果,列解码器340可以将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲区)联接。
电压发生器350可以产生待被用于非易失性存储器装置300的内部操作的电压。由电压发生器350产生的电压可以被应用于存储器单元区310的存储器单元。例如,编程电压或在编程操作中产生的编程验证电压可以被应用于其中编程操作待被执行的存储器单元的字线。对于另一个示例,在擦除操作中产生的擦除电压可以被应用于其中擦除操作待被执行的存储器单元的阱区。还对于另一个示例,在读取操作中产生的读取电压可以被应用于其中读取操作待被执行的存储器单元的字线。
控制逻辑360可以控制非易失性存储器装置300的一般操作,例如,基于由外部设备提供的控制信号。例如,控制逻辑360可以控制非易失性存储器装置300的操作,诸如非易失性存储器装置300的读取、编程和擦除操作中的至少一个。
在温度补偿关闭命令被提供的情况下,控制逻辑360可以禁用温度传感器370、省略温度补偿操作并执行接下来的缓冲区编程操作。控制逻辑360可以根据通过温度传感器370测量的温度变化来控制编程操作。例如,控制逻辑360可以比较测量的温度与参考温度,并可以基于对比的结果来执行补偿温度变化的编程操作。补偿温度变化的编程操作(即,温度补偿操作)将会参考图7被详细描述。
图5是示出了根据本发明的实施例的存储器单元的阈值电压分布的简图。在示例中,其中包括在图4的第一区域311内的存储器单元是SLC,如图5所示,存储器单元可以被擦除以具有擦除状态E的阈值电压,并可以被编程以具有编程状态P的阈值电压。
在读取操作中,具有位于擦除状态E和编程状态P之间的电压电平的读取电压Vrd_P可以被应用于存储器单元。如果读取电压Vrd_P被应用,具有擦除状态E的阈值电压的存储器单元可以被区分为存储数据“1”的开启单元,并且具有编程状态P的阈值电压的存储器单元可以被区分为存储数据“0”的关闭单元。
在编程操作中,为了确定存储器单元编程是否完成,具有高于读取电压Vrd_P的电压电平的编程验证电压Vvf_P可以被应用于存储器单元。如果编程验证电压Vvf_P被应用,具有低于编程验证电压Vvf_P的阈值电压的存储器单元可以被区分为存储数据“1”的开启单元,即编程未完成的存储器单元,并且具有高于编程验证电压Vvf_P的阈值电压的存储器单元可以被区分为存储数据“0”的关闭单元,即编程已完成的存储器单元。
图6是示出根据本发明的实施例的存储器单元的阈值电压分布的简图。在示例中,其中包括在图4的第二区域313内的存储器单元为2位多层单元(MLC),如图6所示,存储器单元可以被擦除以具有擦除状态E的阈值电压,并可以被编程以具有多个编程状态P1、P2和P3中的任意一个的阈值电压。
在读取操作中,具有位于擦除状态E和第一编程状态P1之间的电压电平的第一读取电压Vrd_P1、具有位于第一编程状态P1和第二编程状态P2之间的电压电平的第二读取电压Vrd_P2和具有位于第二编程状态P2和第三编程状态P3之间的电压电平的第三读取电压Vrd_P3中的任一个可以被应用于存储器单元。
如果第二读取电压Vrd_P2被应用,则具有擦除状态E和第一编程状态P1的阈值电压的存储器单元可以被区分为存储LSB数据“1”的开启单元,并且具有第二编程状态P2和第三编程状态P3的阈值电压的存储器单元可以被区分为存储LSB数据“0”的关闭单元。
如果第一读取电压Vrd_P1被应用,具有擦除状态E的阈值电压的存储器单元可以被区分为存储MSB数据“1”的开启单元,并且具有第一编程状态P1的阈值电压的存储器单元可以被区分为存储MSB数据“0”的关闭单元。
如果第三读取电压Vrd_P3被应用,具有第二编程状态P2的阈值电压的存储器单元可以被区分为存储MSB数据“0”的开启单元,并且具有第三编程状态P3的阈值电压的存储器单元可以被区分为存储MSB数据“1”的关闭单元。
在编程操作中,为了确定存储器单元是否已完成编程,具有分别高于读取电压Vrd_P1、Vrd_P2和Vrd_P3的电压电平的编程验证电压Vvf_P1、Vvf_P2和Vvf_P3可以被应用于存储器单元。
如果编程验证电压Vvf_P1被应用于其应当被编程至第一编程状态P1的存储器单元,具有低于编程验证电压Vvf_P1的阈值电压的存储器单元可以被区分为存储数据“1”的开启单元,即,编程未完成的存储器单元和具有高于编程验证电压Vvf_P1的阈值电压的存储器单元可以被区分为存储数据“0”的关闭单元,即,编程已完成的存储器单元。
如果编程验证电压Vvf_P2被应用至应当被编程至第二编程状态P2的存储器单元,具有低于编程验证电压Vvf_P2的阈值电压的存储器单元可以被区分为存储数据“1”的开启单元,即,编程未完成的存储器单元,并且具有高于编程验证电压Vvf_P2的阈值电压的存储器单元可以被区分为存储数据“0”的关闭单元,即,编程已完成的存储器单元。
如果编程验证电压Vvf_P3被应用于应当被编程至第三编程状态P3的存储器单元,具有低于编程验证电压Vvf_P3的阈值电压的存储器单元可以被区分为存储数据“1”的开启单元,即,编程未完成的存储器单元,并且具有高于编程验证电压Vvf_P3的阈值电压的存储器单元可以被区分为存储数据“0”的关闭单元,即,编程已完成的存储器单元。
如上参考图5和图6所述,用于确定存储器单元编程是否已完成的操作可以在编程操作期间被执行。编程验证操作可以根据存储器单元的状态(后文中称为单元电流)通过感测电流流动来执行。单元电流可以根据温度变化。因此,如图7中所示,控制逻辑360可以执行补偿温度变化(即,温度补偿操作)的编程操作以补偿单元电流变化。
图7是示出了非易失性存储器装置300的温度补偿操作的简图。作为示例,图7示出了可选的编程状态P0。图7中所示的可选的编程状态P0可以表示非易失性存储器装置300各自的存储器单元的任一编程状态。
如果非易失性存储器装置300的温度变得低于正常温度,则在低温下流动的单元电流可以小于在正常温度下流动的单元电流。事实上,单元电流减少意味着存储器单元有很大可能被区分为关闭单元,即,编程已完成的存储器单元。如果编程验证电压较低,因为单元电流可以增长,减少的单元电流可以被补偿。因此,如果测量的温度低于参考温度被确定,控制逻辑360可以通过改变待被应用于编程验证操作中的编程验证电压来执行温度补偿操作至具有低于正常编程验证电压Vvf_O的电压电平的冷编程验证电压Vvf_C,并应用冷编程验证电压Vvf_C。
如果非易失性存储器装置300的温度变得高于正常温度,则在高温下流动的单元电流可以大于在正常温度下流动的电源电流。事实上,单元电流增加意味着存储器单元有很大可能被区分为开启单元,即,编程未完成的存储器单元。如果编程验证电压升高,因为单元电流减少,增加的单元电流可以被补偿。因此,如果测量的温度高于参考温度被确定,控制逻辑360可以通过改变待被应用在编程验证操作中的编程验证电压来执行温度补偿操作至具有高于正常编程验证电压Vvf_O的电压电平的热编程验证电压Vvf_H,并应用热编程验证电压Vvf_H。
图8是示出了根据本发明的实施例的包括数据存储装置的数据处理系统的框图。根据图8的实施例,数据处理系统1000可以包括主机装置1100和数据存储装置1200。
数据存储装置1200可以包括控制器1210和非易失性存储器装置1220。数据存储装置1200可以通过被联接至诸如例如移动电话、MP3播放器、膝上型电脑、台式电脑、游戏机、TV、车载信息娱乐系统等的主机装置被使用。数据存储装置1200也被称作存储系统。
控制器1210可以包括主机接口单元211、微控制单元1212、存储器接口单元1213、随机存取存储器1214和错误修正编码(ECC)单元1215。
微控制单元1212可以响应于主机装置1100的请求控制控制器1210的一般操作。微控制单元1212可以驱动用于控制非易失性存储器装置1220的固件或软件。
随机存取存储器1214可以被用作微控制单元1212的工作存储器。随机存取存储器1214可以被用作临时存储从非易失性存储器装置1220读取出的数据或主机装置1100提供的数据的缓冲存储器。
主机接口单元1211可以接合主机装置1100与控制器1210。例如,主机单元1211可以通过诸如通用串行总线(USB)协议、通用闪速存储器(UFS)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议以及串行SCSI(SAS)协议。
存储器接口单元1213可以接合控制器1210与非易失性存储器装置1220。存储器接口单元1213可以向非易失性存储器装置1220提供命令和地址。另外,存储器接口单元1213可以与非易失性存储器装置1220交换数据。
错误修正编码(ECC)单元1215可以对待被存储到非易失性存储器装置1220内的数据进行ECC-编码。同样地,错误修正编码(ECC)单元1215可以对从非易失性存储器装置1220读取出的数据进行ECC-解码。
非易失性存储器装置1220可以被用作数据存储装置1200的存储介质。非易失性存储器装置1220包括多个非易失性存储芯片(或管芯)NVM_1至NVM_k。
控制器1210和非易失性存储器装置1220可以被制造为多种数据存储装置中任一种。例如,控制器1210和非易失性存储器装置1220可以被集成到同一个半导体装置内并且可以被制造为以MMC、eMM C、RRS-MMC和微型MMC、SD形式的安全数码卡、迷你SD和微型SD、通用串行总线(USB)存储装置、通用闪速存储器(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒等。
图9是示出了根据本发明的实施例的包括固态驱动器(SSD)的数据处理系统的框图。参考图9,数据处理系统2000可以包括主机装置2100和固态驱动器(SSD)2200。
SSD 2200可以包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250、电源连接器2260。
SSD控制器2210响应于来自主机装置2100的请求对非易失性存储器装置2231至223n进行存取。
缓冲存储器装置2220可以临时存储待被存储到非易失性存储器装置2231至223n内的数据。进一步地,缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n读取出的数据。临时存储在缓冲存储器装置2220的数据在SSD控制器2210的控制下可以被传输至主机装置2100或者非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可以被用作SSD 2200的存储介质。非易失性存储器装置2231至223n可以通过多个通道CH1至CHn分别与SSD控制器2210联接。一个或多个非易失性存储器装置可以被联接至一个通道。连接至一个通道的非易失性存储器装置可以被联接至相同的信号总线和数据总线。
电源2240可以提供通过电源连接器2260被输入的电力PWR至SSD2200的内部。电源2240可以包括辅助电源2241。辅助电源2241可以提供电力以允许SSD 2200在突然发生断电时可以被正常终止。辅助电源2241可以包括能够充电PWR的大电容的电容器。
SSD控制器2210可以通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可以包括命令、地址和数据等。根据主机装置2100与SSD 2200之间的接口方案,信号连接器2250可以包括诸如并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)以及通用闪速存储器(UFS)协议的连接器。
图10是示出了图9中所示的SSD控制器的框图。参考图10,SSD控制器2210可以包括存储器接口单元2211、主机接口单元2212、错误修正编码(ECC)单元2213、控制单元2214和随机存取存储器2215。
存储器接口单元2211可以将诸如例如命令和地址的控制信号提供给非易失性存储器装置2231至223n。此外,存储器接口单元2211可以与非易失性存储器装置2231至223n交换数据。在控制单元2214的控制下,存储器接口单元可以将从缓冲存储器装置2220传输的数据分散至各自的通道CH1至CHn。另外,在控制单元2214的控制下,存储器接口单元2211可以将从非易失性存储器装置2231至223n读取出的数据传输至缓冲存储器装置2220。
主机接口单元2212响应于主机装置2100的协议,可以为SSD 2200提供接口。例如,主机接口单元2212可以通过并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)以及通用闪速存储器(UFS)协议中的一个与与主机装置2100通信。此外,主机接口单元2212可以执行支持主机装置2100将SSD 2200识别为硬盘驱动器(HDD)的磁盘模拟功能。
控制单元2214可以分析并处理从主机装置2100输入的信号SGL。控制单元2214可以根据用于驱动SSD 2200的固件和软件来控制缓冲存储器装置2220和非易失性存储器装置2231至223n的操作。
在被存储在缓冲存储器装置2220内的数据中,错误修正编码(ECC)单元2213可以产生待被传输至非易失性存储器装置2231至223n的奇偶校验数据。产生的奇偶校验数据可以与数据一起被存储到非易失性存储器装置2231至223n中。错误修正编码(ECC)单元2213可以检测从非易失性存储器装置2231至223n读取出的数据的错误。当检测的错误处于可修正的范围内时,错误修正编码(ECC)单元2213可以修正该检测的错误。
图11是示出了被安装至根据实施例的数据存储装置的计算机系统的框图。参考图11,计算机系统3000可以包括被电联接至系统总线3700的网络适配器3100、中央处理单元3200、数据存储装置3300、RAM3400、ROM 3500以及用户接口3600。数据存储装置3300可以是或包括图1中所示的数据存储装置100,图8中所示的数据存储装置1200或图9中所示的SSD2200。
网络适配器3100可以在计算机系统3000与外部网络之间提供接口连接。中央处理单元3200可以执行用于驱动驻留在RAM3400或应用程序中的操作系统的一般计算处理。
数据存储装置3300可以存储计算机系统3000所需的一般数据。例如,用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据以及用户数据可以被存储在数据存储装置3300内。
RAM 3400可以被用作计算机系统3000的工作存储器。基于启动,从数据存储装置3300读取出的操作系统、应用程序、各种程序模块和驱动程序所需的程序数据可以被加载到RAM 3400上。在操作系统被驱动之前被激活的BIOS(基本输入/输出系统)可以被存储在ROM 3500中。在计算机系统3000和用户之间的信息交换可以通过用户接口3600被实施。
虽然各个实施例在上文中已被描述,应理解的是,对于本领域技术人员而言所描述的实施例仅是示例。因此,基于所描述的实施例的本文中所述的数据存储装置及其操作方法不应当被限制。
也应注意,在一些实例中,正如对相关领域的技术人员将会是显而易见的,与一个实施例有关的特征或元件可以被单独地使用或与另一个实施例的其它特征或元件相结合来使用,除非另有特别指明。
尽管为了说明目的,各个实施例已经被描述,在不脱离如权利要求所限定的本发明的精神和范围的情况下,可以存在各种变型和修改,这对于相关领域内的普通技术人员是显而易见的。
Claims (20)
1.一种数据存储装置,其包括:
非易失性存储器装置,其包括被分为第一区域和第二区域的存储器单元区;以及
控制器,其适于响应于主机的编程命令通过将写入数据存储到所述第一区域中来控制所述非易失性存储器装置以执行缓冲区编程操作,并且通过将所述写入数据从所述第一区域移动至所述第二区域来执行主编程操作,
其中所述控制器控制所述非易失性存储器装置以仅为所述第二区域执行温度补偿操作。
2.根据权利要求1所述的数据存储装置,其中所述控制器在没有所述温度补偿操作的情况下控制所述非易失性存储器装置以执行所述缓冲区编程操作。
3.根据权利要求1所述的数据存储装置,
其中,在所述主编程操作期间,所述控制器将读取命令和所述第一区域的地址提供至所述非易失性存储器装置,
其中,在所述主编程操作期间,所述非易失性存储器装置将根据所述读取命令从对应于所述第一区域的地址的存储器单元读取出的所述写入数据提供给所述控制器,
其中,在所述主编程操作期间,所述控制器将所述读取出的写入数据、用于命令所述读取出的写入数据的编程的编程命令和第二区域的地址提供给所述非易失性存储器装置,以及
其中,在所述主编程操作期间,所述非易失性存储器装置根据用于命令所述读取出的数据的编程的所述编程命令对对应于所述第二区域的地址的存储器单元中的所述读取出的写入数据进行编程。
4.根据权利要求1所述的数据存储装置,其中所述非易失性存储器装置包括:
适于测量内部温度的温度传感器;以及
适于根据控制器提供的命令控制用于所述存储器单元区的操作的控制逻辑,
其中所述控制逻辑在缓冲区编程操作期间禁用所述温度传感器。
5.根据权利要求4所述的数据存储装置,其中,当确定了通过所述温度传感器被测量的温度低于参考电压时,所述控制逻辑通过将编程验证电压改变为具有低于正常编程验证电压的电压电平的冷编程验证电压并应用冷编程验证电压来执行温度补偿操作。
6.根据权利要求4所述的数据存储装置,其中,当确定了通过所述温度传感器被测量的温度高于所述参考电压时,所述控制逻辑通过将所述编程验证电压改变为具有高于所述正常编程验证电压的电压电平的热编程验证电压并应用所述热编程验证电压来执行所述温度补偿操作。
7.根据权利要求1所述的数据存储装置,其中所述第一区域和所述第二区域之间的存储器单元方案彼此不同。
8.根据权利要求1所述的数据存储装置,其中所述第一区域的每个存储器单元的存储容量小于所述第二区域的每个存储器单元的存储容量。
9.根据权利要求1所述的数据存储装置,其中所述第一区域内的存储器单元为SLC并且所述第二区域内的存储器单元为MLC。
10.根据权利要求1所述的数据存储装置,其中所述第一区域内的存储器单元为2位单元并且所述第二区域内的存储器单元为3位单元。
11.根据权利要求1所述的数据存储装置,其中所述控制器根据所述缓冲区编程操作的完成来控制非易失性存储器装置报告所述缓冲区编程操作的完成。
12.一种操作数据存储装置的方法,所述数据存储装置包括被分为第一区域和第二区域的存储器单元区,所述方法包括:
响应于主机的编程命令通过将写入数据存储到所述第一区域中来执行缓冲区编程操作;
根据所述缓冲区编程操作的完成,将编程操作的完成和所述写入数据向所述主机报告;以及
通过将所述写入数据从所述第一区域移动至所述第二区域来执行主编程操作。
其中仅向所述第二区域执行温度补偿操作。
13.根据权利要求12所述的方法,其中在所述缓冲区编程操作期间,所述温度补偿操作被省略。
14.根据权利要求12所述的方法,执行主编程操作包括:
从所述第一区域读取出所述写入数据;以及
将所述读取出的写入数据编程至所述第二区域。
15.根据权利要求12所述的方法,其中执行所述缓冲区编程操作包括禁用用于所述温度补偿操作的温度传感器。
16.根据权利要求12所述的方法,其中,当确定了通过所述温度传感器测量的温度低于参考电压时,通过将所述编程验证电压改变为具有低于正常编程验证电压的电压电平的编程验证电压并应用所述改变的编程验证电压来执行所述温度补偿操作。
17.根据权利要求12所述的方法,其中,当确定了通过所述温度传感器测量的温度高于参考电压时,通过将所述编程验证电压改变为具有高于正常编程验证电压的电压电平的编程验证电压并应用所述改变的编程验证电压来执行所述温度补偿操作。
18.根据权利要求12所述的方法,其中所述第一区域和第二区域之间的存储器单元方案彼此不相同。
19.根据权利要求12所述的方法,其中在所述第一区域中的所述存储器单元的存储容量小于在所述第二区域中的所述存储器单元的存储容量。
20.根据权利要求12所述的方法,其中在所述第一区域中的所述存储器单元为SLC并且在所述第二区域中的所述存储器单元为MLC。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160021928A KR102456118B1 (ko) | 2016-02-24 | 2016-02-24 | 데이터 저장 장치 및 그것의 동작 방법 |
KR10-2016-0021928 | 2016-02-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107123441A CN107123441A (zh) | 2017-09-01 |
CN107123441B true CN107123441B (zh) | 2021-01-05 |
Family
ID=58738124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610616978.XA Active CN107123441B (zh) | 2016-02-24 | 2016-07-29 | 数据存储装置及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9666249B1 (zh) |
KR (1) | KR102456118B1 (zh) |
CN (1) | CN107123441B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9837146B2 (en) * | 2016-01-08 | 2017-12-05 | Sandisk Technologies Llc | Memory system temperature management |
KR20190059633A (ko) * | 2017-11-23 | 2019-05-31 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 그것의 동작 방법 및 비휘발성 메모리 장치의 동작 방법 |
KR102535243B1 (ko) * | 2017-12-18 | 2023-05-23 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
CN108536475B (zh) * | 2017-12-27 | 2023-08-15 | 贵阳忆芯科技有限公司 | 完整编程命令处理方法与装置 |
KR102501695B1 (ko) * | 2018-01-15 | 2023-02-21 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR102639679B1 (ko) * | 2018-05-31 | 2024-02-23 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작방법 |
US11081186B2 (en) * | 2018-06-08 | 2021-08-03 | Samsung Electronics Co., Ltd. | Non-volatile memory device and erasing method of the same |
US10446237B1 (en) * | 2018-06-29 | 2019-10-15 | Micron Technology, Inc. | Temperature sensitive NAND programming |
KR102649657B1 (ko) * | 2018-07-17 | 2024-03-21 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 |
US11137808B2 (en) * | 2018-08-31 | 2021-10-05 | Micron Technology, Inc. | Temperature compensation in a memory system |
CN111324282A (zh) * | 2018-12-14 | 2020-06-23 | 北京兆易创新科技股份有限公司 | 一种存储器 |
US10831396B2 (en) * | 2018-12-18 | 2020-11-10 | Micron Technology, Inc. | Data storage organization based on one or more stresses |
KR20200134784A (ko) * | 2019-05-23 | 2020-12-02 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US10908845B1 (en) * | 2019-08-27 | 2021-02-02 | Micron Technology, Inc. | Managing threshold voltage drift based on a temperature-dependent slope of the threshold voltage drift of a memory sub-system |
US11853599B2 (en) | 2020-03-31 | 2023-12-26 | Kioxia Corporation | Memory system and information processing system |
KR20220075571A (ko) | 2020-11-30 | 2022-06-08 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 기입 방법, 이를 수행하는 비휘발성 메모리 장치 및 이를 이용한 메모리 시스템의 구동 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101673580A (zh) * | 2008-07-09 | 2010-03-17 | 三星电子株式会社 | 检测非易失性存储单元的阈值电压位移的方法 |
CN102682847A (zh) * | 2011-03-07 | 2012-09-19 | 三星电子株式会社 | 非易失性存储装置及其操作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101868332B1 (ko) | 2010-11-25 | 2018-06-20 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치 |
KR101792867B1 (ko) * | 2011-06-16 | 2017-11-02 | 삼성전자주식회사 | 멀티-레벨 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법 |
KR101830808B1 (ko) * | 2011-11-04 | 2018-02-22 | 삼성전자주식회사 | 메모리 시스템 및 그것의 데이터 저장 방법 |
US8611157B2 (en) * | 2011-12-22 | 2013-12-17 | Sandisk Technologies Inc. | Program temperature dependent read |
KR102025251B1 (ko) * | 2012-10-31 | 2019-09-25 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
KR20140090416A (ko) * | 2013-01-09 | 2014-07-17 | 에스케이하이닉스 주식회사 | 데이터 저장 장치의 동작 방법 |
US9342443B2 (en) * | 2013-03-15 | 2016-05-17 | Micron Technology, Inc. | Systems and methods for memory system management based on thermal information of a memory system |
KR102180595B1 (ko) * | 2014-02-06 | 2020-11-19 | 삼성전자주식회사 | 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 시스템 |
US10008250B2 (en) * | 2015-03-27 | 2018-06-26 | Intel Corporation | Single level cell write buffering for multiple level cell non-volatile memory |
-
2016
- 2016-02-24 KR KR1020160021928A patent/KR102456118B1/ko active IP Right Grant
- 2016-06-21 US US15/188,732 patent/US9666249B1/en active Active
- 2016-07-29 CN CN201610616978.XA patent/CN107123441B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101673580A (zh) * | 2008-07-09 | 2010-03-17 | 三星电子株式会社 | 检测非易失性存储单元的阈值电压位移的方法 |
CN102682847A (zh) * | 2011-03-07 | 2012-09-19 | 三星电子株式会社 | 非易失性存储装置及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20170099610A (ko) | 2017-09-01 |
US9666249B1 (en) | 2017-05-30 |
CN107123441A (zh) | 2017-09-01 |
KR102456118B1 (ko) | 2022-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107123441B (zh) | 数据存储装置及其操作方法 | |
US11854596B2 (en) | Data storage device and operating method thereof | |
CN107799149B (zh) | 数据存储装置及其操作方法 | |
KR102381218B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US10943639B2 (en) | Data storage device and operating method thereof | |
CN106486163B (zh) | 非易失性存储器件、包括其的数据储存设备及其操作方法 | |
US10902924B2 (en) | Memory system varying pass voltage based on erase count of target memory block and operating method thereof | |
US10902928B2 (en) | Memory system, operation method thereof, and nonvolatile memory device | |
US10748626B2 (en) | Data storage device and operating method thereof | |
US10629275B2 (en) | Data storage device and operating method thereof | |
US9728264B2 (en) | Nonvolatile memory device, operating method thereof, and data storage device including the same | |
US9588708B2 (en) | Semiconductor memory device, operating method thereof, and data storage device including the same | |
US9837166B2 (en) | Data storage device and operating method thereof | |
US9773561B1 (en) | Nonvolatile memory device and data storage device including the same | |
US20150169235A1 (en) | Data storage device and operating method thereof | |
CN107863120B (zh) | 数据存储装置及其操作方法 | |
US9966148B1 (en) | Data storage device and operating method thereof | |
US10726938B2 (en) | Data storage device and operating method thereof | |
KR20190099570A (ko) | 데이터 저장 장치 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |