NO312698B1 - Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten - Google Patents
Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten Download PDFInfo
- Publication number
- NO312698B1 NO312698B1 NO20003507A NO20003507A NO312698B1 NO 312698 B1 NO312698 B1 NO 312698B1 NO 20003507 A NO20003507 A NO 20003507A NO 20003507 A NO20003507 A NO 20003507A NO 312698 B1 NO312698 B1 NO 312698B1
- Authority
- NO
- Norway
- Prior art keywords
- memory cells
- memory
- cells
- read
- polarization
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000011159 matrix material Substances 0.000 title claims description 17
- 230000010287 polarization Effects 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 49
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000001747 exhibiting effect Effects 0.000 claims abstract description 4
- 230000004044 response Effects 0.000 claims description 34
- 230000008859 change Effects 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 9
- 238000004458 analytical method Methods 0.000 claims description 6
- 230000006399 behavior Effects 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000009897 systematic effect Effects 0.000 claims description 2
- 206010016256 fatigue Diseases 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000000977 initiatory effect Effects 0.000 description 4
- XOJVVFBFDXDTEG-UHFFFAOYSA-N Norphytane Natural products CC(C)CCCC(C)CCCC(C)CCCC(C)C XOJVVFBFDXDTEG-UHFFFAOYSA-N 0.000 description 3
- 230000036755 cellular response Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Shift Register Type Memory (AREA)
Description
Den foreliggende oppfinnelse angår en fremgangsmåte til å utføre lese- og skriveoperasjoner i en passiv matriseadressert minnegruppe av minneceller omfattende et elektrisk polariserbart materiale som viser polarisasjonsremanens, spesielt et elektretmateriale eller ferroelektrisk materiale, hvor en logisk verdi lagret i en minnecelle representeres av den virkelige polarisasjonstilstand i minnecellen og bestemmes ved å detektere en ladningsstrøm til og fra minnecellen som respons på påtrykking av spenninger til ordlinjer og bitlinjer for å adressere minnecellene i gruppen, hvor ladningsstrømdeteksjonen spesielt er basert på å detektere en ladningsstrømkomponent forårsaket av en polarisasjonsforandring i det polariserbare materiale, og hvor lese- og skriveoperasjoner utføres under styring av en kontrollkretsinnretning.
Oppfinnelsen angår også et apparat for å utføre fremgangsmåten, hvor apparatet innbefatter minst én passiv matriseadressert minnegruppe av minneceller som omfatter et elektrisk polariserbart materiale som viser polarisasjonsremanens, spesielt et ferroelektrisk materiale, hvor en logisk verdi lagret i en minnecelle er representert av polarisasjonstilstanden i individuelle, separat valgbare minneceller og bestemt ved å detektere en ladningstrøm til eller fra minnecellene som respons på en påtrykking av spenninger til ordlinjer og bitlinjer for å adressere minnecellene i gruppen, hvor ladningsstrømdeteksjonen spesielt er basert på en ladningsstrømkomponent forårsaket av en polarisasjonsforandring i det polariserbare materiale, og hvor apparatet omfatter en kontrollkretsinnretning som styrer lese- og skriveoperasjonen.
Minne innretninger basert på ferroelektriske tynnfilmer nærmer seg for tiden en utviklingsgrad hvor implementering i praktiske innretninger blir mulig. To hovedtyper av komponentarkitekturer er relevante og dreier seg enten om aktive eller passive matriseadressering av de lagrede data.
I de aktive matriseadresserte arkitekturer blir hver bit lagret i en minnecelle bestående av en kondensatorstruktur fylt av et ferroelektrisk materiale og med en forbundet dedisert mikrokrets. Det ferroelektriske materialet er typisk polarisert i én av to stabile tilstander, som representerer en informasjonsbit. Minneinnretningen omfatter typisk et stort antall slike celler, anordnet i en matrise av ledere. Typisk er de ferroelektriske materialer som benyttes i slike innretninger uorganiske, keramiske materialer, f.eks. perovskitter.
Minner basert på aktive matriseadresserte arkitekturer er velkjent i teknikken. Hver minnecelle i denne type minner omfatter minst et svitsjende element i form av en transistor (T) og minst et ikke-flyktig lagringselement i form av en kondensator (C) som via transistoren avkobles fra minnecellens ord- og bitlinje når en adresseringsoperasjon til bitlinjen ikke finner sted. Typiske minnecellearkitekturer benevnes som 1T,1C; 1T,2C; 2T,2C osv. alt etter hvor mange transistorer og kondensatorer minnecellene rommer. Fordelen med aktive minneceller er at det ikke-flyktige lagringselement, dvs. kondensatoren eller kondensatorene, ikke berøres av adressingsoperasjoner til naboceller i matrisen, men ulempen er det høye strømforbruk som det svitsjende element, dvs. transistoren, medfører. For å unngå en forringelse av detekterbarheten til det i kondensatoren ikke-flyktige lagrede datum, f.eks. på grunn av fenomener som utmatting og avtrykk, hvilke skal omtales nærmere i det følgende, er det også ved adresseringsoperasjoner til aktive minneceller
vanlig å benytte protokoller som søker å minimere dette problemet.
Som eksempel på den generelle teknikkens stand kan i den forbindelse f.eks. nevnes US patent nr. 5 615 145 som benytter 1T,2C minneceller, men forskjellige potensialnivåer på hver av kondensatorene avhengig av adresseringsmodus; EP patent nr. 0 671 745 A2 som benytter minneceller av typen 1T,1C hvor det tas sikte på å redusere strømforbruket og tillate et ubegrenset antall tilbakeskrivingsoperasjoner for å opprettholde lagringstilstandene i ikke-flyktig modus, samt JP patent nr. 9282893 som likeledes viser minneceller av typen 1T,1C og hvor minnematrisen er delt i blokker forbundet med en krets som lagrer den aktuelle operasjonsmodus for minnet, nemlig en DRAM-modus og en ikke-flyktig modus for hver blokk, idet en oppfriskingskrets holder rede på antall oppfriskingpulser til hver minneblokk i DRAM-modus, slik at etter et gitt antall oppfriskingspulser skifter minneblokkmodus til ikke-flyktig modus med samtidig øket polarisasjon av kondensatoren. Videre kan også nevnes JP patent nr. 9245485 med minneceller av typen 1T,1C og hvor minnecelleblokker er forbundet med en krets som leverer et oscillasjonsdempesignal til minnecellen ved svitsjing av transistoren, US patent nr. 5 909 389 likeledes med minneceller av type 1T,1C, og som er innrettet til å holde en potensialforskjell over kondensatoren når denne ikke adresseres for lesing og skriving; og endelig US patent nr. 5 889 696 hvor skriving til minnecellen skjer med en begrensning av spenninger som ville forårsake en reversering av polarisasjonsretningen i minnecellen.
I passive matriseadresserte arkitekturer som er de som er av primær relevans for oppfinnelsen, er det ferroelektriske tynnfilmmaterialet anordnet i sandwich mellom to ortogonale sett av elektroder, slik at en kondensatorlignende struktur dannes i hvert overlappsområde mellom kryssende elektroder. En bit lagres som en polarisasjonstilstand i kondensatorstrukturen som utgjør en elementær minnecelle. Ingen aktive kretser er involvert i forbindelse med hver celle, derav begrepet passiv matriseadressering. Denne arkitekturen er generelt avhengig av ferroelektriske materialer med bestemte hystereseegenskaper og for tiden har bare noen få organisk baserte ferroelektriske materialer blitt identifisert som potensielt anvendelig i praksis. Også elektretmaterialer som viser remanens kan benyttes som minnemateriale i tilsvarende innretninger. Informasjonen blir typisk lest destruktivt, dvs. ved å anlegge et elektrisk felt som forårsaker polarisasjonsinnretting i minnecellene langs lesefeltets retning.
Som eksempel på et kjent passivt matriseadresserbart ferroelektrisk minne kan nevnes JP patent nr. 5129622, hvortil skriving og lesing skjer ikke-destruktivt med bruk av den annen-harmoniske komponent av strømresponsen for utlesing.
I mange applikasjoner er det ønskelig å utføre skrive- og leseoperasjoner i en gitt minnecelle et stort antall ganger, i hvilket tilfelle det polariserbare materialet tvinges til å gjennomgå gjentatte polarisasjonsomvendinger og til syvende og sist blir utmattet. Utmatting manifesterer seg selv på forskjellige måter, mest fremtredende som øket koersitivitetsfelt, lavere remanent polarisasjon og langsommere svitsjing som alle er meget uønsket i minneinnretninger av denne art. Et annet fenomen som kompliserer utlesningsprosessen, er avtrykk. Når en celle blir etterlatt i samme polarisasjonstilstand (dvs. logisk tilstand) over en lengere tidsperiode, kan den utvikle en tendens til "å fryses" i denne tilstand, slik at driv spenningen må økes og/eller påtrykkes over et lengere tidsrom for å fjerne den og svitsje den til den andre polarisasjonsretningen. Det skal bemerkes at ingen av de ovennevnte patentpublikasjoner gir noen anvisning på eksistensen av avtrykk som et problem i ferroelektriske minner.
Kjente leseprotokoller som benytter lesepulser med fast lengde, må ta hensyn til den store spredning i cellenes svitsjehastigheter og polarisasjonsrespons som utvikler seg på grunn av utmatting og/eller avtrykk. Således må pulsene ha høy spenning og lang varighet for å være sikker på at det verste tilfelles scenario kan håndteres. Dette er uønsket av en rekke grunner. En høy spenning impliserer høy kostnad og mer plasskrevende drivkretser, høyere strømforbruk og øket krysstale. Lengre pulser impliserer lavere dataaksess og overføringshastigheter. Endelig vil bruken av lange pulser med høy spenning selv til celler som er friske eller uberørte eller bare moderat utmattet vil i seg selv bidra til akselerert utmatting.
Det er en hovedhensikt med den foreliggende oppfinnelse å skaffe nye fremgangsmåter for lesing og skriving av data i minneinnretninger basert på elektrisk polariserbart materiale, spesielt ferroelektrisk materiale, hvorved polarisasjonen kan undersøkes og styres med fremgangsmåter som er mindre tilbøyelige til å frembringe utmatting, men som gir høyere hastigheter og er mindre krevende med hensyn til drivkretser enn de nåværende alternativer.
Den ovennevnte hensikt så vel som andre trekk og fordeler oppnås med en fremgangsmåte som i henhold til oppfinnelsen er kjennetegnet ved å begrense størrelsen av polarisasjonforandring i det polariserbare materiale under hver lese- og skrivesyklus til en verdi definert av kontrollkretsinnretningen, og
å styre lese- og skriveoperasjonene med nevnte verdi varierende fra null til en øvre grense svarende til metningen av polarisasjonen og konsistent med forhåndsbestemt kriterier for en pålitelig deteksjon av en logisk tilstand i en minnecelle.
I en fordelaktig utførelse av fremgangsmåten i henhold til oppfinnelsen bestemmes den lagrede logiske verdi i minnecellene ved en påtrykking av en eller flere spenningspulser, hvis karakteristikker styres av kontrollkretsinnretningen
I den forbindelse er det foretrukket å etablere en adresseringshistorie for minnet uttrykt ved den registrerte eksponering av minnecellene overfor utmatting og avtrykksinduserende faktorer og/eller å innsamle ladningsresponsinformasjon fra én eller flere referanseceller eller par av referanseceller og/eller én eller flere minneceller eller par av minneceller i matrisen, og å etablere de forhåndsbestemte deteksjonskriteria og/eller den innsamlede ladningsresponsinformasjon som basis for kontrollkriterier for å justere karakteristikken til spenningspulsen efler pulsene. Adresseringshistorien kan da fordelaktig innbefatte et akkumulert antall lese-og/eller skrivesykler og avtrykkstid i spesifikke minneceller eller grupper av spesifikke minneceller, eller innbefatte i ladningsresponsinformasjon informasjon om tidligere registrert ladningsresponsoppførsel for minnecellene. Det er også da foretrukket at ladningsresponsinformasjonen innsamles fra minst ett par av referanseceller i matrisen, idet én celle i hvert par representerer en logisk "0" og den andre en logisk "1".
Det er i fremgangsmåten i henhold til oppfinnelsen foretrukket at kontrollkretsinnretningen utfører kontinuerlig eller periodisk analyse av vilkårlige og systematiske støybidrag til det registrerte ladningsrespons fra referansecellene eller adresserte minneceller, og å benytte resultatene av analysen som inngangsdata i en algoritme for å styre en lese/skriveprotokoll. Det er da dessuten også foretrukket at analysen av støybidrag er basert på en statistisk spredning av ladningsresponsen registrert fra minneceller i kjente logiske tilstander, fra enkeltstående minneceller som er blitt adressert et antall ganger og/eller fra et sett av lignende, men fysisk forskjellige minneceller.
I en utførelse av fremgangsmåten i henhold til oppfinnelsen hvor kontrollkriteriene er basert på ladningsresponsinformasjon, er det fordelaktig at minst én spenningspuls eller én av spenningspulsene er en trinnspenningspuls med variabel lengde, idet lengden styres av kretskontrollinretningen, og/eller at kontrollkretsinnretningen registrerer platåverdier Ometnin<g> og cjbakgrunn av ladningsresponsen i celler som representerer henholdsvis en logisk "0" og en logisk "1" ved forskjellige tidspunkter under hele levetiden for minneinnretningen, og/eller at kontrollkretsinnretningen genererer en terskelverdi <g>th for avgjørelse om logiske tilstander i minnecellene i matrisen, idet denne verdien er av størrelsesorden <q>Th<=> (^metning <+> ctbakgrunn)/2, eller i en annen utførelse at kontrollkretsinnretningen benytter ladningsresponsinformasjon fra en gruppe av minneceller selektert ved slumpmessig valgte steder i minnegruppen.
Den ovennevnte hensikt så vel som andre trekk og fordeler oppnås også med et apparat som i henhold til oppfinnelsen er kjennetegnet ved at det omfatter en krets som justerer påtrykkingen av spenninger for å begrense størrelsen av polarisasjonsforandring i det polariserbare materiale under hver lese- og skrivesyklus til en verdi definert av kretsen som styrer lese- og skriveoperasjonene, idet verdien varierer fra 0 til en øvre grense svarende til metning av polarisasjonen.
I en fordelaktig utførelse av apparatet i henhold til oppfinnelsen omfatter minnegruppen omfatter referanseceller med kjente logiske tilstander, og det er da foretrukket at referansecellene er plassert i par, idet ett par representerer en logisk "0" og det annet par en logisk "1", eller at referansecellene er fordelt over hele gruppen.
I begge tilfeller er det i henhold til oppfinnelsen foretrukket at de valgte celler blant referansecellene tilordnes for sporing av utmatting og avtrykksutvikling i bestemte grupper av minneceller i gruppen, ved å utsettes for et lignende polarisasjonshistoriemønster og svitsjehendelser som sistnevnte, og da kan gruppen av minneceller være lokalisert på én eller flere ord- eller bitlinjer i gruppen.
Oppfinnelsen skal nå forklares i detalj med henvisning til ledsagende tegning, på hvilken
fig. la viser en generell polarisasjonshysteresekurve for et ferroelektrisk materiale,
fig. lb skjematisk minneceller forbundet med ord- og bitlinjer i en passiv matrisekonfigurasjon,
fig. 2a og 2b tidsutviklingen av trinnresponsen ved henholdsvis lav og høy temporal oppløsning av polarisasjonen i testceller som inneholder et ferroelektrisk materiale i uberørte og utmattede tilstander, og fig. 3 et skjematisk eksempel på et apparat for lesing av data fra minneceller i henhold til den foreliggende oppfinnelse.
Med tanke på å fremme en bedre fortolkning av den foreliggende oppfinnelse følger nedenfor en kort beskrivelse av den generelle bakgrunn og de generelle fysiske prinsipper involvert i realiseringen av oppfinnelsen, før spesifikke eksempler på utførelser gis.
Fig. la viser en generell polarisasjonskurve som definerer polarisasjonsresponsen til en ferroelektrisk minnecelle, dvs. dens tilstand logisk "0" eller logisk "1" og gir bakgrunnen for den følgende diskusjon av denne.
Med henvisning til fig. la er det antatt at minnecellen som skal leses, befinner seg i en hviletilstand uten et anlagt elektrisk felt og at det ferroelektriske materiale i cellen er inne i en polarisasjonstilstand karakterisert ved enten posisjonen +PR eller -PR langs polarisasjonsaksen, avhengig av den logiske tilstand for cellen. I henhold til kjent teknikk vil en leseoperasjon for å avgjøre hvilken av disse tilstandene cellen befinner seg i involvere påtrykking av en lesepuls over cellen med en spenning +VSvitsj-Den sistnevnte spenning overstiger Vc, spenningen som svarer til koersitivitetsfeltet i minnematerialet, med en margin som er tilstrekkelig til å drive minnematerialet til metningsområdet, dvs. inn i området av hysteresekurven som er lukket og nesten lineært. Hvis cellen tidligere befant seg i +PR-tilstand, går det bare en liten ladning til og fra cellen og etterlater cellen i +PR-tilstanden som før. På fig. la er denne lille ladningsstrøm angitt med størrelsen PA. Hvis imidlertid cellen initialt befant seg i -PR-tilstand, vil polarisasjonen gjennomgå en reversering med en medfølgende betydelig ladningsoverføring med cellen og elektrodene. På fig. la er denne ladningsstrøm angitt med størrelsen P<*>. Ved således å overvåke mengden av ladning som overføres, bestemmes den logiske tilstand i cellen. Da denne prosedyren ødelegger minneinnholdet i cellen, må en separat pulssyklus anlegges samtidig på den samme eller en annen valgt celle i minneinnretningen, hvorved den logiske tilstand til denne celle blir satt til den opprinnelige verdi (verdien før lesningen) til cellen som ble lest.
Selv om den foreliggende oppfinnelse har en generell anvendbarhet på alle elektriske polariserbare materialer som viser hysterese eller remanens, skal den følgende diskusjon med tanke på presisjon og enkelthet referere til ferroelektriske materialer benyttet i passive matriseadresseringsarkitekturer.
I henhold til den foreliggende oppfinnelse blir strømflyten til en gitt minnecelle styrt på en slik måte at polarisasjonforandringen under en leseoperasjon er mindre enn metningspolarisasjonsstørrelsen, men tilstrekkelig til at en avgjørelse kan foretas angående cellens logiske tilstand. Typisk blir en trinnspenning påtrykt den angjeldende minnecelle og polarisasjonsresponsen i cellen overvåket via strømtransporten til denne celle. Spenningen blir slått av når enten
a) en viss ladningsakkumuleringstid har medgått, eller
b) hvis akkumulert ladning er blitt detektert.
Dette skal typisk finne sted på et tidspunkt da bare en brøkdel av den svitsjbare polarisasjon er blitt svitsjet. På denne måte realiseres en rekke fordeler: - Den ferroelektriske materiale gjennomgår bare en delvis polarisasjonsomvending, noe som fører til mindre utmatting. - Da hver leseoperasjon bare er delvis destruktiv, kan en gitt celle utholde en rekke lesninger før restaurering av data blir nødvendig. - En tidlig avgjørelse kan gjøres vedrørende logisk tilstand, noe som gjør leseprosessen hurtigere. - Restaurering av polarisasjonstap på grunn av leseoperasjoner ("tilbakeskriving") krever mye mindre ladningsoverføring pr. lest bit, uansett hvorvidt en større restaurering gjøres etter hver lesning eller etter en rekke lesninger.
Et avgjørende element i det her omtalte opplegg er det korrekte valg av ladningsakkumuleringstid i lesemoden. For en gitt celle vil tiden typisk øke etter hvert som cellen blir utmattet, og det blir nødvendig å justere lesepulsprotokollen i henhold til dette. Enten en prediktiv eller overvåkende modus kan benyttes for å definere akkumuleringstiden.
I den første blir akkumuleringstiden justert i henhold til et program som predikerer graden av utmatting fra data om registrert bruk av innretningen. Dette må innbefatte feilmarginer som tar hensyn til alle viktige parametre som påvirker utmattingsutvikling, f.eks. temperaturhistorien såvel som fremstillingstoleranse fra celle til celle og innretning til innretning.
I den sistnevnte blir utviklingen av celleresponsen (svitsjehastigheten) overvåket under hele innretningens levetid og resultatene benyttet til å justere pulsprotokollen, spesielt ladningsakkumuleringstiden. I en foretrukket utførelse av den foreliggende oppfinnelse blir det innbefattet en cellediagnostikkopplegg hvor tilstanden og tidsutviklingen for minnecellene overvåkes kontinuerlig av referanseceller som utsettes for miljømessige og operasjonelle betingelser som nøye tilsvarer de for minnecellene selv.
I den ovennevnte beskrivelse av den generelle bakgrunn for oppfinnelsen ble det stilltiende antatt at ladningsoverføringen er nesten fullstendig innenfor hver lese- eller skrivesyklus og det dynamiske aspektet av lese/skriveprosessen ble ignorert. Avhengig av det involverte ferroelektriske materiale, kan polarisasjonsomvendingens hastighet variere innen vide grenser, idet uorganiske ferroelektriske materialer typisk svitsjer mange størrelsesordener hurtigere enn de organiske eller de av polymer. Kjent teknikk har i stor grad vært rettet mot uorganiske ferroelektriske materialer med hovedvekt på den totale svitsjetid, mens detaljer om svitsjetransienten har fått liten eller ingen oppmerksomhet i forbindelse med en mulig utnyttelse i lese/skriveoperasjoner. Med fremkomsten av minneinnretninger som innbefatter organiske og polymerbaserte ferroelektriske materialer som typisk svitsjer meget langsommere enn deres uorganiske motstykker, blir den dynamiske oppførsel en viktig faktor som påvirker den totale hastighet for innretningen. Samtidig gir den langsommere svitsjing mulighet til fornyet lese/skriveopplegg da tidsskalaen er lengre og det er enklere å gripe inn under den transiente fase.
På fig. 2a og 2b er vist en dynamisk respons for minneceller som inneholder en ferroelektrisk polymer. Cellene ble utsatt for en trinnspenning Vs = 20 V, og tidsutviklingen ble registrert for den kumulative ladningstetthet a, dvs. ladning overført pr. arealenhet av kontaktflaten mellom det ferroelektriske materiale og elektrodene, etter initieringen av trinnpulsen. To kurvesett er vist. I det første sett som omfatter de øvre tre kurver på hver figur, svitsjes cellene fra en logisk tilstand "1" til en logisk tilstand "0" og gjennomgår polarisasjonsomvending med en stor ladningsoverføring. I det annet sett som innbefatter de tett grupperte nedre tre kurver på hver figur, befant cellen seg allerede i logisk tilstand "0" forut for påtrykkingen av trinnspenningen, og bare en liten dielektrisk forskyvningsladningsrespons ble iakttatt. Hver sett av kurver omfattet celler som enten var i uberørt tilstand, dvs. uten utmatting eller som hadde blitt utmattet over IO<6> eller IO<7> lese/oppfriskingsykler med fullstendig polarisasjonsomvendig i hver syklus.
Slik det kan ses, er det en initial strømstigning etterfulgt av en asymptotisk fall i strømmen mot null, dvs. ladningstettheten a øker hurtig fra null og når et platå. Transienten er mye hurtigere i det ikke-svitsjende tilfellet (dvs. logisk tilstand "0" -> "0") enn i det svitsjende tilfellet ("1" -» "0"), og de asymptotiske verdier for ladningstetthet cf er lavere i det første tilfelle (^bak<g>runn) enn i det sistenevnte (o-Metnin<g>)- Utmatting manifesterer seg som en lavere platåverdi <g>metning> dvs. lavere metning PR og en langsommere transient, og er tydelig mest prominent i det svitsjende tilfelle. Tiden for å nå 50% av maksimum polarisasjon i en ny celle er ~ lu.s, men det kan ta 100 u.s for en utmattet celle.
I henhold til den foreliggende oppfinnelse blir lesing av data utført ved å påtrykke en spenningspuls, typisk en trinnspenning, og å detektere hvorvidt ladningstettheten a overskrider en viss definert terskel på et eller annen tidpunkt etter at pulsen var initiert. Denne terskel skal ikke nås, selv etter en lang forsinkelse hvis cellen initialt var i sin logiske tilstand "0", men skal overskrides hvis cellen initialt er i en logisk tilstand "1". I det sistenevnte tilfelle fjernes lesepulsspenningen over minnecellen så snart dette nivå er nådd.
Dette kan illustreres med følgende eksempel. Antatt at den angjeldende innretning inneholder individuelle minneceller med karakteristikker som vist på fig. 2a og 2b. Slik det kan ses, vil for en celle i "0"-tilstanden den akkumulerte, overførte ladning stige raskt (på mindre enn 0,5 u.s) til omtrent o"bak.grunn = 2 u.C/cm , fra hvilket punkt og fremetter den holder seg praktisk talt uforandret. For en celle i "l"-tilstanden fortsetter imidlertid den akkumulerte overførte ladning å stige raskt etter dette punkt og når omtrent ometning = 8,5 (iC/cm etter ca. 8 u.s i tilfellet av ny celle. For en utmattet celle er stigningen mindre rask og den endelige verdi lavere, man forskjellen fra cellen i "0"-tilstanden er tydelig.
Som et diskrimineringskriterium kan det angis at cellen skal være definert og befinne seg i en "1 "-tilstand hvis a på et tidspunkt tid tth etter initieringen av lesepulsen overskrider en viss terskel, f.eks. a > g-th = 7 |aC/cm<2>. Denne terskelen skal velges godt over maksimumsverdien som nås av celler initialt i "0"-tilstanden, i dette tilfellet o-Bakgrunn <=> 2 u.C/cm2. Fra fig. 2b ses det at ladningsakkumuleringstiden xTH for å nå oTh fra en "1 "-tilstand vil være ca.
4 u.s for en uberørt celle, 8 jas for cellen utmattet i IO<6> sykler og 8-100 u.s for cellen utmattet i IO<7> sykler. I henhold til kjent teknikk som bygger på fullstendig svitsjing og en fast ladningsakkumuleringstid, måtte den sistnevnte defineres tilstrekkelig lang til å tillate fullføring av svitsjetransienten i det verste tilfelle, dvs. ved utmattede celler. Således må lesepulsen velges i området 50-100 u.s fremfor 1 u.s. I henhold til den foreliggende oppfinnelse blir imidlertid utlesningspulsen stoppet om den akkumulerte ladningstettheten overstiger terskelen for verdien a™ og den logiske tilstand tilordnes til cellen. Hvis denne terskelen ikke nås i løpet av et visst definert tidsrom t » tTH, er den angjeldende celle i en logisk tilstand 0.
Ovennevnte opplegg impliserer at lesepulsen forlenges automatisk etter hvert som cellens respons blir langsommere på grunn av utmatting og at den alltid holdes så kort som mulig og konsistent med den definerte terskelkriterium. Dette gir følgende fordeler: - For det første fås det en økning i lesehastigheten i forhold til kjent teknikks opplegg med fullstendig svitsjing. - For det annet, hvis data skrives tilbake til den samme celle, blir det mindre polarisasjonsomvending og tilbakeskrivningssyklene kan forkortes i samsvar med lesesyklustilfellet. Avtrykkseffekter (dvs. tendensen det ferroelektriske materiale har til å låse seg i en logisk tilstand hvor den har befunnet seg i noen tid) kan forkorte tilbakeskrivningstiden ytterligere, avhengig av materialer og driftsbetingelser. - For det tredje, da polarisasjonssvitsjing og elektrisk felteksponering minimeres, vil utmatting generelt skride langsommere fremad enn ved opplegget med full svitsjing. Tester på ferroelektriske polymere materialer relevante som minnematerialer viste at den dynamiske utlesning i henhold til den foreliggende oppfinnelsen økte utmattingsmotstanden (dvs. antallet lese/tilbakeskrivningssykler med akseptabelt konfidensnivå) med flere størrelsesordener sammenlignet med svitsjeprotokoller i henhold til kjent teknikk og med bruk av full polarisasjonsomvending. - For det fjerde er multiple lesesykler mellom hver tilbakeskrivningssyklus mulig med ctMetning » o-Bakgrunn-
Nå skal en foretrukket utførelse, nemlig selvdiagnostisk bestemmelse av minnecellerespons drøftes mer detaljert. Som beskrevet ovenfor, må lagringsakkumuleringstiden økes etterhvert som cellene utmattes. Ideelt bør hver celle i minneinnretningen leses med en lesepulslengde optimalt justert for denne cellen. Dette er vanskelig, da responskarakteristikkene vil variere fra celle til celle på grunn av fremstillingstoleranser og utmattings/avtrykksriistorien. Det siste kan spesielt føre til at det utvikles meget store variasjoner fra celle til celle over tid, da utmatting og avtrykk ikke bare angår antallet lese/skrivesykler som den individuelle celle utsettes for, men også den kombinerte virkning av spennjngspåkjenning (amplitude/polaritet/varighet) og andre faktorer så som temperaturer som cellen utsettes for i løpet av sin levetid.
Følgelig vil prediktiv tilnærmelse til lesepulsjustering generelt være relativt grov, og ta hensyn til en spredning i celleegenskaper og som øker med tid og bruk. Alternativt må det i innretningen avsettes betydelige ressurser som benyttes til å holde rede på den kumulative utmatting av cellene. Denne oppgave kan forenkles med protokoller som fordeler slitasje blant det totale antall minneceller i innretningen på en slik måte at celler med sammenlignbar utmattingshistorie kan identifiseres i grupper eller blokker.
En overvåkingsmetode eller selvdiagnostisk opplegg vil i de fleste tilfeller være å foretrekke. Grunnprinsippet kan f.eks. eksemplifiseres som følger, med henvisning til fig. 3. For hver rad eller klynge av celler benyttes to referanseceller, én polarisert i '^"-tilstanden og den annen i "(T<->tilstanden. Disse to celler blir utsatt for utmattingsfrembringende påvirkninger, spesielt polarisasjonssvitsjing, som er representative for raden eller klyngen av minneceller som de er tilordnet til. To moder for leseoperasjoner som benytter referanseceller, skal spesifikt nevnes her: i) Over hele den operative levetid av minneinnretningen benyttes referansecellene til å følge utviklingen av Qmetning °g °"bakgrunn fra hvilke terskelverdien <jth defineres, lagres og oppdateres. I tillegg etableres den relevante ladningsakkumuleringstid xTH for å nå o"th f°r celler i tilstanden "1". Under utlesningssyklusen blir signaler fra minnecellen sammenlignet og terskelverdien oju på tidspunktet t-th og den logiske tilstanden er bestemt. In en klasse av utførelser under dette opplegg blir medianverdien brukt som terskelnivå, dvs. aTH <=> (o"metnin<g><+> o"bak<g>runn)/2.
Da denne modus impliserer og driver referansecellene til metning, vil de typisk bli samplet periodisk, enten i en separat samplingssyklus eller i en lesesyklus som involverer en utvidet lesepuls.
ii) Under hver leseoperasjon blir referansecellen med "0" og "1" utsatt for en lesepuls og de respektive ladningstettheter ao(x) og ai (x) som overføres til hver, overvåket som en funksjon av medgått tid x etter initiering av lesepulsen. Slik det kan ses av fig. 2, øker forskjellen (o"o(x) - ai(x)) mellom de to med tiden, med start ved null, og når til slutt en verdi (o"metning - ^bakgrunn)- På et eller annet tidspunkt xTH har forskjellen nådd et visst nivå hvor det kan pålitelig detekteres i nærvær av støy og variabilitet fra celle til celle, på hvilket tidspunkt lesepulsen opphører og deteksjonsforsterkerne i raden eller klyngen av minneceller som er forbundet
med disse referanseceller, leses. De registrerte verdier ao(xTH) og o-i(tth) er tilgjengelige på dette punkt som inngangsparametre til prosessen for bestemmelse av den logiske tilstand.
I begge tilfeller i) og ii) ovenfor øker lesepulslengden tTh automatisk etter hvert som cellene utmattes, men blir samtidig holdt så kort som det er konsistent med visse forhåndsdefinerte deteksjons- og diskrimineringskriterier. De sistnevnte kan velges for å oppfylle forskjellige konfidensnivåer i henhold til innretningens tiltenkte bruk.
Tilfellene i) og ii) gir forskjellige fordeler og ulemper som kan angis som følger.
Tilfelle i)
Fordel: Direkte informasjon fås om utviklingen av parameterne
«^METNING Og «^BAKGRUNN-
Ulempe: En separat pulssyklus er nødvendig.
Tilfelle ii)
Fordel: Kan implementeres uten separat pulssyklus (men referansecellen må befinne seg i korrekte logiske tilstander ved initieringen av lesesyklusen) og påtvinger referansecellene representativ pulsutmatting.
Ulempe: Krever kretser som er i stand til å generere
terskling/diskrimineringsparametre i sanntid. I "single shot"-bruk, dvs. når data i den angjeldende klynge eller rad av celler leses bare en gang eller med lange mellomrom, vil diskrimineringsparameterne utledet i denne modus gjengi den fulle støy i den innfangede, enkeltstående samplinghendelse.
Den fysiske implementering av utlesingskretser som benytter referanseceller, kan oppnås på en rekke måter som vil være innlysende for en fagmann. Grunnutførelsen for apparatet vist på fig. 3 kan benyttes i forbindelse med begge operasjonsmoder i) og ii) omtalt ovenfor. Her er referanseceller plassert på to dediserte vertikale adresselinjer (bitlinjer), én med "0"-celler, og en annen med "1 "-celler. I en lesesyklus blir den horisontale linje (ordlinje) samtidig utsatt for en lesepuls og ladning strømmer til cellene i krysningspunktene mellom den adresserte horisontale linje. De kryssende vertikale linjer overvåkes av kretser vist ved bunnen av matrisen. Således vil minnecellene på en gitt horisontal linje være forbundet med et referansecellepar på samme linje.
Flere bitlinjer med referanseceller kan naturligvis adderes i intervaller over hele minnematrisen. I visse tilfeller kan det være fordelaktig å benytte enkle referansebitlinjer for "1" eller "0" fremfor par, eller referansecellene kan oppta mindre enn hele lengden av en bitlinje, helt ned til en eneste celle. Det siste vil være tilfellet når referanseceller er plassert langs ordlinjer fremfor bitlinjer, noe som er en variant av den foreliggende oppfinnelse.
Diagrammet som vist på fig. 3, angir ledningsforbindelser mellom referansebitlinjer og referansesignaldetektorer. Imidlertid kan referansebitlinjer ved multipleksing og signalruting defineres ved hvilket som helst sted i matrisen. Derfor vil det i mange tilfeller være fordelaktig å opprett referanseceller i området av minnematrisen som har vært utsatt for utmatting og avtrykk under regulær bruk av minneinnretningen, med mulighet for å bevege seg fra sted til sted i matrisen under levetiden av minneinnretningen. På denne måte vil realistiske data alltid stå til rådighet for avgjørelsesprosessen for utlesning.
Som en forenkling er kretser for skriving av data til celler i matrisen ikke vist på fig. 3. Tilbakeskrivingen for å opprettholde destruktivt leste data kan foretas øyeblikkelig etter lesesyklusen og med en puls på tilnærmet samme lengde som er bestemt i lesesyklusen, eller den kan utsettes inntil polarisasjonsnivået i cellen har nådd en mindre verdi som en følge av multiple lesninger. I det siste tilfelle vil det være nødvendig med en lengre tilbakeskrivingspuls.
For å oppnå pålitelig referansedata bør antallet referanseceller i minneinnretningen innlysende være tilstrekkelig stort til å tillate nøye etterligninger av bruksmønstre for de aktuelle angjeldende minneceller, med liten statistisk spredning. Imidlertid vil en stor allokering av areal og dediserte kretser til referanseceller konkurrere med andre minne- og prosesseringsfunksjoner i innretningen og i praksis vil et begrenset antall referanseceller være forbundet med et meget større antall minneceller som kan befinne seg i tett fysisk nærhet til referansecellene (f.eks. i en klynge) eller kan knyttes til et sett av minneceller som gjensidig utsettes for en tilsvarende art av eksponering overfor lesing og skriving. Dette settet kan f.eks. befinne seg i en gitt sektor av minneinnretningen som omfatter celler som ikke nødvendigvis i innbyrdes tett fysisk nærhet, eller være en rad av celler i en adresseringsmatrise hvor hele raden leses samtidig.
Claims (18)
1. Fremgangsmåte til å utføre lese- og skriveoperasjoner i en passiv matriseadressert minnegruppe av minneceller omfattende et elektrisk polariserbart materiale som viser polarisasjonsremanens, spesielt et elektretmateriale eller ferroelektrisk materiale, hvor en logisk verdi lagret i en minnecelle representeres av den virkelige polarisasjonstilstand i minnecellen og bestemmes ved å detektere en ladningsstrøm til og fra minnecellen som respons på påtrykking av spenninger til ordlinjer og bitlinjer for å adressere minnecellene i gruppen, hvor ladningsstrømdeteksjonen spesielt er basert på å detektere en ladningsstrømkomponent forårsaket av en polarisasjonsforandring i det polariserbare materiale, og hvor lese- og skriveoperasjoner utføres under styring av en kontrollkretsinnretning,
karakterisert ved å begrense størrelsen av polarisasjonforandring i det polariserbare materiale under hver lese- og skrivesyklus til en verdi definert av kontrollkretsinnretningen, og
å styre lese- og skriveoperasjonene med nevnte verdi varierende fra null til en øvre grense svarende til metningen av polarisasjonen og konsistent med forhåndsbestemt kriterier for en pålitelig deteksjon av en logisk tilstand i en minnecelle.
2. Fremgangsmåte i henhold til krav 1,
karakterisert ved å bestemme den lagrede logiske verdi i minnecellene ved en påtrykking av en eller flere spenningspulser, hvis karakteristikker styres av kontrollkretsinnretningen.
3. Fremgangsmåte i henhold til krav 2,
karakterisert ved å etablere en adresseringshistorie for minnet uttrykt ved den registrerte eksponering av minnecellene overfor utmatting og avtrykksinduserende faktorer og/eller å innsamle ladningsresponsinformasjon fra en eller flere referanseceller eller par av referanseceller og/eller en eller flere minneceller eller par av minneceller i matrisen, og å etablere de forhåndsbestemte deteksjonskriteria og/eller den innsamlede ladningsresponsinformasjon som basis for kontrollkriterier for å justere karakteristikken til spenningspulsen eller -pulsene.
4. Fremgangsmåte i henhold til krav 3,
karakterisert ved å innbefatte i adresseringshistorien et akkumulert antall lese- og/eller skrivesykler og avtrykkstid i spesifikke minneceller eller grupper av spesifikke minneceller.
5. Fremgangsmåte i henhold til krav 3,
karakterisert ved å innbefatte i ladningsresponsinformasjon informasjon om tidligere registrert ladningsresponsoppførsel for minnecellene.
6. Fremgangsmåte i henhold til krav 3,
karakterisert ved å innsamle ladningsresponsinformasjon fra minst ett par av referanseceller i matrisen, idet én celle i hvert par representerer en logisk "0" og den annen en logisk "1".
7. Fremgangsmåte i henhold til krav 5 eller 6,
karakterisert ved at kontrollkretsinnretningen utfører kontinuerlig eller periodisk analyse av vilkårlige og systematiske støybidrag til det registrerte ladningsrespons fra referansecellene eller adresserte minneceller, og å benytte resultatene av analysen som inngangsdata i en algoritme for å styre en lese/skriveprotokoll.
8. Fremgangsmåte i henhold til krav 7,
karakterisert ved å basere analysen av støybidrag på en statistisk spredning av ladningsresponsen registrert fra minneceller i kjente logiske tilstander, fra enkeltstående minneceller som er blitt adressert et antall ganger og/eller fra et sett av lignende, men fysisk forskjellige minneceller.
9. Fremgangsmåte i henhold til krav 3, hvor kontrollkriteriene er basert på ladningsresponsinformasjon,
karakterisert ved at minst én spenningspuls eller én av spenningspulsene er en trinnspenningspuls med variabel lengde, idet lengden styres av kretskontrollinretningen.
10. Fremgangsmåte i henhold til krav 3, hvor kontrollkriteriene er basert på ladningsresponsinformasjon,
karakterisert ved at kontrollkretsinnretningen registrerer platåverdier Cmetning og ctbakgrunn av ladningsresponsen i celler som representerer henholdsvis en logisk "0" og en logisk "1" ved forskjellige tidspunkter under hele levetiden for minneinnretningen.
11. Fremgangsmåte i henhold til krav 3, hvor kontrollkriteriene er basert på ladningsresponsinformasjon,
karakterisert ved at kontrollkretsinnretningen genererer en terskelverdi aTH for avgjørelse om logiske tilstander i minnecellene i matrisen, idet denne verdien er av størrelsesorden
0"TH <=> (^METNING<+> CbaKGRUNn)/2.
12. Fremgangsmåte i henhold til krav 3,
karakterisert ved at kontrollkretsinnretningen benytter ladningsresponsinformasjon fra gruppen av minneceller ved slumpmessig valgte steder i minnegruppen.
13. Apparat for å utføre lese- og skriveoperasjoner, hvor apparatet innbefatter minst én passiv matriseadressert minnegruppe av minneceller som omfatter et elektrisk polariserbart materiale som viser polarisasjonsremanens, spesielt et ferroelektrisk materiale, hvor en logisk verdi lagret i en minnecelle er representert av polarisasjonstilstanden i individuelle, separat valgbare minneceller og bestemt ved å detektere en ladningstrøm til eller fra minnecellene som respons på en påtrykking av spenninger til ordlinjer og bitlinjer for å adressere minnecellene i gruppen, hvor ladningsstrømdeteksjonen spesielt er basert på en ladningsstrømkomponent forårsaket av en polarisasjonsforandring i det polariserbare materiale, hvor apparatet omfatter en kontrollkretsinnretning som styrer lese- og skriveoperasjonene, og hvor apparatet er
karakterisert ved at det omfatter en krets som justerer påtrykkingen av spenninger for å begrense størrelsen av polarisasjonsforandring i det polariserbare materiale under hver lese- og skrivesyklus til en verdi definert av kretsen som styrer lese- og skriveoperasjonene, idet verdien varierer fra 0 til en øvre grense svarende til metning av polarisasjonen.
14. Apparat i henhold til krav 13,
karakterisert ved at minnegruppen omfatter referanseceller med kjente logiske tilstander.
15. Apparat i henhold til krav 14,
karakterisert ved at referansecellene er plassert i par, idet ett par representerer en logisk "0" og det annet par en logisk "1".
16. Apparat i henhold til krav 14,
karakterisert ved at referansecellene er fordelt over hele gruppen.
17. Apparat i henhQld til krav 15 eller krav 16,
karakterisert ved at de valgte celler blant referansecellene tilordnes for sporing av utmatting og avtrykksutvikling i bestemte grupper av minneceller i gruppen, ved å utsettes for et lignende polarisasjonshistoriemønster og svitsjehendelser som sistnevnte.
18. Apparat i henhold til krav 17,
karakterisert ved at gruppen av minneceller er lokalisert på én eller flere ord- eller bitlinjer i gruppen.
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO20003507A NO312698B1 (no) | 2000-07-07 | 2000-07-07 | Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten |
EP01970356A EP1323167B1 (en) | 2000-07-07 | 2001-07-06 | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method |
CN018124690A CN1440554B (zh) | 2000-07-07 | 2001-07-06 | 用于在无源矩阵存储器中执行读写操作的方法,以及执行该方法的装置 |
DK01970356T DK1323167T3 (da) | 2000-07-07 | 2001-07-06 | Fremgangsmåde til at udföre skrive- og læseoperationer i en passiv matrixhukommelse, og apparatur til at udföre fremgangsmåden |
RU2003103297/09A RU2239888C1 (ru) | 2000-07-07 | 2001-07-06 | Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа |
JP2002508806A JP4542744B2 (ja) | 2000-07-07 | 2001-07-06 | 受動マトリックス・メモリの読出し動作および書込み動作を実行する方法および前記方法を実行する装置 |
AU2001290357A AU2001290357B2 (en) | 2000-07-07 | 2001-07-06 | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method |
AT01970356T ATE291272T1 (de) | 2000-07-07 | 2001-07-06 | Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens |
US09/899,094 US6606261B2 (en) | 2000-07-07 | 2001-07-06 | Method for performing write and read operations in a passive matrix memory, and apparatus for performing the method |
CA002415661A CA2415661C (en) | 2000-07-07 | 2001-07-06 | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method |
DE60109472T DE60109472T2 (de) | 2000-07-07 | 2001-07-06 | Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens |
PCT/NO2001/000290 WO2002005288A1 (en) | 2000-07-07 | 2001-07-06 | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method |
KR10-2003-7000189A KR100522286B1 (ko) | 2000-07-07 | 2001-07-06 | 패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치 |
AU9035701A AU9035701A (en) | 2000-07-07 | 2001-07-06 | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method |
ES01970356T ES2237599T3 (es) | 2000-07-07 | 2001-07-06 | Procedimiento para realizar operaciones de escritura y lectura en una memoria matricial pasiva y aparato para la realizacion del procedimiento. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO20003507A NO312698B1 (no) | 2000-07-07 | 2000-07-07 | Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten |
Publications (3)
Publication Number | Publication Date |
---|---|
NO20003507D0 NO20003507D0 (no) | 2000-07-07 |
NO20003507L NO20003507L (no) | 2002-01-08 |
NO312698B1 true NO312698B1 (no) | 2002-06-17 |
Family
ID=19911358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO20003507A NO312698B1 (no) | 2000-07-07 | 2000-07-07 | Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten |
Country Status (13)
Country | Link |
---|---|
US (1) | US6606261B2 (no) |
EP (1) | EP1323167B1 (no) |
JP (1) | JP4542744B2 (no) |
KR (1) | KR100522286B1 (no) |
CN (1) | CN1440554B (no) |
AT (1) | ATE291272T1 (no) |
AU (2) | AU2001290357B2 (no) |
CA (1) | CA2415661C (no) |
DE (1) | DE60109472T2 (no) |
ES (1) | ES2237599T3 (no) |
NO (1) | NO312698B1 (no) |
RU (1) | RU2239888C1 (no) |
WO (1) | WO2002005288A1 (no) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937500B2 (en) | 2002-09-11 | 2005-08-30 | Thin Film Electronics Asa | Method for operating a ferroelectric of electret memory device, and a device of this kind |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
US20030039233A1 (en) * | 2001-08-14 | 2003-02-27 | Aharon Satt | Estimation of resources in cellular networks |
US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
JP4282951B2 (ja) * | 2002-05-31 | 2009-06-24 | パイオニア株式会社 | 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体 |
NO320017B1 (no) * | 2003-03-26 | 2005-10-10 | Thin Film Electronics Asa | Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse |
NO324607B1 (no) * | 2003-11-24 | 2007-11-26 | Thin Film Electronics Asa | Fremgangsmate for a betjene et datalagringsapparat som benytter passiv matriseadressering |
NO322040B1 (no) | 2004-04-15 | 2006-08-07 | Thin Film Electronics Asa | Bimodal drift av ferroelektriske og elektrete minneceller og innretninger |
NO324029B1 (no) * | 2004-09-23 | 2007-07-30 | Thin Film Electronics Asa | Lesemetode og deteksjonsanordning |
JP4148210B2 (ja) * | 2004-09-30 | 2008-09-10 | ソニー株式会社 | 記憶装置及び半導体装置 |
US20060215437A1 (en) * | 2005-03-28 | 2006-09-28 | Trika Sanjeev N | Recovering from memory imprints |
US20070041233A1 (en) * | 2005-08-19 | 2007-02-22 | Seagate Technology Llc | Wake-up of ferroelectric thin films for probe storage |
US7554832B2 (en) * | 2006-07-31 | 2009-06-30 | Sandisk 3D Llc | Passive element memory array incorporating reversible polarity word line and bit line decoders |
US8279704B2 (en) * | 2006-07-31 | 2012-10-02 | Sandisk 3D Llc | Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same |
EP1944763A1 (en) | 2007-01-12 | 2008-07-16 | STMicroelectronics S.r.l. | Reading circuit and method for data storage system |
US7420836B1 (en) * | 2007-02-13 | 2008-09-02 | International Business Machines Corporation | Single-ended memory cell with improved read stability and memory using the cell |
US7778098B2 (en) * | 2007-12-31 | 2010-08-17 | Cypress Semiconductor Corporation | Dummy cell for memory circuits |
CN101222686B (zh) * | 2008-01-25 | 2011-08-10 | 中兴通讯股份有限公司 | 一种移动终端的状态报告方法 |
JP4626832B2 (ja) * | 2008-07-10 | 2011-02-09 | セイコーエプソン株式会社 | 強誘電体記憶装置の駆動方法、強誘電体記憶装置および電子機器 |
KR100934159B1 (ko) * | 2008-09-18 | 2009-12-31 | 한국과학기술원 | 강유전체 또는 일렉트렛 메모리 장치 |
DE102011010946B4 (de) * | 2011-02-10 | 2014-08-28 | Texas Instruments Deutschland Gmbh | Halbleitervorrichtung und Verfahren zum Identifizieren und Korrigieren eines Bitfehlers in einer FRAM-Speichereinheit einer Halbleitervorrichtung |
US9886571B2 (en) | 2016-02-16 | 2018-02-06 | Xerox Corporation | Security enhancement of customer replaceable unit monitor (CRUM) |
US9697913B1 (en) * | 2016-06-10 | 2017-07-04 | Micron Technology, Inc. | Ferroelectric memory cell recovery |
US9613676B1 (en) * | 2016-06-29 | 2017-04-04 | Micron Technology, Inc. | Writing to cross-point non-volatile memory |
US10978169B2 (en) | 2017-03-17 | 2021-04-13 | Xerox Corporation | Pad detection through pattern analysis |
US10497521B1 (en) | 2018-10-29 | 2019-12-03 | Xerox Corporation | Roller electric contact |
KR102634809B1 (ko) * | 2018-11-23 | 2024-02-08 | 에스케이하이닉스 주식회사 | 전자 장치 및 그것의 동작 방법 |
JP2022052154A (ja) | 2020-09-23 | 2022-04-04 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206829A (en) * | 1990-10-24 | 1993-04-27 | Sarita Thakoor | Thin film ferroelectric electro-optic memory |
JPH0677434A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
JP3279025B2 (ja) * | 1993-12-22 | 2002-04-30 | 株式会社日立製作所 | 半導体メモリ |
US5898607A (en) * | 1994-09-14 | 1999-04-27 | Hitachi, Ltd. | Recording/reproducing method and recording/reproducing apparatus |
JPH098247A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体記憶装置 |
JPH0963294A (ja) * | 1995-08-28 | 1997-03-07 | Olympus Optical Co Ltd | 強誘電体メモリ及びそれを用いた記録装置 |
DE69630758T2 (de) | 1995-09-08 | 2004-05-27 | Fujitsu Ltd., Kawasaki | Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher |
JP3875416B2 (ja) | 1998-11-11 | 2007-01-31 | 富士通株式会社 | 強誘電体記憶装置 |
-
2000
- 2000-07-07 NO NO20003507A patent/NO312698B1/no unknown
-
2001
- 2001-07-06 KR KR10-2003-7000189A patent/KR100522286B1/ko not_active IP Right Cessation
- 2001-07-06 US US09/899,094 patent/US6606261B2/en not_active Expired - Lifetime
- 2001-07-06 RU RU2003103297/09A patent/RU2239888C1/ru not_active IP Right Cessation
- 2001-07-06 CA CA002415661A patent/CA2415661C/en not_active Expired - Fee Related
- 2001-07-06 JP JP2002508806A patent/JP4542744B2/ja not_active Expired - Fee Related
- 2001-07-06 EP EP01970356A patent/EP1323167B1/en not_active Expired - Lifetime
- 2001-07-06 WO PCT/NO2001/000290 patent/WO2002005288A1/en active IP Right Grant
- 2001-07-06 AU AU2001290357A patent/AU2001290357B2/en not_active Ceased
- 2001-07-06 AU AU9035701A patent/AU9035701A/xx active Pending
- 2001-07-06 AT AT01970356T patent/ATE291272T1/de not_active IP Right Cessation
- 2001-07-06 CN CN018124690A patent/CN1440554B/zh not_active Expired - Lifetime
- 2001-07-06 ES ES01970356T patent/ES2237599T3/es not_active Expired - Lifetime
- 2001-07-06 DE DE60109472T patent/DE60109472T2/de not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937500B2 (en) | 2002-09-11 | 2005-08-30 | Thin Film Electronics Asa | Method for operating a ferroelectric of electret memory device, and a device of this kind |
Also Published As
Publication number | Publication date |
---|---|
CA2415661A1 (en) | 2002-01-17 |
NO20003507D0 (no) | 2000-07-07 |
JP4542744B2 (ja) | 2010-09-15 |
KR20030041954A (ko) | 2003-05-27 |
NO20003507L (no) | 2002-01-08 |
WO2002005288A1 (en) | 2002-01-17 |
ES2237599T3 (es) | 2005-08-01 |
CA2415661C (en) | 2006-03-28 |
EP1323167B1 (en) | 2005-03-16 |
DE60109472D1 (de) | 2005-04-21 |
DE60109472T2 (de) | 2005-08-11 |
KR100522286B1 (ko) | 2005-10-19 |
AU2001290357B2 (en) | 2005-03-03 |
CN1440554A (zh) | 2003-09-03 |
RU2239888C1 (ru) | 2004-11-10 |
JP2004503052A (ja) | 2004-01-29 |
US20020027794A1 (en) | 2002-03-07 |
AU9035701A (en) | 2002-01-21 |
ATE291272T1 (de) | 2005-04-15 |
US6606261B2 (en) | 2003-08-12 |
EP1323167A1 (en) | 2003-07-02 |
CN1440554B (zh) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO312698B1 (no) | Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten | |
JP6963323B2 (ja) | 向上した温度範囲を有するアナログ強誘電体メモリ | |
AU2001290357A1 (en) | A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method | |
JP2022511949A (ja) | メモリデバイスにおける信号展開キャッシングのための内容参照メモリ | |
CN102016811B (zh) | 用于实现pcram设备的自参考读取操作的方法和装置 | |
EP1403874A1 (en) | Memory device | |
US20080316802A1 (en) | Memory device having drift compensated read operation and associated method | |
US20090109788A1 (en) | Data management method and mapping table update method in non-volatile memory device | |
RU2003103297A (ru) | Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа | |
JP2008234832A (ja) | 強誘電体又はエレクトレット・メモリ・デバイスを作動する方法及びこの種の装置 | |
KR20080011080A (ko) | 상 변화 메모리용 판독 방해 센서 | |
RU2329553C1 (ru) | Бимодальный режим функционирования ферроэлектрических и электретных ячеек памяти и запоминающих устройств на их основе | |
US7583546B2 (en) | Apparatus and method of operating an integrated circuit | |
CN101409104B (zh) | 一种不挥发动态存储器 | |
RU2275698C2 (ru) | Устройство с пассивной матричной адресацией и способ считывания информации из этого устройства | |
CN105679360A (zh) | 一种可刷新的非易失性存储器及其刷新方法 | |
US20060146589A1 (en) | Method for operating a passive matrix-addressable ferroelectric or electret memory device | |
KR20190102580A (ko) | 결함 정보 저장 테이블을 이용한 리페어 분석 시스템 및 그의 리페어 분석 방법 | |
WO2006073308A1 (en) | Method for operating a passive matrix-addressable ferroelectric or electret memory device | |
KR20190123106A (ko) | 영상을 pcm에 저장하기 위한 장치 및 방법 | |
JP2002197887A (ja) | 不揮発性メモリ | |
KR20070094646A (ko) | 수동 매트릭스-어드레스 가능한 강유전체 또는 일렉트렛메모리 장치를 동작하기 위한 방법 | |
KR20230108676A (ko) | 메모리 장치 및 그것의 동작 방법 | |
NO320057B1 (no) | Fremgangsmate ved drift av et passivt, matriseadresserbart elektret eller ferroelektrisk minne |