CN101409104B - 一种不挥发动态存储器 - Google Patents
一种不挥发动态存储器 Download PDFInfo
- Publication number
- CN101409104B CN101409104B CN2008100409323A CN200810040932A CN101409104B CN 101409104 B CN101409104 B CN 101409104B CN 2008100409323 A CN2008100409323 A CN 2008100409323A CN 200810040932 A CN200810040932 A CN 200810040932A CN 101409104 B CN101409104 B CN 101409104B
- Authority
- CN
- China
- Prior art keywords
- storage unit
- gating device
- storage
- phase
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明属于集成电路技术领域,具体为一种新型不挥发动态存储器及其存储操作方法。存储器包括数个存储单元,每个存储单元位于两条字线与一条位线的各个交叉区。每个存储单元包括一个相变存储单元和一个动态存储单元,其中相变存储单元由第一选通器件和一个相变存储电阻组成,动态存储单元由第二选通器件和一个存储电容组成,相变存储单元和动态存储单元通过各自的选通管的控制端与不同的字线相连,相变存储单元和动态存储单元共用同一根位线。其优点在于既利用了动态存储器功耗低,速度快的优点,又实现了不挥发存储。
Description
技术领域
本发明属于集成电路技术领域,具体为一种新型不挥发动态存储器。
背景技术
动态随机存储器(DRAM)是可以用来存储信息的存储器件。DRAM在一些应用中受到偏爱,是因为它们可以相当廉价地以很高密度制造。嵌入式动态随机存储器(e DRAM)和其他逻辑电路共同集成在一个芯片内,可以省去大量的缓冲器和I/O压点,从而可以有更高的速度,更小的面积和更低的功耗。由于DRAM核与逻辑电路之间有内建的宽位数据总线,这种大量并行处理能力使嵌入式DRAM可以满足吉位时代的T byte/s数据通量的要求。对于标准DRAM,从单元读出的数据要经过列选择、内部I/O线、主放大器、输出缓冲器到达压点,再通过封装管脚到PCB板,要驱动的负载电容在50pf以上,使速度收到影响。对嵌入式DRAM,数据通过芯片内的I/O压点,要驱动的电容只有1pf左右,不仅使速度极大提高,而且可以节省大量功耗。目前动态随机存储器的结构主要是1T1C动态随机存储器结构。
动态随机存储器的存储单元典型地包括两个元件,也就是存储电容器和存取晶体管,构成1T1C的结构。图1是一个传统的动态随机存储器阵列结构,其中100至108是存取晶体管,109至111是位线,112至114是字线,115至117是位线上的寄生电容,118至126是存储电容器。下面以操作存取晶体管100和存储电容器118构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段,数据值被放在位线109上,字线112则被提升,根据数据值的不同,存储电容器118或者充电,或者放电,具体地,当数据为1时,存储电容器118充电,当数据为0时,存储电容器118放电。在读操作阶段,位线109首先被预充电,当使字线112有效时,在位线电容115和存储电容器118之间放生了电荷的重新分配,这时位线上的电压发生变化,这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的,这就是说存放在单元中的电荷数量在读操作期间被修改,因此完成一次读操作之后必须再恢复到它原来的值。于是完成读操作之后紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。动态随机存储器属于挥发性存储器,断电时其保存的数据会消失,不适用于必须确保非易失数据绝对安全的场合,例如:网络通讯类(路由器、高端交换机、防火墙等);打印设备类(打印机、传真机、 扫描仪);工业控制类(工控板、铁路/地铁信号控制系统、高压电继电器等);汽车电子类(行驶记录仪等);医疗设备(如彩超);服务器类(Redundant Arrays of InexpensiveDisks服务器)。
在众多不挥发存储器中,现在基于相变材料的相变存储器被广泛地研究,相变存储技术(phase change memory)又称为OUM(Ovonic Unified Memory),对于硫系玻璃状合金材料,其存在一个具有阈值电压的状态转换过程。通过实验发现,这个转变是硫系化合物材料在外界信号的作用下发生了由晶态向非晶态的可逆转化,因此我们称其为相变材料。Ge2Sb2Te5,以下简称GST,是一种典型的硫系半导体化合物。作为二进制数据存储的载体,GST有2种表现出不同特性的状态:非晶态和多晶态(多晶态有2种结构:低温下的面心立方和相对高温下更稳定的密排六方)。由于GST的多晶态和非晶态在电导率上有明显的差异,使得状态区分变得十分简单。
相变存储器的存储单元典型地包括两个元件,也就是相变存储电阻和选通晶体管,构成1B1R的结构。图2(a)是一个传统的相变存储单元结构,其中201是相变存储电阻,202是字线,203是位线,T11是选通晶体管,这里选通晶体管是三极管,其基极连到字线202,发射极连到位线203,集电极接地。当需要对这个存储单元操作时,字线202降为低电压,比如0V,位线上接需要操作的电压或电流。下面结合图2(b)说明对相变存储单元具体的操作方式。当需要将相变存储单元由低阻向高阻转变时(又称复位RESET),需要幅度大的电流或电压脉冲作用于存储单元,使之迅速达到熔点,同时这个电流脉冲具有陡峭的下降沿,使相变材料淬冷,把大量的缺陷保存在材料中,使之成为非晶态。如曲线211。当需要将相变存储单元由高阻向低阻转变的过程(又称置位SET),则需要电流或电压把存储单元加热到晶化温度的范围,在较长的时间内让晶粒生成,最后使材料中存在一定数量的晶化部分,如曲线212。RESET脉冲幅度高,脉宽窄,下降陡,而SET脉冲则相反。如果要读相变存储单元,只需在其两端加一个小电压,读其电流,通过与参考电流比较得到相变存储单元处于置位状态还是复位状态。
相变存储器拥有天生的不挥发特性,在断电后能够长久的保存数据,但是它的操作电流比较大,功耗比较大,而动态存储器操作时静态电流很小,功耗很小,但是断电后不能保存数据。
发明内容
本发明提出一种不挥发动态存储器及其存储操作方法,其特征在于正常通电时使用不挥发动态存储器中的动态存储单元进行读写操作,断电后利用不挥发动态存储器中的相变存储单元存储数据。其优点在于既利用了动态存储器功耗低,速度快的优点,又实现了不 挥发存储。
本发明提出一种不挥发动态存储器,其特征在于包括:数条字线,数条位线,以及数个存储单元,每个存储单元位于两条字线与一条位线的各个交叉区。每个存储单元包括一个相变存储单元和一个动态存储单元,其中相变存储单元由第一选通器件和一个相变存储电阻组成,动态存储单元由第二选通器件和一个存储电容组成,相变存储单元和动态存储单元通过各自的选通管的控制端与不同的字线相连,相变存储单元和动态存储单元共用同一根位线。
本发明提出一种不挥发动态存储器的操作方法:正常通电时使用不挥发动态存储器中的动态存储单元进行读写操作,断电前将动态存储单元的数据存入不挥发动态存储器中的相变存储单元,恢复供电后,将相变存储单元的数据回写入不挥发动态存储器中的动态存储单元,并将所有的相变存储单元置位。
附图说明
图1是一个传统的动态随机存储器阵列结构
图2(a)是传统的相变存储单元结构
图2(b)是相变存储单元操作电流电压图
图3是本发明提出的不挥发动态存储器存储单元结构图
图4是本发明提出的不挥发动态存储器操作流程图
图5是本发明提出的不挥发动态存储器阵列
图中标号
100至108是存取晶体管,109至111是位线,112至114是字线,115至117是位线上的寄生电容,118至126是存储电容器,200是传统的相变存储单元结构,201是相变存储电阻,202是字线,203是位线,211是相变存储器reset脉冲,212是相变存储器set脉冲,300是不挥发动态存储器存储单元结构,311,312是字线,313是位线,301是相变存储电阻,321是动态存储器的存储电容,401-412是操作不挥发动态存储器的流程,T11,T12……Tnn是选通三极管,501-516是相变存储电阻,521-536是存储电容,540、541是行译码器,550是列译码器,551是多路选择器,561、564是读出放大器,562是刷新电路,563、565是写驱动电路,566是缓存,567是输入输出I/O.
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明,本发明提供优选实施例,但不应该被认为仅限于在此阐述的实施例。相反,提供这些实施例以便此公开是彻底的和完全的,将本发明的范围完全传递给相关领域的技术人员。
在此参考图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。
本发明涉及一种新型不挥发动态存储器及其存储操作方法。
附图(1~2)在发明技术背景中进行了解释。
图3示出了本发明提出的不挥发动态存储器的存储单元结构,包括字线311,312,位线313,选通三极管T11,T21,相变存储电阻301,动态存储器的存储电容321。选通三极管T11的基极与字线311相连,发射极与相变存储电阻301相连,集电极接地,相变存储电阻的一端与选通三极管T11的发射极相连,另一端与位线313相连,选通三极管T21的基极与字线312相连,发射极与相变存储电阻301相连,并通过相变存储电阻301与位线313相连,集电极接动态存储器的存储电容321。选通三极管T11与相变存储电阻301构成相变存储单元,选通三极管T21与存储电容321构成动态存储单元,当需要对存储单元中的相变存储单元进行操作时,使字线311降为低电平,比如0V,使选通三极管T11导通,字线312为高电平,比如3.3V,使选通三极管T21关断,位线313上接对应的操作电压,具体地,当需要置位相变存储单元时,在位线313上接中等幅度电压,比如1.8V,使相变存储电阻301成为低阻状态,当需要复位相变存储单元时,在位线313上接高电压,比如3.3V,使相变存储电阻301成为高阻状态,当需要读相变存储单元时,在位线313上接低电压,比如1.2V。当需要对存储单元中的动态存储单元进行操作时,使字线312降为低电平,比如0V,使选通三极管T21导通,字线311为高电平,比如3.3V,使选通三极管T11关断,位线313上接对应的操作电压,具体地,数据值被放在位线313上,根据数据值的不同,存储电容器118或者充电,或者放电,当数据为1时,存储电容321充电,当数据为0时,存储电容321放电。在读操作阶段,位线313首先被预充电,当选通三极管T21导通时,在位线电容和存储电容321之间放生了电荷的重新分配,这时位线上的电压发生变化,这一变化的方向决定了被存放数据的值。
图4为本发明提出的不挥发动态存储器的操作流程。首先,初始化置位所有相变存储单元,如操作流程401,然后就可以对本发明提出的不挥发动态存储器中的动态存储单元进行正常的读写操作,如操作流程402。当检测到即将断电时,需要读出动态存储单元中的数据至缓存,然后将缓存中的数据写入相应地址的相变存储单元中,使得断电后这些数据仍然能够保存,如操作流程404-407。上电后,需要读出相变存储单元中的数据至缓存,并将相变存储单元重新置位至低阻状态,之后将缓存中的数据写回相应地址的动态存储单元中,如操作流程410-412,以上流程实现了不挥发动态存储器的功能。
图5为本发明提出的不挥发动态存储器的阵列图,其中T11,T12……Tnn为选通三极 管,501-516为相变存储电阻,521-536为存储电容,540、541为行译码器,奇数行字线同行译码器540相连,偶数行字线同行译码器541相连,550为列译码器,551为多路选择器,561、564为读出放大器,其中561是动态存储单元的读出放大器,564是相变存储单元的读出放大器,562为刷新电路,563、565为写驱动电路,其中563是动态存储单元的写驱动电路,565是相变存储单元的写驱动电路,566为缓存,567为输入输出I/O。下面以选中T11,T21,相变存储电阻501和存储电容521组成的存储单元为例说明本发明提出的不挥发动态存储器的操作方法。正常通电情况下,只需对T21及存储电容521构成的动态存储单元进行读写操作,存储阵列中的相变存储单元都处于置位状态。当需要对存储电容写0时,行译码器541使T21的基极所连的字线WL2变为低电平,比如0V,使其他字线WL4-WLn为高电平,比如3.3V,行译码器540使WL1-WL(n-1)都为为高电平,比如3.3V,这样阵列中只有T21的EB结正偏,通过写驱动电路563、列译码器550及多路选择器551在位线BL1上加低电平,比如0V,这样存储电容521就会放电,当需要对存储电容写1时,行译码器541使T21的基极所连的字线WL2变为低电平,比如0V,使其他字线WL4-WLn为高电平,比如3.3V,行译码器540使WL1-WL(n-1)都为为高电平,比如3.3V,这样阵列中只有T21的EB结正偏,通过写驱动电路563、列译码器550及多路选择器551在位线BL1上加高电平,比如3.3V,这样存储电容521就会充电,当需要读存储电容的数据时,首先行译码器540和541使所有字线都为高电平,比如3.3V,通过读出放大器561、列译码器550及多路选择器551在位线BL1上预充电至中等电压,比如1.5V,然后行译码器541使T21的基极所连的字线WL2变为低电平,比如0V,使其他字线WL4-WLn为高电平,比如3.3V,行译码器540使WL1-WL(n-1)都为为高电平,比如3.3V,利用电荷分享原理读出存储电容521的数据,然后根据读出的数据为存储电容写入相同的数据,这就是刷新操作。
当检测到即将断电时,首先行译码器540和541使所有字线都为高电平,比如3.3V,通过读出放大器561、列译码器550及多路选择器551在位线BL1上预充电至中等电压,比如1.5V,然后行译码器541使T21的基极所连的字线WL2变为低电平,比如0V,使其他字线WL4-WLn为高电平,比如3.3V,行译码器540使WL1-WL(n-1)都为为高电平,比如3.3V,利用电荷分享原理读出存储电容521的数据,然后将读出的数据存入缓存566。接着如果读出的数据为0,需要将这个数据写入同一存储单元中的相变存储单元,具体如下,行译码器540使T11的基极所连的字线WL1变为低电平,比如0V,使其他字线WL3-WL (n-1为高电平,比如3.3V,行译码器541使WL2-WL(n)都为为高电平,比如3.3V,这样阵列中只有T11的EB结正偏,通过写驱动电路565、列译码器550及多路选择器551在 位线BL1上加高电压,比如3.3V,使相变存储电阻复位,处于高阻状态。如果读出的数据为1,由于本身相变存储电阻就处于置位状态,无需再操作。
重新上电后,行译码器540使T11的基极所连的字线WL1变为低电平,比如0V,使其他字线WL3-WL(n-1为高电平,比如3.3V,行译码器541使WL2-WL(n)都为为高电平,比如3.3V,这样阵列中只有T11的EB结正偏,通过读出放大器564、列译码器550及多路选择器551在位线BL1上加读电压,比如1.2V,读出相变存储单元的状态,存到缓存566中,然后通过写驱动电路565、列译码器550及多路选择器551在位线BL1上加中等电压,比如2V,使相变存储电阻置位,处于低阻状态。接着根据缓存566中的数据对存储单元中的动态存储单元进行写操作,具体地,如果缓存缓存566中的数据为0,行译码器541使T21的基极所连的字线WL2变为低电平,比如0V,使其他字线WL4-WLn为高电平,比如3.3V,行译码器540使WL1-WL(n-1)都为为高电平,比如3.3V,这样阵列中只有T21的EB结正偏,通过写驱动电路563、列译码器550及多路选择器551在位线BL1上加低电平,比如0V,这样存储电容521就会放电,如果缓存缓存566中的数据为1,行译码器541使T21的基极所连的字线WL2变为低电平,比如0V,使其他字线WL4-WLn为高电平,比如3.3V,行译码器540使WL1-WL(n-1)都为为高电平,比如3.3V,这样阵列中只有T21的EB结正偏,通过写驱动电路563、列译码器550及多路选择器551在位线BL1上加高电平,比如3.3V,这样存储电容521就会充电。
以上过程实现了动态存储器的不挥发存储,使得在正常工作时能发挥动态存储器速度快,功耗低的优点,在断电时,能通过相变存储材料将动态存储器中的数据保存下来,在重新上电时恢复到动态存储器中,实现了不挥发存储。
Claims (5)
1.一种不挥发动态存储器,其特征在于包括:
数条字线,
数条位线,以及
数个存储单元,每个存储单元位于两条字线与一条位线的各个交叉区;每个存储单元包括一个相变存储单元和一个动态存储单元,其中相变存储单元由第一选通器件和一个相变存储电阻组成,动态存储单元由第二选通器件和一个存储电容组成,相变存储单元和动态存储单元通过各自的选通器件的控制端与不同的字线相连,相变存储单元和动态存储单元共用同一根位线。
2.根据权利要求1所述的不挥发动态存储器,其特征在于所述的选通器件是双极型晶体管。
3.根据权利要求1所述的不挥发动态存储器,对其操作方法的特征为:正常通电时使用权利要求1所述的不挥发动态存储器中的动态存储单元进行读写操作,其中:
写1:打开存储单元的第二选通器件,关闭存储单元的第一选通器件,在存储单元的位线施加高电平;
写0:打开存储单元的第二选通器件,关闭存储单元的第一选通器件,在存储单元的位线施加低电平;
读:先关闭存储单元的第一选通器件和第二选通器件,位线上施加预充电电压,再打开存储单元的第二选通器件。
4.根据权利要求1所述的不挥发动态存储器,对其操作方法的特征为:断电前先关闭存储单元的第一选通器件和第二选通器件,位线上施加预充电电压,再打开存储单元的第二选通器件,将动态存储单元的数据存入缓存,然后将缓存中的数据存入权利要求1所述的不挥发动态存储器中的相变存储单元,其中:
存0:打开存储单元的第一选通器件,关闭存储单元的第二选通器件,在存储单元的位线施加高电平,复位相变存储单元;
存1:不进行任何操作。
5.根据权利要求1所述的不挥发动态存储器,对其操作方法的特征为:恢复供电后,打开存储单元的第一选通器件,关闭存储单元的第二选通器件,在存储单元的位线施加读电压,读出相变存储单元的数据存入缓存,再打开存储单元的第一选通器件,关闭存储单元的第二选通器件,在存储单元的位线施加中等幅度电压,置位相变存储单元;然后将缓存中的数据写入权利要求1所述的不挥发动态存储器中的动态存储单元,其中:
写1:打开存储单元的第二选通器件,关闭存储单元的第一选通器件,在存储单元的位线施加高电平;
写0:打开存储单元的第二选通器件,关闭存储单元的第一选通器件,在存储单元的位线施加低电平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100409323A CN101409104B (zh) | 2008-07-24 | 2008-07-24 | 一种不挥发动态存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100409323A CN101409104B (zh) | 2008-07-24 | 2008-07-24 | 一种不挥发动态存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101409104A CN101409104A (zh) | 2009-04-15 |
CN101409104B true CN101409104B (zh) | 2011-05-04 |
Family
ID=40572071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100409323A Expired - Fee Related CN101409104B (zh) | 2008-07-24 | 2008-07-24 | 一种不挥发动态存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101409104B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7933139B2 (en) * | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
CN102568573B (zh) * | 2010-12-31 | 2014-11-05 | 张家港丽恒光微电子科技有限公司 | Mems非易失存储器及存储单元 |
CN102290103A (zh) * | 2011-04-27 | 2011-12-21 | 上海新储集成电路有限公司 | 可达到无穷次疲劳的相变存储器 |
CN102800359B (zh) * | 2011-05-25 | 2016-02-17 | 中国科学院微电子研究所 | 一种半导体存储器件 |
CN113729507B (zh) * | 2020-05-29 | 2023-08-08 | 九阳股份有限公司 | 烹饪器具的耦合断电的恢复方法及烹饪器具和其控制电路 |
CN113729487A (zh) * | 2020-05-29 | 2021-12-03 | 九阳股份有限公司 | 应用于烹饪器具的耦合断电的恢复方法及烹饪器具 |
CN114649024A (zh) * | 2020-12-18 | 2022-06-21 | 华为技术有限公司 | 一种存储单元、存储阵列以及数据存储方法 |
CN113658628B (zh) * | 2021-07-26 | 2023-10-27 | 安徽大学 | 一种用于dram非易失存内计算的电路 |
CN113990368B (zh) * | 2021-10-29 | 2023-03-14 | 华中科技大学 | 一种基于奥氏阈值开关器件的动态存储结构及其操作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310845A (zh) * | 1998-07-22 | 2001-08-29 | 因芬尼昂技术股份公司 | 电阻性的铁电存储单元 |
CN1311892A (zh) * | 1998-07-22 | 2001-09-05 | 因芬尼昂技术股份公司 | 由多个电阻性铁电存储单元构成的存储装置 |
CN1949391A (zh) * | 2005-10-13 | 2007-04-18 | 三星电子株式会社 | 具有金属绝缘体转换膜电阻器的半导体存储器件 |
-
2008
- 2008-07-24 CN CN2008100409323A patent/CN101409104B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310845A (zh) * | 1998-07-22 | 2001-08-29 | 因芬尼昂技术股份公司 | 电阻性的铁电存储单元 |
CN1311892A (zh) * | 1998-07-22 | 2001-09-05 | 因芬尼昂技术股份公司 | 由多个电阻性铁电存储单元构成的存储装置 |
CN1949391A (zh) * | 2005-10-13 | 2007-04-18 | 三星电子株式会社 | 具有金属绝缘体转换膜电阻器的半导体存储器件 |
Also Published As
Publication number | Publication date |
---|---|
CN101409104A (zh) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101409104B (zh) | 一种不挥发动态存储器 | |
TWI762840B (zh) | 電子設備及用於記憶體裝置中之多工信號開發之方法 | |
US11520485B2 (en) | Data caching for ferroelectric memory | |
US7590918B2 (en) | Using a phase change memory as a high volume memory | |
US6909656B2 (en) | PCRAM rewrite prevention | |
JP6756428B2 (ja) | Feram−dramハイブリッドメモリ | |
JP5614150B2 (ja) | 抵抗変化型メモリデバイス | |
CN101101791B (zh) | 非易失性存储器及其控制方法 | |
US8345464B2 (en) | Resistive memory devices having a stacked structure and methods of operation thereof | |
CN102054530A (zh) | 存储器件和读取存储器件的方法 | |
US7586804B2 (en) | Memory core, memory device including a memory core, and method thereof testing a memory core | |
US8050092B2 (en) | NAND flash memory with integrated bit line capacitance | |
CN101989454A (zh) | 半导体存储器件及其操作方法 | |
CN101339805A (zh) | 一种高读取速度、低操作干扰的相变存储单元存储器及其操作方法 | |
EP1733398B1 (en) | Circuit for accessing a chalcogenide memory array | |
US20060056251A1 (en) | Using a phase change memory as a replacement for a dynamic random access memory | |
CN102800359B (zh) | 一种半导体存储器件 | |
US11581041B2 (en) | Nonvolatile memory apparatus performing consecutive access operations and an operation method of the nonvolatile memory apparatus | |
US10692571B1 (en) | Memory device | |
JP2011198441A (ja) | 固定データを内在させた不揮発性メモリを有する半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110504 Termination date: 20140724 |
|
EXPY | Termination of patent right or utility model |