JP6756428B2 - Ｆｅｒａｍ−ｄｒａｍハイブリッドメモリ - Google Patents

Ｆｅｒａｍ−ｄｒａｍハイブリッドメモリ Download PDF

Info

Publication number
JP6756428B2
JP6756428B2 JP2018548179A JP2018548179A JP6756428B2 JP 6756428 B2 JP6756428 B2 JP 6756428B2 JP 2018548179 A JP2018548179 A JP 2018548179A JP 2018548179 A JP2018548179 A JP 2018548179A JP 6756428 B2 JP6756428 B2 JP 6756428B2
Authority
JP
Japan
Prior art keywords
memory cell
memory
cell array
digit line
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018548179A
Other languages
English (en)
Other versions
JP2019513279A (ja
Inventor
カズヒコ カジガヤ
カズヒコ カジガヤ
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2019513279A publication Critical patent/JP2019513279A/ja
Application granted granted Critical
Publication of JP6756428B2 publication Critical patent/JP6756428B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)

Description

［関連出願の参照］
本出願の特許請求の範囲は、2016年3月16日出願の「FERAM-DRAMハイブリッドメモリ」という名称のカジガヤによる米国特許出願15/071,961に対して優先権を有する。その特許請求の範囲は、譲受人に譲渡された。
以下は、一般的にメモリデバイス、及びより具体的には、強誘電体ランダムアクセスメモリ（FeRAM）アレイとダイナミックランダムアクセスメモリ（DRAM）アレイを含むハイブリッドメモリに関連している。
メモリデバイスは、コンピュータ、無線通信機器、カメラ、デジタルディスプレイなどの様々な電子機器において、情報を格納するために広く使用されている。情報は、メモリデバイスの異なる状態をプログラミングすることによって保存される。例えば、バイナリデバイスには２つの状態があり、多くの場合、論理「１」又は論理「０」で表される。他のシステムでは、２つよりも多くの状態が格納されることがある。格納された情報にアクセスするために、電子デバイスは、メモリデバイスの保存状態を読み取り、又は感知することができる。情報を格納するために、電子デバイスは、メモリデバイス内に状態を書き込み、又はプログラムすることができる。
ランダムアクセスメモリ（(RAM)、読出し専用メモリ（ROM）、DRAM、同期ダイナミックRAM（SDRAM）、FeRAM、磁気RAM（MRAM）、抵抗RAM（RRAM）、フラッシュメモリなど、さまざまな種類のメモリデバイスが存在する。メモリデバイスは、揮発性であってよく、又は不揮発性であってもよい。フラッシュメモリなどの不揮発性メモリは、外部電源がない場合でも、長時間データを保存できる。例えば、DRAMなどの揮発性メモリデバイスは、外部電源によって定期的にリフレッシュされない限り、時間の経過とともに保存状態が失われることがある。バイナリメモリデバイスは、例えば、充電又は放電されるキャパシタを含むことができる。充電したキャパシタが、リーク電流によって時間の経過とともに放電し、その結果、保存情報が失われることがある。揮発性メモリの或る態様では、より高速な読取り・書込み速度などのパフォーマンス上の利点を提供する一方で、非揮発性の態様は、定期的なリフレッシュ無しでデータを保持する能力などにおいて、有利となる場合がある。
場合によっては、FeRAMは、DRAMと同様の速度及び不揮発性の特性をもって、動作させることができる。しかし、このような場合、FeRAMのメモリセルに用いられる強誘電体キャパシタは、強誘電性キャパシタ内の強誘電材料の分極と反転が繰り返される結果として疲労が生じ、残留分極の減少を招くことがある。また、書込み動作が連続的に同じ分極方向に行われると、「インプリント」と呼ばれる、メモリセルのヒステリシス特性におけるシフトが、その後のメモリセルのリライト特性の劣化を招くことがある。従って、FeRAMは、DRAMと比較して、その寿命期間において、より少ない読取り・書込み動作回数しかサポートしないことがある。
一方、FeRAMの強誘電体キャパシタは、残留分極成分による強誘電特性と、通常のキャパシタ成分による常誘電特性とが組み合わされた特性を有しており、この常誘電特性のみを用いることによって、分極反転を行うことなく、FeRAMをDRAMと同様に動作することができる。
開示の実施形態について、以下の図を参照して説明する。
種々の実施形態による、メモリデバイスを例示したものである。 種々の実施形態による、メモリデバイスの一事例を示す。 種々の実施形態による、メモリデバイスのブロック図を示す。 種々の実施形態による、ハイブリッドメモリを含む装置の第１の例を示す。 種々の実施形態による、ハイブリッドメモリを含む装置の第２の例を示す。 種々の実施形態による、センスアンプの第１の例を示す。 種々の実施形態による、図５を参照して示される第２のメモリセルアレイでの、第２のメモリセルアレイがFeRAM動作用に構成されている場合であって且つ第１のセンスアンプが図６を参照して示されるように構成されている場合における、読出し及びリライト動作で使用する波形の例を示す。 種々の実施形態による、図５を参照して示される第２のメモリセルアレイでの、第２のメモリセルアレイがFeRAM動作用に構成されている場合における、ヒステリシス特性と読出し及びリライト動作の解析例とを示す。 種々の実施形態による、第１のメモリセルアレイ（又は第３のメモリセルアレイ）での、第１のメモリセルアレイがDRAM動作用に構成されている場合であって且つ第１のセンスアンプが図６を参照して示されるように構成されている場合における、読出し及びリライト動作で使用する波形の例を示す。 種々の実施形態による、図５を参照して示される第１のメモリセルアレイでの、第１のメモリセルアレイがDRAM動作用に構成されている場合における、ヒステリシス特性と読出し及びリライト動作の解析例とを示す。 種々の実施形態による、ハイブリッドメモリを含む装置１１００の第３の例を示す。 種々の実施形態による、センスアンプの第２の例を示す。 種々の実施形態による、図１１を参照して示される第２のメモリセルアレイでの、第２のメモリセルアレイがFeRAM動作用に構成されている場合であって且つ第１のセンスアンプが図１２を参照して示されるように構成されている場合における、読出し及びリライト動作で使用する波形の例を示す。 種々の実施形態による、図１１を参照して示される第２のメモリセルアレイでの、第２のメモリセルアレイがFeRAM動作用に構成されている場合における、ヒステリシス特性と読出し及びリライト動作の解析例とを示す。 種々の実施形態による、図５を参照して示される第１のメモリセルアレイでの、第１のメモリセルアレイがDRAM動作用に構成されている場合における、ヒステリシス特性と読出し及びリライト動作の解析例とを示す。 種々の実施形態による、ハイブリッドメモリを含む装置の第４の例を示す。 種々の実施形態による、ハイブリッドメモリを含む装置の第５の例を示す。 種々の実施形態による、ハイブリッドメインメモリを含むシステムの図を示す。 種々の実施形態による、メモリデバイスを動作させる方法１９００を図示したフローチャートを示す。 そして、図２０は、種々の実施形態による、メモリデバイスを動作させる方法２０００を図示したフローチャートを示す。
開示される技術は、複数のメモリセル（例えば、強誘電体メモリセル（ハイブリッドRAM（HRAM）セル）を有するメモリデバイスに関連する。強誘電体メモリセルは、強誘電体膜を有する情報蓄積キャパシタを有する。一実施形態では、ハイブリッドメモリの割り振りにおいて、第１のメモリセルアレイ（例えば、第１のHRAMアレイ）は、（例えばDRAMアレイのように）揮発性モードで動作するように構成されてよく、第２のメモリセルアレイ（例えば第２のHRAMアレイ）は、（例えばFeRAMアレイのように）不揮発性モードで動作するように構成されてよい。DRAMアレイ及びFeRAMアレイのメモリセルは、同じセル構造を有することができる。しかし、DRAMアレイ内のHRAMメモリセルの強誘電体キャパシタのセルプレート電圧は、VSS（又はグランド）に設定することができ、それにより強誘電体の強誘電膜の分極を反転させずに読み書き動作を行うことができる。DRAMアレイのデジット線は、ページングバッファ内のセンスアンプに結合することができる。FeRAMアレイのデジット線は、転送ゲートによって、DRAMアレイのデジット線を通じて、ページングバッファレジスタのセンスアンプに選択的に結合され、FeRAMアレイのメモリセルをセンスアンプに選択的に結合（又は分離）することを可能にする。このようにして、ページングバッファレジスタのセンスアンプが、DRAMアレイ及びFeRAMアレイのメモリセルによって共有されてもよいが、FeRAMアレイのメモリセルは、センスアンプに選択的に結合されていてもよい。
上述のように導入した開示の態様は、メモリデバイスとの関連においてさらに後述する。次に、ハイブリッドメモリの具体例について説明する。開示したこれらの及び他の態様は、構成、動作、及びハイブリッドメモリの使用に関連する装置図、システム図、及びフローチャートを参照して、さらに図示され説明される。
図１は、種々の実施形態による、メモリデバイス１００の一例を示す。メモリデバイス１００には、異なる状態を格納することについてプログラマブルなメモリセル１０５が含まれていてよい。各メモリセル１０５は、論理０及び論理１として示される、２つの状態を格納することについてプログラマブルである。場合によっては、メモリセル１０５が、２つよりも多くのロジック状態を格納するように構成されてもよい。メモリセル１０５には、プログラマブルな状態を代表する電荷を格納するキャパシタを含んでよく、例えば、充電されているキャパシタと充電されていないキャパシタとは、２つの論理状態を表すことができる。DRAMアーキテクチャは、一般的にはこのような設計を使用してよく、用いられるキャパシタは、線形電気分極特性を持つ誘電体材料を含んでよい。これに対して、強誘電体メモリセルは、誘電材料として、強誘電性を有するキャパシタを含んでよい。強誘電体材料は非線形分極特性を有する。
適切なアクセスライン１１０とデジットライン１１５とをアクティブ化し又は選択することにより、読取りや書込みなどの動作を、メモリセル１０５上で実行することができる。アクセスライン１１０又はデジットライン１１５のアクティブ化又は選択は、ある電位をそれぞれのラインに印加することを含んでよい。場合によって、アクセスライン１１０がワードラインと呼ばれることがあり、又、デジットライン１１５０がビットラインと呼ばれることがある。ワードライン１１０及びデジットライン１１５は、導電性材料からなるものでもよい。幾つかの例では、ワードライン１１０とデジットライン１１５は、金属（例えば、銅、アルミニウム、金、タングステンなど）で構成されていることがある。メモリセル１０５の各行が１本のワードライン１１０に接続されていてもよく、メモリセル１０５の各列が１本のデジットライン１１５に接続されていてよい。１本のワードライン１１０と１本のデジットライン１１５とをアクティブにすることにより、それらの交点において１個のメモリセル１０５にアクセスすることができる。アクセスライン１１０とデジットライン１１５との交点がメモリセルのアドレスと呼ばれることがある。
或るアーキテクチャでは、セルの論理記憶デバイス（例えば、キャパシタ）は、選択デバイスによってデジットラインから電気的に分離されてよい。ワードライン１１０は、接続されて選択デバイスを制御することができる。例えば、選択デバイスはトランジスタであってもよく、そのトランジスタのゲートにワードライン１１０が接続されていてもよい。ワードライン１１０を有効にすると、メモリセル１０５のキャパシタとそれに対応するデジットライン１１５との間に、電気的な接続をもたらす。その結果、メモリセル１０５の読取り又は書込みのいずれかにデジットラインがアクセスできる。
メモリセル１０５へのアクセスは、ロウデコーダ１２０及びカラムデコーダ１３０を介して制御することができる。例えば、ロウデコーダ１２０は、メモリコントローラ１４０からロウアドレスを受け取り、受け取ったロウアドレスに基づいて適切なワードライン１１０をアクティブにすることができる。同様に、カラムデコーダ１３０は、メモリコントローラ１４０からカラムアドレスを受け取り、適切なデジットライン１１５をアクティブにする。このように、アクセスライン１１０とデジットライン１１５とをアクティブ化することにより、メモリセル１０５にアクセスすることができる。
アクセスの際に、メモリセル１０５がセンスコンポーネント１２５によって読み取られ又は検出されてよい。例えば、メモリセル１０５の記憶状態を決定するために、センスコンポーネント１２５が関係のあるデジットライン１１５の信号（図示せず）を基準信号と比較してもよい。例えば、デジットライン１１５が基準電圧よりも高い電圧を有している場合には、センスコンポーネント１２５は、メモリセル１０５の記憶状態が論理１又はその逆であると判断し得る。これらの信号の差を検出し増幅するためにセンスコンポーネント１２５が各種のトランジスタや増幅器を含んでいてもよく、これらをラッチと呼ぶことがある。メモリセル１０５の検出された論理状態は、出力１３５として、カラムデコーダ１３０を介して出力することができる。
メモリセル１０５は、関係のあるワードライン１１０及びデジットライン１１５を同様にアクティブにすることにより、設定又は書込みが可能である。上述のように、アクセスライン１１０をアクティブにすると、対応するメモリセル１０５のロウをそれぞれのデジットライン１１５に電気的に接続する。ワードライン１１０は、関係のあるデジットライン１１５をアクティブになっている間に制御することにより、メモリセル１０５に対する書込み、すなわち論理値のメモリセル１０５への保存、が行われてよい。カラムデコーダ１３０は、メモリセル１０５に書き込まれるデータ、例えば入力１３５、を受け入れることができる。強誘電体キャパシタの場合は、強誘電性キャパシタの両端に電圧を印加することで、メモリセル１０５への書込みを行うことができる。
或るメモリアーキテクチャでは、メモリセル１０５をアクセスするときに、記憶されている論理状態を低下又は破壊することがあり、メモリセル１０５を元の論理状態に戻すためにリライト又はリフレッシュ動作が実行されてもよい。例えば、DRAMでは、センス動作中にキャパシタが部分的又は完全に放電されて、記憶されていた論理状態を壊すことがある。そのため、記憶されている論理状態が、センス動作の後にリライトされるようにしてよい。さらに、１本のワードライン１１０をアクティブにすることで、そのロウのすべてのメモリセルが放電されることがあり、それによって、そのロウのすべてのメモリセル１０５をリライトすることが必要となってもよい。
DRAMアーキテクチャを含む幾つかのメモリアーキテクチャでは、外部電源によって定期的にリフレッシュされないと、保存されている状態が時間の経過とともに失われることがある。例えば、充電されたキャパシタは、リーク電流によって時間の経過とともに放電し、保存した情報が失われることがある。これらのいわゆる揮発性メモリデバイスのリフレッシュレートは、例えばDRAMに対して１秒間に数十回のリフレッシュ動作を行うほどに比較的高い可能性があり、このことが大きな消費電力をもたらすことがある。メモリアレイが大型化するにつれて、特にバッテリのような有限の電源に依存するモバイルデバイスでは、電力消費の増加がメモリアレイの配置や動作を妨げることがある（電源、発熱、材料の制限など）。後述するように、強誘電体メモリセルは、他のメモリアーキテクチャに比べて、パフォーマンスが向上する可能性がある有益な特性を持つことができる。
メモリコントローラ１４０は、例えば、ロウデコーダ１２０、カラムデコーダ１３０、及びセンスコンポーネント１２５などの種々の構成要素を介して、メモリセル１０５の動作（読取り、書込み、リライト、リフレッシュ等）を制御してよい。メモリコントローラ１４０は、所望のワードライン１１０とデジットライン１１５とをアクティブにするために、ロウとカラムとのアドレス信号を生成することができる。また、メモリコントローラ１４０は、メモリデバイス１００の動作中に使用される各種の電位を生成し及び制御することもできる。一般に、本明細書中で論じられる印加電圧の振幅、形状、又は持続時間は、調整し又は変更してもよく、メモリデバイス１００の動作において論じられる種々の動作に対して異なってもよい。さらに、メモリデバイス１００内の１つ、複数、又はすべてのメモリセル１０５が同時にアクセスされてもよい。例えば、メモリデバイス１００の複数又はすべてのセルが、すべてのメモリセル１０５又はメモリセル１０５内の或るグループを１つの論理状態に設定するリセット動作中に、同時にアクセスされてもよい。
メモリデバイス１００の幾つかの例では、メモリセル１０５は、バンクに、あるいはアレイ状に配置されてもよい。例えば、メモリセル１０５は、それぞれのバンクがバンクアドレスによって選択可能な、８バンク構成で配置されてもよい。ロウデコーダが各バンクの中央部に縦方向に２列として配置され、カラムデコーダが当該中央部に横方向に配置されてもよい。アレイ０〜３がロウデコーダとカラムデコーダとで分割される４つの領域に配置されてもよい。各アレイがブロック（例えば１６ブロック）に分割されていてもよい。或るアレイのブロック０が２つの部分に分割され、１つの部分がそのアレイの両端に配置されてもよい。幾つかの例では、各ブロックが、ロウアドレスの６ビットで構成されるブロックアドレスによって選択されてもよい。
アレイ制御回路は、ロウアドレスを受信し、そのロウアドレスを、ブロックアドレスによって選択されたブロックに送信することができる。また、アレイ制御回路は、各ブロックに対して、領域制御信号（TG）を送信してもよい。それぞれメモリセルから読み取られた信号を検出し増幅してデジットライン１１５に送る（センスコンポーネント１２５の）センスアンプのロウは、隣接するブロック間に配置されてもよい。センスアンプの当該ロウには、ロウ内のセンスアンプを制御するための制御信号が入力されることがある。ブロックの例示的な構成について、図４、５、１１、１６、１７を用いて説明する。
カラムアドレスがカラムデコーダ１３０に入力されて、１本のカラム選択線YSが選択されてよい。例えば、８本のYSラインが選択された場合に、アクティブなコマンドで選択されたセンスアンプのロウ群のうちの６４個のセンスアンプとIOペアラインの６４ペアとが互いに選択的に接続される。アクセス対象として与えられる、メモリセル１０５の６４ビットである読出しデータ及び書込みデータは、IOペアラインを介してセンスコンポーネント１２５との間で送受信されてもよい。センスコンポーネント１２５とデータ入出力バッファ１３５との間にパラレル／シリアル変換回路を設置し、カラムアドレス（例えば３ビット）に従って、６４ビットの並列データから８ビット幅で８バースト長を有するシリアルデータへの変換処理を行ってもよい。
図２は、種々の実施形態による、メモリデバイス２００の一例を示す。メモリデバイス２００は、強誘電体メモリセル１０５−ａ、アクセスライン１１０−ａ、デジットライン１１５−ａ、及びセンスコンポーネント１２５−ａを含むことができ、これらは、それぞれ、図１を参照して説明した、メモリセル１０５、ワードライン１１０、デジットライン１１５、及びセンスコンポーネント１２５の一例であり得る。メモリデバイス２００は、２つの導電性端子とセルプレート（CP）２１０とセルボトム（CB）２１５とを含むキャパシタ２０５などのような、論理記憶コンポーネントを含むことができる。これらの端子は、絶縁性の強誘電体材料で分離することができる。上述したように、キャパシタ２０５の充放電によって種々の状態が記憶され得る。
キャパシタ２０５の記憶状態は、メモリデバイス２００内に表されている種々の要素を操作することによって読み取り又は検知することができる。キャパシタ２０５は、デジットライン１１５−ａと電子通信してもよい。選択コンポーネント２２０が非アクティブにされるとキャパシタ２０５はデジットライン１１５−ａから隔てられ、選択コンポーネント１１５がアクティブにされるとキャパシタ２０５は選択コンポーネント２２０を介してデジットライン１１５−ａに接続される。幾つかの場合では、選択コンポーネント２２０はトランジスタ（例えば、nMOSトランジスタ）であり、電圧振幅が当該トランジスタの閾値より大きい電圧を当該トランジスタゲートに印加することによって、その動作が制御されてよい。ワードライン１１０−ａは、選択コンポーネント２２０をアクティブにすることができ、例えば、ワードライン１１０−ａに印加された電圧をトランジスタゲートに印加して、キャパシタ２０５をデジットライン１１５−ａと接続させることができる。
図２に示す例では、キャパシタ２０５は強誘電体キャパシタである。キャパシタ２０５のプレート間の強誘電体材料のために、キャパシタ２０５は、デジットライン１１５−ａへの接続時には放電しない。その代わりに、セルプレート２１０は外部電圧によってバイアスされて、キャパシタ２０５に蓄積されている電荷を変化させることもできる。この、蓄積されている電荷の変化は、キャパシタ２０５の初期状態、すなわち、初期記憶状態が論理１か論理０かに依存する。蓄積されている電荷の変化は、メモリセル１０５−ａに格納されている論理状態を判断するために、センスコンポーネント１２５−ａによるリファレンス（例えば、リファレンス電圧）と比較されてよい。
具体的なセンシングのスキーム又はプロセスは、多くの形態を取ることができる。一例として、デジットライン１１５が固有容量を有していて、セルプレート２１０に印加された電圧に応じてキャパシタ２０５が充放電するときに非零電圧が誘起されるようにしてもよい。この固有容量は、デジットライン１１５−ａについての、寸法を含む物理的特性に依存し得る。デジットライン１１５−ａが多くのメモリセル１０５を接続することがあるため、デジットライン１１５−ａが（pFオーダーの）無視できない容量を生じさせる長さを持つことがある。その結果として発生するデジットライン１１５の電圧はキャパシタ２０５の初期論理状態に依存するものであり、センスコンポーネント１２５−ａがこの電圧を基準電圧と比較してもよい。
メモリセル１０５−ａへの書込みのために、キャパシタ２０５の両端に電位を印加することができる。様々な方法が採用できる。一例において、キャパシタ２０５をデジットライン１１５−ａに電気的に接続するために、選択コンポーネント２２０がワードライン１１０−ａを通じてアクティブにされてもよい。デジットライン１１５−ａを通じてセルプレート２１０とセル底面２１５との電圧を制御して、キャパシタ２０５を挟む電圧を印加してもよい。論理１を書き込むには、セルプレート２１０をハイレベルになるように駆動させる、すなわち正の電圧を印加してもよいし、セル底面２１５をローレベルになるように駆動させる、すなわち、接地に接続し、仮想的に接地し、或いは負電圧を印加してもよい。逆に、論理０を書き込むために逆の動作が実行されてもよく、すなわちセルプレート２１０がローレベルに駆動されてもよいし、セル底面２１５がハイレベルになるように駆動されてもよい。
図３は、種々の実施形態による、メモリデバイス１００−ａのブロック図３００を示す。メモリデバイス１００−ａは、メモリコントローラ１４０−ａ及びメモリセル１０５−ｂが含まれてよく、これらは、図１及び図２を参照して説明したメモリコントローラ１４０及びメモリセル１０５の例である、メモリコントローラ１４０−ａは、バイアスコンポーネント３１０とタイミングコンポーネント３１５を含んでよく、図１及び図２の１つ以上に記載されているようにメモリデバイス１００−ａを動作させてよい。メモリコントローラ１４０は、図１及び図２を参照して説明したワードライン１１０、デジットライン１１５、センスコンポーネント１２５、及びセルプレート２１０の例である、アクセスライン１１０−b、デジットライン１１５−b、センスコンポーネント１２５−b、及びセルプレート２１０−ａと電子通信してもよい。また、メモリデバイス１００には、リファレンスコンポーネント３２０及びラッチ３２５が含まれていてもよい。メモリデバイス１００のこれらの構成要素は、互いに電子通信してもよく、図１及び図２の１つ以上を参照して説明した機能を実行してもよい。場合によっては、リファレンスコンポーネント３２０、センスコンポーネント１２５−b、及びラッチ３２５は、メモリコントローラ１４０−ａの構成要素であってもよい。
ワードライン１１０−ｂ、セルプレート２１０−ａ、又はデジットライン１１５−ｂを、これら種々のノードへ電圧を印加することでアクティブにするようにメモリコントローラ１４０−ａが構成されていてもよい。例えば、バイアスコンポーネント３１０は、図１及び図２を参照して説明したようにメモリセル１０５−ｂを動作（例えば、メモリセル１０５−ｂを読み書き）させる電圧を印加するように構成してもよい。場合によっては、メモリコントローラ１４０−ａは、図１を参照して説明したようなロウデコーダ、カラムデコーダ、又はその両方を含むことができる。これにより、メモリコントローラ１４０−ａが１つ又は複数のメモリセル１０５−ｂにアクセスできるようになる。また、バイアスコンポーネント３１０は、センスコンポーネント１２５−ｂのためのリファレンス信号を生成するために、リファレンスコンポーネント３２０に電位を提供してもよい。さらに、バイアスコンポーネント３１０は、センスコンポーネント１２５−ｂを動作させるための電位を提供してもよい。
場合によっては、メモリコントローラ１４０−ａは、タイミングコンポーネント３１５を用いてその動作を実行するようにしてもよい。例えば、タイミングコンポーネント３１５は、本明細書で説明している、読み書きなどのメモリ機能を実行するためのスイッチング機能や電圧印加のタイミングを含む、各種のワードラインの選択やセルプレートバイアスのタイミングを制御してもよい。場合によっては、タイミングコンポーネント３１５がバイアスコンポーネント３１０の動作を制御してもよい。
リファレンスコンポーネント３２０には、センスコンポーネント１２５−ｂのためのリファレンス信号を生成するための各種コンポーネントが含まれていてもよい。リファレンスコンポーネント３２０には、リファレンス信号を生成するように具体的に構成された回路が含まれていてもよい。場合によっては、リファレンスコンポーネント３２０は、他の強誘電性記憶セルを含んでいてもよい。幾つかの例において、リファレンスコンポーネント３２０は、２つの検出電圧間の値を持つ電圧を出力するように構成してもよく、又は、リファレンスコンポーネント３２０は、仮想接地電圧を出力するように設計されていてもよい。
センスコンポーネント１２５−ｂは、メモリセル１０５−ｂからの（デジットライン１１５−ｂを介して受信する）信号を、リファレンスコンポーネント３２０からのリファレンス信号と比較することができる。論理状態を判断する際に、センスコンポーネント１２５−ｂは、この論理状態をラッチ３２５に記憶することができ、ここでの論理状態は、メモリデバイス１００−ａを一部とする装置を用いた電子機器の動作に従って使用することができる。
図４は、種々の実施形態による、ハイブリッドメモリを含む、装置４００の第１の例を示したものである。装置４００は、第１のメモリセルアレイ４０５−ａ及び第２のメモリセルアレイ４０５−ｂを含んでいてもよい。幾つかの例において、装置４００は、図１及び図３を参照して説明したメモリデバイス１００の１つのブロックの態様の一例とすることができる。
第１のメモリセルアレイ４０５−ａは、第１のデジットライン（例えば、デジットラインBLDk）に接続された第１の複数のメモリセル４１０を含む、複数のメモリセルを含むことができる。第１のメモリセルアレイ４０５−ａは、他のデジットライン（例えば、デジットラインBLD1、BLD2、BLDk-1等）に接続された他のメモリセル４１５も含むことができる。また、第２のメモリセルアレイ４０５−ｂは、第２のデジットライン（例えば、デジットラインBLFk）に接続された第２の複数のメモリセル４２０を含む、複数のメモリセルを含むことができる。第２のメモリセルアレイ４０５−ｂは、他のデジットライン（例えば、デジットラインBLF1、BLF2、BLFk-1等）に接続された他のメモリセル４２５も含むことができる。幾つかの例では、第１のメモリセルアレイ４０５−ａ又は第２のメモリセルアレイ４０５−ｂに含まれるメモリセル４１０、４１５、４２０、及び／又は４２５の一部又は全部が、図１、図２、及び図３を参照して説明したメモリセル１０５の態様の例であってもよい。
第１のメモリセルアレイ４０５−ａの各デジットラインは、ページングバッファレジスタ４３０内のそれぞれについてのセンスアンプに結合することができる。第２のメモリセルアレイ４０５−ｂの各デジットラインは、第１のメモリセルアレイ４０５−ａのデジットラインを介して、ページングバッファレジスタ４３０内のそれぞれについてのセンスアンプに選択的に結合することができる。例えば、第１の転送ゲート４３５（例えば、nMOSトランジスタ）は、ソース端子及びドレイン端子を有しており、それぞれ第１のデジットライン（BLDk）と第２のデジットライン（BLFk）とに結合されるようにすることができる。第１の転送ゲート４３５のゲート端子に印加された領域制御信号（TG）は、第１の転送ゲート４３５を開いて第１のデジットラインから第２のデジットラインを切り離し、又は、第１の転送ゲート４３５を閉じて第２のデジットラインを第１のデジットラインに接続するように動作することができる。第１の転送ゲート４３５が閉じられると、第２の複数のメモリセル４２０からデータを読み書きし、又は、第１の複数のメモリセル４１０及び第２の複数のメモリセル４２０のメモリセル間でデータを転送することができる。その他の転送ゲート４４０は、第２のメモリセルアレイ４０５−ｂの他のデジットラインを第１のメモリセルアレイ４０５−ａのデジットラインに選択的に結合するために使用することができる。
ページングバッファレジスタ４３０内のセンスアンプは、第１のメモリセルアレイ４０５−ａと第２のメモリセルアレイ４０５−ｂとで共有されてよい。例えば、第１のデジットライン（BLDk）が第１のセンスアンプに結合されていて、第１の転送ゲート４３５が閉じられたときに、第２のデジットライン（BLFk）が第１のデジットラインを介して第１のセンスアンプに結合されるようにしてよい。
幾つかの例では、第１のメモリセルアレイ４０５−ａが第２のメモリセルアレイ４０５−ｂよりも少ないメモリセルを含んでいてもよく、第１の複数のメモリセル４１０が第２の複数のメモリセル４２０よりも少ないメモリセルを含んでいてもよい。同一の又は異なる実施例において、第１のメモリセルアレイ４０５−ａが第１の複数の強誘電体メモリセルを含み、第２のメモリセルアレイ４０５−ｂが第２の複数の強誘電体メモリセルを含んでいてもよい。幾つかの例では、第１の複数の強誘電体メモリセルが揮発性モードで動作するように構成されてもよい（例えば、第１の複数の強誘電体メモリセル又は第１のメモリセルアレイ４０５−ａがDRAMとして動作するように構成されてもよい）。第１のメモリセルアレイ４０５−ａをDRAMとして動作させる場合、第１のメモリセルアレイ４０５−ａに含まれるメモリセル４１０、４１５のセルプレートは、第１の共通電圧レールに接続されて、電圧VSSに設定され得る。幾つかの例において、第２の複数の強誘電体メモリセルが不揮発性モードで動作するように構成されてもよい（例えば、第２の複数の強誘電体メモリセル又は第２のメモリセルアレイ４０５−ｂがFeRAMとして動作するように構成されてもよい）。第２のメモリセルアレイ４０５−ｂをFeRAMとして動作させる場合、第２のメモリセルアレイ４０５−ｂに含まれるメモリセル４２０、４２５のセルプレートは、第２の共通電圧レールに接続されて、電圧HVDD（又はVDD/２）に設定され得る。
第１のメモリセルアレイ４０５−ａ内又は第２のメモリセルアレイ４０５−ｂ内のメモリセルは、カラムデコーダ１３０−ａを介して１本以上のデジットラインに適切な電圧を印加することにより、又は、ロウデコーダ１２０−ａ若しくはロウデコーダ１２０−ｂを介して１本以上のワードラインに適切な電圧を印加することにより、アドレス指定（又はアクセス）することができる。
幾つかの例では、第１のメモリセルアレイ４０５−ａと第２のメモリセルアレイ４０５−ｂとを同一の導体チップ上に設けてもよい。
図５は、種々の実施形態による、ハイブリッドメモリを含む、装置５００の第２の例を示す。装置５００は、第１のメモリセルアレイ５０５、第２のメモリセルアレイ５０５−ｂ、及び第３のメモリセルアレイ５０５−ｃを含むことができる。第２のメモリセルアレイ５０５−ｂは、第１のメモリセルアレイ５０５−ａと第３のメモリセルアレイ５０５−ｃとの間に配置されてもよい。幾つかの例において、装置５００は、図１を参照して説明したメモリデバイスの１つのブロックの態様の一例とすることができる。
第１のメモリセルアレイ５０５−ａは、第１のデジットライン（例えば、デジットラインBLDk）に接続された第１の複数のメモリセル５１０を含む、複数のメモリセルを含むことができる。第１のメモリセルアレイ５０５−ａには、他のデジットライン（例えば、デジットラインBLD２等）に接続された他のメモリセル５１５も含むことができる。また、第２のメモリセルアレイ５０５−ｂは、第２のデジットライン（例えば、デジットラインBLFk）に接続された第２の複数のメモリセル５２０を含む複数のメモリセルと、第３のデジットライン（例えば、デジットラインBLFk-1）に接続された第３の複数のメモリセル５２５とを含むことができる。第２のメモリセルアレイ５０５−ｂには、他のデジットライン（例えば、デジットラインBLF1, BLF2等）に接続された他のメモリセル５３０も含むことができる。第３のメモリセルアレイ５０５−ｃは、第４のデジットライン（例えば、デジットラインBLDk-1）に接続された第４の複数のメモリセル５３５を含む、複数のメモリセルを含むことができる。第３のメモリセルアレイ５０５はまた、他のデジットライン（例えば、デジットラインBLD２等）に接続された他のメモリセル５４０を含むこともできる。幾つかの例では、第１のメモリセルアレイ５０５−ａ、第２のメモリセルアレイ５０５−ｂ、又は第３のメモリセルアレイ５０５−ｃに含まれるメモリセル５１０、５１５、５２０、５２５、５３０、５３５、及び／又は５４０の一部又は全部が、図１、図２、及び図３を参照して説明したメモリセル１０５の態様の例であってもよい。
第１のメモリセルアレイ５０５−ａは、偶数デジットラインBLD2〜BLDkとして識別されるk/2本のデジットラインを含むことができる。第３のメモリセルアレイ５０５−ｃは、奇数デジットラインBLD1〜BLDk-1として識別されるk/2本のデジットラインの第２のセットを含むことができる。第１のメモリセルアレイ５０５−ａ及び第３メモリセルアレイ５０５−ｃの各デジットラインは、ページングバッファレジスタ内の各センスアンプ（例えば、第１のセンスアンプ（SAk又は５４５−ａ）、第２のセンスアンプ（SAk-1又は５４５−ｂ）、第３のセンスアンプ（SA2又は５４５−ｃ）、及び第４のセンスアンプ（SA1又は５４５−ｄ）を含む複数のセンスアンプのうちの１つの入力端子）に結合することができる。
第１のメモリセルアレイ５０５−ａ及び第３のメモリセルアレイ５０５−ｃの各デジットラインは、折り返し配置にされたそれぞれについてのセンスアンプにおける入力端子に接続されてもよい。例えば、第１の複数のメモリセルは、第１のデジットライン（BLDk-1）に結合されたメモリセルの第１のサブセット５５０と、当該第１のデジットラインに結合されたメモリセルの第２のサブセット５５５とを含み、メモリセルの第１のサブセット５５０とメモリセルの第２のサブセット５５５との間の第１のセンスアンプ５４５−ａにおける入力端子に第１のデジットラインが結合されてよい。同様に、第４の複数のメモリセルは、第４のデジットライン（BLDk）に結合されたメモリセルの第１のサブセット５６０と、当該第４のデジットラインに結合されたメモリセルの第２のサブセット５６５とを含み、メモリセルの第１のサブセット５６０とメモリセルの第２のサブセット５６５との間の第２のセンスアンプ５４５−ｂにおける入力端子に第４のデジットラインが結合されてよい。
第２のメモリセルアレイ５０５−ｂの各デジットラインは、第１のメモリセルアレイ５０５−ａ又は第３のメモリセルアレイ５０５−ｃのデジットラインを介して、ページングバッファレジスタ内の、それぞれについてのセンスアンプの入力端子に選択的に結合されていてもよい。例えば、第１の転送ゲート５７０（例えば、nMOSトランジスタ）は、それぞれ第１のデジットライン（BLDk）と第２のデジットライン（BLFk）とに結合される、ソース端子とドレイン端子とを有することができる。第１の転送ゲート５７０のゲート端子に印加される領域制御信号（TG）は、第１の転送ゲート５７０を開いて第１のデジットラインから第２のデジットラインを切り離し、又は、第１の転送ゲート５７０を閉じて第２のデジットラインを第１のデジットラインに接続するように動作することができる。第１の転送ゲート５７０が閉じられると、第２の複数のメモリセル５２０からデータを読み書きし、又は、第１の複数のメモリセル５１０及び第２の複数のメモリセル５２０のメモリセル間でデータを転送することができる。第２の転送ゲート５７５（例えば、nMOSトランジスタ）は、それぞれ第３のデジットライン（BLFk-1）と第４のデジットライン（BLDk-1）とに結合される、ソース端子とドレイン端子とを有することができる。第２の転送ゲート５７５のゲート端子に印加される領域制御信号（TG）は、第２の転送ゲート５７５を開いて、第４のデジットラインから第３のデジットラインを切り離し、又は、第２の転送ゲート５７５を閉じて第３のデジットラインを第４のデジットラインに接続するように動作することができる。第２の転送ゲート５７５が閉じられると、第３の複数のメモリセル５２５からデータを読み書きし、又は、第３の複数のメモリセル５２５及び第４の複数のメモリセル５３５のメモリセル間でデータを転送することができる。その他の転送ゲート５８０は、第２のメモリセルアレイ５０５−ｂの他のデジットラインを第１のメモリセルアレイ５０５−ａ又は第３のメモリセルアレイ５０５−ｃのデジットラインに選択的に結合するために使用することができる。
幾つかの例では、ソース及びドレイン端子により２本のデジットラインに結合されて、且つ、グランドに接続されたゲート端子を有する分離トランジスタ５８５（例えばnMOSトランジスタ）によって、第１のメモリセルアレイ５０５−ａの各デジットライン（例えば、各偶数番号のBLDデジットライン）を、第２のメモリセルアレイ５０５−ｂの奇数番号のデジットライン（例えば、BLFデジットライン）から分離することができる。例えば、第１のデジットライン（BLDk）と第３のデジットライン（BLFk-1）の間に第１の分離トランジスタ５８５が結合される。同様に、ソース及びドレイン端子により２本のデジットラインに結合されて、且つ、グランドに接続されたゲート端子を有する分離トランジスタ５８５（例えばnMOSトランジスタ）によって、第３のメモリセルアレイ５０５−ｃの各デジットライン（例えば、各奇数番号のBLDデジットライン）は、第２のメモリセルアレイ５０５−ｂの偶数番号のデジットライン（例えば、BLFデジットライン）から分離することができる。例えば、第４のデジットライン（BLDk-1）と第２のデジットライン（BLFk）の間に第２の分離トランジスタ５８５が結合される。
ページングバッファレジスタ内の各センスアンプは、第１のメモリセルアレイ５０５−ａと第２のメモリセルアレイ５０５−ｂとによって共有されてもよく、又は、第２のメモリセルアレイ５０５−ｂと第３のメモリセルアレイ５０５−ｃとによって共有されてもよい。
幾つかの例では、第１のメモリセルアレイ５０５−ａ及び第３のメモリセルアレイ５０５−ｃの各々は、第２のメモリセルアレイ５０５−ｂよりも少ないメモリセルを含んでいてもよく、第１の複数のメモリセル５１０及び第４の複数のメモリセル５３５の各々は、第２の複数のメモリセル５２０及び第３の複数のメモリセル５２５の各々よりも少ないメモリセルを含んでいてもよい。同一の又は異なる実施例において、第１のメモリセルアレイ５０５−ａ及び第３のメモリセルアレイ５０５−ｃの各々は、第１の複数の強誘電体メモリセルを含んでいてもよく、第２のメモリセルアレイ５０５−ｂは第２の複数の強誘電体メモリを含んでいてもよい。幾つかの例では、第１の複数の強誘電体メモリセルは揮発性モードで動作するように構成されてもよい（例えば、第１の複数の強誘電体メモリセル又は第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃは、k×mのDRAMとして動作するように構成してもよい）。第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃをDRAMとして動作させる場合、第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃに含まれるメモリセル５１０、５１５、５３５、及び５４０のセルプレートは、第１の共通電圧レールに接続して電圧VSSに設定することができる。幾つかの例において、第２の複数の強誘電体メモリセルは、不揮発性モードで動作するように構成してもよい（例えば、第２の複数の強誘電体メモリセル又は第２のメモリセルアレイ５０５−ｂは、k×nのFeRAMとして動作するように構成してもよい）。第２のメモリセルアレイ５０５−ｂをFeRAMとして動作させる場合、第２のメモリセルアレイ５０５−ｂに含まれるメモリセル５２０、５２５、５３０のセルプレートは、第２の共通電圧レールに接続して、電圧HVDD（又はVDD/２）に設定することができる。
第１のメモリセルアレイ５０５−ａ内、第２のメモリセルアレイ５０５−ｂ内、又は第３のメモリセルアレイ５０５−ｃ内のメモリセルは、（カラムデコーダを用いて）１本以上のデジットラインに適切な電圧を印加することにより、又は（ロウデコーダを用いて）１本以上のワードラインに適切な電圧を印加することにより、アドレス指定（又はアクセス）することができる。例えば、図５は、第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃをアドレス指定するための第１の複数のワードライン（例えば、WLD１、WLDmなど）と、第２のメモリセルアレイ５０５−ｂをアドレス指定するための第２の複数のワードライン（例えば、WLF１、WLFnなど）とを図示している。第１のメモリセルアレイ５０５−ａ及び第３のメモリセルアレイ５０５−ｃがDRAMとして動作する場合、第１の複数のワードラインの各ワードラインは、（k×mのDRAMアレイの第１ビットを表している）メモリセルの第１のサブセット５５０内の第１のメモリセルと、メモリセルの第２のサブセット５５５内の第２のメモリセルとに結合され、また、メモリセルの第１のサブセット５６０内の第３のメモリセルと、メモリセルの第２のサブセット５６５内の第４のメモリセルとに結合され、また、第１のメモリセルアレイ５０５−ａと第３のメモリセルアレイ５０５−ｃとにおける他のメモリセルに結合されていてもよい。幾つかの例では、第１の複数のワードライン（例えば、WLD１、WLDmなど）のそれぞれのワードラインは、物理ワードラインのペアを表す論理ワードラインであってよい。例えば、論理ワードラインWLD１は、第１のメモリセルアレイ５０５−ａをアドレス指定するための第１の物理ワードラインと、第３のメモリセルアレイ５０５−ｃをアドレス指定するための第２の物理ワードラインとを含むことができる。幾つかの例では、ワードラインの第１のセットにおけるワードラインの数、及び、ワードラインの第２のセットにおけるワードラインの数は、読出し信号の量に対して最適化することができ、又は、アプリケーションに対して最適化することができる。
動作では、第１のメモリセルアレイ５０５−ａ又は第３メモリセルアレイ５０５−ｃにおけるメモリセルのセットは、領域制御信号TGがローになるように駆動して転送ゲート５７０、５７５、５８０を開き、第２のメモリセルアレイ５０５−ｂのデジットラインを、第１のメモリセルアレイ５０５−ａと第３のメモリセルアレイ５０５−ｃとのデジットラインから分離することによって、アクセスすることができる。その後、第１のメモリセルアレイ５０５−ａ及び／又は第３のメモリセルアレイ５０５−ｃのメモリセルのセットを選択するため、１つのワードラインWLDを有効にすることができる。その結果、信号電荷量が少ないDRAM動作時においても十分な読出し信号電圧が得られ、動作マージンが向上する。また、本実施形態では、DRAM動作時において２つのメモリセルが並列にデジットラインに接続されている。その結果、読出し信号電圧の点での大きな増加は得られないものの、２つのメモリセルが互いに並列に接続することにより、DRAM動作時に問題を引き起こすキャパシタの電荷のリークに関して、両方のキャパシタにおいてリークが同時に大きくなる確率が低くなり、従って、リークに対するマージンが改善される。
第２のメモリセルアレイ５０５−ｂのメモリセルは、領域制御信号TGがハイになるように駆動して転送ゲート５７０、５７５、５８０を閉じ、第２のメモリセルアレイ５０５−ｂのデジットラインを、第１のメモリセルアレイ５０５−ａと第３のメモリセルアレイ５０５−ｃとのデジットラインに結合することによって、アクセスすることができる。その後、第２のメモリセルアレイ５０５−ｂのメモリセルのセットを選択するため、１つのワードラインWLFを有効にすることができる。１）残留分極による信号電荷量が、第２のメモリセルアレイ５０５−ｂにおいてより良好になる場合（例えば、FeRAM動作中）或いは第１又は第３のメモリセルアレイ５０５−ａ、５０５−ｃにおいてより良好になる場合（例えば、DRAM動作中）がなく、また、２）デジットラインの寄生容量が、第２のメモリセルアレイ５０５−ｂの動作時（例えば、FeRAM動作中）或いは第１又は第３のメモリセルアレイ５０５−ａ、５０５−ｃの動作時（例えばDRAM動作中）に、可能な限り小さくなる場合もないので、第１又は第３のメモリセルアレイ５０５−ａ、５０５−ｃのデジットラインを介して第２のメモリセルアレイ５０５−ｂのメモリセルへ／からデータを渡すことによりデジットラインの容量が増加しても問題は生じない。従って、第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃにおけるデジットラインの容量はDRAM動作用に最適化され、第２のメモリセルアレイ５０５−ｂにおけるデジットラインの容量はFeRAM動作用に最適化されるようにすることができる。
幾つかの例では、第１のメモリセルアレイ５０５−ａ、第２のメモリセルアレイ５０５−ｂ、及び第３のメモリセルアレイ５０５−ｃを同一の導体チップ上に設けてもよい。
図６は、種々の実施形態による、センスアンプ６００の第１の例を示したものである。幾つかの例において、センスアンプ６００は、図５を参照して説明したセンスアンプ５４５の態様の一例とすることができる。幾つかの例では、センスアンプ６００は、デジットラインBLとBLに対する相補的なデジットラインであるデジットライン/BLとの信号を比較するセンシング回路を含むことができる。例として、センシング回路は、２つのpMOSトランジスタ６０５−ａ、６０５−ｂと、２つのnMOSトランジスタ６１０−ａ、６１０−ｂとを含む４個のトランジスタのセットを含むことができる。また、センスアンプ６００は、BL又は/BLを、I/Oレジスタ（IO）にそれぞれ結合するためのトランジスタのペア（例えば、nMOSトランジスタ６１５−ａ及び６１５−ｂ）を含むことができる。トランジスタ６１５−ａ及び６１５−ｂは、カラムデコーダ選択信号YSによって駆動されるゲート端子を有することができる。
センスアンプ６００は、BLに結合された第１のメモリセルアレイ（例えば、図５を参照して説明したメモリセルアレイ５０５−ａと同様に構成されたDRAMアレイ）からの読み取りの前に、BLを第１の電圧（例えば、HVDD）にバイアスするように動作可能な第１の回路を含むことができる。第１の回路は、電圧源HVDD（例えば、VDDの１/２）とBL（又は/BL）との間にソース端子及びドレイン端子によって結合され、プリチャージ（PC）信号によって駆動されるゲート端子を有するトランジスタ６２０−ａ、６２０−ｂのペアを含むことができる。BLとその/BLとの間にソース端子及びドレイン端子によって結合されている第３のトランジスタ６２５は、PC信号によって駆動されるゲート端子を有することができる。
センスアンプ６００は、第２のメモリセルアレイ（例えば、図５を参照して説明したメモリセルアレイ５０５−ｂと同様に構成されたFeRAMアレイ）から読み取る前に、BLを第２の電圧にバイアスするように動作可能な第２の回路を含むことができる。第２の回路は、BLとVSS（又はグランド）との間にソース端子及びドレイン端子によって結合された、トランジスタ６３０−ａを含めることができる。トランジスタ６３０−ａのゲート端子は、選択信号FERによって駆動されるようにすることができる。FER信号はまた、BLがVSSにバイアスされるときに/BLを電圧Vrefにバイアスするトランジスタ６３５−ａを駆動することができる。同様に、選択信号FELによって駆動されるゲート端子を有するトランジスタ６３０−ｂ、６３５−ｂのペアは、/BLに接続されたメモリセルアレイからの読み取りの前に、/BLをVSSにバイアスしBLをVrefにバイアスすることができる。
図７は、種々の実施形態による、第２のメモリセルアレイ５０５−ｂがFeRAM動作用に構成され、第１のセンスアンプ５４５−ａが図６を参照して説明したように構成されている場合の、図５を参照して説明した第２のメモリセルアレイ５０５−ｂにおける読出し動作及びリライト動作に使用する波形７００の例を図示している。
プリチャージ期間７０５の終了時において、PC信号は、ハイレベル（例えば、VDD）からローレベル（例えば、VSS）に切り替わるようにすることができ、その後、FER信号は、ローレベルから所定の期間ハイレベルに切り替わることができる。PC信号がローレベルでFER信号がハイレベルのもとでは、BLはHVDDからVSSに切り替わることができ、/BLはHVDDからVrefに切り替わることができる。
プリチャージ期間７０５に続くセル選択期間７１０の間において、第２のメモリセルアレイ５０５−ｂのアクセスライン（例えば、WLF１）は、ローレベル（例えば、VKK）からハイレベル（例えばVPP）に切り替えることができ、ハイレベルの信号電圧を、第２のデジットラインBLFkとワードラインWLF1とに関連付けられたメモリセル５２０から第２のデジットライン（図５のBLFk又は図６のBL）に読み出すことができる。
セル選択期間７１０に続く検知増幅期間７１５の間に、CSN信号（図６に示されているが図７には示されていない）を、ハイレベルからローレベルに切り替えることができ、かつ、CSP信号（これも図６に示されているが図７には示されていない）をローレベルからハイレベルに切り替えることができ、それによって第１のセンスアンプ５４５−ａをアクティブにして、BL及び/BL上の信号が検知増幅されるようにすることができる。この状態が、検知増幅期間７１５に続くリライト期間７２０を通じて維持されると、ハイレベル情報の読出し時にメモリセル上でハイレベル情報のリライトが実行され、ローレベルの読出し時にメモリセル上でローレベル情報のリライトが実行される。
リライト期間７２０に続くプリチャージ期間７２５の開始時には、第１のセンスアンプ５４５−ａが非アクティブにされ、PC信号がローレベルからハイレベルに切り替わるようにすることができる。この状態が、BLと/BLとをHVDDにプリチャージする。その後、ワードライン（WLF１）が高電圧から低電圧に切り替えられて、第２のメモリセルアレイ５０５−ｂでの読出し及びリライト動作のシーケンスを完了することができる。
図８は、種々の実施形態による、第２のメモリセルアレイ５０５−ｂがFeRAM動作用に構成されている場合における、図５を参照して説明した第２のメモリセルアレイ５０５−ｂにおける読出し及びリライト動作のヒステリシス特性と解析例とを示す。これらの例では、ハイレベル情報保持時間（「Hホールド」とラベルされた黒色のドットで示される）における残留分極電荷量は約10fC（フェムトクーロン）であって、ローレベル情報保持時間（「Lホールド」とラベルされた白色のドットで示される）における残留分極電荷量は約60fCであって、デジットライン容量は60fFであるので、第２のメモリセルアレイ５０５−ｂのアクセスラインがローレベルからハイレベルに切り替わると、それぞれの位置が左下方向に移動して、負荷直線との交点（図８には示されていない）ではデジットライン電圧がVsigH又はVsigLになり得る。これらの電圧の１つ（VsigH又はVsigL）とVrefとの差が読出し信号電圧を形成し、これに従って、デジットライン電圧は、ハイレベル読出し動作時にはVDD=２Vに増幅され、又はローレベル読出し動作時にはVSS=０Vに増幅され得る。この状態が所定期間維持されたときに、リライト動作が完了するようにすることができる。また、プリチャージ状態が開始されたときに、シーケンスが元の情報保持位置（「Hホールド」又は「Lホールド」"）に戻るようにすることができる。
図９は、種々の実施形態による、第１のメモリセルアレイ５０５−ａがDRAM動作用に構成され、第１のセンスアンプ５４５−ａが図６を用いて説明したように構成されているときの、第１のメモリセルアレイ５０５−ａ（又は第３のメモリセルアレイ５０５−ｃ）における読出し及びリライト動作に使用する波形９００の例を図示している。
プリチャージ期間９０５の終了時において、PC信号は、ハイレベル（例えば、VDD）からローレベル（例えば、VSS）に切り替わるようにすることができる。プリチャージ期間９０５に続くセル選択期間９１０の間に、第１のメモリセルアレイ５０５−ａのアクセスライン（例えば、WLD１）は、ローレベル（例えば、VKK）からハイレベル（例えばVPP）に切り替えることができ、ハイレベルの信号電圧を、第１のデジットラインBLDkとワードラインWLD1とに関連付けられたメモリセル５１０から第１のデジットライン（図５のBLDk又は図６のBL）に読み出すことができる。
セル選択期間９１０に続く検知増幅期間９１５の間に、CSN信号（図６に示されているが図７には示されていない）をハイレベルからローレベルに切り替えることができ、かつ、CSP信号（これも図６に示されているが図７には示されていない）をローレベルからハイレベルに切り替えることができ、それによって、第１のセンスアンプ５４５−ａをアクティブにして、BL及び/BL上の信号が検知増幅されるようにすることができる。この状態が、検知増幅期間９１５に続くリライト期間９２０を通じて維持されると、ハイレベル情報の読出し時にメモリセル上でハイレベル情報のリライトが実行され、ローレベルの読出し時にメモリセル上でローレベル情報のリライトが実行される。
リライト期間９２０に続くプリチャージ期間９２５の開始時には、ワードライン（WLD１）が高電圧から低電圧に切り替わるようにすることができる。その後、第１のセンスアンプ５４５−ａを非アクティブにされ、PC信号がローレベルからハイレベルに切り替わるようにすることができる。この状態が、BLと/BLとをHVDDにプリチャージし、第１のメモリセルアレイ５０５−ａでの読出し及びリライト動作のシーケンスを完了することができる。
図１０は、種々の実施形態による、第１のメモリセルアレイ５０５−ａがDRAM動作用に構成されている場合における、図５を参照して説明した第１のメモリセルアレイ５０５−ａにおける読出し及びリライト動作のヒステリシス特性と解析例とを示す。DRAMモードで動作させる場合には、メモリセルの強誘電体キャパシタにおける常誘電コンポーネントのみが使用される。このようにして、読出し及びリライト動作は、ヒステリシス特性の線形領域内で実行される。強誘電体キャパシタの常誘電コンポーネントの容量は約７.５fFに設定することができる。これらの例では、「Hホールド」とラベルされた黒色ドットで示される位置は、ハイレベル情報保持時間に対応し、「Lホールド」とラベルされた白色ドットで示される位置がローレベル情報保持時間に対応してよい。また、デジットライン容量は20fFに設定することができ、そして、ワードラインがローレベルからハイレベルに切り替わる場合には、負荷直線との交点（図１０には示されていない）では、電荷がデジットラインの容量で共用されることにより、デジットライン電圧がVsigH又はVsigLになり得る。この電圧とデジットラインプリチャージ電圧に対応するHVDD=１Vとの差が読出し信号電圧を形成し、これに従って、デジットライン電圧は、ハイレベル読出し動作時にはVDD=２Vに増幅され、又はローレベル読出し動作時にはVSS=０Vに増幅され得る。この状態が所定期間維持されたときに、リライト動作が完了するようにすることができる。また、プリチャージ状態が開始されたときに、シーケンスが元の情報保持位置（「Hホールド」又は「Lホールド」）に戻るようにすることができる。
図１１は、種々の実施形態による、ハイブリッドメモリを含む装置１１００の第３の例を示す。装置１１００は、図５を参照して説明した装置５００と同様に構成されてよく、第１のメモリセルアレイ５０５−ａ、第２のメモリセルアレイ５０５−ｂ、及び第３のメモリセルアレイ５０５−ｃを含んでいてもよい。第２のメモリセルアレイ５０５−ｂは、第１のメモリセルアレイ５０５−ａと第３のメモリセルアレイ５０５−ｃとの間に配置されてもよい。幾つかの例において、装置１１００は、図１、図３を参照して説明したメモリデバイス１００のブロックの態様一の例とすることができる。
図５を参照して説明した装置５００は、比較的高い電源電圧（例えば、VDD=２V）で第２のメモリセルアレイ５０５−ｂにおいてFeRAM動作を行うために使用することができる。これに対して、装置１１００は、比較的低い電源電圧（例えば、VDD=１V）で第２のメモリセルアレイ５０５−ｂにおいてFeRAM動作を行うために使用することができる。装置１１００は、第２の複数のメモリセルにおける各セルプレート（例えば、第２のデジットライン（BLFk）に接続されるメモリセルの各セルプレート）が、複数の電位線のうちの異なる電位線（例えば、PL1、PLnなどのプレートラインのうちの異なる１つ）に接続されるという点で、装置５００と異なるようにしてもよい。同様に、第３の複数のメモリセルにおける各セルプレート（例えば、第３のデジットライン（BLFk-1）に接続されるメモリセルの各セルプレート）が、異なる電圧電位線に接続されてもよい。同一のカラムにあって同一のワードラインに接続されるメモリセルは、同じ電圧電位線に接続することができる。複数の電圧電位線の各々は、独立に制御可能であってもよい。
図１２は、種々の実施形態による、センスアンプ１２００の第２の例を図示している。センスアンプは、図６を参照して説明したセンスアンプ６００と同様に構成することができる。幾つかの例において、センスアンプ１２００は、図１１に示すセンスアンプ５４５のうちの１つの態様の一例であってもよい。
センスアンプ１２００は、デジットラインBLをVSS（接地）に引っぱるための第１のプルダウントランジスタ１２０５−ａ（例えば、第１のnMOSトランジスタ）が追加され、相補のデジットライン/BLをVSSに引っぱるための第２のプルダウントランジスタ１２０５−ｂ（例えば、第２のnMOSトランジスタ）が追加されているという点で、図６を参照して説明したセンスアンプ６００とは異なっている。第１及び第２のプルダウントランジスタ１２０５−ａ,１２０５−ｂのゲート端子はリセット（RES）信号によって駆動されて、デジットラインと相補のデジットラインとを並行してVSSに再設定するようにすることができる。
図１３は、種々の実施形態による、第２のメモリセルアレイ５０５−ｂがFeRAM動作用に構成され、第１のセンスアンプ５４５−ａが図１２を参照して説明したように構成されている場合の、図１１を参照して説明した第２のメモリセルアレイ５０５−ｂにおける読出し動作及びリライト動作に使用する波形１３００の例を示す。
プリチャージ期間１３０５の終了時において、PC信号は、ハイレベル（例えば、VDD）からローレベル（例えば、VSS）に切り替わるようにすることができ、その後、FER信号は、ローレベルから所定の期間ハイレベルに切り替わることができる。PC信号がローレベルのもとでは、BLはHVDDからVSSに切り替わることができ、/BLはHVDDからVrefに切り替わることができる。
プリチャージ期間１３０５に続くセル選択期間１３１０の間において、第２のメモリセルアレイ５０５−ｂのアクセスライン（例えば、WLF１）は、ローレベル（例えば、VKK）からハイレベル（例えばVPP）に切り替えることができ、電位線PL1は、ローレベルからハイレベルに切り替えることができ、また、ハイレベルの信号電圧を、第２のデジットラインBLFkとワードラインWLF1とに関連付けられたメモリセル５２０から第２のデジットライン（図１１のBLFk又は図１２のBL）に読み出すことができる。
セル選択期間１３１０に続く検知増幅期間１３１５の間において、CSN信号（図１２に示されているが図１３には示されていない）は、ハイレベルからローレベルに切り替えることができ、また、CSP信号（これも図１２に示されているが図１３には示されていない）をローレベルからハイレベルに切り替えることができ、それによって、第１のセンスアンプ５４５−ａをアクティブにして、BL及び/BL上の信号が検知増幅されるようにすることができる。この状態が、検知増幅期間１３１５に続くリライト期間１３２０を通じて維持されると、ローレベル情報の読出し時にメモリセル上でローレベル情報のリライトが実行される。電位線PL1がハイレベルからローレベルに切り替わると、ハイレベルの読出し時にメモリセル上でハイレベル情報のリライトが実行される。
リライト期間１３２０に続くプリチャージ期間１３２５の開始時には、第１のセンスアンプ５４５−ａが非アクティブにされ、その後、RES信号がローレベル（例えば、VSS）から所定期間ハイレベル（例えば、VDD）に切り替わるようにすることができ、この結果、BLと/BLをVSSにリセットすることができる。引き続いて、WLF１をVKKに制御し、最後に、PCをハイレベルに制御してBLと/BLとがHVDDにプリチャージされるようにすることができ、それによって、読出し及びリライト動作のシーケンスを完了することができる。
図１４は、種々の実施形態による、第２のメモリセルアレイ５０５−ｂがFeRAM動作用に構成されている場合における、図１１を参照して説明した第２のメモリセルアレイ５０５−ｂにおける読出し及びリライト動作のヒステリシス特性と解析例とを示す。これらの例では、ハイレベル情報保持時間（「Hホールド」とラベルされた黒色ドットで示される）における残留分極電荷量は約10fC（フェムトクーロン）であって、ローレベルでの情報保持時間（「Lホールド」とラベルされた白色のドットで示される）における残留分極電荷量は約10fCであって、デジットライン容量は60fFであるので、第２のメモリセルアレイ５０５−ｂの電位線（プレートライン）がローレベルからハイレベルに切り替わると、それぞれの位置が左下方向に移動して、負荷直線との交点（図１４には示されていない）ではデジットライン電圧がVsigH又はVsigLになり得る。これらの電圧の１つ（VsigH又はVsigL）とVrefとの差が読出し信号電圧を形成し、これに従って、デジットライン電圧は、ハイレベル読出し動作時にはVDD=１Vに増幅され、又は、ローレベル読出し動作時にはVSS=０Vに増幅され得る。ローレベルの読出し動作の際には、この状態はリライト状態を形成する。しかし、ハイレベル読出し動作の際には、セルプレート電圧とデジットライン電圧との両方が１Vとなるため、黒色ドットはLホールドポジション付近に位置する。ハイレベル情報をリライトするようにセルプレートの電圧がVSSに駆動されると、ヒステリシスカーブ上で黒色ドットが右上方側に戻され、白色ドットがLホールド状態に戻されるようにすることができる。BLが引き続いてVSSにリセットされると、黒色ドットがHホールド状態に戻り、それによりリライト処理が完了する。その後、プリチャージ状態が開始されると、BLの電位はHVDD=0.5Vにプリチャージされる。
図１５は、種々の実施形態による、第１のメモリセルアレイ５０５−ａがDRAM動作用に構成されている場合における、図１１を参照して説明した第１のメモリセルアレイ５０５−ａにおける読出し及びリライト動作のヒステリシス特性と解析例とを示す。DRAMモードで動作させる場合には、メモリセルの強誘電体キャパシタの常誘電コンポーネントのみが使用される。このようにして、読出し及びリライト動作は、ヒステリシス特性の線形領域内で実行される。強誘電体キャパシタの常誘電コンポーネントの容量は約７.５fFに設定することができる。これらの例では、「Hホールド」とラベルされた黒色ドットで示される位置は、ハイレベル情報保持時間に対応し、「Lホールド」とラベルされた白色ドットで示される位置がローレベル情報保持時間に対応してよい。また、デジットライン容量は20fFに設定することができ、そして、ワードラインがローレベルからハイレベルに切り替わる場合には、負荷直線との交点（図１５には示されていない）では、電荷がデジットラインの容量で共用されることにより、デジットライン電圧がVsigH又はVsigLになり得る。この電圧とデジットラインプリチャージ電圧に対応するHVDD=0.5Vとの差が読出し信号電圧を形成し、これに従って、デジットライン電圧は、ハイレベル読出し動作時にはVDD=１Vに増幅され、又はローレベル読出し動作時にはVSS=０Vに増幅され得る。この状態が所定期間維持されたときに、リライト動作が完了するようにすることができる。また、プリチャージ状態が開始されたときに、シーケンスが元の情報保持位置（「Hホールド」又は「Lホールド」）に戻るようにすることができる。
図１６は、種々の実施形態による、ハイブリッドメモリを含む装置１６００の第４の例を示した図である。装置１６００は、図５を参照して説明した装置５００と同様に構成してもよく、第１のメモリセルアレイ５０５−ａ、第２のメモリセルアレイ５０５−ｂ、及び第３のメモリセルアレイ５０５−ｃを含んでいてもよい。第２のメモリセルアレイ５０５−ｂは、第１のメモリセルアレイ５０５−ａと第３のメモリセルアレイ５０５−ｃとの間に配置されてもよい。幾つかの例において、装置１６００は、図１、図３を参照して説明したメモリデバイス１００のブロックの態様の一例とすることができる。
図５を参照して説明した装置５００とは異なり、装置１６００内の第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃのデジットライン（例えば、BLD１、BLD２、BLDk-1、BLDk等）は折り返されていない。例えば、第１のデジットライン（BLDk）に結合されたメモリセルの第２のサブセット５５５と、メモリセルの第２のサブセット５５５が接続される第１のデジットラインの一部分とが、第１のセンスアンプ５４５−ａから切り離されていてもよい。或いは、装置１６００は、メモリセルの第２のサブセット５５５と、メモリセルの第２のサブセット５５５が接続される第１のデジットラインの一部分とを持たずに構成されてもよい。これにより、第１のデジットラインの寄生容量を約半分に減少させ、より多くのメモリセルを第２のメモリセルアレイ５０５−ｂの第２のデジットライン（BLFk）に接続することを可能とする。同様の変更は、第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃの各デジットラインに対して行われてもよく、さらに多くのメモリセルが第２のメモリセルアレイ５０５−ｂの各デジットラインに接続されてもよい。第２のメモリセルアレイ５０５−ｂがFeRAMとして構成されている場合には、図１６を参照して説明した技術は、図５を参照して説明した装置５００によってサポートされ得るよりも大きなFeRAMをサポートすることができる。
図１７は、種々の実施形態による、ハイブリッドメモリを含む装置１７００の第５の例を図示している。装置１７００は、図５を参照して説明した装置５００と同様に構成されてもよく、第１のメモリセルアレイ５０５−ａ、第２のメモリセルアレイ５０５−ｂ、及び第３のメモリセルアレイ５０５−ｃを含んでいてもよい。第２のメモリセルアレイ５０５−ｂは、第１のメモリセルアレイ５０５−ａと第３のメモリセルアレイ５０５−ｃとの間に配置されてもよい。幾つかの例において、装置１７００は、図１、図３を参照して説明したメモリデバイス１００のブロックの態様の一例であってもよい。
図５を用いて説明した装置５００とは異なり、第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃは、ダミーのワードラインを備えていてもよい。例えば、第１のメモリセルアレイ５０５−ａは第１ダミーワードラインDWLRを備え、そして、第３メモリセルアレイ５０５−ｃは第２ダミーワードラインDWLLを備えることができる。各ダミーワードライン（DWLR又はDWLL）に結合されたDRAMメモリセルのペアのメモリセルの１つだけが、効果的に機能するように設計することができ（例えば、メモリセル５１０−ａ及び５４０−ａのセルプレートはVSSに結合しないようにすることができ）、そして、ダミーのワードラインに結合された残りのメモリセルの各々（例えば、メモリセル５１５−ａ及び５３５−ａ）が、それぞれのデジットライン上でリファレンス信号電圧レベルを提供するダミー（又はリファレンス）メモリセルとして機能することができる。リファレンス信号の電圧レベルは、検知（又は読取り）動作中に、対応するセンスアンプによって使用されてよい。その結果、第１及び第３のメモリセルアレイ５０５−ａ、５０５−ｃのデジットラインは、装置１７００のDRAM動作とFeRAM動作の両方において、VSSにプリチャージすることができ、そして、センスアンプ（例えば、第１のセンスアンプ５４５−ａ、第２のセンスアンプ５４５−ｂ、第３のセンスアンプ５４５−ｃ、及び第４のセンスアンプ５４５−ｄ）は、HVDDプリチャージ制御（例えば、図６を参照して説明したトランジスタ６２０−ａ、６２０−ｂ、及び６２５）を含む必要が無くなる。
幾つかの例では、図１７を参照して説明したダミーワードラインと機能していないメモリセルとを、図１１を参照して説明した装置１７００に組み込んでもよく、そして、装置１１００のセンスアンプは、HVDDプリチャージ制御を含む必要が無くなる。
図１８は、種々の実施形態による、ハイブリッドメインメモリを含むシステム１８００の図を示す。システム１８００は、デバイス１８０５を含んでいてもよく、それは、様々な構成部分を接続し又は物理的に支持するプリント基板であってもよい。
デバイス１８０５は、メインメモリサブシステム１８１０を含んでいてもよく、それは、図１、図３に記載のメモリデバイス１００の一例とすることができる。メインメモリサブシステム１８１０は、メモリコントローラ１４０−ｂと複数のメモリセル１０５−ｃとを含むことができ、それらは、図１及び図３を参照して説明したメモリコントローラ１４０と、図１から図５、図１１、図１６、及び図１７を参照して説明したメモリセル１０５、４１０、４１５、４２０、４２５、５１０、５１５、５２０、５２５、５３０、５３５、又は５４０とであってよい。幾つかの例では、メインメモリサブシステム１８１０は、図４、図５、図１１、図１６、又は図１７を参照して説明したように構成されているメモリセル１０５−ｃ及びページングバッファレジスタ（センスアンプを含む）を含んでいてよい。
また、デバイス１８０５は、プロセッサ１８１５、ダイレクトメモリアクセスコントローラ（DMAC）１８２０、BIOSコンポーネント１８２５、ペリフェラルコンポーネント（周辺機器）１８３０、及び入出力コントローラ１８３５を含んでいてもよい。デバイス１８０５の構成要素は、バス１８４０を介して互いに電子通信することができる。プロセッサ１８１５は、メモリコントローラ１４０−ｂを介して、メインメモリサブシステム１８１０を動作させるように構成されていてもよい。場合によっては、メモリコントローラ１４０−ｂは、図１又は３を参照して説明したメモリコントローラ１４０の機能を実行してもよい。他のケースでは、メモリコントローラ１４０−ｂは、プロセッサ１８１５に統合されてもよい。プロセッサ１８１５は、汎用プロセッサ、ディジタル信号プロセッサ（DSP）、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）若しくはその他のプログラマブル論理デバイス、ディスクリートのゲート若しくはトランジスタロジック、ディスクリートのハードウェアコンポーネント、又はこれらの種類のコンポーネントの組み合わせであってよい。幾つかの例では、プロセッサ１８１５は、マルチコアプロセッサであってもよい。プロセッサ１８１５は、本明細書で説明する種々の機能を実行することができる。プロセッサ１８１５は、例えば、メモリセル１０５−ｃに記憶されたコンピュータ読取り可能な命令を実行して、デバイス１８０５に種々の機能又はタスクを実行させるように構成することができる。
DMAC１８２０は、プロセッサ１８１５がメインメモリサブシステム１８１０内で、ダイレクトメモリアクセスを実行できるようにすることができる。
BIOSコンポーネント１８２５は、ファームウェアとして動作する基本入出力システム（BIOS）を含むソフトウェアコンポーネントであってもよく、システム１８００のさまざまなハードウェアコンポーネントを初期化して実行することができる。また、BIOSコンポーネント１８２５は、プロセッサ１８１５と他のさまざまなコンポーネント（例えば、ペリフェラルコンポーネント１８３０、入出力コントローラ１８３５等）との間のデータフローを管理することもできる。BIOSコンポーネント１８２５には、読取り専用メモリ（ROM）、フラッシュメモリ、又はその他の不揮発性メモリに格納されているプログラム又はソフトウェアが含まれていてよい。
ペリフェラルコンポーネント１８３０は、デバイス１８０５に統合される、任意の入出力デバイス、又はそのようなデバイス用のインターフェイスであってよい。周辺デバイスの例としては、ディスクコントローラ、サウンドコントローラ、グラフィックスコントローラ、イーサネットコントローラ、モデム、USBコントローラ、シリアル若しくはパラレルポート、又は、ペリフェラルコンポーネントインターコネクト（PCI）若しくはアクセラレーテッドグラフィックスポート（AGP）などのペリフェラルカードスロットを含むことができる。
入出力コントローラ１８３５は、プロセッサ１８１５と、ペリフェラルコンポーネント１８３０、入力デバイス１８４５、出力デバイス１８５０、及び／又はサブメモリデバイス１８５５との間のデータ通信を管理することができる。入出力コントローラ１８３５は、デバイス１８０５に統合されていない周辺機器を管理することもできる。場合によっては、入出力コントローラ１８３５は、外部周辺機器への物理的なコネクション又はポートを表す場合がある。
入力デバイス１８４５は、デバイス１８０５又はその構成機器に入力を提供する、デバイス１８０５外部の装置又は信号を表すことができる。これには、ユーザーインターフェイス又は他のデバイス間のインターフェイスを含めることができる。場合によっては、入力デバイス１８４５は、ペリフェラルコンポーネント１８３０を介してデバイス１８０５とインターフェイスする周辺機器、又は、入出力コントローラ１８３５によって管理される周辺機器を含んでいてもよい。
出力デバイス１８５０は、デバイス１８０５又はその構成機器のいずれかからの出力を受信するように構成された、デバイス１８０５外部の装置又は信号を表すことができる。出力デバイス１８５０の例としては、ディスプレイ、オーディオスピーカ、印刷デバイス、他のプロセッサ又はプリント基板等を含むことができる。場合によっては、出力デバイス１８５０は、ペリフェラルコンポーネント１８３０のいずれか１つを介してデバイス１８０５とインターフェイスする周辺機器、又は、入出力コントローラ１８３５によって管理される周辺機器を含んでいてもよい。
メモリコントローラ１４０−ｂ及びメモリセル１０５−ｃを含むデバイス１８０５の構成要素は、その機能を実行するように設計された回路を含むことができる。これは例えば、本明細書で説明する機能を実行するように構成されている、導電線、トランジスタ、キャパシタ、インダクタ、抵抗、アンプ、又はその他の能動的又は非能動的素子を含んでよい。
デバイス１８０５の幾つかの例では、メインメモリサブシステム１８１０のメモリセル１０５−ｃが、DRAMアレイ１８６０とFeRAMアレイ１８６５との間に割り当てられ、FeRAMアレイ１８６５のメモリセルとデジットラインが、DRAMアレイ１８６０のデジットラインを介して（例えば、メモリコントローラ１４０−ｂによって動作する転送ゲートによって）、メインメモリサブシステム１８１０のセンスアンプに選択的に結合されるようにすることができる。幾つかの例では、プロセッサ１８１５は、メモリコントローラ１４０−ｂに、FeRAMアレイ１８６５のデジットラインをDRAMアレイ１８６０のデジットラインに結合する転送ゲートを閉じさせて、FeRAMアレイ１８６５からDRAMアレイ１８６０にデータを転送させるリードコマンド、或いは、メモリコントローラ１４０−ｂに転送ゲートを閉じさせて、DRAMアレイ１８６０からFeRAMアレイ１８６５にデータを転送させるライトコマンドのうちの少なくとも１つを発行することができる。プロセッサ１８１５は、メインメモリサブシステム１８１０とプロセッサ１８１５との間で転送させるためのコマンドを発行することもできる。
幾つかの例では、DRAMアレイ１８６０は、FeRAMアレイ１８６５のキャッシュメモリとして、メモリコントローラ１４０−ｂによって動作されるようにすることができる。例えば、プロセッサ１８１５のメモリ管理ユニット（MMU）１８６０は、２つのトランスレーションルックアサイドバッファ（TLB１やTLB２等）を使用して、メインメモリサブシステム１８１０のページアドレスを管理することができる。MMU１８７０は、例えばDRAMアレイ１８６０と、FeRAMアレイ１８６５と、サブメモリデバイス１８５５との３つの階層を含むメモリシステムを管理することができる。幾つかの例では、メモリコントローラ１４０−ｂは、FeRAMアレイ１８６５からDRAMアレイ１８６０へのページデータの転送方向の逆方向に、セーブコマンドを発行することができる。DRAMアレイ１８６０とFeRAMアレイ１８６５とは、デジットラインとセンスアンプとを共有しているので、DRAMアレイ１８６０とFeRAMアレイ１８６５との間で簡単にデータを転送し保存することができる。
デバイス１８０５の幾つかの例では、メモリコントローラ１４０−ｂは、異なる属性を持つページデータを、DRAMアレイ１８６０、FeRAMアレイ１８６５、又はサブメモリデバイス１８５５のそれぞれの特性に応じて廃棄することによって、メモリセル１０５−ｃを制御することができる。例えば、プロセッサ１８１５は、メモリコントローラ１４０に、FeRAMアレイ１８６５のデジットラインをDRAMアレイ１８６０のデジットラインに結合する転送ゲートを動作させ、第１のタイプのデータをDRAMアレイ１８６０に書き込ませ、第２のタイプのデータをFeRAMアレイ１８６５に書き込ませることができる。
図１９は、種々の実施形態による、メモリデバイスを動作させる方法１９００を図示するフローチャートを示す。この方法１９００の動作は、図４、図５、図１１、図１６、及び図１７を参照して説明したメモリセルアレイ４０５及び５０５などのメモリアレイ上又はその内部で行うことができる。幾つかの例では、方法１９００の動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０のようなメモリコントローラの制御下で実行されてもよい。幾つかの例では、メモリコントローラは、メモリアレイの機能要素を制御するコードのセットを実行して、以下に説明する機能を実行することができる。更に又は代わりに、メモリコントローラは、特定用途のハードウェアを使用して、以下で説明する機能の態様を実行してもよい。
ブロック１９０５において、この方法は、第１のメモリセルアレイの第１のメモリセル、又は第２のメモリセルアレイの第２のメモリセルのどちらにアクセスするかを判定することを含むことができる。図４、図５、図１１、図１６、及び図１７を参照して説明したように、第１のメモリセルに結合された第１のデジットラインは、センスアンプを含むページングバッファレジスタに結合することができる。幾つかの例において、第１のメモリセルは第１の強誘電体メモリセルを含んでいてもよく、第２のメモリセルは第２の強誘電体メモリセルを含んでいてもよい。幾つかの例では、第１の強誘電体メモリセルは揮発性モード（例えば、DRAMモード）で動作するように構成することができ、第２の強誘電体メモリセルは不揮発性モード（例えば、FeRAMモード）で動作するように構成することができる。幾つかの例において、ブロック１９０５における動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０を用いて実行されてもよい。
ブロック１９１０において、この方法は、第２のメモリセルアレイの第２のメモリセルを読み出すとの判定に少なくとも一部において基づいて、転送ゲートを操作することを含むことができる。図４、図５、図１１、図１６、及び図１７を参照して説明したように、転送ゲートは、第２のメモリセルに結合された第２のデジットラインを第１のデジットラインを介してページングバッファレジスタに選択的に結合するように構成することができる。幾つかの例において、ブロック１９１０における動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０を用いて実行されてもよい。
方法１９００の幾つかの例では、第１のデジットラインは第１のメモリセルを含む第１の複数のメモリセルに結合されていてもよく、第２のデジットラインは第２のメモリセルを含む第２の複数のメモリセルに結合されていてもよい。これらの例のいくかにおいて、第１の複数のメモリセルは、第２の複数のメモリセルよりも少ないメモリセルを含んでいてもよい。
方法１９００の例として、第１のメモリセルのセルプレートをバイアスすることにより、第１のメモリセルのキャパシタの強誘電膜の反転を防止することを、この方法が含んでもよい。幾つかの例では、この方法が、第２のメモリセルアレイ内の各メモリセルの各セルプレートを共通の電圧にバイアスすることを含んでもよい。幾つかの例では、この方法が、第２のメモリセルアレイ内の各メモリセルの各セルプレートの電圧を独立にバイアスすることを含んでもよい。
メソッド１９００の幾つかの例では、この方法が、第１のメモリセルアレイを、第２のメモリセルアレイについての埋め込みキャッシュとして動作させることを含んでもよい。
あるケースにおいて、１つのデバイスを説明する。このデバイスは、第１のメモリセルアレイの第１のメモリセルにアクセスするか、又は第２のメモリセルアレイの第２のメモリセルにアクセスするかを決定する手段を含むことができる。その手段では、第１のメモリセルに結合された第１のデジットラインが、センスアンプを有するページングバッファレジスタに結合されている。そのデバイスは、少なくとも一部で第２のメモリセルアレイの第２のメモリセルの読出しを決定することに基づいて転送ゲートを操作する手段を更に含むことができる。その手段では、転送ゲートは、第２のメモリセルに結合されている第２のデジットラインを第１のデジットラインを介して、ページングバッファレジスタに選択的に結合するように構成されている。
場合によっては、第１のメモリセルが第１の強誘電体メモリセルを備え、第２のメモリセルが第２の強誘電体メモリセルを備えていてもよい。場合によっては、第１の強誘電体メモリセルが揮発性モードで動作するように構成され、第２の強誘電体メモリセルが不揮発性モードで動作するように構成されていてもよい。場合によっては、第１のデジットラインが第１のメモリセルを含む第１の複数のメモリセルに結合していてもよく、ここで、第２のデジットラインは第２のメモリセルを含む第２の複数のメモリセルに結合しており、第１の複数のメモリセルは、第２の複数のメモリセルよりも少ないメモリセルを含む。
場合によっては、転送ゲートの操作にあたっては、第２のメモリセルにアクセスすると判定した場合に転送ゲートを閉じて、第２のデジットラインを第１のデジットラインを介してページングバッファレジスタに結合する手段を備えてもよい。この装置が、転送ゲートを閉じた後に、第２のメモリセルとプロセッサとの間、又は、第２のメモリセルと第１のメモリセルとの間の少なくともどちらかにおいて、データビットを転送する手段を更に含んでいてもよい。場合によっては、転送ゲートの操作にあたっては、第２のメモリセルにアクセスしないと判定した場合に転送ゲートを開く手段を備えてもよい。
この装置が、第１のメモリセルアレイを第２のメモリセルアレイの埋め込みキャッシュとして動作させる手段を更に含んでいてもよい。場合によっては、この装置が、第１のメモリセルのセルプレートをバイアスすることにより、第１のメモリセルのキャパシタの強誘電体膜の反転を防止する手段を備えてもよい。この装置が、第２のメモリセルアレイ内の各メモリセルの各セルプレートを共通の電圧にバイアスする手段を更に含んでいてもよい。場合によっては、この装置が、第２のメモリセルアレイ内の各メモリセルの各セルプレートの電圧を独立にバイアスする手段を含んでいてもよい。
図２０は、種々の実施形態による、メモリデバイスを動作させる方法２０００を図示するフローチャートを示す。この方法２０００の動作は、図４、図５、図１１、図１６、及び図１７を参照して説明したメモリセルアレイ４０５及び５０５などのメモリアレイ上又はその内部で行うことができる。幾つかの例では、方法２０００の動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０のようなメモリコントローラの制御下で実行されてもよい。幾つかの例では、メモリコントローラは、メモリアレイの機能要素を制御するコードのセットを実行して、以下に説明する機能を実行することができる。更に又は代わりに、メモリコントローラは、特定用途のハードウェアを使用して、以下で説明する機能の態様を実行してもよい。
ブロック２００５において、この方法は、第１のメモリセルアレイの第１のメモリセル、又は第２のメモリセルアレイの第２のメモリセルのどちらにアクセスするかを判定することを含むことができる。図４、図５、図１１、図１６、及び図１７を参照して説明したように、第１のメモリセルに結合された第１のデジットラインは、センスアンプを含むページングバッファレジスタに結合することができる。幾つかの例において、第１のメモリセルは第１の強誘電体メモリセルを含んでいてもよく、第２のメモリセルは第２の強誘電体メモリセルを含んでいてもよい。幾つかの例では、第１の強誘電体メモリセルは揮発性モード（例えば、DRAMモード）で動作するように構成することができ、第２の強誘電体メモリセルは不揮発性モード（例えば、FeRAMモード）で動作するように構成することができる。第２のメモリセルにアクセスすることが決定すると、この方法はブロック２０１０を続けて実行してよい。第２のメモリセルにアクセスしないことが決定すると、この方法はブロック２０２０を続けて実行してよい。幾つかの例において、ブロック２００５における動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０を用いて実行することができる。
ブロック２０１０又は２０２０において、この方法は、第２のメモリセルアレイの第２のメモリセルを読み出すとの判定に少なくとも一部において基づいて、転送ゲートを操作することを含むことができる。図４、図５、図１１、図１６、及び図１７を参照して説明したように、転送ゲートは、第２のメモリセルに結合された第２のデジットラインを第１のデジットラインを介してページングバッファレジスタに選択的に結合するように構成することができる。ブロック２０１０では、この方法は、転送ゲートを閉じて、第２のデジットラインを第１のデジットラインを介してページングバッファレジスタに結合することを含むことができる。ブロック２０２０では、この方法は、転送ゲートを開いて、第２のデジットラインをページングバッファレジスタから切り離すことを含むことができる。幾つかの例において、ブロック２０１０又は２０２０における動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０を用いて実行されてもよい。
ブロック２０１５では、転送ゲートを閉じた後に、この方法は、第２のメモリセルとプロセッサとの間で、又は、第２のメモリセルと第１のメモリセルとの間で、データビットを転送することを含むことができる。幾つかの例において、ブロック２０１５における動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０を用いて実行することができる。
ブロック２０２５では、転送ゲートを開いた後に、この方法は、第１のメモリセルとプロセッサとの間でデータビットを転送することを含むことができる。幾つかの例において、ブロック２０２５における動作は、図１、図３、及び図１８を参照して説明したメモリコントローラ１４０を用いて実行することができる。
方法１９００と方法２０００は可能な実施形態を説明するものであり、方法１９００と方法２０００の動作及び手順は、他の実施形態を可能とするように再配列又は変更されてもよいことに注意されたい。幾つかの例では、方法１９００と方法２０００の態様が組み合わされてもよい。
本明細書の記載は、例を提供するものであり、特許請求の範囲に記載されている範囲、適用性、又は例を制限するものではない。開示の範囲から逸脱することなく、議論された要素の機能及び組合せを変更することができる。種々の例では、必要に応じてさまざまな手順や構成要素を省略し、置換し、又は追加することができる。また、幾つかの実施例に関して説明した特徴は、他の実施例で組み合わせることができる。
添付図面に関連してここに記載されている説明は、例示的な構成を記載するものであって、実施可能である、又は、請求項の範囲内にある、すべての例を表すものではない。本明細書において「例」及び「例示的な」という用語は、「例、実例、又は例解としての役目を果たす」という意味であり、他の例より「好ましい」又は「有利な」を意味するものではない。詳細な説明は、記載された技術の理解を提供する目的での特定の詳細を含むものである。しかしながら、これらの技術は、これらの特定の詳細がなくても実施することができる。幾つかの例では、記載された例の概念をあいまいにしないようにするために、周知の構造やデバイスがブロック図の形式で示されている。
添付の図では、類似の構成要素又は特徴が同じ参照ラベルを持つ場合がある。また、同じタイプの様々な構成要素を類似の構成要素のうちで区別をつけるダッシュ及び第２のラベルを参照ラベルの後に付けることにより、区別が付けられている。第１の参照ラベルが明細書で使用される場合、その説明は、第２の参照ラベルには関係なく、同じ第１の参照ラベルを持つ類似の構成要素のいずれにも適用される。
本明細書に記載される情報及び信号は、種々の異なる技術及び技法のいずれを用いても表すことができる。例えば、上記の説明を通して参照される可能性があるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場や粒子、光波場や光子、又はそれらの任意の組み合わせによって表される。幾つかの図面では、信号を単一の信号として示すことがある。しかしながら、この信号は信号のバスを表すものであってもよく、このバスが様々なビット幅を持つものであってもよいことを、当業者ならば理解するだろう。
本明細書において、「仮想接地」とは、約ゼロボルト（０V）の電圧で保持されているが接地には直接接続されていない電気回路のノードをいう。従って、仮想接地の電圧は、定常状態で、一時的に変動し、そして、約０Vに戻る場合がある。仮想接地は、演算増幅器と抵抗とで構成される分圧器など、さまざまな電子回路要素を使用して実装することができる。他の実装も可能である。
「電子通信」という用語は、コンポーネント間での電子の流れをサポートするコンポーネント間の関係を指す。これは、コンポーネント間の直接接続を含んでもよく、又は中間のコンポーネントを含んでもよい。電子通信のコンポーネントは、（例えば、通電された回路内で）能動的に電子や信号を交換できるものでもよく、又は（例えば、通電されていない回路内では）能動的には電子や信号を交換できないが、回路に通電すると電子又は信号を交換できるように構成され動作可能であるものでもよい。例として、スイッチ（例えば、トランジスタ）を介して物理的に接続された２つのコンポーネントは、スイッチの状態（つまり、オープン又はクローズ）に関係なく、電子通信している。
メモリデバイス１００を含む本明細書で説明しているデバイスは、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、ガリウム砒素、窒化ガリウム等の半導体基板上に形成することができる。場合によっては、この基板は半導体ウェーハである。他の場合では、この基板は、シリコン・オン・グラス（SOG）又はシリコン・オン・サファイア（SOP）などの、シリコン・オン・インシュレータ（SOI）基板であってもよいし、又は、他の基板上に形成される半導体材料のエピタキシャル層であってもよい。基板の又は基板におけるサブ領域の導電率は、リン、ホウ素、又はヒ素を含むがこれらの限定されない種々の化学種を用いたドーピングを通して制御することができる。ドーピングは、基板の初期形成又は成長の間に、イオン注入により、又は、他のドーピング手段により、実行することができる。
ここで説明するトランジスタは、電界効果トランジスタ（FET）を表しており、ソース、ドレイン、ゲートを含む三端子素子を含むことができる。これらの端子は、金属などの導電性材料を介して他の電子素子に接続することができる。ソースとドレインは導電性であり、例えば縮退した、高濃度にドープされた半導体領域を含むことができる。ソースとドレインは、低濃度にドープされた半導体領域又はチャネルによって分離することができる。チャネルがn型（すなわち、大半のキャリアが電子）の場合、FETはn型FETと呼ぶことができる。同様に、チャンネルがp型の場合（すなわち、大半のキャリアがホールである場合）、FETはp型FETと呼ぶことができる。チャネルは、絶縁ゲート酸化物によって覆うことができる。チャネルの導電率は、ゲートに電圧を印加することによって制御することができる。例えば、n型FET又はp型FETにそれぞれ正の電圧又は負の電圧を印加すると、チャネルが導電性になり得る。トランジスタの閾値電圧以上の電圧がトランジスタゲートに印加されると、トランジスタは"オン"又は"アクティブ"になることができる。トランジスタの閾値電圧よりも小さい電圧がトランジスタゲートに印加されると、トランジスタは"オフ"又は"非アクティブ"になることができる。
本明細書の開示に関連して説明されている様々な例示のブロック、コンポーネント、及びモジュールは、汎用プロセッサ、DSP、ASIC、FPGA若しくはその他のプログラマブル論理デバイス、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネント、又は本明細書で説明した機能を実行するように設計されたこれらの任意の組合せを用いて、実装し又は実行することができる。汎用プロセッサは、マイクロプロセッサであってもよいが、その代わりに、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。また、プロセッサは、コンピューティングデバイスの組合せ（例えば、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のそのような構成など）として実装することもできる。
本明細書で説明する機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組合せに実装することができる。プロセッサにより実行されるソフトウェアにおいて実装される場合、その機能は、コンピュータ読取り可能媒体上に１つ以上の命令又はコードとして保存され又は転送されることができる。その他の例と実装は、開示及び添付した特許請求の範囲内にある。例えば、ソフトウェアの性質上、上記の機能は、プロセッサによって実行さえるソフトウェア、ハードウェア、ファームウェア、ハードワイヤ接続、又はこれらの任意の組合せによって実行されるソフトウェアを用いて実装することができる。機能の実装はまた、機能の各部分が異なる物理的な場所に実装されるように配置されることを含む、様々な場所に物理的に配置されてよい。また、特許請求の範囲を含む本明細書において用いられる場合、項目のリスト（例えば、「少なくとも１つの」又は「１つ以上」のような語句によって始まる項目のリスト）で使用される「又は」は、例えば、A,B,又はCの少なくとも１つのリストが、A又はB又はC又はAB又はAC又はBC又はABC（すなわち、A及びB及びC）を意味するように、包括的リストを指している。
コンピュータ読取り可能な媒体には、非一時的コンピュータ記憶媒体と、コンピュータプログラムの１の場所から別の場所への転送を容易にする任意の媒体を含む通信媒体との両者が含まれている。非一時的記憶媒体は、汎用の若しくは特定用途のコンピュータによってアクセス可能な任意の利用可能な媒体であってもよい。例として、これらに制限されないが、非一時的コンピュータ読取り可能媒体は、RAM、ROM、電気的消去可能プログラマブル読取り専用メモリ（EEPROM）、コンパクトディスク（CD）ROM若しくはその他の光ディスク記憶装置、磁気ディスク記憶装置、若しくはその他の磁気記憶デバイス、又は、命令形式若しくはデータ構造形式の所望のプログラムコード手段を運搬し若しくは記憶することに使用可能であって、汎用の若しくは特定用途のコンピュータによって又は汎用の若しくは特定用途のプロセッサによってアクセス可能である、任意の他の非一時的媒体を含むことができる。
また、任意のコネクションがコンピュータ読取り可能媒体と適切に呼ばれる。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（DSL）、又は、赤外線、無線、及びマイクロ波等のワイヤレス技術を使用して、WEBサイト、サーバ、又はその他のリモートソースからソフトウェアを送信する場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（DSL）、又は、赤外線、無線、及びマイクロ波等のワイヤレス技術は、媒体の定義に含まれる。本明細書で使用される場合、ディスク（disk）及びディスク(disc)は、CD、レーザディスク、光ディスク、デジタル多用途ディスク（DVD）、フロッピーディスク、及びブルーレイディスクを含むものであり、ここで、ディスク(disk)は通常、磁気的にデータを再生するものであり、また、ディスク(disc)は、レーザで光学的にデータを再現するものである。上記の組合せも、コンピュータ読取り可能媒体の範囲に含まれている。
本明細書は、当業者が当該開示のものを製造する又は利用することを可能とするために提供される。開示に対する種々の変更は当業者にとって容易に明らかであり、本明細書で定義される一般的な原則は、開示の範囲を逸脱することなく他の変形例に適用することができる。従って、本開示は、本明細書に記載された例及び設計に限定されるものではなく、本明細書に開示されている原理及び新規な特徴に合致する最も広い範囲が与えられるべきものである。

Claims (23)

  1. 第１のメモリセルアレイの第１のメモリセル又は第２のメモリセルアレイの第２のメモリセルにアクセスするか否かを判定することであって、前記第１のメモリセルに結合された第１のデジットラインが、センスアンプを有するページングバッファレジスタに結合されている、ことと、
    前記第２のメモリセルアレイの前記第２のメモリセルを読み出すとの判定に少なくとも部分的に基づいて転送ゲートを動作させることであって、前記転送ゲートは、前記第２のメモリセルに結合された第２のデジットラインを、前記第１のデジットラインを介して前記ページングバッファレジスタに選択的に結合するように構成されている、ことと、
    を含み、
    前記第１のメモリセルは第１の強誘電体メモリセルを含み、前記第２のメモリセルは第２の強誘電体メモリセルを含み、前記第１の強誘電体メモリセルは揮発性モードで動作するように構成されており、前記第２の強誘電体メモリセルは不揮発性モードで動作するように構成されている、
    メモリデバイスを動作させる方法。
  2. 前記第１のデジットラインが、前記第１のメモリセルを含む第１複数メモリセルに結合されており、前記第２のデジットラインが、前記第２のメモリセルを含む第２複数メモリセルに結合されており、前記第１複数メモリセルは前記第２複数メモリセルよりも少ないメモリセルを含む、
    請求項１に記載の方法。
  3. 前記転送ゲートを動作させることは、前記第２のメモリセルにアクセスすると判定したときに、前記転送ゲートを閉じて、前記第１のデジットラインを介して前記第２のデジットラインを前記ページングバッファレジスタに結合することを含む、
    請求項１に記載の方法。
  4. 前記転送ゲートを閉じた後、前記第２のメモリセルとプロセッサとの間、又は、前記第２のメモリセルと前記第１のメモリセルとの間の少なくとも一方において、データビットを転送することを更に含む、
    請求項３に記載の方法。
  5. 前記転送ゲートを動作させることは、前記第２のメモリセルにアクセスしないと判定したときに、前記転送ゲートを開くことを含む、
    請求項１に記載の方法。
  6. 前記第２のメモリセルアレイ用の埋め込みキャッシュとして、前記第１のメモリセルアレイを動作させることを含む、
    請求項１に記載の方法。
  7. 前記第１のメモリセルのセルプレートをバイアスすることにより、前記第１のメモリセルのキャパシタの強誘電体膜の反転を防止することを更に含む、
    請求項１に記載の方法。
  8. 前記第２のメモリセルアレイ内の各メモリセルの各セルプレートを共通の電圧にバイアスすることを更に含む、
    請求項７に記載の方法。
  9. 前記第２のメモリセルアレイ内の各メモリセルの各セルプレートの電圧を個別にバイアスすることを更に含む、
    請求項７に記載の方法。
  10. 第１の複数のメモリセルに接続された第１のデジットラインを含む第１のメモリセルアレイであって、前記第１のメモリセルアレイは第１の強誘電体メモリセルを含み、前記第１の強誘電体メモリセルは揮発性モードで動作するように構成されている、第１のメモリセルアレイと、
    第２の複数のメモリセルに接続された第２のデジットラインを含む第２のメモリセルアレイであって、前記第２のメモリセルアレイは第２の強誘電体メモリセルを含み、前記第２の強誘電体メモリセルは不揮発性モードで動作するように構成されている、第２のメモリセルアレイと、
    前記第１のメモリセルアレイと前記第２のメモリセルアレイとで共有される第１のセンスアンプを含むページングバッファレジスタであって、前記第１のデジットラインが前記第１のセンスアンプに結合されている、ページングバッファレジスタと、
    前記第２のデジットラインを前記第１のデジットラインを介して前記第１のセンスアンプに選択的に結合するように動作可能な第１の転送ゲートと、
    を含む装置。
  11. 前記第１の複数のメモリセルは、前記第２の複数のメモリセルよりも少ないメモリセルを備える、
    請求項１０に記載の装置。
  12. 前記第２のメモリセルアレイが、第３の複数のメモリセルに接続された第３のデジットラインを更に含み、
    前記ページングバッファレジスタが、第２のセンスアンプを更に含み、
    前記装置が、更に、
    第４の複数のメモリセルに接続された第４のデジットラインを含む第３のメモリセルアレイであって、前記第２のセンスアンプが前記第３の複数のメモリセルと前記第４の複数のメモリセルとによって共有され、前記第４のデジットラインが前記第２のセンスアンプに結合されている、第３のメモリセルアレイと、
    前記第３のデジットラインを前記第４のデジットラインを介して前記第２のセンスアンプに選択的に結合するように動作可能な第２の転送ゲートと、
    を含む、
    請求項１０に記載の装置。
  13. 前記第１の複数のメモリセルは、前記第１のデジットラインに結合されたメモリセルの第１のサブセットと、前記第１のデジットラインに結合されたメモリセルの第２のサブセットとを含み、前記第１のデジットラインが、前記メモリセルの第１のサブセットと前記メモリセルの第２のサブセットとの間の前記第１のセンスアンプに結合される、
    請求項１０に記載の装置。
  14. 複数のアクセスラインのそれぞれが、前記メモリセルの第１のサブセット内の第１のメモリセルと、前記メモリセルの第２のサブセット内の第２のメモリセルとに結合され、前記複数のアクセスラインのうちの第１のアクセスラインが、前記メモリセルの第１のサブセット内の機能しているメモリセルと、前記メモリセルの第２のサブセット内の機能していないメモリセルとに結合される、
    請求項１３に記載の装置。
  15. 前記第１のセンスアンプは、
    前記第１のメモリセルアレイから読出しを行う前に前記第１のデジットラインを第１の電圧にバイアスするように動作可能な第１の回路と、
    前記第２のメモリセルアレイから読出しを行う前に前記第１のデジットライン及び前記第２のデジットラインを第２の電圧にバイアスするように動作可能な第２の回路と、
    を含む、
    請求項１０に記載の装置。
  16. 前記第１のセンスアンプは、前記第１のデジットラインと前記第２のデジットラインとを同時に前記第２の電圧にバイアスするように動作可能な第３の回路を含む、
    請求項１５に記載の装置。
  17. 前記第２の複数のメモリセルにおける各メモリセルのセルプレートが、共通の電圧レールに接続されている、
    請求項１０に記載の装置。
  18. 請求項１２に記載のデバイスであって、
    前記第１のメモリセルアレイは、前記第１の強誘電体メモリセルを含む第１の複数の強誘電体メモリセルを含み、前記第２のメモリセルアレイは、前記第２の強誘電体メモリセルを含む第２の複数の強誘電体メモリセルを含む、
    請求項１０に記載の装置。
  19. 前記第１の複数の強誘電体メモリセルは前記揮発性モードで動作するように構成されており、前記第２の複数の強誘電体メモリセルは前記不揮発性モードで動作するように構成されている、
    請求項１８に記載の装置。
  20. プロセッサと、
    メインメモリと、
    前記メインメモリと前記プロセッサとの間でデータを転送するように構成されたメモリコントローラと、
    を含み、
    前記メインメモリが、
    第１の複数のメモリセルに接続された第１のデジットラインを含む第１のメモリセルアレイであって、前記第１のメモリセルアレイは第１の強誘電体メモリセルを含み、前記第１の強誘電体メモリセルは揮発性モードで動作するように構成されている、第１のメモリセルアレイと、
    第２の複数のメモリセルに接続された第２のデジットラインを含む第２のメモリセルアレイであって、前記第２のメモリセルアレイは第２の強誘電体メモリセルを含み、前記第２の強誘電体メモリセルは不揮発性モードで動作するように構成されている、第２のメモリセルアレイと、
    前記第１のメモリセルアレイと前記第２のメモリセルアレイとで共有される第１のセンスアンプを含むページングバッファレジスタであって、前記第１のデジットラインが前記第１のセンスアンプに結合されている、ページングバッファレジスタと、
    前記第２のデジットラインを前記第１のデジットラインを介して前記第１のセンスアンプに選択的に結合するように動作可能な第１の転送ゲートと、
    を含むデータ処理システム。
  21. 前記第１のメモリセルアレイは、前記第２のメモリセルアレイ用のキャッシュとして前記プロセッサによって使用される、
    請求項２０に記載のデータ処理システム。
  22. 前記プロセッサは、前記メモリコントローラに前記第１の転送ゲートを閉じさせて、前記第２のメモリセルアレイから前記第１のメモリセルアレイにデータを転送させるリードコマンド、又は、前記メモリコントローラに前記第１の転送ゲートを閉じさせて、前記第１のメモリセルアレイから前記第２のメモリセルアレイにデータを転送させるライトコマンドのうちの少なくとも一方を発行する、
    請求項２１に記載のデータ処理システム。
  23. 前記プロセッサは、前記メモリコントローラに前記第１の転送ゲートを動作させて、前記第１のメモリセルアレイへの第１のタイプのデータの書き込み、又は、前記第２のメモリセルアレイへの第２のタイプのデータの書き込みを行わせる、
    請求項２０に記載のデータ処理システム。
JP2018548179A 2016-03-16 2017-03-16 Ｆｅｒａｍ−ｄｒａｍハイブリッドメモリ Active JP6756428B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/071,961 US9761312B1 (en) 2016-03-16 2016-03-16 FeRAM-DRAM hybrid memory
US15/071,961 2016-03-16
PCT/US2017/022677 WO2017161102A1 (en) 2016-03-16 2017-03-16 Feram-dram hybrid memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020136945A Division JP7101216B2 (ja) 2016-03-16 2020-08-14 Ｆｅｒａｍ－ｄｒａｍハイブリッドメモリ

Publications (2)

Publication Number Publication Date
JP2019513279A JP2019513279A (ja) 2019-05-23
JP6756428B2 true JP6756428B2 (ja) 2020-09-16

Family

ID=59758898

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018548179A Active JP6756428B2 (ja) 2016-03-16 2017-03-16 Ｆｅｒａｍ−ｄｒａｍハイブリッドメモリ
JP2020136945A Active JP7101216B2 (ja) 2016-03-16 2020-08-14 Ｆｅｒａｍ－ｄｒａｍハイブリッドメモリ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020136945A Active JP7101216B2 (ja) 2016-03-16 2020-08-14 Ｆｅｒａｍ－ｄｒａｍハイブリッドメモリ

Country Status (8)

Country Link
US (4) US9761312B1 (ja)
EP (1) EP3430625A4 (ja)
JP (2) JP6756428B2 (ja)
KR (2) KR102341693B1 (ja)
CN (2) CN115019847A (ja)
SG (1) SG11201807907UA (ja)
TW (1) TWI628662B (ja)
WO (1) WO2017161102A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191154A (ja) * 2016-03-16 2020-11-26 マイクロン テクノロジー，インク． Ｆｅｒａｍ−ｄｒａｍハイブリッドメモリ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10127967B1 (en) * 2017-11-09 2018-11-13 Nanya Technology Corporation DRAM and method for operating the same
US10629271B2 (en) * 2017-12-05 2020-04-21 Intel Corporation Method and system for reducing program disturb degradation in flash memory
US10762944B2 (en) 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US10529410B2 (en) * 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10541010B2 (en) * 2018-03-19 2020-01-21 Micron Technology, Inc. Memory device with configurable input/output interface
US10707215B2 (en) 2018-08-22 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US10580481B1 (en) * 2019-01-14 2020-03-03 University Of Virginia Patent Foundation Methods, circuits, systems, and articles of manufacture for state machine interconnect architecture using embedded DRAM
US10796729B2 (en) * 2019-02-05 2020-10-06 Micron Technology, Inc. Dynamic allocation of a capacitive component in a memory device
US11194726B2 (en) 2019-02-25 2021-12-07 Micron Technology, Inc. Stacked memory dice for combined access operations
US11017831B2 (en) 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access
US11545205B2 (en) * 2020-08-20 2023-01-03 Micron Technology, Inc. Apparatuses, systems, and methods for ferroelectric memory cell operations
US11403169B2 (en) 2020-12-09 2022-08-02 Micron Technology, Inc. Data recovery system for memory devices
US20220261363A1 (en) * 2021-02-16 2022-08-18 Micron Technology, Inc. Controller for managing multiple types of memory
CN113312207B (zh) * 2021-05-07 2023-12-05 埃森智能科技（深圳）有限公司 一种采用铁电存储器的数据存储方法及其可编程逻辑控制器
US11670357B2 (en) * 2021-06-17 2023-06-06 Micron Technology, Inc. Memory system configured to perform a reset on one or more non-volatile memory cells upon transitioning power states

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110032B2 (ja) 1990-03-30 2000-11-20 株式会社東芝 強誘電体メモリ
JP3089731B2 (ja) * 1990-09-29 2000-09-18 日本電気株式会社 半導体メモリ装置
JP3140179B2 (ja) * 1992-06-26 2001-03-05 松下電子工業株式会社 半導体メモリ装置
JPH06215589A (ja) * 1993-01-18 1994-08-05 Hitachi Ltd 半導体メモリ
US5343437A (en) * 1993-02-19 1994-08-30 Motorola Inc. Memory having nonvolatile and volatile memory banks
JPH098247A (ja) 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
JP3560266B2 (ja) * 1995-08-31 2004-09-02 株式会社ルネサステクノロジ 半導体装置及び半導体データ装置
JPH10112191A (ja) * 1996-10-04 1998-04-28 Hitachi Ltd 半導体装置
US5903502A (en) * 1997-11-25 1999-05-11 Micron Technology, Inc. Variable equilibrate voltage circuit for paired digit lines
US5940329A (en) 1997-12-17 1999-08-17 Silicon Aquarius, Inc. Memory architecture and systems and methods using the same
US6137711A (en) * 1999-06-17 2000-10-24 Agilent Technologies Inc. Ferroelectric random access memory device including shared bit lines and fragmented plate lines
US6141238A (en) * 1999-08-30 2000-10-31 Micron Technology, Inc. Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same
JP3617615B2 (ja) * 1999-11-08 2005-02-09 シャープ株式会社 強誘電体記憶装置
JP2001297593A (ja) * 2000-04-10 2001-10-26 Nec Corp 半導体記憶装置及びデータ出力方法
US6671204B2 (en) * 2001-07-23 2003-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory device with page buffer having dual registers and methods of using the same
KR100451762B1 (ko) 2001-11-05 2004-10-08 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그 구동방법
KR100463599B1 (ko) * 2001-11-17 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그의 구동방법
US6876567B2 (en) * 2001-12-21 2005-04-05 Intel Corporation Ferroelectric memory device and method of reading a ferroelectric memory
JP3770171B2 (ja) * 2002-02-01 2006-04-26 ソニー株式会社 メモリ装置およびそれを用いたメモリシステム
ITTO20020118A1 (it) 2002-02-08 2003-08-08 St Microelectronics Srl Dispositivo integrante una matrice di memoria non volatile e una matrice di memoria volatile.
US6873536B2 (en) * 2002-04-19 2005-03-29 Texas Instruments Incorporated Shared data buffer in FeRAM utilizing word line direction segmentation
US6574135B1 (en) * 2002-04-19 2003-06-03 Texas Instruments Incorporated Shared sense amplifier for ferro-electric memory cell
KR100506448B1 (ko) * 2002-12-27 2005-08-08 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 인터리브 제어 장치
KR100538883B1 (ko) * 2003-04-29 2005-12-23 주식회사 하이닉스반도체 반도체 메모리 장치
KR100492781B1 (ko) * 2003-05-23 2005-06-07 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US20050251617A1 (en) 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
JP2005353242A (ja) * 2004-06-14 2005-12-22 Toshiba Corp 不揮発性半導体記憶装置及びそのデータ書き込み方法
US7151688B2 (en) * 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
JP2006302466A (ja) * 2005-04-25 2006-11-02 Elpida Memory Inc 半導体記憶装置
JP4781783B2 (ja) * 2005-10-31 2011-09-28 エルピーダメモリ株式会社 半導体記憶装置
US7554855B2 (en) 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
WO2008131058A2 (en) 2007-04-17 2008-10-30 Rambus Inc. Hybrid volatile and non-volatile memory device
JP5139240B2 (ja) * 2008-11-18 2013-02-06 株式会社東芝 強誘電体メモリ装置
US8914568B2 (en) 2009-12-23 2014-12-16 Intel Corporation Hybrid memory architectures
KR20120043521A (ko) * 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
JP5853973B2 (ja) * 2013-03-07 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
US9367246B2 (en) * 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
JP6035422B2 (ja) * 2013-08-15 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置
US9076501B2 (en) * 2013-08-19 2015-07-07 Micron Technology, Inc. Apparatuses and methods for reducing current leakage in a memory
US9761312B1 (en) 2016-03-16 2017-09-12 Micron Technology, Inc. FeRAM-DRAM hybrid memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191154A (ja) * 2016-03-16 2020-11-26 マイクロン テクノロジー，インク． Ｆｅｒａｍ−ｄｒａｍハイブリッドメモリ
JP7101216B2 (ja) 2016-03-16 2022-07-14 マイクロン テクノロジー，インク． Ｆｅｒａｍ－ｄｒａｍハイブリッドメモリ

Also Published As

Publication number Publication date
US10002666B2 (en) 2018-06-19
US20190362790A1 (en) 2019-11-28
SG11201807907UA (en) 2018-10-30
KR102207102B1 (ko) 2021-01-26
WO2017161102A1 (en) 2017-09-21
US10998046B2 (en) 2021-05-04
CN109155141A (zh) 2019-01-04
EP3430625A4 (en) 2019-11-20
TWI628662B (zh) 2018-07-01
JP2020191154A (ja) 2020-11-26
CN109155141B (zh) 2022-07-08
CN115019847A (zh) 2022-09-06
EP3430625A1 (en) 2019-01-23
JP2019513279A (ja) 2019-05-23
TW201737259A (zh) 2017-10-16
US20190035464A1 (en) 2019-01-31
US9761312B1 (en) 2017-09-12
KR20210008443A (ko) 2021-01-21
US20170352420A1 (en) 2017-12-07
JP7101216B2 (ja) 2022-07-14
US10381079B2 (en) 2019-08-13
KR102341693B1 (ko) 2021-12-21
KR20180114958A (ko) 2018-10-19
US20170271010A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP7101216B2 (ja) Ｆｅｒａｍ－ｄｒａｍハイブリッドメモリ
JP7137477B2 (ja) データキャッシング
US11501814B2 (en) Parallel access techniques within memory sections through section independence
JP2021108179A (ja) 可変のページサイズアーキテクチャ
JP2021177441A (ja) 動作電力を減少させるためのメモリ・プレート・セグメンテーション

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200814

R150 Certificate of patent or registration of utility model

Ref document number: 6756428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250