JPH06215589A

JPH06215589A - 半導体メモリ

Info

Publication number: JPH06215589A
Application number: JP5005641A
Authority: JP
Inventors: Katsumi Matsuno; 勝己松野; Yoshinobu Nakagome; 儀延中込; Miki Takeuchi; 幹竹内; Masakazu Aoki; 正和青木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-01-18
Filing date: 1993-01-18
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】半導体メモリの構成に関し、特に、不揮発性メ
モリの持つアクセス回数制限を緩和することの可能な構
成を持つ半導体メモリを提供する。【構成】不揮発性メモリ１の内容の一部を予め揮発性メ
モリ２にコピーしておく。アクセス要求アドレスに対応
するビットが揮発性メモリ２にある時には、揮発性メモ
リ２と外部との間で情報の授受を行う。そうでない時に
は、不揮発性メモリ１と揮発性メモリ２との間で情報の
入れ換えを行い、次いで揮発性メモリ２と外部との間で
情報の授受を行う。【効果】不揮発性メモリへのアクセス回数が低減される
ので、不揮発性メモリの持つアクセス回数制限を緩和
し、メモリ寿命を延ばす効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体メモリに係り、特
に、アクセス回数に制限を持つ不揮発性メモリを用い、
その制限を緩和することを可能とした半導体メモリに関
する。

【０００２】

【従来の技術】電源を切り離した後でも書き込まれた情
報が保持される不揮発性メモリの例として、例えば、米
国特許第4,873,664 号に開示されているような強誘電体
メモリが挙げられる。

【０００３】図１１（ａ）は、強誘電体メモリにおける
メモリセルの構成を表す。メモリセルは、強誘電体膜を
極板間誘電体として用いた強誘電体キャパシタＣＦＥ１
と、メモリセル選択用トランジスタＰＴ１とにより構成
される。ワード線ＷＬ１，プレート線ＰＬ１は、メモリ
セルアレイにおいてメモリセルを選択的に駆動する。デ
ータ線ＤＬ１は、メモリセルから信号を読み出し、また
書き込み信号をメモリセルに伝達する。

【０００４】メモリセルにおいて不揮発的に情報を記憶
する方法について、図１１（ｂ）を用いて説明する。図
は、強誘電体キャパシタＣＦＥ１にかかる電圧ＶＦＥ
と、流れ込む電荷ＱＦＥとの関係を示している。強誘電
体にある強さの電界が印加されると、電界に沿った方向
に分極が生じ、この分極は、ある強さの逆方向電界を印
加するまで保持される。これを用いて形成した強誘電体
キャパシタＣＦＥ１の電圧電荷特性には、図に示すよう
なヒステリシス特性が現われる。ここで、ＶＦＥを適当
な大きさの電圧ＶＭ１にした後０Ｖにすると、ＣＦＥ１
の状態は、図に示した状態ｄ１から状態ｓ１に遷移す
る。また、ＶＦＥをＶＭ１と逆向きで適当な大きさの電
圧−ＶＭ０にした後０Ｖにすると、ＣＦＥ１の状態は、
状態ｄ０から状態ｓ０に遷移する。この状態ｓ１とｓ０
を、それぞれ情報‘１’と‘０’に対応させることによ
り、情報が記憶される。情報を読み出す時は、例えば、
プレート線ＰＬ１に適当な大きさの電圧パルスを印加
し、ＣＦＥ１の状態を状態ｄ１に遷移させる。ここで、
状態ｓ０から状態ｄ１に遷移した場合、状態ｓ１から遷
移した場合に比べ、残留電荷Ｑｒ１と−Ｑｒ０との差分
だけ多くの電荷がデータ線ＤＬ１に流出することから、
情報に対応して異なる信号が発生することとなる。これ
を検出することにより、情報を読み出すことができる。
この方式では、電源を切った後も情報を保持することが
できるので、不揮発性メモリを構成できる。

【０００５】

【発明が解決しようとする課題】しかし、上記の不揮発
性メモリには、以下の問題があった。即ち、情報の読み
出しおよび書き換えのため強誘電体の分極反転を繰り返
すことにより、強誘電体膜が疲労し、残留分極が減少す
るので、情報の読み出し・書き換え回数が多くなると、
読み出し時における信号量が減少する危険があり、従っ
てアクセス回数が制限される問題があった。

【０００６】このような問題の解決策として、例えば、
米国特許第4,853,893 号に開示されたように、通常動作
時に分極を反転させず、ダイナミックランダムアクセス
メモリ（ＤＲＡＭ）と同様に、キャパシタに蓄積された
電荷により情報を記憶し、必要時に分極を反転させるこ
とにより不揮発的に情報を記憶する方式が挙げられる。
しかし、この方式には、通常動作時においてＤＲＡＭと
同様にリフレッシュ動作を必要とする問題があった。ま
た、電荷による揮発性記憶モードと残留分極による不揮
発性記憶モードとの切り換えの際、全ビットの情報を順
次読み出し、センスアンプにより増幅して、再書き込み
を行う動作を必要とするため、記憶モードの切り換えに
時間がかかる問題もあった。さらに、ＤＲＡＭモードで
動作する間にも、強誘電体膜には電圧ストレスがかかり
続けることから、強誘電体膜の疲労に悪影響を及ぼす懸
念もあった。

【０００７】一方、特に書き換え回数に制限を持つフラ
ッシュメモリのファイルシステムへの応用に関して、例
えば日経マイクロデバイス第８４号（１９９２年６月）
第５７頁に掲載されたように、アクセス頻度の非常に高
いファイル管理領域を複数のデータブロックに分散配置
して、データブロックとファイル管理領域の書き換え回
数を均等にするとともに、各ブロックの書き換え回数を
管理し、書き換え回数の増えた領域の書き換えを制限す
ることにより、書き換え回数の制限を緩和する方式が知
られている。しかし、この方式は、書き換え動作がブロ
ック単位で行われること、読み出し回数に関しては特に
制限を持たないこと等、フラッシュメモリの特徴に鑑み
て考案されたものであり、ビット単位の書き換え動作が
可能でありながら、読み出し回数を含めたアクセス回数
に制限を持つ強誘電体メモリへの応用に際しては、特定
個所へのアクセス集中に関し大きな効果は得られない。
また、例えば、メインメモリとしての応用等、ファイル
システム以外の用途に対しては、上記の方式は適当でな
い。

【０００８】本発明の目的は、このような書き込みおよ
び読み出し回数制限を持つ不揮発性メモリの制限を緩和
することが可能な構成を持つ半導体メモリを提供するこ
とにある。

【０００９】

【課題を解決するための手段】上記目的は、アクセス回
数において特に問題のない小容量の揮発性メモリを設け
て不揮発性メモリの記憶情報の一部のコピーを置き、外
部との情報の授受を主に揮発性メモリを用いて行うこと
により達成される。

【００１０】

【作用】上記のメモリにおいて、不揮発性メモリ上の頻
繁にアクセスされるメモリ領域を揮発性メモリ上にコピ
ーしておく。これと異なるメモリ領域が必要となった時
には、揮発性メモリの内容を不揮発性メモリの対応する
領域にコピーバックし、次いで不揮発性メモリ上の必要
な領域を揮発性メモリにコピーする。これにより、不揮
発性メモリがアクセスされるのはコピーおよびコピーバ
ック動作だけになる。従って、不揮発性メモリへのアク
セス回数が減り、書き込み回数および読み出し回数の制
限を緩和することが可能になる。

【００１１】

【実施例】図１は、本発明の基本概念を示す一実施例で
ある。図において、不揮発性メモリ１は、アクセス回数
に制限を持つメモリであり、例えば、強誘電体メモリを
用いる。揮発性メモリ２は、不揮発性メモリのメモリ容
量以下のメモリ容量を持ち、十分な回数のアクセスが可
能なメモリであり、例えば、スタティックランダムアク
セスメモリ（ＳＲＡＭ）を用いる。インターフェイス３
は、不揮発性メモリ１と揮発性メモリ２との間のデータ
転送、および図のメモリシステム外部、例えばＣＰＵと
のデータの授受を行う。これらの動作は、メモリ制御手
段４により制御される。メモリ制御手段４は、外部から
のアドレス入力および制御信号入力により、メモリ各部
にアドレスおよび制御信号を送信する装置であってもよ
く、あるいは上記の動作を行うソフトウエアであっても
よい。また、図のメモリを構成する回路は複数個のチッ
プを結合したモジュールでも、オンチップ化されたもの
であってもよい。

【００１２】上記のメモリの動作手順の一例について、
図２を用いて説明する。まず、不揮発性メモリ１の必要
な領域を、インターフェイス３を通して、揮発性メモリ
２にコピーする（手順１０１）。コピーされる領域に
は、一連のデータ処理に必要なデータが含まれているも
のとする。次にインターフェイス３を介して、揮発性メ
モリ２と外部にあるＣＰＵとの間で、データ転送を行う
（手順１０２）。一連のデータ転送およびＣＰＵでのデ
ータ処理を繰り返し行った後、次の一連のデータ処理に
おいて他のメモリ領域にあるデータが必要となった場合
（手順１０４）、揮発性メモリ２の記憶内容を不揮発性
メモリ１にコピーバックし（手順１０５）、再び不揮発
性メモリ１の必要な領域を、揮発性メモリ２にコピーす
る。データ処理が終了した場合（手順１０３）、揮発性
メモリ２の記憶内容を不揮発性メモリ１にコピーバック
し（手順１０６）、動作を終了する。電源を切る場合に
も、コピーバック後、動作を終了する。

【００１３】この際、特に停電時には、例えば、電源配
線放電の時定数を十分大きくする等により、コピーバッ
ク動作時間分だけ電源電圧を維持しておけばよい。ま
た、外部との間のデータ転送中に電源が切られたような
場合には、保存データの破壊防止のため、コピーバック
動作を行わなくてもよい。なお、揮発性メモリ２上にな
い領域のデータを一時的に必要とする場合には、コピー
動作を行わずに、不揮発性メモリ１と外部との間でデー
タ転送を行ってもよい。特にテスト動作時には、インタ
ーフェイス３を適宜切り換え、不揮発性メモリ１と揮発
性メモリ２を選択的に外部と接続すればよい。また、不
揮発性メモリ各部のアクセス回数を管理し、メモリ制御
手段４において適当なアドレス変換を行ってデータ書き
込み位置を変更することにより、アクセス回数を平均化
すれば、不揮発性メモリ１のさらなる高信頼化，長寿命
化を図れる。さらにまた、欠陥ビットの情報も管理し、
メモリ制御手段４によるアドレス変換により救済を行う
ことも可能である。

【００１４】本実施例によれば、不揮発性メモリへのア
クセスはコピー動作時のみであるから、不揮発性メモリ
のアクセス回数を低減し、長寿命の不揮発性メモリを得
ることができる。特に強誘電体メモリを用いた構成のメ
モリでコピーバックを行う場合、コピー後と記憶情報が
異なるビットのみ分極反転が行われればよいので、分極
反転を伴うアクセス回数を実質的にさらに低減すること
も可能である。

【００１５】なおここで、例えばアイ・イー・イー・イ
ー，ジャーナルオブソリッドステートサーキッ
ツ，第２６巻，第４号（１９９１年）第５６０頁から第
５６５頁（IEEE,JOURNAL OF SOLID-STATE CIRCUITS，Ｖ
ol.２６，Ｎo.４（１９９１）ｐｐ．５６０−５６５）
に示されたように、ＤＲＡＭのような大容量のメモリに
ＳＲＡＭキャッシュメモリを設けた例が知られている。
しかし、これは大容量メモリのアクセス高速化を目的と
して構成されたものであり、本発明のように、不揮発性
メモリの信頼性向上を目的として構成されたものとは本
質的に異なるものである。

【００１６】図３は、本発明の基本概念を示す別の実施
例である。図において、不揮発性メモリ１１は、図１に
示した実施例における不揮発性メモリ１と同様に、アク
セス回数に制限を持つメモリである。また、揮発性メモ
リ１２は、図１に示した実施例における揮発性メモリ２
と同様に、十分な回数のアクセスが可能なメモリであ
る。本実施例では、不揮発性メモリ１１と揮発性メモリ
１２は、インターフェイスを介さず直接接続される。例
えば１チップ上に両者を隣接して配置し、複数本、例え
ば、揮発性メモリのデータ線と同数のデータバスにより
接続すれば、コピー動作を並列・高速に行うことができ
る。揮発性メモリ１２は、入出力バッファ１３を介して
外部との間でデータ転送を行う。これらの動作は、メモ
リ制御手段１４により制御される。

【００１７】メモリの動作手順の一例について、図４を
用いて説明する。図の例は、図３に示したメモリを、外
部からは１個のメモリとして見えるように動作させる例
である。まず、外部からアクセス要求アドレスが入力さ
れる（手順１１１）。ここで、外部からみたアドレス
は、不揮発性メモリ１１上のいずれかの物理アドレスに
対応するものとする。この時、メモリ制御手段１４にお
いて、要求アドレスを含む領域が揮発性メモリ１２の上
にコピーされているか判定する（手順１１２）。コピー
されていない場合、揮発性メモリ１２の内容を不揮発性
メモリ１１にコピーバックし（手順１１３）、次いで不
揮発性メモリ１１の要求アドレスを含む領域を揮発性メ
モリ１２にコピーする（手順１１４）。そして、入出力
バッファ１３を介して、揮発性メモリ１２と外部との間
でデータ転送を行う(手順１１５)。この動作によると、
メモリシステム外部からはコピー動作を指示せず、アド
レス入力とデータ入出力のみを行うので、このメモリシ
ステムを１個のメモリとしてみることができる。よっ
て、図３のメモリを１チップ上に搭載し、１個のメモリ
として扱う場合に適した動作である。なお、揮発性メモ
リ１２のメモリセルを選択せず、揮発性メモリ１２を通
過して不揮発性メモリ１１と外部との間でアクセスする
モードを設けてもよい。特に、テスト動作時には、不揮
発性メモリ１１と揮発性メモリ１２とを独立に動作させ
るとよい。あるいは、揮発性メモリ１２について、ま
ず、テストおよび救済を行った後、揮発性メモリ１２を
介して不揮発性メモリ１１をテストしてもよい。また、
電源が切られる場合、コピーバック動作のみを行い、情
報を不揮発性メモリ１１に退避する。ここで、例えば実
行するために外部に転送したプログラムブロックの先頭
アドレス等、現在のジョブ実行状況を示す情報を同時に
退避しておくと、停電後ジョブを途中から再開できて便
利である。

【００１８】本実施例によれば、前述の実施例と同様
に、不揮発性メモリへのアクセス回数を低減し、長寿命
の不揮発性メモリを得ることができる。本実施例は、特
に両者をオンチップ化して、多数本のバスラインを通し
て簡単かつ直接的にコピー動作を行う構成に適してい
る。

【００１９】図５は、本発明に基づき構成したメモリア
レイを示した一実施例であり、不揮発性メモリ１１，揮
発性メモリ１２および入出力バッファ１３の構成をより
詳細に示したものである。図において、不揮発性メモリ
１１は、強誘電体の残留分極を用いて不揮発的に情報を
記憶するメモリであり、ワード線２２Ｗとデータ線２２
Ｄとの交点にメモリセルを配置して構成されるメモリア
レイ２１を有する。ワード線２２Ｗは、デコーダ・ドラ
イバ２３Ｗにより選択・駆動される。また、データ線２
２Ｄは、アンプ・デコーダ２３Ｄにより選択・駆動さ
れ、データバス２８に接続される。アンプ・デコーダ２
３Ｄには、データ線２２Ｄ、あるいはデータバス２８を
充電するプリチャージ回路も含んでよい。データバス２
８は、揮発性メモリ１２のデータ線２５Ｄに接続され、
データ線２２Ｄ以下の本数、例えば１／２の本数を持
ち、データ線２２Ｄを選択的にデータバス２８に接続す
る。よって、メモリアレイ２１，２４のデータ線ピッチ
が異なっていても、両者を容易に接続できる。揮発性メ
モリ１２には、ＳＲＡＭを用いる。メモリアレイ２４の
ワード線２５Ｗは、デコーダ・ドライバ２６Ｗにより選
択・駆動される。また、データ線２５Ｄは、データバス
２８に接続され、アンプ・デコーダ２６Ｄにより選択・
駆動され、入出力部２７に接続される。アンプ・デコー
ダ２６Ｄには、データ線２５Ｄ、あるいはデータバス２
８を充電するプリチャージ回路も含んでもよい。入出力
部２７は、外部とのデータ転送を行う部分である。各デ
コーダおよびアンプ等の周辺回路に与えるアドレス信号
や制御信号は、メモリ制御部から供給される。

【００２０】本実施例に示した構成では、複数本のデー
タバスを並列に設ける構成としており、特に、オンチッ
プ化して高速にコピー動作を行うのに適した構成となっ
ている。なお、強誘電体メモリアレイ２１が、例えば、
図１１に示すように３種類の駆動線を必要とするメモリ
セルを用いて構成された場合、適宜デコーダおよびドラ
イバを増設してよい。また、不揮発性メモリを特に強誘
電体メモリに限る必要はなく、書き換え回数に制限を持
つフラッシュメモリ等を用いても、同様に長寿命化を図
ることが可能である。但し、強誘電体メモリを用いた場
合、フラッシュメモリを用いた場合に比べ、書き換えが
高速で、書き込み用高電圧が不要である。また、揮発性
メモリは、アクセス回数が実用上問題のないメモリであ
ればよく、例えばＤＲＡＭを用いてもよい。

【００２１】図６は、本発明に基づき構成したメモリ制
御部を示した一実施例であり、メモリ制御手段１４の構
成をより詳細に示した一例である。図において、アクセ
スアドレスバッファ３１は、外部から入力されたアドレ
スを受け取る。コピーアドレスバッファ３２は、不揮発
性メモリ１１のメモリ領域のうち揮発性メモリ１２にコ
ピーが置かれている領域を示す情報、例えば、コピーさ
れた領域の先頭アドレス，末尾アドレスが記憶される。
コピーアドレスバッファ３２の機能は、揮発性メモリ１
２のメモリ領域の一部にコピー情報を置き、これを参照
することにより達成してもよい。外部からアドレスが入
力されると、ヒット判定部３３は、アクセスアドレスバ
ッファ３１とコピーアドレスバッファ３２の内容から、
要求アドレスが揮発性メモリ１２にコピーされているか
どうかを判定し、不揮発性メモリ１１，揮発性メモリ１
２の物理的アドレスを生成する。要求アドレスがコピー
されていない場合、揮発性メモリ１２のデータを入れ換
えるとともに、コピーアドレス更新部３５は、コピーア
ドレスバッファ３２の内容を更新する。メモリアレイに
送るアドレスおよび動作制御パルスは、制御パルス発生
部３４から供給される。

【００２２】ヒット判定部３３の動作をより詳細に述べ
る。

【００２３】（１）要求アドレスがコピーされていた場
合、ヒット判定部３３は、揮発性メモリ１２の物理アド
レスを生成し、制御パルス発生部３４に伝える。

【００２４】（２）要求アドレスがコピーされていなか
った場合、まず揮発性メモリ１２，不揮発性メモリ１１
のコピーバック用物理アドレスを生成し、制御パルス発
生部３４に伝える。この時、アドレスはヒット判定部３
３により連続的に生成し伝送してもよいし、先頭アドレ
スとデータサイズを伝送し、制御パルス発生部３４によ
り連続的にアドレスを生成してもよい。次に、不揮発性
メモリ１１，揮発性メモリ１２のコピー用物理アドレス
を生成し、制御パルス発生部３４に伝える。次に、要求
アドレスに対応する揮発性メモリ１２の物理アドレスを
生成し、制御パルス発生部３４に伝える。

【００２５】（３）電源を切る場合、上に述べたコピー
バック動作のみを行う。この動作は、例えばパワーダウ
ンピンを設け、制御信号を送ることにより行われる。ま
た、これを用いて外部から強制的にコピーバックを行う
こともできる。逆に、外部との間のデータ転送中のパワ
ーダウン等、コピーバックによりデータが破壊されるお
それがある場合には、パワーダウン信号を送らずに電源
を切ることもできる。

【００２６】（４）揮発性メモリ１２のテストを行う場
合、要求アドレスがコピーされていた場合と同様の動作
を行う。但し、ヒット判定は行わず、例えば不揮発性メ
モリ１１と揮発性メモリ１２の先頭アドレスを対応させ
て、要求アドレスから揮発性メモリ１２の物理アドレス
を生成する。あるいは、予め不揮発性メモリ１１から揮
発性メモリ１２のメモリ容量と同じ大きさの領域をコピ
ーする動作を行い、続いて、コピーされた領域のアドレ
スを用いてテストを行ってもよい。

【００２７】（５）不揮発性メモリ１１のテストを行う
場合、要求アドレスに対応する不揮発性メモリ１１の物
理アドレスを生成し、制御パルス発生部３４に伝える。
制御パルス発生部３４は、不揮発性メモリ１１の行列ア
ドレスおよび揮発性メモリ１２の列アドレスのみをメモ
リに伝送し、揮発性メモリ１２のワード線を選択しない
ことにより、不揮発性メモリ１１への直接的なアクセス
を実行でき、これにより不揮発性メモリ１１のテストが
行える。この動作は、例えば、テストピンとパワーダウ
ンピンに同時に制御信号を送る等により、揮発性メモリ
１２のテストと区別して行う。あるいは、揮発性メモリ
１２のテスト終了後、揮発性メモリ１２上にテストパタ
ーンを書き込んでコピーバック，コピー動作を行うこと
により、不揮発性メモリ１１のテストを実行してもよ
い。

【００２８】本実施例によれば、図３の実施例に基づく
メモリ制御部を構成できる。これを全てハードウエア上
に構成してもよいし、例えば、アドレスバッファと制御
パルス発生回路を設け、これをソフトウエアにより制御
してもよい。

【００２９】図７は、本発明によるメモリの領域割当て
方法の一例であり、特に、図１あるいは図３に示したメ
モリを半導体ファイルとして使用するのに適した方法で
ある。図において、柱状グラフ４１は不揮発性メモリの
メモリ領域を概念的に表し、柱状グラフ４２は揮発性メ
モリのメモリ領域を概念的に表す。不揮発性メモリ４１
において、領域４１ａ，４１ｂ，４１ｃは、それぞれフ
ァイルＦＩＬＥ１，ＦＩＬＥ２，ＦＩＬＥ３に割当てら
れている。グラフ右の１目盛は単位メモリ領域を表し、
例えば、ＦＩＬＥ１は４単位のメモリ領域を占めてい
る。ここで、１個のファイルは物理的に連続する単位メ
モリ領域に配置されず、とびとびであってもよい。領域
４１Ｘは、メモリ領域の割当て管理情報即ちどのファイ
ルがどのメモリ領域を占有しているかを示す情報ＩＮＤ
ＥＸを格納する領域である。また、揮発性メモリ４２に
おいて、領域４２Ｃは、不揮発性メモリ４１上のいずれ
かのファイルをコピーしたファイルＣＯＰＹを格納す
る。領域４２Ｘは、不揮発性メモリ４１上のメモリ領域
管理情報ＩＮＤＥＸのコピーＩＮＤＥＸＣを格納する。
領域４２Ｈは、不揮発性メモリ４１上のどのファイルが
コピーされたかを示す情報ＨＥＡＤＥＲを格納する。

【００３０】図８を用いて上記メモリ領域割当て方法に
適した動作手順の例を説明する。初めに、領域４１Ｘの
内容ＩＮＤＥＸを、領域４２Ｘにコピーしておく（手順
121)。アドレスが入力されると（手順１２２）、ＨＥＡ
ＤＥＲおよびＩＮＤＥＸＣの情報から、要求アドレスが
領域４２ＣにコピーされたファイルＣＯＰＹ中に存在す
るかどうか判定する（手順１２３）。なお、ここで要求
アドレスは、不揮発性メモリ４１の持つ物理アドレスの
いずれかに対応するものとする。ＣＯＰＹに要求アドレ
スがコピーされていない場合、ＣＯＰＹの内容を不揮発
性メモリ４１にコピーバックし（手順１２４）、要求ア
ドレスを含むファイルをＩＮＤＥＸＣの情報により検索
し（手順１２５）、領域４２Ｃにコピーする（手順１２
６）。同時に、ＨＥＡＤＥＲの内容を更新する。そし
て、コピーされたファイルＣＯＰＹにアクセスする（手
順１２７）。

【００３１】ここでデータ処理によりＣＯＰＹのファイ
ルサイズが不足した場合、不揮発性メモリ４１上の空き
領域を追加割当てしてファイル領域を拡張し、ファイル
サイズを縮小した場合、不揮発性メモリ４１上の該当フ
ァイルにおける不要領域を開放してよい。この操作に
は、メモリ間のデータ転送等の操作は必要なく、メモリ
領域管理情報ＩＮＤＥＸＣの更新だけでよい。

【００３２】処理が終了した場合、ファイルＣＯＰＹの
内容を不揮発性メモリ４１にコピーバックし（手順１２
８）、メモリ領域管理情報ＩＮＤＥＸＣの内容を領域４
１Ｘにコピーバックして（手順１２９）、動作を終了す
る。この動作を通じて、不揮発性メモリのファイル格納
領域４１ａ，４１ｂ,４１ｃ,…へのアクセスはコピーお
よびコピーバック動作時のみであるので、不揮発性メモ
リを単独で用いる場合に比べ、不揮発性メモリへのアク
セス回数を低減することができる。また、比較的頻繁に
アクセスする必要のあるメモリ領域管理情報ＩＮＤＥＸ
をＩＮＤＥＸＣにコピーすることで、不揮発性メモリの
ファイル管理領域４１Ｘへのアクセスは動作開始および
終了時だけになり、この領域へのアクセス回数を大幅に
低減できる。

【００３３】なお、ＩＮＤＥＸＣのコピーバック動作を
動作終了時に限らず、例えば定期的に行ってもよい。ま
た、メモリ領域管理情報ＩＮＤＥＸによって不揮発性メ
モリのファイル格納領域各部のアクセス回数も管理し、
格納位置を適当にシフトすることによって、アクセスを
平均化することもできる。同様に、欠陥ビット情報もＩ
ＮＤＥＸにより管理し、適当なアドレス変換により救済
を行うことも可能である。さらにまた、外部からメモリ
にアクセスする際、特に本発明に基づき構成した半導体
ファイルからメインメモリとの間でデータ転送を行う場
合等、先頭アドレスから所定の大きさのデータを連続的
に転送する。あるいは、ファイルを指定し、ファイル全
体のデータを連続的に転送するように動作させると効率
的である。

【００３４】本実施例によれば、特に不揮発性メモリを
用いて半導体ファイルを構成した場合において、メモリ
を効率的に機能させ、かつ不揮発性メモリへのアクセス
回数を低減することができる。

【００３５】図９は、本発明によるメモリの領域割当て
方法の別の例であり、図７に示した例より単純な制御に
より効果を得られる方法である。図において、柱状グラ
フ５１は不揮発性メモリのメモリ領域を概念的に表し、
柱状グラフ５２は揮発性メモリのメモリ領域を概念的に
表す。不揮発性メモリ５１において、領域５１ａ，５１
ｂ，５１ｃは、それぞれファイルＦＩＬＥ１１,ＦＩＬ
Ｅ１２,ＦＩＬＥ１３に割当てられている。領域５１Ｘ
は、メモリ領域の割当て管理情報ＩＮＤＥＸを格納する
領域である。揮発性メモリ５２には、不揮発性メモリ５
１上のメモリ領域管理情報ＩＮＤＥＸのコピーＩＮＤＥ
ＸＣだけを置く。

【００３６】上記のメモリ領域割当て方法に適した動作
手順の例を、図１０を用いて説明する。初めに、領域５
１Ｘの内容ＩＮＤＥＸを、揮発性メモリ５２にコピーし
ておく（手順１３１）。アドレスが与えられると（手順
１３２）、ＩＮＤＥＸＣの情報から、要求アドレスに対
応する不揮発性メモリ５１の物理アドレスを求め（手順
１３３）、不揮発性メモリ５１にアクセスする（手順１
３４）。不揮発性メモリ５１に新規にデータ領域を確保
する。あるいは不要になったデータ領域を開放する等、
メモリ領域割当ての変更は、揮発性メモリ５２に置かれ
たコピーINDEXCの更新により行う。処理が終了した場
合、メモリ領域管理情報ＩＮＤＥＸＣの内容を領域５１
Ｘにコピーバックして（手順１３５）、動作を終了す
る。この動作により、ファイル管理領域５１Ｘへのアク
セスを動作開始および終了時だけにすることができ、本
来アクセス頻度の高いこの領域へのアクセス回数を大幅
に低減することができる。なお、図８の例と同様に、Ｉ
ＮＤＥＸＣのコピーバックの適宜実施、ＩＮＤＥＸによ
るアクセス回数管理とアクセス回数平均化および欠陥ビ
ット情報管理とアドレス変換，データの連続転送を行っ
てもよい。

【００３７】本実施例によれば、メモリ動作の制御が単
純になり、コピーバック，コピー動作によるオーバーヘ
ッドを大幅に低減でき、アクセスが高速化される。ま
た、コピー領域が小さいためコピーバック動作を短時間
で行うことができるので、特に停電時に、電源電圧を維
持する時間が短くてすむ。

【００３８】

【発明の効果】本発明によれば、不揮発性メモリのアク
セス回数制限を緩和し、長寿命の不揮発性メモリを構成
することができる。

【図面の簡単な説明】

【図１】本発明によるメモリ構成を示すブロック図。

【図２】本発明によるメモリの動作手順を示すフローチ
ャート。

【図３】本発明によるメモリ構成を示すブロック図。

【図４】本発明によるメモリの動作手順を示すフローチ
ャート。

【図５】本発明によるメモリのメモリアレイについての
構成を示すブロック図。

【図６】本発明によるメモリのメモリ制御部についての
構成を示すブロック図。

【図７】本発明によるメモリにおけるメモリ領域割当て
の例を示す説明図。

【図８】本発明によるメモリの動作手順を示すフローチ
ャート。

【図９】本発明によるメモリにおけるメモリ領域割当て
の例を示す説明図。

【図１０】本発明によるメモリの動作手順を示フローチ
ャート。

【図１１】従来の強誘電体メモリに用いられたメモリセ
ルと、強誘電体キャパシタの特性図。

【符号の説明】

１…不揮発性メモリ、２…揮発性メモリ、３…インター
フェイス、４…メモリ制御手段。

───────────────────────────────────────────────────── フロントページの続き (72)発明者青木正和東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】不揮発性メモリと、揮発性メモリとを有
し、上記揮発性メモリに上記不揮発性メモリの少なくと
も一部の記憶内容を予め複製して用い、外部への情報の
入出力を主に上記揮発性メモリから行うことを特徴とす
る半導体メモリ。
【請求項２】請求項１において、上記メモリにアドレス
信号を入力した際、上記アドレスに対応するビットが、
上記メモリの有する揮発性メモリに複製された領域に含
まれる場合、外部への情報の入出力を上記揮発性メモリ
から行い、上記揮発性メモリに上記アドレスに対応する
ビットが複製されていなかった場合、上記揮発性メモリ
の記憶内容を上記半導体メモリの有する不揮発性メモリ
に書き込み、その後、上記アドレスに対応するビットを
含む上記不揮発性メモリのメモリ領域を上記揮発性メモ
リに複製し、外部への情報の入出力を上記揮発性メモリ
から行う半導体メモリ。
【請求項３】請求項１もしくは２において、上記メモリ
の有する揮発性メモリに複製される記憶内容は、上記メ
モリの有する不揮発性メモリの各部の書き込み回数およ
び読み出し回数を管理する内容を含み、上記不揮発性メ
モリにおいて情報が書き込まれた位置を移動させること
により、上記不揮発性メモリの各部の書き込み回数およ
び読み出し回数を平均化する半導体メモリ。
【請求項４】請求項１において、上記メモリの有する不
揮発性メモリは強誘電体を具備し、上記強誘電体の残留
分極の方向を制御することにより情報を記憶するメモリ
である半導体メモリ。