KR930014612A - 불 휘발성 반도체 메모리 장치 - Google Patents

불 휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR930014612A
KR930014612A KR1019920025605A KR920025605A KR930014612A KR 930014612 A KR930014612 A KR 930014612A KR 1019920025605 A KR1019920025605 A KR 1019920025605A KR 920025605 A KR920025605 A KR 920025605A KR 930014612 A KR930014612 A KR 930014612A
Authority
KR
South Korea
Prior art keywords
memory cell
redundant
nonvolatile
nonvolatile memory
cell region
Prior art date
Application number
KR1019920025605A
Other languages
English (en)
Other versions
KR950014802B1 (ko
Inventor
기요까즈 하시모또
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR930014612A publication Critical patent/KR930014612A/ko
Application granted granted Critical
Publication of KR950014802B1 publication Critical patent/KR950014802B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

플래시 EEPROM 용의 불휘발성 반도체 메모리 장치는 불휘발성 메모리 셀의 매트릭스로 각각 이루어지는 다수의 주 메모리 셀 및 불휘발성 메모리 셀의 매트릭스로 이루어지는 적어도 하나의 용장 메모리 셀 영역을 포함하는 각각 다수의 섹터로 되어 있다. 섹터들중 하나의 섹티내의 상기 불휘발성 메모리 셀들중 하나의 셀이 불량으로 발견되고 어드레싱에 의해 선택되는 경우, 이는 용장 메모리 영역내의 하나의 불휘발성 메모리 셀로 치환된다.

Description

불 휘발성 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1의 실시예에 따른 플래시 EEPROM 형태의 반도체 메모리 장치의 블럭도.
제5도는 주메모리 셀 매트릭스의 디지트 라인을 용장 메모리 셀 매트릭스의 디지트 라인으로 치환하기 위한 제4도에 도시된 플래시 EEPROM 내의 제어 회로의 블럭도.
제6도는 본 발명의 제2의 실시예에 따른 플래시 EEPROM 형태의 반도체 메모리 장치의 블럭도.

Claims (7)

  1. 불휘발성 메모리 셀의 매트릭스로 각각 구성되는 다수의 주 메모리 셀 영역을 구성하는 다수의 섹터, 각각의 상기 섹터내의 상기 불휘발성 메모리 셀내에 데이타를 기입하고, 이 셀로부터 데이타를 소거하며, 상기 메모리세로부터 데이타를 해독하는 제어 수단, 불휘발성 메모리 셀의 매트릭스로 구성되는 하나 이상의 용장 메모리셀 영역, 상기 섹터들중 하나의 섹터내에 어드레스함으로써 선택되는 상기 적어도 하나의 용장 메모리 셀 영역내의 불휘발성 메모리 셀들중 하나의 셀의 불량이 발견되는 상기 불휘발성 메모리 셀들중 하나의 셀을 치환하기 위한 치환수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 하나 이상의 메모리 셀 영역내의 상기 불휘발성 메모리 셀은 상기 주 메모리 셀 영역내의 상기 불 휘발성 메모리 셀과 구조 및 특성이 동일한 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 섹터가 다수의 그룹으로 분할되고, 불휘발성 메모리 셀의 매트릭스로 각각 구성되고 상기 섹터의 그룹과 각각 관련된 다수의 용장 메모리 셀 영역을 포함하고; 상기 치환 수단이 불량으로 선택된 불 휘발성 메모리 셀을, 상기 불량으로 선택된 불 휘발성 메모리 셀을 포함하는 섹터의 그룹과 관련된 용장 메모리셀 영역내의 불휘발성 메모리 셀로 치환하는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 치환 수단이 상기 섹터의 그룹들중 한 그루과 관련된 용장 메모리 셀 영역을 초과할때에 소정의 불량으로 선택된 불휘발성 메모리 셀을 상기 섹터의 그룹들중 다른 한 그룹과 관련된 용장 메모리셀 영역들중 소정의 한 영역내의 불휘발성 메모리 셀들중 한 셀로 치환하는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 치환 수단이 불량으로 선택된 불휘발성 메모리 셀의 드레인에 접속된 디지트 라인을 상기 하나 이상의 용장 메모리 셀 영역내의 불 휘발성 메모리 셀의 드레인에 접속된 디지트 라인으로 치환하는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  6. 제1항에 있어서, 불휘발성 반도체 메모리 장치가 k개의 어드레스 라인, 1개의 행 어드레스 라인, m개의 데이타 버스, n개의 섹터 선택 라인, 용장 메모리 셀 영역 선택 라인, 및 용장 메모리 셀 데이타 버스를 포함하고, 상기 주 메모리 셀 영역의 상기 불휘발성 셀이 디지트 라인에 접속된 드레인, 상기 열 어드레스 라인에 접속된 게이트 및 제2소스 단자에 공통적으로 접속된 소스를 갖고, 상기 주 메모리 셀 영역이 상기 디지트 라인과 메모리셀 영역의 출력 노드 사이에 접속되고 각각의 행 어드레스 라인용 게이트를 갖는 행 어드레스 선택 트랜지스터를 포함하며, 상기 불휘발성 반도체 메모리 장치가 상기 출력 노드와, 상기 출력 모드에 대응하고 상기 섹터 선택라인에 각각 접속된 각각의 게이트를 갖는 데이타 버스사이에 각각 접속된 섹터 선택 트랜지스터를 더 포함하고, 상기 용장 메모리 셀 영역의 상기 불휘발성 메모리 셀이 용장 메모리 셀 디지트 라인에 공통적으로 접속된 드레인, 상기 열 어드레스 라인에 접속된 게이트 및 제2 소스 단자에 공통적으로 접속된 소스를 갖고, 상기 용장 메모리셀 영역이 상기 용장 메모리 셀 디지트 라인과 용장 메모리 셀 영역의 출력 노드 사이에 접속되고 행 어드레스라인에 각각 접속된 게이트를 갖는 행 어드레스 선택 트랜지스터를 포함하고, 상기 용장 메모리 셀 영역의 상기 출력 노드와 상기 용장 메모리 셀 데이타 버스 사이에 접속된 용장 메모리 셀 영역 선택 트랜지스터를 포함하고 상기 용장 메모리 셀 영역 선택 라인에 접속된 게이트를 갖는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  7. 제1항에 있어서, 상기 치환 수단이 치환될 불량으로 선택된 불 휘발성 메모리 셀을 포함하는 섹터들 중 한 섹터의 어드레스를 저장하기 위한 퓨즈를 갖고; 섹터 선택 라인을 디코딩시키기 위해 어드레스 데이다를 입력시키고 공급된 어드레스 데이타가 기입 해독 모드로 저장된 어드레스 데이타와 일치하는지를 검출하는 수단을 포함하는 용장 어드레스 회로, 불량으로 선택된 불휘발성 메모리 셀을 치환하기 위한 불휘발성 메모리 셀이 할당되는 출력 비트를 나타내는 데이타를 저장하기 위한 퓨즈를 갖는 용장 비트 회로, 공급된 어드레스 데이타가 상기 용장 어드레스 회로내에 저장된 데이타와 일치할 때 불량으로 선택된 불휘발성 메모리 셀을 치환하기 위해 용장 메모리셀 영역내의 불휘발성 메모리 셀을 선택하기 위한 라인에 선택적으로 예정된 전압을 기입 및 해독 모드로 선택적으로 가하기 위한 용장 억세스 회로, 및 불량으로 선택된 메모리 셀을 치환하기 위해 용장 메모리 셀 영역내의 불휘발성 메모리 셀로부터 해독되어 저장된 데이타를, 데이타가 상기 용장 비트 회로에 의해 저장되는 상기 출력비트에 대응하는 출력 버퍼 회로로 전송하는 제어 회로를 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920025605A 1991-12-27 1992-12-26 불휘발성 반도체 메모리 장치 KR950014802B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-359812 1991-12-27
JP3359812A JP2738195B2 (ja) 1991-12-27 1991-12-27 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930014612A true KR930014612A (ko) 1993-07-23
KR950014802B1 KR950014802B1 (ko) 1995-12-14

Family

ID=18466420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025605A KR950014802B1 (ko) 1991-12-27 1992-12-26 불휘발성 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US5329488A (ko)
EP (1) EP0549193B1 (ko)
JP (1) JP2738195B2 (ko)
KR (1) KR950014802B1 (ko)
DE (1) DE69230281T2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950013342B1 (ko) * 1992-10-06 1995-11-02 삼성전자주식회사 반도체 메모리장치의 결함구제회로
US5359570A (en) * 1992-11-13 1994-10-25 Silicon Storage Technology, Inc. Solid state peripheral storage device
US5349558A (en) * 1993-08-26 1994-09-20 Advanced Micro Devices, Inc. Sector-based redundancy architecture
US5442586A (en) * 1993-09-10 1995-08-15 Intel Corporation Method and apparatus for controlling the output current provided by a charge pump circuit
EP0686978B1 (en) * 1994-06-07 2001-03-07 STMicroelectronics S.r.l. A method for in-factory testing of flash EEPROM devices
US5517138A (en) * 1994-09-30 1996-05-14 Intel Corporation Dual row selection using multiplexed tri-level decoder
US5559742A (en) * 1995-02-23 1996-09-24 Micron Technology, Inc. Flash memory having transistor redundancy
JPH08293197A (ja) * 1995-04-21 1996-11-05 Nec Corp 不揮発性半導体記憶装置
KR100217910B1 (ko) * 1995-08-17 1999-09-01 김영환 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
US5576985A (en) * 1996-03-25 1996-11-19 Holtz; Klaus Integrated content addressable read only memory
US5896393A (en) * 1996-05-23 1999-04-20 Advanced Micro Devices, Inc. Simplified file management scheme for flash memory
US5828599A (en) * 1996-08-06 1998-10-27 Simtek Corporation Memory with electrically erasable and programmable redundancy
US5996106A (en) 1997-02-04 1999-11-30 Micron Technology, Inc. Multi bank test mode for memory devices
US5913928A (en) * 1997-05-09 1999-06-22 Micron Technology, Inc. Data compression test mode independent of redundancy
KR100280451B1 (ko) * 1998-03-12 2001-02-01 김영환 메모리 셀의 동작이 섹터 단위로 수행되는 플래쉬 메모리
TW446876B (en) * 1998-08-27 2001-07-21 Sanyo Electric Co Non-volatile semiconductor memory
US6026021A (en) * 1998-09-10 2000-02-15 Winbond Electronics Corp. America Semiconductor memory array partitioned into memory blocks and sub-blocks and method of addressing
JP2002063797A (ja) * 2000-08-22 2002-02-28 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6865702B2 (en) 2001-04-09 2005-03-08 Micron Technology, Inc. Synchronous flash memory with test code input
US7162668B2 (en) 2001-04-19 2007-01-09 Micron Technology, Inc. Memory with element redundancy
US7640465B2 (en) * 2001-04-19 2009-12-29 Micron Technology, Inc. Memory with element redundancy
KR100504114B1 (ko) * 2002-08-23 2005-07-27 삼성전자주식회사 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법
JP2004110870A (ja) * 2002-09-13 2004-04-08 Fujitsu Ltd 半導体記憶装置
KR100578141B1 (ko) 2004-11-22 2006-05-10 삼성전자주식회사 읽기 속도를 향상시킬 수 있는 낸드 플래시 메모리 장치
JP4727273B2 (ja) * 2005-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US8072834B2 (en) 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
JP2008097696A (ja) * 2006-10-11 2008-04-24 Elpida Memory Inc 半導体装置
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
TW201019333A (en) * 2008-11-12 2010-05-16 Skymedi Corp Defect processing method for multi-channel flash memory storage device
US9082057B2 (en) * 2009-08-19 2015-07-14 Intelleflex Corporation RF device with tamper detection
US10062440B1 (en) * 2017-06-20 2018-08-28 Winbond Electronics Corp. Non-volatile semiconductor memory device and reading method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928560Y2 (ja) * 1979-11-13 1984-08-17 富士通株式会社 冗長ビットを有する記憶装置
US4547867A (en) * 1980-10-01 1985-10-15 Intel Corporation Multiple bit dynamic random-access memory
JPH0670880B2 (ja) * 1983-01-21 1994-09-07 株式会社日立マイコンシステム 半導体記憶装置
JP2590897B2 (ja) * 1987-07-20 1997-03-12 日本電気株式会社 半導体メモリ
JPH01109599A (ja) * 1987-10-22 1989-04-26 Nec Corp 書込み・消去可能な半導体記憶装置
US4885720A (en) * 1988-04-01 1989-12-05 International Business Machines Corporation Memory device and method implementing wordline redundancy without an access time penalty
JP2698834B2 (ja) * 1988-11-22 1998-01-19 株式会社日立製作所 不揮発性記憶装置
NL8900026A (nl) * 1989-01-06 1990-08-01 Philips Nv Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens.
JPH02208898A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体記憶装置
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
DE69230281T2 (de) 2000-07-13
EP0549193A3 (ko) 1994-04-27
JP2738195B2 (ja) 1998-04-08
EP0549193B1 (en) 1999-11-10
KR950014802B1 (ko) 1995-12-14
EP0549193A2 (en) 1993-06-30
JPH05182491A (ja) 1993-07-23
US5329488A (en) 1994-07-12
DE69230281D1 (de) 1999-12-16

Similar Documents

Publication Publication Date Title
KR930014612A (ko) 불 휘발성 반도체 메모리 장치
EP0745995B1 (en) Nonvolatile, in particular flash-EEPROM, memory device
KR100273927B1 (ko) 비휘발성 메모리 블로킹 구조 및 리던던시
US6400602B2 (en) Semiconductor memory device and restoration method therefor
JP3730423B2 (ja) 半導体記憶装置
KR100269443B1 (ko) 비휘발성 메모리 블로킹 구조
US7286399B2 (en) Dedicated redundancy circuits for different operations in a flash memory device
US5602786A (en) Method for programming redundancy registers in a column redundancy integrated circuitry for a semiconductor memory device, and column redundancy integrated circuitry
KR900006160B1 (ko) 반도체 기억 장치
KR900003885A (ko) 불휘발성 반도체메모리
JP3974680B2 (ja) セクター化された電気的に消去及びプログラム可能な冗長性を有する不揮発性メモリ装置
JPH07201193A (ja) ２行アドレス復号兼選択回路
KR950009744A (ko) 반도체 기억 장치
US7283408B2 (en) Nonvolatile memory apparatus enabling data to be replaced prior to supplying read data and prior to supplying write data
US6724663B2 (en) Erase block architecture for non-volatile memory
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR100502130B1 (ko) 반도체 기억 장치 및 그 설정 방법
JPH10334692A (ja) 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置
KR100641081B1 (ko) 플레쉬 메모리의 리페어회로
JP3606567B2 (ja) Ｓｒａｍ装置
JPH10177799A (ja) 不揮発性半導体記憶装置およびメモリシステム
JPH02192099A (ja) 半導体メモリ
KR960015592A (ko) 비 휘발성 반도체 메모리장치
KR940012401A (ko) 일괄소거형 비휘발성 반도체기억장치 및 그 시험방법
KR19990086742A (ko) 불 휘발성 반도체 메모리 장치 및 그 장치의 무효 메모리 블록데이블 세팅 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091210

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee