KR100217910B1 - 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 - Google Patents

플래쉬 메모리셀의 리페어 회로 및 리페어 방법 Download PDF

Info

Publication number
KR100217910B1
KR100217910B1 KR1019950025228A KR19950025228A KR100217910B1 KR 100217910 B1 KR100217910 B1 KR 100217910B1 KR 1019950025228 A KR1019950025228 A KR 1019950025228A KR 19950025228 A KR19950025228 A KR 19950025228A KR 100217910 B1 KR100217910 B1 KR 100217910B1
Authority
KR
South Korea
Prior art keywords
address
column
repair
control circuit
external
Prior art date
Application number
KR1019950025228A
Other languages
English (en)
Other versions
KR970012777A (ko
Inventor
이종오
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950025228A priority Critical patent/KR100217910B1/ko
Priority to JP21560396A priority patent/JP2916417B2/ja
Priority to GB9617165A priority patent/GB2304431B/en
Priority to US08/698,514 priority patent/US5748526A/en
Publication of KR970012777A publication Critical patent/KR970012777A/ko
Application granted granted Critical
Publication of KR100217910B1 publication Critical patent/KR100217910B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Abstract

본 발명은 플래쉬 메모리셀의 리페어 호로 및 리페어 방법에 관한 것으로서, 어드레스 콘트롤회로를 사용하여 노말(Normal)상태에서는 컬럼 어드레스 버퍼로부터 출력되는 외부어드레스를 칼럼 디코더(Colum decoder)로 공급하고, 리페어시에는 내부에서 발생된 내부어드레스를 칼럼 디코더로 공급 하므로써, 효과적인 리페어가 가능하도록 한 플래쉬 메모리셀의 리페어 회로 및 리페어 방법에 관한 것이다.

Description

플래쉬 메모리셀의 리페어 회로 및 리페어 방법
제1도는 본 발명에 따른 플래쉬 메모리셀의 리페어 회로도.
제2도는 제1도의 어드레스 콘트롤회로이 상세회로도.
제3도는 제1도의 퓨즈블럭의 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 어드레스핀 2 및 2A : 칼럼 및 로우 어드레스버퍼
3 : 어드레스 콘트롤회로 4 : 칼럼 디코더
5 : 퓨즈블럭 6 : 메모리셀군
7 : 로우 디코더
본 발명은 플래쉬 메모리셀의 리페어(Repair) 회로 및 리페어 방법에 관한 것으로, 특히 칼럼 리페어를 실시하기 위해 노말(normal)상태에서는 외부어드레스를 칼럼 디코더로 공급하고, 리페어시에는 내부어드레스를 칼럼 디코더로 공급하는 어드레스 콘트롤회로를 사용한 플래쉬 메모리셀의 리페어 회로 및 리페어 방법에 관한 것이다.
일반적으로 리페어라 함은 메인셀(Main cell)이외의 여분의 셀을 미리 만들어 놓고, 만약 메인셀중에 불량셀이 발생되면 이를 미리 만들어 놓았던 여분의 셀로 대체하는 것을 말한다.
그러나 종래의 리페어 기술은 플래쉬 메모리셀의 프로그램 및 소거 확인시 리던던시(redundancy)회로 및 리던던시를 위한 리던던시 디코더회로 등으로 인해 회로가 복잡하게 된다. 또한 컬럼 리페어(Column repair)가 로우 리페어(Row repair)보다 리페어 효율을 향상시킬 수 있으나, 이를 구현하기 위한 리페어 동작이 매우 복잡하다. 그 이유는 셀에 저장된 데이터를 독출(read) 및 서입(write)할 때 선택된 셀 주위의 상태가 다른 셀들에 비해 매우 복잡하기 때문이다. 이와 같이 여러 가지 기술적 문제로 인하여 칼럼 리페어(Column repair)를 위한 회로가 매우 복잡하였다.
따라서 본 발명은 어드레스 콘트롤회로를 사용하여 노말(Normal) 상태에서는 칼럼 어드레스버퍼로부터 출력되는 외부어드레스를 칼럼 디코더(Colum decoder)로 공급하고, 리페어시에는 퓨즈블럭 내부에서 발생되는 내부어드레스를 칼럼 디코더로 공급되도록 하므로써, 상기한 단점을 해소 할 수 있는 플래쉬 메모리셀의 리페어 회로 및 리페어 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 어드레스핀으로부터 외부어드레스가 입력되는 칼럼 어드레스 버퍼와, 상기 칼럼 어드레스 버퍼를 경유한 외부어드레스, 퓨즈블록으로부터 생성된 내부어드레스 및 어드레스 제어신호가 입력되는 어드레스 콘트롤 회로와, 각 동작모드에서 비트라인을 선택하며 상기 어드레스 콘트롤 회로의 출력을 입력받는 칼럼 디코더와, 상기 어드레스핀으로부터 출력된 상기 외부어드레스가 입력받는 칼럼 디코더와, 상기 어드레스핀으로부터 출력된 상기 외부어드레스가 입력되는 로우 어드레스 버퍼와, 상기 로우 어드레스 버퍼를 경유한 외부어드레스가 입력되는 로우 디코더와, 상기 칼럼 디코더 및 로우 디코더간에 접속된 플래쉬 메모리셀 그룹을 포함하여 구성된 것을 특징으로 한다.
또한, 리페어회로에 어드레스 콘트롤회로를 사용하여 노말상태에서는 칼럼 어드레스버퍼로부터 출력되는 외부어드레스가 칼럼 디코더로 공급되도록 하고, 리페어시에는 퓨즈블럭 내부에서 발생되는 내부어드레스가 칼럼 디코더로 공급되도록 하는 것을 특징으로 한다.
또한, 본 발명은 퓨즈블럭에서 생성된 내부어드레스를 공급하고 칼럼 어드레스버퍼를 경유한 외부어드레스를 어드레스 콘트롤회로에 공급하는 단계와, 상기 어드레스 콘트롤회로의 상기 내부 또는 외부 어드레스에 따라 칼럼 디코더에 의해 불량셀이 존재하는 정상 칼럼을 디스에이블하고, 리페어 셀이 존재하는 리페어 칼럼을 인에이블 하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명에 따른 플래쉬 메모리셀의 리페어 회로도로서, 어드레스핀(1)으로부터 외부어드레스(Ao 내지 An)를 입력으로 하는 컬럼 어드레스버퍼(2)와, 상기 컬럼 어드레스버퍼(2)를 경유한 외부어드레스(Ao 내지 An)와 퓨즈블럭(5)으로부터 생성된 내부어드레스(Ao 내지 An) 및 어드레스제어신호(ADDCTL)를 각각 입력으로 하는 어드레스 콘트롤회로(3)와, 상기 어드레스 콘트롤회로(3)의 출력을 입력으로 하며, 각 동작모드(즉, 프로그램, 소거 및 독출 모드)시 적당한 비트라인(B/L)을 선택하기 위한 칼럼 디코더(5)와, 상기 어드레스핀(1)으로부터 출력 되는 외부어드레스(0 내지 N)를 로우 어드레스버퍼(2A)를 통해 입력으로 하는 로우 디코더(7)와, 상기 칼럼 디코더(5) 및 로우 디코더(7)간에 접속되는 플래쉬 메모리셀군(6)으로 구성된 플래쉬 메모리셀의 리페어 회로의 동작을 설명하면 다음과 같다.
어드레스 콘트롤회로(3)에는 두가지의 어드레스(외부 및 내부어드레스) 및 어드레스제어신호(ADDCTL)가 입력된다. 즉, 어드레스핀(1)으로부터 입력되는 외부어드레스(Ao 내지 An)와, 퓨즈블럭(5)으로부터 생성된 내부어드레스(Ao 내지 An) 및 어드레스제어신호(ADDCTL)가 각각 입력된다. 상기 어드레스핀(1)으로부터 입력되는 외부어드레스(Ao 내지 An)는 상기 컬럼 어드레스버퍼(2) 및 어드레스 콘트롤회로(3)를 통해 칼럼 디코더(4)로 공급되게 된다. 상기 퓨즈블럭(5)에서는 리페어 컬럼(Repair column)의 위치에 따라 선택적으로 어드레스를 발생시키게 된다. 또한 셀의 독출 및 소거확인 동작시 불량셀이 검출될 때, 어드레스제어신호(ADDCTL)를 발생 시키게 된다. 상기 어드레스제어신호(ADDCTL)가 발생될 때, 상기 퓨즈블럭(5)으로부터 생성된 내부어드레스(Ao 내지 An)가 어드레스 콘트롤회로(3)를 통해 칼럼 디코더(4)로 공급되게 된다. 상기 칼럼 디코더(4)는 리페어시 리페어 셀이 존재하는 컬럼을 인에이블(enable)시키고, 외부 컬럼을 디스에이블(disable) 시키기 위한 어드레스의 역할도 겸하게 된다. 예를 들어 셀의 독출 및 소거확인 동작시 셀이 정상적으로 동작될 때, 상기 어드레스제어신호(ADDCTL)는 발생되지 않게 된다. 그러므로 상기 어드레스핀(1)으로부터 입력되는 외부어드레스(Ao 내지 An)가 상기 컬럼 어드레스버퍼(2) 및 어드레스 콘트롤회로(3)를 통해 칼럼 디코더(4)로 공급되게 된다. 반대로, 셀의 독출 및 소거확인 동작시 불량셀이 검출될 때, 상기 어드레스제어신호(ADDCTL)가 발생되게 된다. 이때 상기 퓨즈블럭(5)으로부터 생성된 내부어드레스(Ao 내지 An)가 어드레스 콘트롤회로(3)를 통해 칼럼 디코더(4)로 공급되어 리페어 동작이 진행되게 된다. 즉, 노말상태에서는 어드레스핀(1)으로부터 입력되는 외부어드레스(Ao 내지 An)가 칼럼 디코더(4)로 공급되고, 리페어시에는 퓨즈블럭(5)에서 발생된 내부어드레스(Ao 내지 An)가 칼럼 디코더(4)로 공급되게 된다.
제2도는 제1도의 어드레스 콘트롤회로의 상세 회로도로서, 상기 컬럼 어드레스버퍼(2) 및 퓨즈블럭(5)과 칼럼 디코더(4)간에 각각 접속되며, 상기 어드레스신호(ADDCTL) 및 인버터(G1)를 경유한 상기 어드레스제어신호(ADDCTL)를 각각 입력으로 하는 다수의 전송게이트(T1 내지 Tn)로 구성되는 어드레스 콘트롤회로(3)의 동작을 설명하면 다음과 같다.
노말 상태에서는 어드레스제어신호(ADDCTL)가 로우(Low) 상태로 된다. 그러므로 상기 다수의 전송게이트(T1 내지 Tn)중 기수의 전송게이트(T1,T3) 내지 Tn-1)가 턴온(turn on)되어 상기 컬럼 어드레스버퍼(2)로부터 출력되는 외부어드레스(Ao 내지 An)가 칼럼 디코더(4)로 공급되게 된다. 리페어시에는 상기 어드레스제어신호(ADDCTL)가 하이(High)상태로 된다. 그러므로 상기 다수의 전송게이트(T1 내지 Tn)중 우수의 전송게이트(T2,T4 내지 Tn)가 턴온(turn on)되어 상기 퓨즈블럭(5)으로부터 생성된 내부어드레스(Ao 내지 An)가 상기 칼럼 디코더(4)로 공급되게 된다.
제3도는 내부 퓨즈블럭의 상세회로도로서, 리페어 어드레스를 저장하고 있는 퓨즈블럭(K1 내지 Kn)고, 리페어를 위해 메모리(Memory)된 어드레스 중 같은 종류의 어드레스가 있을 때 최종적으로 입력된 컬럼 어드레스를 엔코더(encoder)로 전달하기 위한 제1 콘트롤회로(5A)와, 상기 제1 콘트롤 회로(5A)에서 발생되는 신호를 입력으로 하는 노아게이트(NR1)로 구성되며, 어드레스제어신호(ADDCTL)를 발생시키기 위한 제2 콘트롤회로(5B)와, 엔코더로 구성되어 내부어드레스(Ao 내지 An)를 발생시키기 위한 제3 콘트롤회로(5C)로 구성되는 퓨즈블럭의 동작을 설명하면 다음과 같다.
제1 콘트롤 회로(5A)는 각각의 퓨즈블럭 및 엔코더간에 다수의 인버터(G1 내지 Gn) 및 노아게이트(NOR1 내지 NORn)의 조합에 의해 리페어 컬럼을 인에이블 시키기에 적합한 내부어드레스를 발생시키게 된다. 리페어를 위해 메모리(Memory)된 어드레스 중 같은 종류의 어드레스가 있을때(즉, 리페어 한 컬럼의 블량으로 인해 다른 리페어용 컬럼으로 바꾸었을 때), 그 중에서 최종적으로 입력된 컬럼의 어드레스를 엔코더로 공급하게 된다. 또한 상기 제2 콘트롤 회로(5B)에서는 상기 제1 콘트롤 회로(5A)에서 발생되는 신호에 따라 어드레스제어신호(ADDCTL)를 발생시키게 된다. 상기 제3 콘트롤 회로(5C)에서는 상기 제1 콘트롤 회로(5A)에서 발생되는 신호에 따라 엔코더를 통해 내부어드레스(Ao 내지 An)를 발생시키게 된다.
상술한 바와 같이 본 발명에 의하면 어드레스 콘트롤회로를 사용하여 노말(Normal)상태에서는 컬럼 어드레스 버퍼로부터 출력되는 외부어드레스를 칼럼 디코더로 공급하고, 리페어시에는 내부에서 발생된 내부어드레스를 칼럼 디코더로 공급하므로써, 입출력(I/O)을 모두 리페어 함으로 인해 입출력을 기억하기 위한 퓨즈 블록이 필요 없어 리던던시 퓨즈 블록을 단순화 할 수 있고, 면적을 줄일 수 있게 된다.
또한, 하나의 어드레스 콘트롤회로를 사용함으로 인해 입출력 개수와는 무관하게 효과적으로 컬럼 리페어동작을 진행할 수 있고, 컬럼 리페어 효율을 향상시키는데 탁월한 효과가 있다.

Claims (7)

  1. 어드레스핀으로부터 외부어드레스가 입력되는 컬럼 어드레스 버퍼와, 상기 컬럼 어드레스 버퍼를 경유한 외부어드레스, 퓨즈블럭으로부터 생성된 내부어드레스 및 어드레스 제어신호가 입력되는 어드레스 콘트롤 회로와, 각 동작모드에서 비트라인을 선택하며 상기 어드레스 콘트롤 회로의 출력을 입력받는 칼럼 디코더와, 상기 어드레스핀으로부터 출력된 상기 외부어드레스가 입력되는 로우 어드레스 버퍼와, 상기 로우 어드레스 버퍼를 경우한 외부어드레스가 입력되는 로우 디코더와, 상기 칼럼 디코더 및 로우 디코더간에 접속돈 플래쉬 메모리셀 그룹을 포함하여 구성돈 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  2. 제1항에 있어서, 상기 어드레스 콘트롤회로는 노말(정상) 상태에서 상기 칼럼 어드레스 버퍼의 외부어드레스를 출력하고, 리페어 상태에서 상기 어드레스 제어신호에 따라 상기 퓨즈블럭으로부터 생성된 내부어드레스를 출력하도록 구성된 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  3. 제1항에 있어서, 상기 어드레스 콘트롤회로는 상기 칼럼 어드레스 버퍼와, 상기 퓨즈블럭 및 칼럼 디코더간에 접속되며, 인버터를 경유한 상기 어드레스 제어신호 및 상기 어드레스 제어신호가 입력되는 다수의 전송게이트로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  4. 어드레스핀으로부터 외부어드레스가 입력되는 컬럼 어드레스 버퍼와, 상기 칼럼 어드레스 버퍼를 통해 상기 외부 어드레스가 입력되며, 다수의 퓨즈블럭으로 이루어진 퓨즈블록 그룹과, 상기 외부 어드레스와 저장된 리페어 어드레스를 비교하는 퓨즈 비교장치와, 상기 컬럼 어드레스 버퍼를 경유한 외부어드레스, 퓨즈블럭으로부터 생성된 내부어드레스 및 어드레스 제어신호가 입력되는 어드레스 콘트롤 회로와, 각 동작모드에서 비트라인을 선택하며 상기 어드레스 콘트롤 회로의 출력을 입력받는 칼럼 디코더와, 상기 어드레스핀으로부터 출력된 상기 외부어드레스가 입력되는 로우 어드레스 버퍼와, 상기 로우 어드레스 버퍼를 경유한 외부어드레스가 입력되는 로우 디코더와, 상기 칼럼 디코더 및 로우 디코더간에 접속된 플래쉬 메모리셀 그룹을 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리셀의 리페어 회로.
  5. 퓨즈블럭에서 생성된 내부어드레스를 공급하고 칼럼 어드레스버퍼를 경유한 외부어드레스를 어드레스 콘트롤회로에 공급하는 단계와, 상기 어드레스를 어드레스 콘트롤회로의 상기 내부 또는 외부 어드레스에 따라 칼럼 디코더에 의해 불량셀이 존재하는 정상 칼럼을 디스에이블하고, 리페어셀이 존재하는 리페어 칼럼을 인에이블 하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리셀의 리페어 방법.
  6. 제5항에 있어서, 상기 어드레스 콘트롤회로는 어드레스제어신호 및 상기 인버터를 경유한 상기 어드레스제어신호를 각각 입력으로 하는 다수의 전송게이트의 동작에 따라 상기 내부 및 외부어드레스를 상기 칼럼 디코더에 공급하는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 방법.
  7. 제5항에 있어서, 상기 어드레스 콘트롤회로는 상기 퓨즈블럭에서 같은 어드레스가 두 개 이상일 때 최종적으로 메모리 된 어드레스에 의해 리페어 칼럼이 선택되는 것을 특징으로 하는 플래쉬 메모리셀의 리페어 방법.
KR1019950025228A 1995-08-17 1995-08-17 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 KR100217910B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950025228A KR100217910B1 (ko) 1995-08-17 1995-08-17 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
JP21560396A JP2916417B2 (ja) 1995-08-17 1996-08-15 フラッシュメモリセルのリペア回路及びリペア方法
GB9617165A GB2304431B (en) 1995-08-17 1996-08-15 A circuit for repair of flash memory cells and a method of repair
US08/698,514 US5748526A (en) 1995-08-17 1996-08-15 Circuit for repair of flash memory cells and a method of repair

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025228A KR100217910B1 (ko) 1995-08-17 1995-08-17 플래쉬 메모리셀의 리페어 회로 및 리페어 방법

Publications (2)

Publication Number Publication Date
KR970012777A KR970012777A (ko) 1997-03-29
KR100217910B1 true KR100217910B1 (ko) 1999-09-01

Family

ID=19423620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025228A KR100217910B1 (ko) 1995-08-17 1995-08-17 플래쉬 메모리셀의 리페어 회로 및 리페어 방법

Country Status (4)

Country Link
US (1) US5748526A (ko)
JP (1) JP2916417B2 (ko)
KR (1) KR100217910B1 (ko)
GB (1) GB2304431B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542688B1 (ko) * 1998-12-30 2006-04-20 주식회사 하이닉스반도체 리페어 레지스터 셀의 독출 디스터번스 검출 회로 및그의 소거 방법
JP3877121B2 (ja) * 2000-01-19 2007-02-07 沖電気工業株式会社 半導体記憶装置
US6977842B2 (en) * 2003-09-16 2005-12-20 Micron Technology, Inc. Boosted substrate/tub programming for flash memories
US7212447B2 (en) * 2005-08-04 2007-05-01 Micron Technology, Inc. NAND flash memory cell programming
KR100761395B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310901A (en) * 1979-06-11 1982-01-12 Electronic Memories & Magnetics Corporation Address mapping for memory
US5200922A (en) * 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
JP2738195B2 (ja) * 1991-12-27 1998-04-08 日本電気株式会社 不揮発性半導体記憶装置
KR950000275B1 (ko) * 1992-05-06 1995-01-12 삼성전자 주식회사 반도체 메모리 장치의 컬럼 리던던시
US5471431A (en) * 1993-04-22 1995-11-28 Sgs-Thomson Microelectronics, Inc. Structure to recover a portion of a partially functional embedded memory
JPH0785689A (ja) * 1993-06-28 1995-03-31 Hitachi Ltd 半導体記憶装置
JP3281203B2 (ja) * 1994-12-07 2002-05-13 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
US5748526A (en) 1998-05-05
KR970012777A (ko) 1997-03-29
GB2304431A (en) 1997-03-19
JPH09106695A (ja) 1997-04-22
JP2916417B2 (ja) 1999-07-05
GB2304431B (en) 1999-10-27
GB9617165D0 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
JP2732824B2 (ja) 不揮発性半導体メモリの行冗長回路
KR950003013B1 (ko) 틀림정정회로를 가지는 이이피롬
US7286399B2 (en) Dedicated redundancy circuits for different operations in a flash memory device
US5485424A (en) Semiconductor memory and redundant-address writing method
JPH0877791A (ja) 半導体メモリ装置のカラム冗長方法及びその回路
JP2001273787A (ja) 半導体記憶装置
JP2000207894A (ja) 不揮発性アナログおよび多重レベル・メモリ集積回路のための列冗長の方法と装置
JPH0817197A (ja) 半導体記憶装置
KR970013336A (ko) 반도체기억장치
US5854764A (en) Sectorized electrically erasable and programmable non-volatile memory device with redundancy
KR940026948A (ko) 결함구제회로
KR19990077600A (ko) 반도체메모리장치
KR960011542B1 (ko) 반도체 메모리 장치
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR100217910B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
US6657907B2 (en) Column repair circuit of semiconductor memory
US6934202B2 (en) Memory circuit with dynamic redundancy
KR960012792B1 (ko) 컬럼 리던던시 회로
JPH06325592A (ja) 半導体メモリー
KR100443096B1 (ko) 에스램 디바이스
KR100255520B1 (ko) 여분의데이터램을구비한캐쉬메모리장치
JP4519786B2 (ja) 半導体記憶装置
KR0172748B1 (ko) 플래쉬 메모리 장치
KR100534206B1 (ko) 반도체 메모리 장치의 리던던시 디코더
KR100772092B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee