KR950009744A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR950009744A
KR950009744A KR1019940023756A KR19940023756A KR950009744A KR 950009744 A KR950009744 A KR 950009744A KR 1019940023756 A KR1019940023756 A KR 1019940023756A KR 19940023756 A KR19940023756 A KR 19940023756A KR 950009744 A KR950009744 A KR 950009744A
Authority
KR
South Korea
Prior art keywords
memory cell
fuse
circuits
circuit
cell block
Prior art date
Application number
KR1019940023756A
Other languages
English (en)
Inventor
도시하루 오까모또
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR950009744A publication Critical patent/KR950009744A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 목적은 용장 회로의 규모를 증가시킴으로써 반도체 기억 장치의 (제조) 생산성을 향상시키는 것이다. 반도체 기억 장치(1)는 6개의 퓨즈 회로, 및 각기 제1내지 제6프리-로우 라인을 통해 6개의퓨즈 회로와 1대1대응 관계로 연결된 6개의 로우 프리-디코더를 포함하고, 6개의 퓨즈 회로중 하나가 6개의 로우 프리-디코더에 의해 선택되며, 용장 스위칭 정보가 각각의 퓨즈 회로에 기입된다는 점에서 종래의 반도체 기억장치와 상이하다.

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 기억 장치의 실시예의 구성을 도시한 블럭도,
제3도는 제2도에 도시된 퓨즈 회로의 구성의 일예를 도시한 블럭도,
제4도는 제2도에 도시된 용장 스위칭 제어 회로의 구성의 일예를 설명하기 위한 용장스위칭 제어회로 블럭을 도시한 블럭도.
제5도는 제2도에 도시된 퓨즈 회로의 구성의 또다른 일예를 도시한 블럭도,
제6도는 메모리 셀 블럭에서 불량 메모리 셀을 포함하고 있는 컬러 라인 메모리 셀이 컬럼 라인 예비메모리 셀 블럭의 컬럼 라인 예비 메모리 셀로 대체되는 일실시예의 구성을 도시한 블럭도.

Claims (4)

  1. 비휘발성 트랜지스터로 형성된 메모리 셀이 2차원적으로 배열되어 있는 메모리 셀 블럭과, 상기 메모리 셀 블럭내에 발생된 불량 메모리 셀과 대체될 복수의 예비 메모리 셀로 구성된 예비 메모리 셀 블럭과, 상기 메모리 셀 블럭의 로우를 선택하는 복수 로우 프리-디코더 회로와, 상기 메모리 셀의 비휘발성 트랜지스터와 동일한 구조의 비휘발성 트랜지스터로 형성된퓨즈 소자로 구성되어 용장 스위칭 정보를 기입하도록 되어있는 복수의 퓨즈 회로와, 용장 스위칭 정보를 기입하기 위해 필요한 전압을 상기 퓨즈 회로에 공급하는 퓨즈 회로용 기입 전압원 회로와, 상기 메모리 셀 블럭의 데이타를 상기 예비 메모리 셀 블럭의 데이타를 스위칭하는 용장 스위칭 회로, 및 상기 메모리 셀 블럭의 데이타가 상기 예비 메모리 셀 블럭의 데이타로 스위칭되어야 하는지에 관한 지시를 상기 용장스위칭 회로에 제공하기 위해 상기 퓨즈 회로에 기입된 용장 스위칭정보와 관계하는 용장 스위칭 제어회로를 포함하는 반도체 기억 장치에 있어서, 상기 복수의 로우 프리 디코더 회로와 상기 복수의 퓨즈 회로는 1대 1대응관계로 서로 연결되고, 상기 복수의 퓨즈 회로 중 하나가 상기 복수의 로우 프리-디코도 회로 중 하나에 의해 선택되고 용장 스위칭 정보는 상기 퓨즈 회로의 각각에 기입되는 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서, 인헤스먼트형 트랜지스터가 상기 퓨즈 회로용 기입전압원 회로와 상기 복수의 퓨즈 회로 사이에 제공되는 것을 특징으로 하는 반도체 기억 장치.
  3. 비휘발성 트랜지스터로 형성된 메모리 셀이 2차원적으로 배열되어 있는 메모리 셀 블럭과, 상기 메모리 셀 블럭내에 발생된 불량 메모리 셀과 대체될 복수의 예비 메모리 셀로 구성된 예비 메모리 셀 블럭과, 상기 메모리 셀 블럭의 컬럼을 선택하는 복수의 컬럼 프리-디코더 회로와, 상기 메모리 셀의 비휘발성 트랜지스터와 동일한 구조의 비휘발성 트랜지스터로 형성된 퓨즈 소자로 구성되어 기입 용장 스위칭 정보가 기입되도록 되어 있는 복수의 퓨즈 회로와, 용장 스위칭 정보를 기입하는데 필요한 전압을 상기 퓨즈 회로에 공급하는 퓨즈 회로용 기입 전압원 회로와, 상기 메모리 셀 블럭의 데이타를 상기 예비 메모리 셀 블럭의 데이타로 스위칭 되어져야 하는지에 관한 지시를 상기 용장 스위칭 정보와 관계하는 용장 스위칭 제어 회로를 포함하는 반도체 기억장치에 있어서, 상기 복수의 컬럼 프리-디코더 회로와 상기 복수의 퓨즈 회로는 1대 1대응관계로 서로 연결되고, 상기 복수의 퓨즈 회로중 하나가 상기 복수의 컬럼 프리-디코더 회로중 하나에 의해 선택되고 용장 스위칭 정보는 상기 퓨즈 회로의 각각에 기입되는 것을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 인헨스먼트형 트랜지스터가 상기 퓨즈 회로용 기입 전압원 회로와 상기 복수의 퓨즈 회로 사이에 제공되는 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940023756A 1993-09-22 1994-09-17 반도체 기억 장치 KR950009744A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23638593A JP2616544B2 (ja) 1993-09-22 1993-09-22 半導体記憶装置
JP93-236385 1993-09-22

Publications (1)

Publication Number Publication Date
KR950009744A true KR950009744A (ko) 1995-04-24

Family

ID=17000000

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940023756A KR0140350B1 (ko) 1993-09-22 1994-09-17 반도체 기억 장치
KR1019940023756A KR950009744A (ko) 1993-09-22 1994-09-17 반도체 기억 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019940023756A KR0140350B1 (ko) 1993-09-22 1994-09-17 반도체 기억 장치

Country Status (5)

Country Link
US (1) US5446693A (ko)
EP (1) EP0645712B1 (ko)
JP (1) JP2616544B2 (ko)
KR (2) KR0140350B1 (ko)
DE (1) DE69430890T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221993A (ja) * 1994-03-25 1996-08-30 Seiko Instr Inc 半導体集積回路装置、その製造方法及びその駆動方法
JPH08335390A (ja) * 1995-06-08 1996-12-17 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JP3036411B2 (ja) * 1995-10-18 2000-04-24 日本電気株式会社 半導体記憶集積回路装置
US5706292A (en) 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
US5966388A (en) 1997-01-06 1999-10-12 Micron Technology, Inc. High-speed test system for a memory device
US6172935B1 (en) 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
KR100443527B1 (ko) * 1999-06-30 2004-08-09 주식회사 하이닉스반도체 로오 리던던시 회로
KR100363085B1 (ko) * 1999-11-05 2002-12-05 삼성전자 주식회사 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치
US6339559B1 (en) 2001-02-12 2002-01-15 International Business Machines Corporation Decode scheme for programming antifuses arranged in banks
KR100659502B1 (ko) * 2005-02-04 2006-12-20 삼성전자주식회사 플래쉬 셀로 구현한 퓨즈 어레이 회로
JP2007059024A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置
JP2021048230A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046046A (en) * 1978-03-10 1991-09-03 Intel Corporation Redundancy CAM using word line from memory
FR2576132B1 (fr) * 1985-01-15 1990-06-29 Eurotechnique Sa Memoire en circuit integre
US4720817A (en) * 1985-02-26 1988-01-19 Texas Instruments Incorporated Fuse selection of predecoder output
KR920010347B1 (ko) * 1989-12-30 1992-11-27 삼성전자주식회사 분할된 워드라인을 가지는 메모리장치의 리던던시 구조
JP2782948B2 (ja) * 1990-11-16 1998-08-06 日本電気株式会社 半導体メモリ

Also Published As

Publication number Publication date
JP2616544B2 (ja) 1997-06-04
EP0645712A2 (en) 1995-03-29
KR960012778A (ko) 1996-04-20
US5446693A (en) 1995-08-29
EP0645712A3 (en) 1998-11-11
JPH0793991A (ja) 1995-04-07
DE69430890D1 (de) 2002-08-08
DE69430890T2 (de) 2003-03-13
KR0140350B1 (ko) 1998-07-15
EP0645712B1 (en) 2002-07-03

Similar Documents

Publication Publication Date Title
US4365319A (en) Semiconductor memory device
US4471472A (en) Semiconductor memory utilizing an improved redundant circuitry configuration
US4648075A (en) Redundancy circuit for a semiconductor memory device
KR930014612A (ko) 불 휘발성 반도체 메모리 장치
EP0052481A2 (en) Semiconductor device having a device state identifying circuit
JPH0574191A (ja) 半導体記憶装置
KR940022845A (ko) 반도체 메모리 및 용장 어드레스 기입방법
KR960002796A (ko) 반도체 소자의 컬럼 리던던시 장치
KR100299888B1 (ko) 용장메모리셀어레이에의해향상된치환효율을가지는반도체장치
KR950009744A (ko) 반도체 기억 장치
JPH07153296A (ja) 半導体記憶装置
EP0090332B1 (en) Semiconductor memory device
KR940026948A (ko) 결함구제회로
KR940016282A (ko) 로오 리던던시 회로
KR970024193A (ko) 소형 칩 사이즈와 리던던시 액세스 타임을 갖는 반도체 메모리 디바이스(Semiconductor Memory Device Having Small Chip Size and Redundancy Access Time)
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
KR940010113A (ko) 반도체 메모리장치의 결함구제 회로
KR970012708A (ko) 집적 반도체 메모리 장치
GB2138185A (en) Semiconductor memory device
JP2001216799A (ja) 半導体記憶装置
US6333876B1 (en) Semiconductor memory device
KR100314889B1 (ko) 개별적으로어드레스가능한유니트가결합된메모리셀을갖춘반도체메모리및반도체메모리작동방법
KR100485405B1 (ko) 메모리 매트릭스의 워드라인용 전자 드라이버 회로 및메모리 장치
KR970051427A (ko) 리던던시 효율을 높인 반도체 메모리 장치
KR100541687B1 (ko) 누설전류 감소를 위한 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040219

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee