KR940010113A - 반도체 메모리장치의 결함구제 회로 - Google Patents

반도체 메모리장치의 결함구제 회로 Download PDF

Info

Publication number
KR940010113A
KR940010113A KR1019920018250A KR920018250A KR940010113A KR 940010113 A KR940010113 A KR 940010113A KR 1019920018250 A KR1019920018250 A KR 1019920018250A KR 920018250 A KR920018250 A KR 920018250A KR 940010113 A KR940010113 A KR 940010113A
Authority
KR
South Korea
Prior art keywords
cell array
address
redundancy
word line
row decoder
Prior art date
Application number
KR1019920018250A
Other languages
English (en)
Other versions
KR950013342B1 (ko
Inventor
조성희
서강덕
이형곤
도재영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920018250A priority Critical patent/KR950013342B1/ko
Priority to US08/132,175 priority patent/US5434814A/en
Priority to JP25037493A priority patent/JP3636738B2/ja
Publication of KR940010113A publication Critical patent/KR940010113A/ko
Application granted granted Critical
Publication of KR950013342B1 publication Critical patent/KR950013342B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories

Abstract

본 발명은 특히 반도체 메모리장지에 관한 것으로, 특히 독출전용 메모리장치의 결함구제 회로에 관한 것으로서, 종래기술에 따른 리던던시셀로 사용되는 퓨즈셀을 제거하고, 셀어레이를 워드라인 단위로 분할하여 형성되고 비트라인을 공유하는 메모리셀어레이 및 리던던시셀어레이와, 외부어드레스에 동기하여 상기 메모리셀 어레이와 리던던시셀어레이 각각의 워드라인을 선택구동시키는 로우 디코더 및 리던던시 로우 디코더와, 상기 외부 어드레스를 입력하며 자체내에 저장된 어드레스와 비교하여 상기 로우 디코더와 리던던시 로우 디코더를 상보적으로 동작시키는 리던던시 어드레스 디코더를 구비하여, 메모리셀어레이에서 불량 발생된 워드라인 단위의 데이타를 상기 리던던시셀어레이에 기록하고, 상기 불량 발생된 워드라인 어드레스를 상기 리던던시 어드레스 디코더에 기억시켜서 상기 기억된 어드레스와 동일한 워드라인 어드레스의 입력시에 워드라인단위의 결함구제가 실시되는 반도체 메모리장치를 제공하며, 상기 리던던시셀어레이와 리던던시어드레스 디코더에 각각 결함구제 데이타 및 결함발생 어드레슬 기록할 때에 전자-빔 리소그라피기술을 이용한 이온주입법으로 실시함으로써, 상기 종래기술에서 리던던시셀 어레이를 형성하기 위한 사진식각에 따른 마스크 레이어의 증가가 필요한 문제점을 제거하여, 결함구제회로의 제조공정이 간단해지는 반도체 메모리장치를 제공한다.

Description

반도체 메모리장치의 결함구제 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 일실시예인 마스크롬의 기능블록도,
제8도는 본 발명에 따른 다른 실시예.

Claims (6)

  1. 워드라인과 비트라인으로 이루어진 매트릭스내에 다수개의 독출전용메모리셀을 가지며 상기 비트라인을 통하여 출력수단에 접속되는 셀어레이를 가지는 반도체 메모리장치에 있어서, 상기 셀어레이를 워드라인단위로 분할하여 형성되는 제1및 제2셀어레이와, 외부 어드레스를 입력하여 워드라인 구동신호를 발생시키는 로우 프리디코더와, 상기 워드라인 구동신호를 입력하여 각각 상기 제1, 제2셀어레이의 워드라인을 선택구동시키는 제1및 제2로우 디코더와, 자체내에 소정 어드레스를 기억하고 있다가 외부어드레스가 상기 기억된 어드레스로 입력되면 상기 제1로우 디코더와 제2로우 디코더를 상보적으로 동작시키는 로우 디코더 선택수단을 구비함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서. 상기 제2셀어레이는 상기 제1셀어레이내부에서 결함이 발생된 메모리셀을 포함하는 워드라인단위의 결함구제 데이타가 기록됨을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서. 상기 제2셀어레이가 상기 제1셀어레이의 메모리셀과 동일한 메모리셀 구조를 가짐을 특징으로 하는 반도체 메모리장치.
  4. 제2항에 있어서, 상기 로우 디코더 선택수단은 제1셀어레이에서 결함 발생된 워드라인 어드레스를 자체내에 기억하며, 입력되는 상기 외부어드레스가 자체내에 저장된 워드라인 어드레스와 상이한 때에는 재1 로우 디코더를 턴온시키고, 상기 외부어드레스가 자체내에 저장된 어드레스와 동일한 때에는 제2 로우 디코더를 턴온시키는 것을 특징으로 하는 반도체 메모리장치.
  5. 제2항에 있어서, 결함이 발생된 메모리셀을 포함하는 블록단위의 데이타가 제2셀어레이에 기록됨을 특징으로 하는 반도체 메모리장치.
  6. 제2항 또는 제5항에 있어서, 결함구제시의 데이타 기록이 전자-빔 리소그라피 기술을 이용하여 이루어짐을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018250A 1992-10-06 1992-10-06 반도체 메모리장치의 결함구제회로 KR950013342B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920018250A KR950013342B1 (ko) 1992-10-06 1992-10-06 반도체 메모리장치의 결함구제회로
US08/132,175 US5434814A (en) 1992-10-06 1993-10-06 Circuit for repairing defective read only memories with redundant NAND string
JP25037493A JP3636738B2 (ja) 1992-10-06 1993-10-06 リードオンリメモリ装置の欠陥救済回路及び欠陥救済方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018250A KR950013342B1 (ko) 1992-10-06 1992-10-06 반도체 메모리장치의 결함구제회로

Publications (2)

Publication Number Publication Date
KR940010113A true KR940010113A (ko) 1994-05-24
KR950013342B1 KR950013342B1 (ko) 1995-11-02

Family

ID=19340635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018250A KR950013342B1 (ko) 1992-10-06 1992-10-06 반도체 메모리장치의 결함구제회로

Country Status (3)

Country Link
US (1) US5434814A (ko)
JP (1) JP3636738B2 (ko)
KR (1) KR950013342B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536578B1 (ko) * 1998-07-25 2006-03-16 삼성전자주식회사 반도체 메모리 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023758A (en) * 1995-05-25 2000-02-08 Matsushita Electric Industrial Co., Ltd. Method and processor for changing program by replacing instruction stored in ROM with predetermined value to be interpreted as an instruction
KR100228424B1 (ko) * 1996-06-29 1999-11-01 김영환 반도체 메모리 장치의 엑스 디코더 회로
US5729491A (en) * 1996-11-12 1998-03-17 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices having ground interconnect lattices with reduced lateral dimensions
US5958068A (en) * 1997-04-14 1999-09-28 International Business Machines Corporation Cache array defect functional bypassing using repair mask
JPH1116365A (ja) * 1997-06-20 1999-01-22 Oki Micro Design Miyazaki:Kk アドレスデコーダおよび半導体記憶装置、並びに半導体装置
KR100242723B1 (ko) * 1997-08-12 2000-02-01 윤종용 불휘발성 반도체 메모리 장치의 셀 어레이 구조 및 그 제조방법
US6137318A (en) * 1997-12-09 2000-10-24 Oki Electric Industry Co., Ltd. Logic circuit having dummy MOS transistor
US6034881A (en) * 1998-04-15 2000-03-07 Vlsi Technology, Inc. Transistor stack read only memory
KR100359778B1 (ko) * 2000-07-19 2002-11-04 주식회사 하이닉스반도체 반도체 메모리 소자의 어드레스 발생 회로
US6646312B1 (en) * 2000-07-28 2003-11-11 Oki Electric Industry Co., Ltd. Semiconductor memory device with bit lines having reduced cross-talk
KR100624287B1 (ko) * 2004-05-11 2006-09-18 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 소자의 리던던시 회로
US7394693B2 (en) * 2005-08-31 2008-07-01 Micron Technology, Inc. Multiple select gate architecture
US7259991B2 (en) * 2005-09-01 2007-08-21 Micron Technology, Inc. Operation of multiple select gate architecture
KR102154499B1 (ko) * 2013-12-23 2020-09-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
CN112634960A (zh) 2019-09-24 2021-04-09 长鑫存储技术有限公司 存储器及其寻址方法
CN112583259B (zh) 2019-09-27 2022-03-18 长鑫存储技术有限公司 电源模块和存储器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000341B1 (ko) * 1984-11-26 1995-01-13 가부시기가이샤 히다찌세이사꾸쇼 메모리를 내장한 반도체 집적회로 장치
DE3586493T2 (de) * 1984-12-28 1993-01-14 Nec Corp Nichtfluechtige halbleiterspeicheranordnung.
JPH01102827A (ja) * 1987-10-14 1989-04-20 Fuji Electric Co Ltd 電磁リレーの接点ばね装置の製造方法
WO1990004855A1 (fr) * 1988-10-21 1990-05-03 Kabushiki Kaisha Toshiba Memoire a semi-conducteurs remanente et procede de production
US5247480A (en) * 1989-05-02 1993-09-21 Kabushiki Kaisha Toshiba Electrically erasable progammable read-only memory with nand cell blocks
US5289417A (en) * 1989-05-09 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with redundancy circuit
JPH02310898A (ja) * 1989-05-25 1990-12-26 Nec Corp メモリ回路
JPH07105159B2 (ja) * 1989-11-16 1995-11-13 株式会社東芝 半導体記憶装置の冗長回路
JP2900451B2 (ja) * 1989-11-30 1999-06-02 ソニー株式会社 メモリ装置
US5200922A (en) * 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
JPH04195900A (ja) * 1990-11-27 1992-07-15 Nec Ic Microcomput Syst Ltd カレントミラー型センスアンプ
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
JP2738195B2 (ja) * 1991-12-27 1998-04-08 日本電気株式会社 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536578B1 (ko) * 1998-07-25 2006-03-16 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
KR950013342B1 (ko) 1995-11-02
JPH06203586A (ja) 1994-07-22
US5434814A (en) 1995-07-18
JP3636738B2 (ja) 2005-04-06

Similar Documents

Publication Publication Date Title
KR940010113A (ko) 반도체 메모리장치의 결함구제 회로
KR940012406A (ko) 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치
JP2575919B2 (ja) 半導体記憶装置の冗長回路
JP3190580B2 (ja) フューズの数を少なくしたメモリデバイス
KR20010049472A (ko) 글로벌 리던던시를 갖는 메모리소자
JPH0535520B2 (ko)
KR970030588A (ko) 반도체 기억장치 및 그 결함 검사방법
JPH0817197A (ja) 半導体記憶装置
JPH0574191A (ja) 半導体記憶装置
JPH0666120B2 (ja) 半導体記憶装置の冗長部
JPS6329360B2 (ko)
JPH0335760B2 (ko)
KR100756258B1 (ko) 반도체 메모리
JPH01224999A (ja) 半導体記憶装置
KR100260352B1 (ko) 기억장치 및 센스앰프 제어장치
KR100468315B1 (ko) 리페어 회로
KR19990023677A (ko) 용장 회로를 구비한 반도체 기억 장치
KR940006079B1 (ko) 반도체 메모리 장치
KR20050101877A (ko) 반도체 메모리 장치 및 그 구동 방법
US7221575B1 (en) Pseudo ternary content addressable memory device having row redundancy and method therefor
JP4521636B2 (ja) 半導体記憶装置
JPH04222998A (ja) 半導体メモリ装置
JP2004062999A (ja) 半導体記憶装置
US6072735A (en) Built-in redundancy architecture for computer memories
KR19990052953A (ko) 뱅크공통 구제회로

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee