KR950013342B1

KR950013342B1 - 반도체 메모리장치의 결함구제회로

Info

Publication number: KR950013342B1
Application number: KR1019920018250A
Authority: KR
Inventors: 조성희; 서강덕; 이형곤; 도재영
Original assignee: 삼성전자주식회사; 김광호
Priority date: 1992-10-06
Filing date: 1992-10-06
Publication date: 1995-11-02
Also published as: JP3636738B2; KR940010113A; US5434814A; JPH06203586A

Abstract

내용 없음.

Description

반도체 메모리장치의 결함구제회로

제 1 도는 종래기술에 의한 마스크롬의 기능블록도.

제 2 도는 제 1 도의 스페어셀 어레이의 일부회로도.

제 3 도는 본 발명에 따른 일실시예인 마스크롬의 기능블록도.

제 4 도는 제 3 도의 로우 디코더의 일실시예를 나타내는 논리회로도.

제 5 도는 제 3 도의 메모리셀 어레이의 일부회로도.

제 6 도는 제 3 도의 리던던시 어드레스 디코더의 일실시예.

제 7 도는 본 발명의 따른 마스크롬 제조공정의 일실시예에 대한 공정순서도.

제 8 도는 본 발명에 따른 다른 실시예.

제 9 도는 제 8 도의 로우 디코더의 일실시예.

제 10 도는 제 8 도의 리던던시 로우 디코더의 일실시예.

본 발명은 반도체 메모리장치에 관한 것으로, 특히 독출전용 메모리장치의 결함구제회로에 관한 것이다.

일반적인 독출전용 메모리장치는 제조공정시에 데이타를 기록하게 된다. 널리 사용되는 독출전용 메모리장치의 일례로 마스크롬(MASK ROM)이 있다. 상기 마스크롬은 사용자가 지정하는 동작기능을 수행하도록 제조되는 독출전용 메모리장치로서, 메모리장치의 제조 공정 중에 이온주입 방식 또는 콘텍(contact) 개폐 방식을 이용하여 소정의 데이타를 기억시키는 메모리장치이다. 통상적인 마스크롬은 데이타 기록시에 발생되는 불량셀의 결함구제(repair)하기 위하여, 상기 불량셀을 치환하기 위한 리던던시셀들로 이루어진 리던던시셀 어레이를 내장하고 있다. 이러한 결함구제에 대한 종래 기술이 야수오 나루케 씨등에 의해 1989년도 ISSCC의 128-129페이지에 걸쳐 상세히 개시되어 있다.

제 1 도는 상기 종래기술에 개시된 마스크롬의 기능불록도이다. 상기 제 1 도의 마롬은 4개로 분할된 메모리셀 어레이(100)와 결함구제에 사용되는 스페어셀 어레이(110)를 가지고 있다. 외부에서 인가되는 로우어드레스(row address)를 로우 어드레스 버퍼(101)를 통하여 입력하는 로우 프리디코더(row pre-decorder)(102)에 의해 메모리셀 어레이(100)에 접속된 로우 디코더(103)에서 워드라인이 선택되고, 외부에서 인가된는 칼럼 어드레스(column address)를 칼럼 어드레스 버퍼(104)를 통하여 입력하는 칼럼 디코더(105)와 상기 칼럼 디코더(105)에 접속된 칼럼 셀렉터(106)에 의해 비트라인이 선택된다. 따라서 로우 어드레스 및 칼럼 어드레스의 디코딩(decording)신호에 의해 선택된 특정 메모리셀의 데이타가 상기 비트라인에 실리게 되고, 상기 데이타는 비트 셀렉터게이트(107)를 통하여 센서앰프(108)에서 감지중폭된다.

상기 제1도의 결함구제동작을 설명한다. 메모리셀 어레이의 특정 어드레스에서 불량이 발생할 경우, 상기 불량 발생 어드레스는 퓨즈어드레스 디코더(111)에 기억된다. 이때 스페어 칼럼셀렉터(114) 및 스페어로우 디코더(112)에 의해 상기 스페어셀 어레이(110)의 스페어 비트라인과 스페어 위드라인이 각각 선택되어서, 상기 불량셀이 발생된 워드라인에 접속된 모든 메모리셀의 데이타를 스페어셀 어레이(110)에 기억시킨다. 상기 퓨즈어레이스 디코더(111)는 메모리셀 어레이(100)의 불량 발생어드레스에 대한 데이타 독출명령이 있을 때에 상기 스페어 로우 디코더(112) 및 비트 셀렉터(113)를 동작시킨다. 이때 상기 비트 셀렉터(113)는 상기 메모리셀 어레이(100)와 상기 센서앰프(108)을 접속하는 비트 셀렉터 게이트(107)를 턴-오브(turn-off) 시키고, 상기 스페어셀 어레이(110)와 상기 센서엠프(108)를 접속시키는 비트 셀렉터 게이트(109)를 턴-온(turn-on)시킨다. 따라서 상기 센서앰프(108)에서 결함구제된 상기 스페어셀 어레이(110)의 데이타가 전달되며, 그에 따라 결함구제된 데이타가 독출된다.

제 2 도는 상기 스페어셀 어레이(110)의 일부회로도이다. 상기 제 2 도의 스페어셀인 퓨즈(200)은 전기적으로 용단이 가능한 폴리실리콘 퓨즈셀(poly-Si fuse cell)이다. 상기 스페어셀에 데이타를 라이트(write)할 때에는및신호를 '로우'로 한다. 이때 퓨즈어드레스에 의해 선택된 노아게이트(205)의 출력이 하이가 되면 패스트랜지스터(201)가 턴-온되고, 폴리실리콘 퓨즈(200)는 전압패드와 접지전압단 사이에 접속된다. 이때 전압패드 Vexi(203)에 소정크기의 외부전압이 인가되면 상기 퓨즈(200)가 용단되어 라이트동작이 완료된다. 또한 셀의 데이타를 독출할 때에는 상기및신호가 '하이'로 된다. 이때, 상기 노아게이트(205)는 턴-오브되고, 상기 인가전압 Vexi(203)는 접지단 패스트랜지스터(204)에 의해 접지단에 접속된다. 따라서, 스페어 워드라인 및 스페어 비트라인에 의해 용단된 퓨즈(200)의 상태(즉, 저장된 데이터)를 독출할 수 있다.

그런데 상기 종래기술에 의한 마스크롬의 결함구제 방식에서는 스페어셀로 폴리실리콘 퓨즈를 이용하므로, 메모리칩의 면적이 커지고, 이에 따라 집적도가 떨어지는 단점을 가지고 있다.

또한 상기 스페어셀 어레이(110)를 형성하기 위한 사진식각에 따른 마스크 레이어(mask layer)의 증가가 필요해지므로, 제조원가가 커진는 단점을 갖는다.

따라서 본 발명의 목적은 퓨즈셀을 제거하여 집적도를 높인 독출전용 메모리장치를 제공하는데 있다.

본 발명의 다른 목적은 메모리셀 어레이와 동일한 셀구조를 가지는 리던던시셀 어레이를 갖는 마스크롬을 제공하는데 있다.

본 발명의 또다른 목적은 사진식각 마스크의 증가없이 불량칩의 결함구제를 실시할 수 있는 마스크롬을 제공하는데 있다.

본 발명의 또다른 목적은 동일한 셀구조를 갖는 메모리셀 어레이 및 리던던시셀 어레이를 구비하는 반도체 메모리장치에서, 이온주입을 통해 자체내에서 프로그램 가능한 리던던시 어드레스 디코더를 구비하고, 입력되는 어드레스와 상기 리던던시 어드레스 디코더의 프로그램 어드레스를 비교하여 선택적으로 상기 셀 어레이들을 억세스하므로서 워드라인단위로 불량셀의 결함구제가 가능한 마스크롬을 제공하는데 있다.

상기 목적을 달성하기 위한 발명 반도체 메모리장치는 워드라인과 비트라인으로 이루어진 매트릭스내에 다수개의 독출전용 메모리셀을 가지며 상기 비트라인을 통하여 출력수단에 접속되는 셀 어레이를 워드라인 단위로 분할하여 형성되는 메모리셀 어레이 및 리던던시셀 어레이와, 외부 어드레스를 입력하여 워드라인 구동신호를 발생시키는 로우 프리디코더와, 상기 워드라인 구동신호를 입력하여 각각 상기 메모리셀 어레이 및 리던던시셀 어레이의 워드라인을 선택구동시키는 로우 디코더 및 리던던시 로우 디코더와, 결함구제시 이온주입을 통하여 자체내에 소정 어드레스의 프로그램이 가능하며 외부어드레스와 상기 프로그램된 어드레스를 비교하여 상기 로우 디코더와 리던던시 로우 디더를 상보적으로 활성화시키는데 리던던시 어드레스 디코더로 구성된 것을 특징으로 한다.

상기 메모리셀 어레이는 주(main) 메모리셀 어레이로 동작하고, 상기 리던던시셀 어레이는 상기 메모리셀 어레이의 결함구제용 셀 어레이로 동작한다. 또한, 상기 리던던시 어드레스 디코더는 결함발생된 상기 메모리셀어레이의 어드레스를 이온주입방식에 의해 자체내에 기억하고 있다가, 입력되는 상기 외부어드레스가 자체내에 저장된 어드레스와 상이한 때에는 상기 로우 디코더를 턴온시키고, 상기 외부어드레스가 자체내에 저장된 어드레스와 동일한 때에는 리던던시 로우 디코더를 턴온시킨다. 또한 상기 리던던시셀 어레이는 상기 메모리셀 어레이와 비트라인을 공유하며, 상기 메모리셀어레이에서 결함발생된 메모리셀을 포함하는 워드라인단위의 데이타를 기억한다.

이하 첨부된 도면 제 3 내지 제 8 도를 참조하여 본 발명을 상세히 설명한다.

제 3 도는 본 발명에 따른 바람직한 일실시예로서, 워드라인단위로 결함구제를 실시하는 리던던시셀 어레이를 가지는 마스크롬의 기능블록도이다. 상기 제 3 도는 메모리셀 어레이(300)와 리던던시셀 어레이(310)를 가지고 있다. 상기 메모리셀 어레이(300)는 다수개의 워드라인 및 비트라인으로 이루어진 매트릭스에 다수개의 독출전용 메모리셀을 가지며, 상기 리던던시셀 어레이(301)는 상기 메모리셀 어레이(300)와 비트라인을 공유하며 동일한 구조를 갖는다. 즉, 상기 메모리셀 어레이(300)와 리던던시셀 어레이(301)는 일련된 공정으로 형성된 셀 어레이를 워드라인단위로 분할하여 형성된다. 본 발명의 실시예에서는 독출전용 메모리셀로 난드셀 스트링(NAND cell string)을 사용하였으며, 상기 난드셀 스트링에 대한 회로도를 제 5 도에 도시하였다. 외부에서 인가되는 어드레스들은 로우 어드레스 버퍼(307) 및 칼럼 어드레스 버퍼(308)를 통하여 칩 내부로 전달된다. 상기 로우 어드레스 버퍼(307)는 리던던시 어드레스 디코더(306) 및 로우 프리디코더(303)에 로우 어드레스를 전달한다. 상기 리던던시 어드레스디코더(306)는 리던던시 인에이블(Redundancy Enable)신호 RE를 생성시켜, 로우 디코더(305)의 동작제어단자에 상기 RE신호를 공급하고, 리던던시 로우 디코더(304)의 동작제어단자에 반전수단을 통하여를 공급한다. 따라서 상기 RE신호의 논리레벨에 따라 리던던시 로우 디코더(304)와 로우 디코더(305)가 상보적으로 동작하게 된다. 상기 로우 프리디코더(303)는 로우 어드레스 버터(307)로부터 로우 어드레스를 입력하여 스트링셀렉트(String Select)신호인 SSLi와 워드라인 구동신호 Si를 생성하여 상기 로우 디코더(305)와 상기 리던던시 로우 디코더(304)에 공급한다. 상기 로우 디코더(305)는 리던던시인에이블신호 RE에 제어되며, 상기 로우 프리디코더(303)로부터 SSLi 및 Si신호를 입력하여 상기 메모리셀 어레이(300)의 워드라인들을 선택적으로 구동시킨다. 또한 상기 리던던시 로우 디코더(304)는 상기 리던던시 인에이블신호의 반전신호에 의해 제어되며, 상기 로우 프리디코더(303)로부터 SSLi 및 Si신호를 입력하여 상기 리던던시셀 어레이(301)의 워드라인들을 선택적으로 구동시킨다. 또한 상기 칼럼 어드레스 버퍼(308)는 칼럼 디코더(309)에 상기 칼럼 어드레스를 전달한다. 상기 칼럼 디코더(309)는 비트라인을 선택하는 칼럼 셀렉터(310)에 비트라인 선택신호를 제공한다. 상기 비트라인에 실린 데이타는 센서앰프 ＆ 출력게이트(311)를 통하여 데이타 출력버퍼(312)로 전달되어 외부로 출력된다. 상기 메모리셀 어레이(300)와 리던던시셀 어레이(301)는 비트라인을 공유하므로, 두 셀 어레이의 출력은 상기 비트라이을 통하여 상기 데이타 출력비퍼에 전달된다.

상기 제 3 도의 마스크롬의 결함구제 동작에 대하여 살펴본다. 메모리셀 어레이(300)에 데이타를 기록할 때에 부량이 발생되며 결함구제 시에 워드라인 단위로 결함구제가 실시된다. 즉, 불량이 발생된 메모리셀이 포함된 워드라인에 접속된 모든 메모리셀에 기록되어야 할 데이타를 리던던시셀 어레이(301)내의 하나의 워드라인에 접속된 리던던시메모리셀에 일대일 대응되도록 기억시킨다. 아울러 상기 불량DL 발생된 워드라인의 어드레스를 상기 리던던시 어드레스 디코더(306)에 기억시킨다.

다음에 상기 제 3 도에 도시된 마스크롬의 독출동작을 살표본다. 먼저 로우 어드레스가 불량이 발생하지 않은 워드라인을 지정하는 경우, 상기 리던던시 어드레스 디코더(306)에서 발생되는 리던던시 인에이블신호 RE가 로우 논리신호로 발생되므로, 상기 로우 디코더(305)가 동작된다. 이때 상기 반전 리던던시 인에이블신호는 하이 논리상태이므로, 상기 리던던시 로우 디코더(304)는 구동되지 않는다. 따라서 상기 로우 디코더(305)가 상기 로우 프리디코더(303)로부터 스트링 셀렉트신호 SSLi 및 워드라인 구동신호 Si를 입력 받아 메모리셀 어레이(300)의 워드라인을 선택적으로 구동시키고, 상기 칼럼 어드레스에 의해 선택된 비트라인과의 조합에 의해 선택된 데이타를 출력하게 된다. 반대로, 상기 로우 어드레스가 불량이 발생된 워드라인을 지정하는 경우, 상기 리던던시 어드레스 디코더(306)에서 발생되는 리던던시 인에이블신호 RE가 하이 논리신호이므로 상기 로우 디코더(305)는 동작하지 않으며, 상기 반전된 리던던시 인에이블 신호가 로우 논리신호이므로 상기 리던던시 로우 디코더(304)가 구동된다. 따라서 상기 리던던시 로우 디코더(304)가 상기 로우 프리디코더(303)로부터 스트링 셀렉트신호 SSLi 및 워드라인 구동신호 Si를 입력받아 리던던시셀 어레이(301)의 워드라인을 선택적으로 구동시키게 되고, 결함구제된 데이타가 상기 칼럼어드레스에 의해 선택된 비트라인과의 조합에 의해 선택된 데이타를 출력하게 된다.

제 4 도는 본 발명에 따른 제 3 도의 리던던시 로우 디코더(304) 및 로우 디코더(305)의 일실시예를 나타내는 논리회로이다. 제 3 도를 참조하여 제 4 도의 구성 및 동작을 설명한다. 리던던시 어드레스 디코더(306)에서 공급되는 RE(또는)신호는 노아게이트(401)에서 접지전압과 부논리합 된다. 그리고 상기 노아게이트(401)의 출력은 각각의 난드게이트(402a,402b)의 제 1 입력으로 하고, 로우 프리디코더(303)에서 프리-디코딩(pre-decording)되어 입력되는 스트링 셀렉트신호 SSLi 및 워드라인 구동신호 Si신호는 상기 난드게이트(402a,402b)의 제 2 입력에 선택적으로 입력시킨다. 이때 상기 SSLi신호가 입력되는 난드게이트(402a)의 출력은 스트링 셀렉트 라인 SSL에 접속되며, 상기 Si신호가 입력되는 난드게이트(402b)들의 출력은 워드라인 WL에 접속된다. 상기 스트링 셀렉트 라인 SSL은"하이"에서 액티브되고, 상기 워드라인 WL은 "로우"에서 액티브되므로, 상기 SSLi신호를 출력하는 난드게이트(402a)의 출력에는 반전수단을 구비하고 있다.

상기 제 3 에서, 로우 디코더(305)는 RE신호를 입력하고, 리던던시 로우 디코더(304)는신호를 입력하므로, 상기 RE신호가 "로우"로 인가될 때(즉, 리던던시 디스에이블일 때)는 상기 로우 디코더(305)만 동작되며, 상기 RE신호가 "하이"로 인가될 때(즉, 리던던시 인에이블일 때)는 상기 리던던시 로우 디코더(304)만 동작된다. 따라서 상기 RE신호에 따라 리던던시 로우 디코더(304)와 로우 디코더(305)가 상보적으로 동작하게 된다.

제 5 도는 상기 제 3 도의 메모리셀 어레이(300) 및 리던던시셀 어레이(301)의 일부회로도로서, 상기 메모리셀 어레이(300) 및 리던던시셀 어레이(301)가 난드셀 스트링을 이용하여 형상됨을 나타낸다. 상기 제 5 도에 도시된 난드셀 스트링은 한 개의 비트라인에 제1 및 제2난드셀 스트링이 접속되어 있다. 상기 제 5 도에 도시된 본 실시예의 난드셀 스트링은 게이트가 스트링셀렉트라인 SSLO, SSl에 접속된 2개의 스트링 게이트(501,502)를 가지고 있으나, 다른 실시예에서는 더 많은 스트링게이트를 가질수도 있다. 이때에는 상기 스트링게이트와 동일수의 SSLi신호가 필요하다. 제1 및 제2난드셀 스트링의 스트링게이트를 구성하는 모오스 트랜지스터중 어느하나는 디플리션 타입(depletion type)으로 형성되고, 나머지는 인헨스먼트 타입(enhancement type)으로 구성된다. 스트링 셀렉트 신호 SSLi는 i개의 신호중에 어느 하나만이 "하이"로 인가 된다. 상기 제 5도에서 SSLO가 '하이'로 인가되고, SSLl이 '로우'로 인가된 경우를 살펴본다. 이때 제 1 난드셀 스트링의 제 1 및 제 2 스트링게이트(501a,502a)는 모두 턴온되나, 제 2 난드셀 스트링의 제 2 스트링게이트(501b)는 턴오프되고 디플리션(depletion) 타입의 제 2 스트링게이트(502b) 만 턴온된다. 따라서, 제 1 셀스트링만 비트라인과 접속되어서 데이타의 독출동작이 이루어지게 된다.

제 6 도는 상기 제 3 도의 리던던시 어드레스 디코더(306)의 일실시예이다. 제 6 도는 양단자가 전원전압과 출력노드 사이에 접속된 피모오스 트랜지스터(601)와, 상기 출력노드와 접지단사이에 접속되고 각각의 채널이 직렬접속된 인헨스먼트 타입의 제1∼제 6 엔모오스 트렌지스터 MR0,,MR1,,MR2,및 제 7 엔모오스 트랜지스터 TM과, 상기 출력노드에 접속되고 리던던시 인에이블 RE신호를 출력하는 제 1 인버터(603)와, 상기 제 1 인버터(603)의 출력을 입력하고신호를 출력하는 제 2 인버터(604)를 구비하고 있다. 상기 피모오스 트랜지스터(601)는 풀업 수단으로 작용하고, 제 7 엔모오스 트랜지스터 TM은 활성화동작을 제어하는 제어 수단으로 동작한다. 상기 제1∼제 6 엔모오스 트렌지스터 MR0,,MR1,,MR2,의 게이트에스는 로우 어드레스(i=0∼2) 및 상기 로우 어드레스의 반전신호 Ai(i=0∼2)중 대응하는 어느하나가 입력되며, 상기 제 7 엔모오스 트랜지스터MT의 게이트에는 칩 인에이블(Chip Enable)신호인 CE가 인가된다. 상기 CE신호에 의해 제7 엔모오스 트랜지스터 TM의 게이트가 제어되므로, 스텐-바이 시간동안의 전류소모를 방지할 수 있다. 메모리셀 어레이내의 불량셀이 발생한 어드레스는 상기 제 1∼제 6 엔모오스 트랜지스터 MR0,,MR1,,MR2,에 저장된다. 예를 들어, 불량이 발생된 메모리셀을 가지는 워드라인을 지정하는 로우 어드레스가 A0가 '하이', A1 '로우', A2가 '하이'라고 하면, 상기 어드레스 및 그 반전어드레스들 A0,, A1,, A2,를 상기 제1∼제 6 엔모오스 트랜지스터의 게이트전극에 일대일 대응으로 입력시킨다. 또한 공지된 기술인 전자-빔 리소그라피(E-beam lithography)기술을 이용하여 상기, A1, A2,어드레스가 게이트에 인가되는 제 2, 제 3, 제 6엔모오스 트랜지스터(,MR1,의 채널에 이온주입을 실시하여, 최초에 인헨스먼트 타입으로 제작된 상기 제 2, 제 3, 제 6엔모오스 트랜지스터,, MR1,를 디플리션 타입으로 변환시킨다. 따라서 CE신호가 "하이"로 인에블된 상태에서, 로우 어드레스가 A0가 "하이", A1이"로우", A2가 "하이"로 인가되면, 상기 제 1~제 7언모오스 트랜지스터 MR0,,MR1,,MR2,,TM가 모두 턴-온된다. 이때 상기 출력노드는 접지전위로 떨어지게 되고, 출력은 RE신호가 '하이','로우'로 나타난다. 상기 제 6 도에 도시한 리던던시 로우 디코더(306)는 로우 어드레스가 3개인 경우를 예를 들고 있으나, 본 발명은 상기 어드레스의 수에 제한되지 않음은 본 발명이 속하는 분야의 통상지식인에게는 자명할 것이다.

제 7 도는 본 발명에 따른 마스크롬 제작공정을 나타내는 공정순서도이다. 상기 제 7 도를 살펴본다. 웨이퍼가 투입되고(1), 데이타의 기록 이전까지의 공정이 진행된 후(2), 사용자의 코드 입수시까지 대기하게 된다(3). 사용자가 지정하는 코드(데이타)가 입수되면(4), 상기 코드에 맞추어 마스크를 제작하고(5), 상기 기초공정이 끝난 후 대기하고 있는 웨이퍼에 상기 사용자 마스크를 적용하여(6), 이온주입 방법을 이용하여 상기 코드(데이타)MF 기록시킨다(7). 이때 비트라인과 드레인 영역간의 콘텍트 홀을 선택적으로 형성하는 벙법을 이용하여 데이타를 기록할 수도 있다. 다음에 이디에스 테스트(EDS test : Electrical Die Sorting test)를 실시하여 데이타 기록이 정확하게 되었는지 테스트하게 된다(8). 이때, 마스크롬은 웨이퍼상에 다수개의 칩으로 제작되어 있는 상태이므로, 통상적 일부 칩이 불량칩으로 나타낼 수 있다. 불량칩이 발견되면 불량칩의 에러발생 부위의 어드레스 및 최초 사용자 지정 데이타를 확인한 후(9), 상기 웨이퍼전면에 감광막을 형성하고 공지된 기술인 전자-빔 리소그라피(electron-beam lithography) 기술을 이용하여 상기 결함구제 데이타가 기록될 리던던시셀 어레이(301)의 해당부위와 결함발생된 어드레스를 기억시킬 리던던시 어드레스 디코더(306)의 해당부위에 개구를 형성하고(10), 이온주입법을 이용하여 상기 개구부에 이온을 주입하여 인헨스먼트 타입에서 디플리션 타입으로 변경시키는 방법으로 결함구제 데이타 및 결함발생 어드레스를 기록한다(11). 상기 전자-빔 리소그래피 기술을 이용하면 감광막이 형성된 웨이퍼상의 일부위만을 선택적으로 노출시킬 수 있으므로, 선택적 이온주입이 가능해진다. 결함구제 데이타의 기록이 완료되면 리페어 데스트를 실시한다(12). 이때 결함구제 후에도 불량이 존재하면 상기 결함구제공정(9∼12)를 다시 실시할 수도 있다.

결함구제공정이 끝난 웨이퍼는 패키지(package)공정을 거쳐(13) 제조공정이 완료된다(14).

제 8 도는 본 발명에 따른 또다른 실시예로서, 블록단위로 결함구제를 실시하는 리던던시셀 어레이를 가지는 마스크롬의 기능블록도이다. 상기 제 8 도에 도시한 마스크롬은 메모리셀 어레이(801)와 리던던시셀 어레이(802)를 가지고 있다. 외부에 인가되는 각각의 어드레스들은 블록선택 어드레스 버퍼(807), 로우 어드레스 버퍼(809), 칼럼 어드레스 버퍼(810)를 통하여 칩내부로 전달된다. 상기 블록선택 어드레스 버퍼(807)는 리던던시 어드레스 디코더(806) 및 블록선택 프리디코더(108)에 블록선택 어드레스를 전달한다. 상기 리던던시 어드레스 디코더(806)는 리던던시 인에이블(Redundancy Enable)신호 RE를 생성시켜, 로우 디코더(804)에 상기 RE신호를 공급하고 리던던시 로우 디코더(805)에 반전수단을 통하여를 공급한다. 상기 블록선택 프리디코더(808)는 블록선택신호 Bi를 생성하여 상기 로우 디코더(804)에 공급한다. 상기 로우 어드레스 버퍼(809)는 로우 프리디코더(803)에 로우 어드레스를 전달한다. 상기 로우 프리디코더(803)는 스트링 셀렉트(String Select)신호인 SSLi와 워드라인을 액티브시키는 선택신호 Si를 생성하여 상기 로우 디코더(804)와 상기 리던던시 로우 디코더(805)에 공급한다. 상기 칼럼 어드레스 버퍼(810)는 칼럼 디코더(811)에 상기 칼럼 어드레스를 전달한다. 상기 칼럼 디코더(811)는 비트라인을 선택하는 칼럼 셀렉터(812)에 비트라인 선택신호를 제공한다. 상기 메모리셀 어레이(801)와 상기 리던던시셀 어레이(802)는 같은 비트라인으로 접속되어 있으므로, 상기 칼럼 셀렉터(812)에 의해 비트라인이 결정된다. 또한 상기 메모리셀 어레이(801)은 워드라인단위로 복수개의 메모리블록으로 분할되어 동작하며, 각 메모리블록은 각각의 로우 디코더(804)에 의해 워드라인이 선택동작된다. 상기 리리던시 어드레스 디코더(806)에는 불량 발생된 메모리블록의 어드레스가 저장되며, 자체내에 기록된 어드레스와 동일한 블록선택 어드레스가 입력될 때에 리던던시 인에이블신호 RE를 "하이"로 액티브시키게 된다.

제 9 도는 상기 제 8 도의 로우 디코더(804)의 일실시예를 나타낸다. 상기 제 9 도의 구성및 동작을 설명한다. 리던던시 어드레스 디코더(806)에서 공급되는 RE신호와 블록선택 프리디코더(808)에서 공급되는 Bi신호를 노아게이트(901)를 통하여 합성하여서 각각의 난드게이트(902,903)의 제 1 입력으로 하고, 로우 프리디코더(803)에서 프리-디코딩(pre-decording)된 SSLi신호 및 Si신호를 각각의 난드게이트(903,903)에 제 2 입력으로 입력한다. 상기 SSLi신호가 입력되는 난드게이트(902)의 출력은 스트링셀렉트라인 SSLi에 접속되며, 상기 Si신호를 입력하는 난드게이트(903)의 출력은 각각의 워드라인 WLl~WLn에 접속된다. 상기 스트링 셀렉트라인 SSLi는 "하이"에서 액티브되고, 상기 워드라인들 WLl~WLn은 "로우"에서 액티브되므로, 상기 SSLi신호를 출력하는 난드게이트(902)의 출력에는 반전수단을 구비하고 있다. 따라서, 상기 제 9 도의 로우 디코더는 상기 RE신호와 상기 Bi신호가 둘다 "로우"일 때에 액티브로 동작한다.

제 10 도는 상기 제 8 도의 리던던시 로우 디코더의 일실시예를 나타내는 논리회로도이다. 상기 제 10 도의 구성은 상기 제 9 도와 동일하나, 회로를 인에이블시키는 노아게이트(901)의 입력이 다르다. 상기 제 10 도에서 보이는 바와 같이, 상기 리던던시 어드레스 디코더(806)의 출력 RE신호가 반전수단을 통하여로 상기 노아게이트(901)의 제 1 입력단자에 공급되고, 나머지 제2입력단자는 접지레벨러 유지된다. 따라서 상기 제 10 도의 회로는 RE신호가 "로우"일 때(즉, 리던던시 인에이블신호 RE가 "하이"일 때) 에 액티브로 동작된다.

따라서, 상기 RE신호에 따라 리던던시 로우 디코더(805)와 로우 디코더(804)가 상보적으로 동작하게 되며, 블록단위의 결함구제동작이 수행된다.

상술한 바와 같이 본 발명에 따른 독출전용 메모리장치는 종래기술에 의한 마스크롬의 리던던시셀로 사용되던 퓨즈셀을 대신하여 메모리셀과 동일한 셀구조로 이루어진 리던던시셀 어레이를 구비하고, 상기 리던던시셀 어레이와 메모리셀 어레이가 각각 리던던시 로우 디코더 및 로우 디코더를 가지며, 리던던시 어드레스 디코더를 구비하여 상기 리던던시 로우 디코더와 로우 디코더가 상보적으로 동작하도록 함으로써, 워드라인 단위 또는 블록단위로 결함구제를 실시하는 마스크롬을 제공하며, 상기 결함구제시에 전자-빔 리소그라피 기술을 이용하여 결함구제를 실시하므로써, 상기 종래기술에서 리던던시셀 어레이를 형성하기 위한 사진식각에 따른 마스크 레이어의 증가가 필요한 문제점을 해결하여 제조원가가 낮아지는 장점을 지닌 마스크롬을 제공한다. 또한 리던던시셀의 제작이 메모리셀과 동시에 제작할 수 있으므로, 집적도를 증가시켜 칩(chip)면적을 최소화 하면서 결함구제용 리던던시셀의 확장을 용이하게 실시할 수 있다. 따라서 결함구제가 용이해지므로 수율 측면에서도 큰 개선효과를 갖는다.

Claims

워드라인과 비트라인으로 이루어진 매트릭스내에 다수개의 독출전용메모리셀을 가지며 상기 비트라인을 통하여 출력수단에 접속되는 셀어레이를 가지는 불휘발성 반도체 메모리장치에 있어서, 상기 셀 어레이를 워드라인단위로 분할하여 형성되는 메모리셀 어레이 및 리던던시셀 어레이와, 외부어드레스를 입력하여 워드라인 구동신호를 발생시키는 로우 프리디코더와, 상기 워드라인 구동신호를 입력하여 각각 상기 메모리셀 어레이 및 리던던시셀 어레이의 워드라인을 선택구동시키는 로우 디코더 및 리던던시 로우 디코더와, 결함구제시 이온주입을 통하여 자체내에 소정 어드레스의 프로그램이 가능하며 외부어드레스와 상기 프로그램된 어드레스를 비교하여 상기 로우 디코더 또는 상기 리던던시 로우 디코더를 상보적으로 활성화시키는 리던던시 어드레스 디코더를 구비하여, 상기 리던던시 어드레스 디코더가 메모리셀 어레이에서 결함 발생된 워드라인 어드레스를 이온주입을 통해 자체내에 기억하며, 입력되는 상기 외부어드레스가 자체내에 저장된 워드라인 어드레스와 상이한 때에는 상기 로우 디코더를 활성화시키고, 상기 외부어드레스가 자체내에 저장된 어드레스와 동일한 때에는 상기 리던던시 로우 디코더를 활성화시킴을 특징으로 하는 불휘발성 반도체 메모리장치.
제 1 항에 있어서, 결함이 발생된 메모리셀을 포함하는 블록단위의 데이타가 상기 리던던시셀 어레이에 기록됨을 특징으로 하는 불휘발성 반도체 메모리장치.
제 2 항에 있어서, 결함구제시의 데이타 기록이 전자-빔 리소그라피 기술을 이용하는 이온주입에 의해 이루어짐을 특징으로 하는 불휘발성 반도체 메모리장치.
제 1 항에 있어서, 상기 리던던시 어드레스 디코더가 결함어드레스 프로그램시 이온이 주입되는 각각의 채널이 직렬접속되고 각 게이트단자가 대응 외부어드레스에 제어되는 소정 갯수의 엔모오스 트랜지스터들로 구성되고, 상기 직력접속의 일단은 풀업 트랜지스터를 통하여 전원전압에 접속되고 타단은 메모리장치 활성화신호에 제어되는 제어트랜지스터를 통하여 접지전압에 연결되며, 상기 풀업트랜지스터와 직렬접속의 접속점에서 로우 디코더 선택신호를 출력함을 특징으로 하는 불휘발성 반도체 메모리장치.
메모리셀 어레이 및 리던던시셀 어레이들이 각각 다수의 로우 블럭들을 구비하는 불휘발성 반도체 메모리장치에 있어서, 다수의 메모리셀 및 리던던시셀들의 각각 칼럼 방향으로 배열되고, 다수의 상기 메모리셀 및 리던던시셀들이 칼럼 방향에서 비트라인을 공유하며, 다수의 워드라인들이 다수의 상기 메모리셀 및 리던던시셀들의 로우 방향을 따라 확장되는 메모리셀들과, 로우 어드레스신호에 결합하는 로우 디코더 및 리던던시 로우 디코더를 구비하여, 상기 로우 디코더 및 리던던시 로우 디코더들이 상기 다수의 워드라인들을 선택적으로 구동하는 로우 디코더수단과, 상기 메모리셀의 임의 셀과 반응하여 결함 메모리셀을 포함하는 다수의 로우 블럭들 중 하나에 일치하는 다수의 어드레스들을 저장하며, 상기 로우 어드레스신호가 저장된 어드레스와 동일할 시 상기 로우 디코더를 비활성화시키고, 상기 리던던시 로우 디코더를 활성화시키는 리던던시어드레스디코더로 구성된 것을 특징으로 하는 불휘발성 반도체 메모리장치의 로우 블럭 결함구제회로.
제 5 항에 있어서, 상기 리던던시 어드레스 디코더가, 전원전압과 접지전압 사이에 연결되며 로우 디코더선택신호를 발생하는 출력노드와, 드레인-소오스 채널이 상기 출력노드와 상기 접지전압 사이에 직렬연결되며 게이트전극이 상기 로우 어드레스신호의 설정된 비트들에 연결되는 적어도 2개의 엔모오스 트랜지스터들로 구성되며, 상기 2개의 엔모오스트랜지스터들 중 적어도 한개의 엔모오스 트랜지스터가 디플레이션 타입의 모오스트랜지스터인 것을 특징으로 하는 불휘발성 반도체 메모리장치의 로우 블럭 결함 구제회로.
메모리셀 어레이 및 리던던시셀 어레이들이 각각 다수개의 로우 블럭들을 구비하는 불휘발성 반도체 메모리장치에 있어서, 각각 칼럼 방향으로 배열되며, 칼럼 방향에서 비트라인을 공유하고, 다수의 워드라인들이 로우 방향을 따라 확장되는 메모리셀 및 리던던시셀들과, 블럭선택신호를 발생하기 위해 블럭선택어드레신호를 결합하고, 다수의 로우 블럭들 중 하나의 로우 블럭을 선택하는 블럭선택디코더와, 로우 어드레스와 결합하여 다수의 워드라인들을 구동하는 로우 디코더 및 리던던시 로우 디코더와, 상기 메모리셀어레이의 하나에 응답하여 결함 메모리셀을 포함하는 다수의 로우 블럭들의 하나에 일치하는 다수의 어드레스들을 저장하며, 상기 로우 어드레스신호가 저장된 어드레스와 동일할 시 상기 로우 디코더를 비활성화시키고 상기 리던던시 로우 디코더를 활성화시키는 리던던시 어드레스 디코더로 구성된 것을 특징으로 하는 불휘발성 반도체 메모리장치의 로우 블럭 결함구제회로.
제 7 항에 있어서, 상기 리던던시 어드레스 디코더가, 전원전압과 접지전압 사이에 연결되며 로우 디코더선택신호를 발생하는 출력노드와, 드레인-소오스 채널이 상기 출력노드와 상기 접지전압 사이에 직렬연결되며 게이트전극이 상기 로우 어드레스신호의 설정된 비트들에 연결되는 적어도 2개의 엔모오스 트랜지스터가 디플레이션 타입의 모오스트랜지스터인 것을 특징으로 하는 불휘발성 반도체 메모리장치의 로우 블럭 결함구제회로.