KR100504114B1 - 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법 - Google Patents

불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법 Download PDF

Info

Publication number
KR100504114B1
KR100504114B1 KR10-2002-0050116A KR20020050116A KR100504114B1 KR 100504114 B1 KR100504114 B1 KR 100504114B1 KR 20020050116 A KR20020050116 A KR 20020050116A KR 100504114 B1 KR100504114 B1 KR 100504114B1
Authority
KR
South Korea
Prior art keywords
cell
selection signal
multiplexer
fuse
operating voltage
Prior art date
Application number
KR10-2002-0050116A
Other languages
English (en)
Other versions
KR20040017690A (ko
Inventor
조광래
허부영
정승호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0050116A priority Critical patent/KR100504114B1/ko
Priority to US10/601,560 priority patent/US6882585B2/en
Priority to JP2003287107A priority patent/JP2004087103A/ja
Priority to TW092121777A priority patent/TWI222080B/zh
Priority to FR0310107A priority patent/FR2843824B1/fr
Publication of KR20040017690A publication Critical patent/KR20040017690A/ko
Application granted granted Critical
Publication of KR100504114B1 publication Critical patent/KR100504114B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

불량 셀 구제 기능을 갖는 롬 및 그 구제 방법은 불량이 발생한 메모리 셀에 대하여 비트 셀 단위로 불량을 구제한다. 불량 유형에 따라 불량이 발생한 셀을 롬 메모리 장치내에 있는 접지선 또는 동작전압선을 사용하여 구제한다. 이에 따라, 구제를 위한 별도의 셀을 준비할 필요가 없으며, 또한 구제 후 이에 대한 검사가 불필요하다.

Description

불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀 구제 방법{ROM MEMORY DEVICE HAVING REPAIR FUNCTION FOR DEFECTIVE CELL AND METHOD FOR REPARING THE DEFECTIVE CELL}
본 발명은 롬 메모리 장치에 관한 것으로서, 더욱 상세하게는 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 그 불량 셀 구제 방법에 관한 것이다.
반도체 메모리들은 전원 공급이 중단 되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 메모리 및 비휘발성 메모리로 나눌 수 있다. 휘발성 메모리에는 디램 소자 및 에스램 소자가 있으며, 비휘발성 메모리에는 롬, 플래시 메모리 등이 있다. 이와 같은 메모리들은 시스템 내에서 처리되는 데이터를 기억한다. 기억 단위인 메모리 셀은 시스템 내에서 처리되는 데이터를 안정적으로 저장할 수 있어야 한다. 따라서, 각 메모리 셀에 대한 테스트 과정이 필수적으로 요구된다.
통상적인 휘발성 메모리들은 리던던시 회로(redundancy circuit)를 구비하고 있다. 리던던시 회로는 테스트 결과 결함있는 셀(defective cell)들을 예비의 메모리 셀(redundant memory cell)들로 대체한다. 이러한 리던던시 회로는 결함있는 셀을 지정하는 외부 주소가 입력될 시 결함있는 셀과 유기적으로 연결된 워드라인을 디세이블(disable)시키고 결함있는 셀에 대응하는 예비의 메모리 셀을 액세스한다. 즉, 주 메모리 셀 어레이의 특정 워드라인을 예비 셀 어레이의 특정 예비 워드라인으로 대체한다.
한편, 롬(ROM:Read Only Memory)은 데이터에 대한 읽기 동작만이 가능한 비휘발성 메모리로서, 그 제조 공정에서 사용자의 요구에 따라 메모리 셀에 저장되는 데이터가 고정된다. 따라서, 이미 제조된 이후에는 롬 메모리 셀에 저장된 데이터는 변하지 않는다. 롬의 경우, 디램 또는 에스램에 비해서 데이터 코딩과정이 더 필요하다. 즉, 통상적인 롬의 불량 셀 구제 방법은 불량이 발생한 셀과 유기적으로 연결된 워드라인을 결함있는 셀에 대응하는 예비의 메모리 셀에 유기적으로 연결된 예비 워드라인으로 대체하고 또한 당초 셀에 저장된 데이터에 맞도록 대체된 예비 워드라인에 대한 데이터 코딩을 수행해야 한다.
따라서, 통상적인 롬의 셀 구제 방법은 예비 메모리 셀 어레이가 필요하고 또한 구제 한 후 이들에 대한 데이터 코딩이 필요하기 때문에, 공정이 복잡하고 그 비용이 증가한다.
또한 불량 셀에 대하여 로우 단위(또는 컬럼 단위) 셀 구제가 이루어 지기 때문에 셀 구제 효율이 떨어지며 많은 예비 메모리 셀을 요구하게 되어 고집적화에 장애가 된다.
또한 대체된 예비 셀에 대한 테스트가 필요하다.
따라서 본 발명은 이상에서 언급한 문제점을 해결하기 위해 제안 된 것으로서, 고집적화에 유리한 셀 구제 기능을 갖는 롬을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 롬에 적합한 불량 셀 구제 방법을 제공하는 것이다.
상기 목적들을 달성하기 위한 본 발명의 셀 구제 기능을 갖는 롬 및 불량 셀 구제 방법은 불량 셀 구제를 위해 롬 장치 내에 통상적으로 존재하는 접지선 또는 동작전압선을 사용하는 것을 일 특징으로 한다. 또한 본 발명의 셀 구제 기능을 갖는 롬 및 불량 셀 구제 방법은 비트 셀 단위로 불량 셀을 구제하는 것을 다른 특징으로 한다. 여기서 접지선이란 롬 장치 내에 존재하는 접지된 배선을 가리키며 데이터 "0"에 대응한다. 또, 동작전압선이란 롬 장치 내에 존재하는 동작전압(Vcc)이 인가된 배선을 가리키며, 데이터 "1"에 대응한다. 따라서, 별도의 예비 메모리 셀들이 불필요하고, 또한 대체된 메모리 셀에 대한 테스트가 불필요하다.
구체적으로 상기 본 발명의 목적을 달성하기 위한 셀 구제 기능을 갖는 롬은, 복수 개의 메모리 셀들로 구성된 롬 셀 어레이와, 입력되는 주소에 응답하여 특정 메모리 셀을 선택하는 셀 선택부와, 상기 셀 선택부에 의해 선택된 셀에 저장된 데이터를 감지하는 감지증폭부와, 상기 입력되는 주소에 응답하여 선택신호를 생성하는 셀 구제 제어부와, 상기 선택신호에 응답하여 상기 감지증폭부의 출력 및 고정 전압을 나타내는 배선 중 어느 하나를 선택하여 출력하는 다중화부를 포함한다.
상기 셀 구제 제어부는 상기 입력되는 주소가 불량 셀에 해당하는지 그렇지 않는지 여부에 따라서 논리적으로 서로 상보적 상태를 갖는 선택신호를 생성한다. 이때, 상기 다중화부는 상기 선택신호가 논리 제1상태이면 상기 배선을 선택하고, 논리 제2상태이면 상기 감지증폭부 출력을 선택한다. 논리 제1상태는 논리 하이 상태이고 논리 제2상태는 논리 로우 상태이다. 또한 그 반대로 될 수 있다. 예컨대, 상기 셀 구제 제어부는, 상기 입력되는 주소가 불량 셀에 해당하면 논리 하이 상태의 선택신호를 생성하고, 그렇지 않으면 논리 로우 상태의 선택신호를 생성한다. 이에 따라, 상기 다중화부는 상기 선택신호가 논리 하이 상태이면 상기 배선을 선택하고, 논리 로우 상태이면 상기 감지증폭부 출력을 선택한다.
상기 배선은 상기 롬 장치에 존재하는 접지전압(Vgnd)을 나타내는 접지선(ground line) 및 동작전압(Vcc)을 나타내는 동작전압선(Vcc line) 중 어느 하나 이다. 예컨대, 상기 불량 셀이 데이터 "0" 불량인 경우 상기 배선은 접지선이고, 데이터 "1" 불량인 경우 상기 배선은 동작전압선이다.
이와 같은 롬의 경우, 제조 공정에 특이적인 어느 한 불량 유형에 적합하다. 즉, 제조 공정상 데이터 "0" 불량만 발생한다면 접지선을 상기 다중화부의 일 입력으로 하고, 데이터 "1" 불량만 발생한다면 동작전압선을 상기 다중화부의 일 입력으로 한다.
상기 셀 선택부는, 상기 입력되는 주소를 해독하여 특정 행을 선택하는 행 해독부와, 상기 행 해독부에 의해서 선택된 행을 구동하는 행 구동부와, 상기 입력되는 주소를 해독하여 특정 열을 선택하는 열 해독부를 포함한다.
일 실시예에 있어서, 상기 셀 구제 제어부는, 각각 두 개의 주소 퓨즈를 포함하며 상기 입력되는 주소의 비트 수에 대응하는 다수의 퓨즈박스들과, 상기 퓨즈박스들의 출력을 입력으로 하는 낸드 게이트들과, 상기 낸드 게이트들의 출력단에 연결된 노아 게이트를 포함한다. 상기 입력되는 주소가 불량 셀을 지정할 경우, 입력되는 주소 비트에 대응하는 상기 퓨즈박스들 각각의 퓨즈가 퓨징되어 상기 퓨즈박스들 각각이 제1상태의 선택신호를 출력하고, 상기 입력되는 주소가 정상 셀을 지정할 경우, 상기 퓨즈박스들 각각의 퓨즈들은 퓨징되지 않아 상기 퓨즈박스들 각각이 상기 제1상태에 대해서 논리적으로 반대 상태를 가지는 제2상태의 선택신호를 출력한다. 예컨대, 입력되는 주소가 불량 셀을 지정할 때, 그 주소 비트가 "0" 이면 상기 퓨즈박스의 제1퓨즈를 퓨징하고, 주소 비트가 "1"이면 상기 퓨즈박스의 제2퓨즈를 퓨징한다.
상기 본 발명의 목적들을 달성하기 위한 셀 구제 기능을 갖는 롬은, 미리 정의된 고정된 데이터 값을 저장하는 다수의 메모리 셀들로 구성된 셀 어레이부와, 입력되는 주소에 응답하여 특정 메모리 셀을 선택하는 셀 선택부와, 상기 선택된 셀에 저장된 데이터를 감지하는 감지증폭부와, 상기 입력되는 주소에 응답하여 제1선택신호 및 제2선택신호를 생성하는 셀 구제 제어부와, 상기 제1선택신호 및 제2선택신호에 각각 응답하는 제1다중화부 및 제2다중화부를 포함한다. 이때, 상기 제1다중화부는 상기 제1선택신호에 응답하여 상기 제2다중화부 및 상기 감지증폭부의 출력 중 어느 하나를 선택하여 출력한다. 상기 제2다중화부는 상기 제2선택신호에 응답하여 접지전압(Vgnd)을 나타내는 접지선 및 동작전압(Vcc)을 나나태는 동작전압선 중 어느 하나를 출력한다.
상기 셀 구제 제어부는, 상기 입력되는 주소가 불량 셀에 대응하면 논리 제1상태의 제1선택신호를 발생하고 정상 셀에 대응하면 논리 제2상태의 제1선택신호를 발생한다. 또한, 상기 셀 구제 제어부는, 상기 제1선택신호가 논리 제1상태일때(예컨대, 논리 하이 상태일때), 불량 셀의 불량 유형에 따라 논리적으로 서로 상보적인 상태를 갖는 제2선택신호를 발생한다. 예컨대, 상기 셀 구제 제어부는, 입력된 주소가 데이터 "1" 불량 셀이면 제1상태의 제2선택신호를 데이터 "0" 불량 셀이면 제2상태의 제2선택신호를 발생한다.
따라서, 상기 입력되는 주소가 불량이 발생한 불량 셀에 대응하면, 상기 제1선택신호는 논리 제1상태가 되어 상기 제1다중화부는 상기 제2다중화부의 출력을 선택하여 출력한다. 이때, 발생한 불량 셀의 불량 유형이 데이터 "1" 불량이면, 상기 제2선택신호는 논리 제1상태가 되어 상기 제2다중화부는 동작전압선을 선택하여 출력한다. 따라서 데이터 "1" 불량이 구제된다. 또, 발생한 불량 셀의 불량 유형이 데이터 "0" 불량이면, 상기 제2선택신호는 논리 제2상태가 되어 상기 제2다중화부는 접지선을 선택하여 출력한다. 이에 따라 데이터 "0" 불량이 구제된다.
일 실시예에 있어서, 상기 셀 구제 제어부는, 상기 입력되는 주소의 비트 수에 대응하는 다수의 퓨즈박스들과, 상기 퓨즈박스들의 출력을 입력으로 하는 낸드 게이트들과, 상기 낸드 게이트들의 출력단에 연결되어 상기 제1선택신호를 출력하고 이를 상기 제1다중화부에 인가하는 노아 게이트와, 상기 노아 게이트 출력단에 게이트가 연결되고, 소오스는 접지된 제1엔모스 게이트와, 상기 제1엔모스 게이트의 드레인에 일단이 연결된 선택 퓨즈와, 상기 선택 퓨즈의 타단에 일단이 연결되고 타단은 동작전압을 공급받는 저항기를 포함한다. 이때, 상기 저항기 및 선택 퓨즈가 연결된 노드에 상기 제2선택신호가 발생한다.
한편, 상기 퓨즈박스들은, 주소 비트를 입력받는 제1씨모스 전달 게이트와, 상기 제1씨모스 전달게이트에 연결된 제1주소 퓨즈와, 상기 주소 비트의 위상이 반전된 주소 비트를 입력받는 제2씨모스 전달게이트와, 상기 제2씨모스 전달게이트에 연결된 제2주소 퓨즈와, 상기 제1주소 퓨즈 및 제2주소 퓨즈들이 연결된 출력노드 및 접지 사이에 연결된 제2엔모스 게이트를 포함한다.
상기 본 발명의 목적들을 달성하기 위한 롬의 불량 셀 구제 방법은, 입력되는 주소가 지정하는 메모리 셀이 불량 셀인지 정상 셀인지를 판단하여 선택신호를 발생하고, 상기 선택신호에 응답하여 상기 롬 장치 내에 존재하는 고정 접압을 나타내는 배선과 상기 입력되는 주소가 지정하는 메모리 셀이 저장하는 데이터 값 중 어느 하나를 선택하여 출력한다.
상기 입력되는 주소가 지정하는 메모리 셀이 정상 셀이면 상기 선택신호가 비활성화되어 상기 입력되는 주소가 지정하는 메모리 셀이 선택된다. 하지만, 상기 입력되는 주소가 불량 셀이면 상기 선택신호가 활성화된다. 이에 따라 상기 배선이 선택되어 상기 입력되는 주소가 지정하는 불량이 발생한 셀을 대체한다.
롬 제조 공정상 데이터 "0" 불량만이 발생한다면, 상기 배선으로 접지전압(Vgnd)을 나나태는 접지선을 채택한다. 반면, 롬 제조 공정상 데이터 "1" 불량만이 발생한다면, 상기 배선으로 동작전압(Vcc)을 나타내는 동작전압선을 채택한다.
한편, 롬 제조 공정상 데이터 "0" 불량 및 데이터 "1" 불량이 모두 발생한다면, 논리적으로 반대 상태를 갖는 또 다른 선택신호를 더 발생하여, 상기 불량 셀의 불량 유형에 따라 접지전압(Vgnd)을 나나태는 접지선 및 동작전압(Vcc)을 나타내는 동작전압선 중 어느 하나를 선택하도록 한다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
여기서 데이터 "0" 불량은, 정상적으로 데이터 "0"을 저장하고 있어야 하나 제조 공정 또는 기타 요인에 의해서 데이터 "0"으로 인식되지 않는 불량을 의미한다. 데이터 "1" 불량은, 그 반대의 경우의 셀 불량을 의미한다.
롬을 구성하는 메모리 셀은 하나의 트랜지스터로 이루어져 있으며 메모리 셀과 비트라인과의 연결유무에 따라서 데이터 "0" 또는 데이터 "1"로 코딩된다. 즉, 제조 공정에서 사용자의 요구에 따라서 메모리 셀에 저장되는 데이터가 고정된다. 메모리 셀과 비트라인과의 연결 방법에 따라 롬은 확산롬(DROM:Diffuse ROM), 메탈롬(MROM:Metal ROM), 비아롬(VROM:Via ROM) 등으로 나누어질 수 있다. 예컨대, 메탈롬 또는 비아롬의 경우, 콘택공정을 통한 콘택홀 유무에 따라서 메모리 셀과 비트라인과의 전기적 연결이 결정된다. 도1a 및 도1b는 메탈롬 또는 비아롬의 단위 셀에 대한 등가회로도이다. 즉, 콘택홀에 의해서 비트라인과 메모리 셀이 연결되면(도1a 참조) 비트라인이 방전되기 때문에 데이터 "0"이된다. 반편, 콘택홀이 형성되지 않아 비트라인과 메모리 셀이 연결되지 않으면(도1b 참조) 비트라인을 통한 방전은 발생하지 않기 때문에 데이터 "1"이 된다.
본 발명은 롬의 특성에 부합하는 셀 구제를 제공한다. 예컨대, 비아롬 또는 메탈롬의 경우, 그 제조 공정에서 콘택홀이 뚤려 데이터 "0"으로 코딩되어야 할 셀이 콘택홀이 뚤리지 않는 데이터 "0" 불량만이 발생할 것이다. 따라서, 비아롬 또는 메탈롬의 경우, 데이터 "0" 불량을 구제하기 위해서 롬 메모리 장치 내에 통상적으로 존재하는 접지선으로서 불량 셀을 대체한다. 이를 위해 롬은, 메모리 셀 어레이의 출력 및 접지선 중 어느 하나를 선택하여 출력하는 다중화부 및 상기 다중화부에 선택신호를 인가하는 불량 셀 구제 제어부를 구비한다. 즉, 입력되는 주소가 불량 셀에 대응하면, 상기 불량 셀 구제 제어부는 예컨대 논리 하이 상태의 선택신호를 상기 다중화부에 인가한다. 이에 따라 상기 다중화부는 데이터 "0" 불량이 발생한 메모리 셀 대신 접지선을 선택하여 출력하여, 데이터 "0" 불량을 구제한다.
반면, 롬 제조 공정의 특성상 데이터 "1" 불량만 발생한다면 접지선 대신 동작전압선을 사용하여 데이터 "1" 불량 셀을 대체한다.
단순히 접지선 또는 동작전압선을 다중화부의 일 입력으로 하고, 롬 메모리 셀 어레이 출력을 다중화부의 다른 입력으로 하면된다.
또한 롬 제조 특성상 데이터 "1" 불량 및 데이터 "0" 불량이 모두 발생한다면, 롬은 접지선 및 동작전압선 중 어느 하나를 선택하여 상기 다중화부에 전달하는 또 다른 다중화부를 더 구비한다. 이때, 불량 셀 구제 제어부는 상기 추가적인 다중화부를 제어하는 또 다른 선택신호를 더 생성한다.
도2는 데이터 "0" 불량을 구제할 수 있는 롬 장치를 개략적으로 도시한 블록도이다. 도2를 참조하여 본 발명에 따른 셀 구제 기능을 구비한 롬 장치는, 셀 어레이부(140)의 특정 셀에 저장된 데이터 및 접지전압(Vgnd)을 나타내는 접지선(200)을 입력받고 선택신호(CS1)의 논리 상태에 따라 이들 중 어느 하나를 선택하여 출력하는 다중화부(180)와, 입력되는 주소에 따라 상기 다중화부(180)에 인가되는 선택신호(CS1)를 활성화 또는 불활성화 시키는 셀 구제 제어부(120)를 포함한다. 셀 어레이부(140)는 사용자의 요구에 의해 미리 정해진 데이터 값을 저장하는 다수의 메모리 셀들로 구성된다.
본 발명에 따른 셀 구제 기능을 갖는 롬 장치는 또한 입력되는 주소에 대응하여 상기 셀 어레이(140)로 부터 특정 셀을 선택하는 셀 선택부(100)와, 상기 셀 선택부(100)에 의해 선택된 특정 셀에 저장된 데이터를 감지증폭하는 감지증폭부(160) 및 상기 다중화부(180)의 출력단에 연결된 데이터 출력부(220)을 더 포함한다. 상기 감지증폭부(160)의 출력이 상기 다중화부(180)의 일 입력으로 제공된다. 상기 다중화부(180)의 다른 입력은 상기 접지선(200)이다.
접지선(200)은 롬 내부에 통상적으로 존재하는 접지된 배선, 즉, 접지전압을 나타내는 배선이다. 롬 동작시 접지되는 임의의 배선이다. 단순히 접지선(200)을 다중화부(180)의 다른 입력단에 전지적으로 연결시키면 된다. 이와 같은 셀 구제 기능을 갖는 롬은 셀 구제를 위한 별도의 예비 셀 어레이가 필요치 않다. 또한 구제된 셀에 대한 테스트가 필요치 않다.
상기 셀 선택부(100)는 주소를 입력받는 제어부(102), 상기 제어부(102)의 제어하에 입력된 주소의 행 주소를 해독하는 행 해독부(104), 상기 행 해독부(104)에 의해서 선택된 특정 행을 구동하는 행 구동부(106) 및 입력된 주소의 열 주소를 해독하여 특정 열을 선택함으로써 입력된 주소에 대응하는 메모리 셀을 선택하는 열 해독부(108)를 포함한다. 상기 감지증폭부(160)는 제어부(102)의 제어하에 입력된 주소에 대응하는 특정 메모리 셀에 저장된 데이터를 감지하여 증폭하여 상기 다중화부(180)에 전달한다.
상기 셀 구제 제어부(120)는 입력된 주소에 따라 선택신호(CS1)를 활성화 또는 불활성화 시켜 상기 다중화부(180)에 인가함으로써 상기 다중화부(180)의 출력을 제어한다.
즉, 정상 상태의 경우(입력된 주소가 정상 셀에 대응할 때), 상기 셀 구제 제어부(120)은 예컨대, 논리 로우 상태의 선택신호(CS1)를 발생하고, 이에 따라, 상기 다중화부(180)는 셀 어레이부(140)의 출력을 데이터 출력부(220)에 전달한다.
하지만, 입력된 주소에 대응하는 셀이 불량 셀(데이터 "0" 불량)이면, 상기 셀 구제 제어부(120)는 논리 하이 상태의 선택신호(CS1)를 발생하여 상기 다중화부(180)에 인가한다. 이에 따라, 상기 다중화부(180)는 상기 접지선(200)을 선택하여 상기 데이터 출력부(220)에 전달한다. 결과적으로, 데이터 "0" 불량이 구제된다.
도3a 및 도3b는 일 실시예에 따라 상기 셀 구제 제어부(120)를 퓨즈를 사용하여 구현한 것을 보여주기 위한 도면들이다.
도3a는 본 발명의 일 실시예에 따른 셀 구제 제어부(120)를 개략적으로 도시한 블록도이다. 도3b는 도3a에 도시된 퓨즈박스들 각각에 대한 상세 회로도이다.
도3a를 참조하여, 셀 구제 제어부(120)는 입력되는 n 비트의 주소 AX[(n-1) - 0]에 대응하는 n개의 퓨즈박스들 FB0~FB(n-1)(300), 이들 퓨즈박스들의 출력단에 연결된 다수의 낸드 게이트들 NG0 ~ NG(k-1) (320) 및 상기 낸드 게이트들 NG0 ~ NG(k-1) (320)에 연결된 노아 게이트 NOR (340)로 구성된다. 여기서 k는 n보다 작다. 상기 노아 게이트(340) 출력이 선택신호(CS1)가 되어 상기 다중화부(180)에 제어신호로서 인가된다. 각각의 퓨즈박스들 FB0~FB(n-1)(300)은 입력되는 주소 비트에 대응하여 퓨징되는 두 개의 주소 퓨즈들을 포함한다.
입력되는 주소가 불량 셀에 대응할 경우, 각 퓨즈박스들(300)의 출력들 FO0 ~ FO(n-1)이 모두 논리 하이 상태가 되도록 각 퓨즈박스들의 특정 퓨즈가 퓨징된다. 이에 따라 상기 낸드 게이트들(320)의 출력이 모두 논리 로우 상태가 되고, 결국, 상기 노아 게이트(340)의 출력은 논리 하이 상태가 되어 논리 하이 상태의 선택신호(CS1)가 상기 다중화부(180)에 인가된다.
구체적으로, 도3b를 참조하여, 상기 퓨즈박스들 FB0~FB(n-1)(300) 각각은 두 개의 씨모스(CMOS) 전달 게이트들(302, 304), 각 전달 게이트에 일단이 연결된 두 개의 주소 퓨즈들 F_0(306), F_1(308), 그리고, 상기 두 퓨즈들 F_0(306), F_1(308)의 다른 일단들이 연결되어 형성된 퓨즈박스 출력단 Fouti 및 접지전극 사이에 연결된 엔모스(NMOS) 트랜지스터(309)를 포함한다.
퓨즈박스에 입력되는 주소 AXi 는 두 개의 전달 게이트들(302, 304)에 입력되되 어느 하나의 전달 게이트(304)는 반전기(310)를 통해서 논리 상태가 반전되어 입력된다. 즉, 두 개의 전달 게이트들(302, 304)은 서로 반대되는 위상(또는 논리 상태)의 신호를 입력받는다. 클록 신호 CLK 및 그것의 위상이 반전된 클록바 신호 CLKB가 전달 게이트들(302, 304)의 엔모스 게이트 N1, N2 및 피모스 게이트 P1, P2에 각각 제어신호로서 인가된다. 상기 전달 게이트들(302, 304)의 엔모스 게이트 N1, N2가 서로 연결되어 클록 신호 CLK를 인가받는다. 상기 전달 게이트들(302, 304)의 피모스 게이트 P1, P2가 서로 연결되어 클록바 신호 CLKB를 인가받는다. 상기 엔모스 트랜지스터(309)의 게이트는 클록바 신호 CLKB를 인가받는다. 이와 같은 퓨즈박스는 입력되는 주소의 비트수 만큼 필요하며, 서로 동일하다.
입력되는 주소(AXi)가 불량 셀을 지정할 경우, 입력된 주소 비트가 "0"이면 각 퓨즈박스들의 퓨즈 F_0(306)이 절단(퓨징)되고, 입력된 주소 비트가 "1"이면 각 퓨즈박스들의 퓨즈 F_1(308)이 절단(퓨징)된다. 한편 엔모스 트랜지스터(309)는 논리 로우 상태의 클록바 신호 CLKB를 인가받기 때문에, 턴-오프된다. 따라서, 퓨즈박스 출력단 Fouti 은 논리 하이 상태의 신호를 출력한다.
이제 도3a와 도3b를 참조하여, 먼저, 입력되는 주소(AX[(n-1)-0]가 정상 셀을 지정할 경우, 퓨즈박스들의 주소 퓨즈들은 퓨징되지 않는다. 클록바 CLKB가 논리 로우 상태이기 때문에, 엔모스 게이트(309)는 턴-오프된다. 한편, 두 CMOS 전달 게이트들(302, 304)는 모두 턴-온 되기 때문에, 각각 입력되는 논리적으로 서로 반대 상태의 주소 비트(즉, 서로 논리적으로 반대 상태의 신호)가 퓨즈들 F_0(306), F_1(308)을 통해 퓨즈박스 출력단 Fouti 에 출력된다. 즉, 주소 퓨즈 F_0(306) 및 주소 퓨즈 F_1(308)를 통해 어드레스 비트 "0"(즉, 논리 로우) 및 어드레스 비트 "1"(즉, 논리 하이)이 출력된다. 입력되는 주소 AXi가 "0"일 때는 AXi B "1"이 주소 AXi 가 퓨즈박스에 입력될 때 거치게 되는 드라이버 출력단쪽으로 접지되고, 입력되는 주소 AXi 가 "1" 일 때는 AXi "1"이 반전기 출력단 쪽으로 접지된다.
또는 마스터 퓨즈를 두어 구제하지 않을 때 퓨즈 출력이 논리 로우가 되도록 만드는 방법이 있을 수 있다.
이는 주소 비트 "1"이 접지되도록 상기 퓨즈박스 출력단 Fouti 에 연결된 노아 게이트(340)의 출력을 지연시키면 된다.
결국, 퓨즈박스들의 출력단들 FO0 ~ FO(n-1)에는 모두 논리 로우 상태의 신호가 출력되고, 상기 낸드 게이트들 (320) 및 노아 게이트(340)를 통과하여 논리 로우 상태의 선택신호(CS1)가 상기 셀 구제 제어부(120)에서 출력된다. 따라서 상기 다중화부(180)는 감지증폭부(160)를 통해서 입력된 주소에 대응하는 셀 어레이부(140)의 특정 셀에 저장된 값을 출력한다.
반면 입력되는 주소가 불량 셀(데이터 "0" 불량)을 지정하면, 입력되는 주소에 대응하는 각 퓨즈박스들의 주소 퓨즈들이 퓨징되어 각 퓨즈박스 출력단들 FO0 ~ FOn-1 에서는 모두 논리 하이 상태의 신호가 출력된다. 예컨대, 주소 "0"(논리 로우)이 입력되면 퓨즈 F_O(306)가 퓨징되어 결국 전달 게이트(304) 및 퓨즈 F_1(308)을 통해서 위상이 반전된 논리 "1"(논리 하이)이 퓨즈박스 출력단 Fouti 에서 출력된다. 마찬가지로 주소 "1"(논리 하이)이 입력되면 퓨즈 F_1(308)가 퓨징되어 결국 전달 게이트(202) 및 퓨즈 F_0(206)을 통해서 논리 "1"(논리 하이)이 그대로 퓨즈박스 출력단 Fouti 에 출력된다. 따라서, 모든 퓨즈박스들의 출력단들 FO0 ~ FO(n-1) 에서 논리 하이 상태의 신호가 발생되어 결국, 논리 하이 상태의 선택신호 CS1가 상기 다중화부(180)에 인가된다. 이에 따라 상기 다중화부(180)는 상기 접지선(200)을 선택하여 출력하여 데이터"0" 불량을 구제한다.
예컨대, 입력되는 주소가 8비트라면, 도3b에 도시된 퓨즈박스는 8개 FB0 ~ FB7 필요하다. 이때, 입력되는 주소 10100011 이 불량 셀을 지정한다고 하자. 이 경우, 퓨즈박스 FB0의 퓨즈 F_1, 퓨즈박스 FB1의 퓨즈 F_0, 퓨즈박스 FB2의 퓨즈 F_1, 퓨즈박스 FB3의 퓨즈 F_0, 퓨즈박스 FB4의 퓨즈 F_0, 퓨즈박스 FB5의 퓨즈 F_0, 퓨즈박스 FB6의 퓨즈 F_1, 퓨즈박스 FB7의 퓨즈 F_1이 각각 퓨징된다. 따라서 상술한 바와 같이 모든 퓨즈박스들의 출력은 논리 하이가 된다.
한편, 롬의 제조 공정상 데이터 "1" 불량만이 존재한다면, 이상에서 설명한 롬 장치에서 접지선 대신 동작전압선을 다중화부의 일 입력단으로 하면된다. 동작전압선 역시 롬 동작시 동작전압이 인가되는 배선으로서, 롬에 통상적으로 존재하기 때문에 이 경우에도 별도의 예비 셀 어레이가 필요치 않다.
도4는 데이터 "0" 불량 및 데이터 "1" 불량을 모두 구제할 수 있는 롬 장치를 개략적으로 도시한 블록도이다. 롬의 경우, 셀에 저장되는 데이터가 고정되어 있기 때문에, 특정 주소의 메모리 셀에 저장된 값이 데이터 "1"인지 데이터 "0"인지 알려져 있다. 즉, 메모리 셀에 접근하기 위한 주소가 입력되면, 입력된 주소로 부터 그 주소에 해당하는 셀이 불량 셀인지 그리고 불량 셀이면 어떤 유형의 불량인지 미리 정해진다. 따라서, 도2를 참조하여 설명한 롬 장치에 접지선 및 동작전압선을 두 입력단으로 하여 이들 중 어느 하나를 선택하여 출력하는 다중화부를 하나 더 추가하면 데이터 "0" 불량 및 데이터 "1" 불량을 모두 구제할 수 있다.
구체적으로 도4를 참조하여 설명을 한다. 도4에서, 설명의 편의 및 본 발명에 대한 명확한 이해를 위해 도2의 롬 장치에 대응하는 구성 요소에 대해서는 동일한 참조번호를 사용하였다. 도4를 참조하여, 본 실시예에 따른 롬은, 셀 선택부(100), 셀 구제 제어부(120'), 셀 어레이부(140), 감지증폭부(160), 다중화부(180), 추가의 다중화부(180'), 데이터 출력부(220)를 포함한다. 상기 추가의 다중화부(180')는 접지선(200) 및 동작전압선(200') 중 어느 하나의 출력을 선택하여 상기 다중화부(180, 다중화부1)에 전달한다. 상기 다중화부(180, 다중화부1)는 상기 감지증폭부(160)의 출력 및 상기 추가의 다중화부(180', 다중화부2)의 출력 중 어느 하나를 선택하여 상기 데이터 출력부(220)에 전달한다. 상기 다중화부들 180, 180'은 상기 셀 구제 제어부(120')가 발생하는 선택신호들 CS1, CS2에 각각 응답하여 그 출력을 선택한다.
예컨대, 입력된 주소가 데이터 "1" 불량이 발생한 셀이면, 상기 셀 구제 제어부(120')는 논리 하이 상태의 선택신호 CS1를 발생하여 상기 다중화부1(180)에 인가한다. 또 상기 셀 구제 제어부(120')는 논리 하이 상태의 선택신호 CS1으로 부터 불량 셀 유형에 따라 논리 하이 또는 논리 로우의 선택신호 CS2를 발생하여 상기 다중화부2(180')에 인가한다. 선택신호 CS2가 논리 로우 상태이면 상기 다중화부2(180')는 접지선(200)을 선택하고, 논리 하이 상태이면 상기 다중화부2(180')는 동작전압선(200')을 선택한다.
도5는 도본 실시예에 따른 셀 구제 제어부(120')를 개략적으로 도시한 회로도로서, 도3a 및 도3b를 참조하여 설명한 셀 구제 제어부(120)와 동일한 부분에 대하여는 도시를 생략하였다.
본 실시예에 따른 셀 구제 제어부(120')는 도3a의 셀 구제 제어부(120)에 추가적인 퓨즈박스(500)를 더 포함한다. 도5를 참조하여, 상기 추가적인 퓨즈박스(500)는 전원전압(Vcc) 및 접지전극 사이에 차례로 직렬로 연결된 저항기(506), 선택 퓨즈(F_0_1, 504), 엔모스 트랜지스터(502)를 포함한다. 상기 엔모스 트랜지스터(502)의 게이트는 도3a의 셀 구제 제어부(120)이 출력하는 선택신호 CS1를 인가받고, 소오스는 접지되고, 드레인은 상기 선택 퓨즈(504)에 연결된다. 상기 선택 퓨즈(504)와 상기 저항기(506)가 연결되어 출력노드(N_O, 505)를 형성한다. 상기 출력노드(505)가 상기 다중화부2(180')에 연결되어 선택신호 CS2를 그곳에 인가한다.
전원전압(Vcc)과 접지전극 사이에 전류 통로가 형성되면, 상기 출력노드(505)에는 상기 선택 퓨즈(504)와 상기 엔모스 트랜지스터(502)의 합저항 및 상기 저항기(506)의 저항의 비율에 의해 분압전압이 나타난다. 이때, 상기 저항기(506)의 저항을 상기 선택 퓨즈(504) 및 엔모스 트랜지스터(502)의 저항의 합보다 훨씬 크게한다. 이에 따라, 상기 선택 퓨즈(504)가 퓨징되지 않으면, 상기 전원전압(Vcc) 및 접지전극 사이에 전류 통로가 형성되고, 저항비에 의해 상기 출력노드(505)에는 전원전압(Vcc)보다 훨씬 작은 전압, 즉 논리 로우 상태의 선택신호 CS2가 발생한다. 반면, 상기 선택 퓨즈(504)가 퓨징되면, 상기 출력노드(505)에는 전원전압 즉, 논리 하이 상태의 선택신호 CS2가 발생한다.
예컨대, 데이터 "0" 불량이면 상기 선택 퓨즈(504)를 퓨징하지 않고, 데이터 "1" 불량이면 상기 선택 퓨즈(504)를 퓨징한다. 물론, 그 반대로 할 수 있다.
구체적으로 설명을 한다. 입력된 주소가 불량 셀에 해당하면, 상술한 바와 같이 셀 구제 제어부(120)는 논리 하이 상태의 선택신호 CS1를 출력한다. 논리 하이 상태의 선택신호 CS1에 의해 상기 엔모스 트랜지스터(502)가 도통된다. 한편, 입력된 주소에 대응하는 셀이 저장하는 데이터가 알려져 있기 때문에, 입력된 주소로 부터 데이터 "0" 불량인지, 데이터 "1" 불량인지 알 수 있다.
따라서, 만약, 입력된 주소가 데이터 "0" 불량에 해당하면, 상기 퓨즈(504)가 퓨징되지 않는다. 따라서, 상기 전원전압(Vcc) 및 접지전극 사이에 전류통로가 형성되고 이에 따라 상기 출력노드(505)에서 논리 로우 상태의 선택신호 CS2가 출력되어 상기 다중화부2(180')에 인가된다. 이에 따라 상기 다중화부(180')는 접지선(200)을 선택한다. 한편, 선택신호 CS1가 논리 하이 상태이기 때문에, 상기 다중화부1(180)는 데이터 "0" 불량이 발생한 셀 대신 상기 다중화부(180')의 출력을, 즉, 접지선(200)을 선택하여 상기 데이터 출력부(220)에 전달한다. 결과적으로 데이터 "0" 불량이 구제된다.
한편, 입력된 주소가 데이터 "1" 불량에 대응하면, 상기 선택 퓨즈(504)는 퓨징되기 때문에, 상기 출력노드(505)에는 논리 하이 상태의 선택신호 CS2가 발생한다. 이에 따라 상기 다중화부2(180')는 동작전압선(200')을 선택하고 결국, 상기 다중화부1(180)는 동작전압선(200')을 선택하여 출력한다. 이에 따라 데이터 "1" 불량이 구제된다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에 따르면, 불량 셀을 구제하기 위한 별도의 예비적인 셀 어레이가 필요하지 않게 되어 집적화에 매우 유리하다.
또한 불량 셀을 접지선 또는 동작전압선으로 대체하기 때문에, 대체할 셀에 대한 코딩 및 대체한 셀에 대한 테스트가 필요치않으며, 이에 따라 비용을 절감할 수 있다.
도1a 및 도1b는 각각 데이터 "0" 및 데이터 "1"을 저장하고 있는 롬 메모리 셀에 대한 등가회로도이다.
도2는 본 발명의 일 실시예에 따른 롬 메모리 장치를 개략적으로 도시한 블록도이다.
도3a는 도2의 셀 구제 제어부에 대한 상세 블록도이다.
도3b는 도3a의 퓨즈박스에 대한 상세 회로도이다.
도4는 본 발명의 다른 실시예에 따른 롬 메모리 장치를 개략적으로 도시한 블록도이다.
도5는 도4의 셀 구제 제어부를 개략적으로 도시한 회로도이다.
*도면의 주요 부분에 대한 부호의 설명
100: 셀 선택부 120, 120': 셀 구제 제어부
140: 셀 어레이부 160: 감지 증폭부
180, 180': 다중화부 200: 접지선
200': 동작전압선 220: 데이터 출력부

Claims (18)

  1. 복수 개의 메모리 셀들로 구성된 롬 셀 어레이;
    입력되는 주소에 응답하여 상기 복수 개의 메모리 셀들 중 특정 메모리 셀을 선택하는 셀 선택부;
    상기 셀 선택부에 의해 선택된 셀에 저장된 데이터를 감지하는 감지증폭부;
    상기 입력되는 주소에 응답하여 선택신호를 생성하는 셀 구제 제어부; 및
    상기 선택신호에 응답하여 상기 감지증폭부의 출력과 고정 전압을 나타내는 배선 중 어느 하나를 선택적으로 출력하는 다중화부를 포함하는 셀 구제 기능을 갖는 롬 장치.
  2. 제1항에 있어서,
    상기 셀 구제 제어부는 상기 입력되는 주소가 불량 셀에 해당하는지 그렇지 않는지 여부에 따라서 논리적으로 서로 상보적 상태를 갖는 선택신호를 생성하고,
    상기 다중화부는 상기 선택신호가 논리 제1상태이면 상기 배선을 선택하고, 논리 제2상태이면 상기 감지증폭부 출력을 선택하는 셀 구제 기능을 갖는 롬 장치.
  3. 제1항에 있어서,
    상기 배선은 상기 롬 장치에 존재하는 접지전압(Vgnd)을 나타내는 접지선(ground line) 및 동작전압(Vcc)을 나타내는 동작전압선(Vcc line) 중 어느 하나 이며,
    상기 불량 셀이 데이터 '0' 불량인 경우 상기 배선은 접지선이고, 데이터 '1' 불량인 경우 상기 배선은 동작전압선인 셀 구제 기능을 갖는 롬 장치.
  4. 제1항에 있어서,
    상기 셀 선택부는,
    상기 입력되는 주소를 해독하여 특정 행을 선택하는 행 해독부;
    상기 행 해독부에 의해서 선택된 행을 구동하는 행 구동부;
    상기 입력되는 주소를 해독하여 특정 열을 선택하는 열 해독부를 포함하는 셀 구제 기능을 갖는 롬 장치.
  5. 제1항에 있어서,
    상기 배선은 상기 롬 장치에 존재하는 접지전압(Vgnd)을 나타내는 접지선(ground line) 및 동작전압(Vcc)을 나타내는 동작전압선(Vcc line) 중 어느 하나이며,
    상기 셀 구제 제어부는, 상기 접지선 및 동작전압선중 어느 하나를 선택하여 상기 다중화부에 전달하는 또 다른 다중화부를 더 포함하고,
    상기 셀 구제 제어부는 상기 또 다른 다중화부의 출력을 제어하는 또 다른 선택신호를 더 생성하는 롬 장치.
  6. 제5항에 있어서,
    상기 셀 구제 제어부는 상기 입력되는 주소가 불량 셀에 해당하는지 그렇지 않는지 여부에 따라서 논리적으로 서로 상보적 상태를 갖는 선택신호를 생성하고,
    상기 다중화부는 상기 선택신호가 논리 제1상태이면 상기 배선을 선택하고, 논리 제2상태이면 상기 감지증폭부 출력을 선택하며,
    상기 또 다른 다중화부는 상기 선택신호가 논리 제1상태일때, 상기 또 다른 선택신호가 논리 제1상태이면 상기 동작전압선을 선택하여 출력하고, 논리 제2상태이면 상기 접지선을 선택하는 셀 구제 기능을 갖는 롬 장치.
  7. 제1항에 있어서,
    상기 셀 구제 제어부는,
    각각 두 개의 주소 퓨즈를 포함하며 상기 입력되는 주소의 비트 수에 대응하는 다수의 퓨즈박스들;
    상기 퓨즈박스들의 출력을 입력으로 하는 낸드 게이트들;
    상기 낸드 게이트들의 출력단에 연결된 노아 게이트를 포함하되,
    상기 입력되는 주소가 불량 셀을 지정할 경우, 입력되는 주소 비트에 대응하는 상기 퓨즈박스들 각각의 주소 퓨즈가 퓨징되어 상기 퓨즈박스들 각각이 제1상태의 선택신호를 출력하고,
    상기 입력되는 주소가 정상 셀을 지정할 경우, 상기 퓨즈박스들 각각의 주소 퓨즈들은 퓨징되지 않아 상기 퓨즈박스들 각각이 제2상태의 선택신호를 출력하는 셀 구제 기능을 갖는 롬 장치.
  8. 제5항에 있어서,
    상기 셀 구제 제어부는,
    각각 두 개의 주소 퓨즈를 포함하며 상기 입력되는 주소의 비트 수에 대응하는 다수의 퓨즈박스들;
    상기 퓨즈박스들의 출력을 입력으로 하는 낸드 게이트들;
    상기 낸드 게이트들의 출력단에 연결되어 상기 선택신호를 출력하고 이를 상기 다중화부에 인가하는 노아 게이트;
    상기 노아 게이트 출력단에 게이트가 연결되고, 소오스는 접지된 엔모스 게이트;
    상기 엔모스 게이트의 드레인에 일단이 연결된 선택 퓨즈;
    상기 선택 퓨즈의 타단에 일단이 연결된 저항기를 포함하되, 상기 저항기의 타단에는 동작전압이 공급되고 상기 선택 퓨즈 및 저항기 사이의 노드에서 상기 또 다른 선택신호가 발생하며,
    상기 입력되는 주소가 불량 셀을 지정할 경우, 입력되는 주소 비트에 대응하는 상기 퓨즈박스들 각각의 주소 퓨즈가 퓨징되어 상기 퓨즈박스들 각각이 제1상태의 선택신호를 출력하고,
    상기 입력되는 주소가 정상 셀을 지정할 경우, 상기 퓨즈박스들 각각의 주소 퓨즈들은 퓨징되지 않아 상기 퓨즈박스들 각각이 제2상태의 선택신호를 출력하며,
    발생한 불량 셀의 불량 유형이 데이터 "1" 불량이면, 상기 선택 퓨즈는 퓨징되어 상기 제2선택신호는 논리 제1상태가 되고 상기 제2다중화부는 동작전압선을 선택하여 출력하며,
    발생한 불량 셀의 불량 유형이 데이터 "0" 불량이면, 상기 선택 퓨즈는 퓨징되지 않아 상기 제2선택신호는 논리 제2상태가 되고 상기 제2다중화부는 접지선을 선택하여 출력하는 셀 구제 기능을 갖는 롬 장치.
  9. 미리 정의된 고정된 데이터 값을 저장하는 다수의 메모리 셀들로 구성된 셀 어레이부;
    입력되는 주소에 응답하여 특정 메모리 셀을 선택하는 셀 선택부;
    상기 선택된 셀에 저장된 데이터를 감지하는 감지증폭부;
    상기 입력되는 주소에 응답하여 제1선택신호 및 제2선택신호를 생성하는 셀 구제 제어부;
    상기 제1선택신호 및 상기 제2선택신호에 응답하는 제1다중화부 및 제2다중화부를 포함하되,
    상기 제1다중화부는 상기 제1선택신호에 응답하여 상기 감지증폭부의 출력 및 상기 제2다중화부의 출력 중 어느 하나를 선택하여 출력하고,
    상기 제2다중화부는 상기 제2선택신호에 응답하여 접지전압(Vgnd)을 나타내는 접지선 및 동작전압(Vcc)을 나나태는 동작전압선 중 어느 하나를 출력하는 셀 구제 기능을 갖는 롬 장치.
  10. 제9항에 있어서,
    상기 셀 구제 제어부는,
    상기 입력되는 주소가 불량 셀에 대응하면 논리 제1상태의 제1선택신호를 발생하고 정상 셀에 대응하면 논리 제2상태의 제1선택신호를 발생하며,
    상기 제1선택신호가 논리 제1상태일때, 불량 셀의 불량 유형에 따라 논리적으로 서로 상보적인 상태를 갖는 제2선택신호를 발생하는 셀 구제 기능을 갖는 롬 장치.
  11. 제10항에 있어서,
    상기 입력되는 주소가 불량이 발생한 불량 셀에 대응하면,
    상기 제1선택신호는 논리 제1상태가 되어 상기 제1다중화부는 상기 제2다중화부의 출력을 선택하여 출력하고,
    발생한 불량 셀의 불량 유형이 데이터 "1" 불량이면,
    상기 제2선택신호는 논리 제1상태가 되어 상기 제2다중화부는 동작전압선을 선택하여 출력하며,
    발생한 불량 셀의 불량 유형이 데이터 "0" 불량이면,
    상기 제2선택신호는 논리 제2상태가 되어 상기 제2다중화부는 접지선을 선택하여 출력하는 셀 구제 기능을 갖는 롬 장치.
  12. 제9항에 있어서,
    상기 접지선 또는 동작전압선은 각각 상기 롬 장치 내에 형성되어 있는 임의의 접지선 또는 동작전압선인 셀 구제 기능을 갖는 롬 장치.
  13. 제9항에 있어서,
    상기 셀 구제 제어부는,
    상기 입력되는 주소의 비트 수에 대응하는 다수의 퓨즈박스들;
    상기 퓨즈박스들의 출력을 입력으로 하는 낸드 게이트들;
    상기 낸드 게이트들의 출력단에 연결되어 상기 선택신호를 출력하고 이를 상기 다중화부에 인가하는 노아 게이트;
    상기 노아 게이트 출력단에 게이트가 연결되고, 소오스는 접지된 제1엔모스 게이트;
    상기 제1엔모스 게이트의 드레인에 일단이 연결된 선택 퓨즈;
    상기 선택 퓨즈의 타단에 일단이 연결되고 타단은 동작전압을 공급받는 저항기를 포함하되, 상기 저항기 및 선택 퓨즈가 연결된 노드에 상기 또 다른 선택신호가 발생하며,
    상기 퓨즈박스들은:
    주소 비트를 입력받는 제1씨모스 전달 게이트;
    상기 제1씨모스 전달게이트에 연결된 제1주소 퓨즈;
    상기 주소 비트의 위상이 반전된 주소 비트를 입력받는 제2씨모스 전달게이트;
    상기 제2씨모스 전달게이트에 연결된 제2주소 퓨즈;
    상기 제1주소 퓨즈 및 제2주소 퓨즈들이 연결된 출력노드 및 접지 사이에 연결된 제2엔모스 게이트를 포함하는 셀 구제 기능을 갖는 롬 장치.
  14. 제13항에 있어서,
    상기 입력되는 주소가 불량이 발생한 불량 셀에 대응하면,
    상기 제1선택신호는 논리 제1상태가 되어 상기 제1다중화부는 상기 제2다중화부의 출력을 선택하여 출력하고,
    발생한 불량 셀의 불량 유형이 데이터 "1" 불량이면,
    상기 제2선택신호는 논리 제1상태가 되어 상기 제2다중화부는 동작전압선을 선택하여 출력하며,
    발생한 불량 셀의 불량 유형이 데이터 "0" 불량이면,
    상기 제2선택신호는 논리 제2상태가 되어 상기 제2다중화부는 접지선을 선택하여 출력하는 셀 구제 기능을 갖는 롬 장치.
  15. 고정된 데이터 값을 저장하는 메모리 셀들을 구비한 롬의 불량 셀 구제 방법에 있어서,
    입력되는 주소에 응답하여 상기 메모리 셀들 중 특정 메모리 셀을 선택하고 상기 특정 메모리 셀의 구제를 위한 선택신호를 생성하는 단계와,
    상기 선택된 특정 메모리 셀에 저장된 데이터를 감지하는 단계와,
    상기 선택신호에 응답하여 상기 롬 장치 내에 존재하는 고정 전압을 나타내는 배선과 상기 선택된 특정 메모리 셀에 저장된 데이터 값 중 어느 하나를 선택하여 출력하는 단계를 포함하는 롬의 불량 셀 구제 방법.
  16. 제15항에 있어서,
    불량 셀이 데이터 '0' 불량이면 상기 배선은 접지전압(Vgnd)을 나나태는 접지선이고, 데이터 '1' 불량이면 상기 배선은 동작전압(Vcc)을 나타내는 동작전압선인 롬의 불량 셀 구제 방법.
  17. 제15항에 있어서,
    상기 입력되는 주소가 지정하는 메모리 셀이 정상 셀이면 상기 선택신호가 비활성화되어 상기 정상 셀이 선택되고, 불량 셀이면 상기 선택신호가 활성화되어 상기 배선이 선택되어 셀 단위 불량을 구제하는 롬의 불량 셀 구제 방법.
  18. 제17항에 있어서,
    상기 불량 셀의 불량 유형에 따라 접지전압(Vgnd)을 나나태는 접지선 및 동작전압(Vcc)을 나타내는 동작전압선 중 어느 하나를 선택하도록 하는 논리적으로 반대 상태를 갖는 또 다른 선택신호를 더 발생하며,
    상기 배선은 상기 접지선 또는 동작전압선인 롬의 불량 셀 구제 방법.
KR10-2002-0050116A 2002-08-23 2002-08-23 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법 KR100504114B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0050116A KR100504114B1 (ko) 2002-08-23 2002-08-23 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법
US10/601,560 US6882585B2 (en) 2002-08-23 2003-06-24 ROM memory device having repair function for defective cell and method for repairing the defective cell
JP2003287107A JP2004087103A (ja) 2002-08-23 2003-08-05 不良セル救済機能を有するｒｏｍメモリ装置及び不良セル救済方法
TW092121777A TWI222080B (en) 2002-08-23 2003-08-08 ROM memory device having repair function for defective cell and method for repairing the defective cell
FR0310107A FR2843824B1 (fr) 2002-08-23 2003-08-22 Dispositif de memoire morte ayant une fonction de reparation et procede de reparation de ce dispositif

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0050116A KR100504114B1 (ko) 2002-08-23 2002-08-23 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법

Publications (2)

Publication Number Publication Date
KR20040017690A KR20040017690A (ko) 2004-02-27
KR100504114B1 true KR100504114B1 (ko) 2005-07-27

Family

ID=31492895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0050116A KR100504114B1 (ko) 2002-08-23 2002-08-23 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법

Country Status (5)

Country Link
US (1) US6882585B2 (ko)
JP (1) JP2004087103A (ko)
KR (1) KR100504114B1 (ko)
FR (1) FR2843824B1 (ko)
TW (1) TWI222080B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101165027B1 (ko) * 2004-06-30 2012-07-13 삼성전자주식회사 반도체 메모리 장치에서의 리던던시 프로그램 회로
US7116590B2 (en) * 2004-08-23 2006-10-03 Micron Technology, Inc. Memory address repair without enable fuses
KR100763122B1 (ko) 2005-03-31 2007-10-04 주식회사 하이닉스반도체 면적이 감소된 반도체 메모리 장치의 리페어 제어 회로
KR102108838B1 (ko) * 2013-06-18 2020-05-11 삼성전자주식회사 임베디드 메모리 장치 및 그것을 포함한 메모리 컨트롤러
KR102492033B1 (ko) * 2018-03-26 2023-01-26 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182491A (ja) * 1991-12-27 1993-07-23 Nec Corp 不揮発性半導体記憶装置
KR950006873A (ko) * 1993-08-26 1995-03-21 미키오 이시마루 섹터-기초 용장 구조
KR20000014181U (ko) * 1998-12-30 2000-07-25 윤종용 이이피롬의 데이터 오류 발생 방지장치
JP2002063797A (ja) * 2000-08-22 2002-02-28 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2129585B (en) * 1982-10-29 1986-03-05 Inmos Ltd Memory system including a faulty rom array
JPH04278299A (ja) * 1991-03-07 1992-10-02 Sharp Corp 半導体記憶装置
JP2981346B2 (ja) * 1992-08-31 1999-11-22 シャープ株式会社 読み出し専用半導体記憶装置
US5502676A (en) * 1995-04-24 1996-03-26 Motorola, Inc. Integrated circuit memory with column redundancy having shared read global data lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182491A (ja) * 1991-12-27 1993-07-23 Nec Corp 不揮発性半導体記憶装置
KR950006873A (ko) * 1993-08-26 1995-03-21 미키오 이시마루 섹터-기초 용장 구조
KR20000014181U (ko) * 1998-12-30 2000-07-25 윤종용 이이피롬의 데이터 오류 발생 방지장치
JP2002063797A (ja) * 2000-08-22 2002-02-28 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US6882585B2 (en) 2005-04-19
FR2843824B1 (fr) 2009-05-15
TWI222080B (en) 2004-10-11
KR20040017690A (ko) 2004-02-27
US20040037122A1 (en) 2004-02-26
TW200403684A (en) 2004-03-01
FR2843824A1 (fr) 2004-02-27
JP2004087103A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
US6023431A (en) Low current redundancy anti-fuse method and apparatus
US5995422A (en) Redundancy circuit and method of a semiconductor memory device
EP0591870A2 (en) Improved fuse-programmable control circuit
US6553556B1 (en) Programmable element latch circuit
JP2778234B2 (ja) 冗長デコーダ回路
KR970012781A (ko) 컬럼 리던던시 회로를 가지는 반도체 메모리 장치
GB2302748A (en) Semiconductor memory cell repair
US6094381A (en) Semiconductor memory device with redundancy circuit
KR100364791B1 (ko) 로우 리던던시 회로를 구비한 비휘발성 강유전체 메모리 장치 및 그의 페일 어드레스 구제방법
KR100504114B1 (ko) 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법
US6178125B1 (en) Semiconductor memory device preventing repeated use of spare memory cell and repairable by cell substitution up to two times
US5757716A (en) Integrated circuit memory devices and methods including programmable block disabling and programmable block selection
JPH06295594A (ja) 半導体記憶装置
US6288964B1 (en) Method to electrically program antifuses
KR100314889B1 (ko) 개별적으로어드레스가능한유니트가결합된메모리셀을갖춘반도체메모리및반도체메모리작동방법
JPH07287996A (ja) 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置
US6288939B1 (en) Circuit configuration for monitoring states of a memory device
JPH06295593A (ja) 半導体記憶装置
JPH11110996A (ja) 半導体記憶装置
KR0177406B1 (ko) 스페어 디코더 회로
KR100924579B1 (ko) 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법
KR100312942B1 (ko) 반도체메모리
KR930003163A (ko) 리던던시 회로를 구비하는 반도체 메모리 장치
US20040208069A1 (en) Column repair circuit
KR20020064014A (ko) 번-인 테스트 기능을 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110705

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee