TWI222080B - ROM memory device having repair function for defective cell and method for repairing the defective cell - Google Patents
ROM memory device having repair function for defective cell and method for repairing the defective cell Download PDFInfo
- Publication number
- TWI222080B TWI222080B TW092121777A TW92121777A TWI222080B TW I222080 B TWI222080 B TW I222080B TW 092121777 A TW092121777 A TW 092121777A TW 92121777 A TW92121777 A TW 92121777A TW I222080 B TWI222080 B TW I222080B
- Authority
- TW
- Taiwan
- Prior art keywords
- fuse
- cell
- selection signal
- output
- selection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
1222080 五、發明說明(1) 發明所屬之技術領域 本發明疋有關於《籍口 -nnM、一从 z、頃 5己憶體(Read Only Memory, 間柄ROM) το件’且特別是有關於一種具有修復缺陷胞功能 之ROM記憶元件,以及一種修復缺陷胞之方法。 先前技術 根據電源關閉時是否仍可保持其中儲存的資料,可將 半導體記憶體概括分成揮發性記憶體(v 〇 1 a t i i e memories)及非揮發性記憶體(n〇n — v〇latile兩 大類。揮發性記憶體包括動態隨機存取記憶體(Dy nam 土 c Random Access Memory,簡稱DRAM)以及靜態隨機存取記憶 體(Static Random Access Memory,簡稱SRAM)元件,非揮 發性a己憶體包括R 〇 M s、快閃記憶體(f 1 a s h m e m o r i e s )、 等等。這些記憶體是用來儲存系統所處理的資料。對於當 成一儲存單元而言,記憶胞必須可穩定地儲存系統處理的 資料。因此,極需要一種可用於各種記憶胞的測試方法。 習知的揮發性記憶體結合一個以冗餘記憶胞 (redundant memory cells)取代缺陷胞(defective cells)的冗餘電路(redundancy circuit)。當接收到—個 用來定址(addressing)缺陷胞的外部位址(external address)時,像這樣的冗餘電路會讓與缺陷胞連接的_字 元線(word line)停用(disabled),而且接下來可存取對 應的冗餘記憶胞。換言之,一個主記憶胞陣列的缺陷字元 線,會由一冗餘胞陣列的對應冗餘字元線所取代。 在R 0 Μ的範例中,資料是根據使用者需求,在製程期目
11989pif.ptd
第6頁 1222080
儲^ f記憶胞中。換言之,在製程完成之後,在記憶胞中 二子貝料係為固定(或是不變動)。相較於DRAM aSRAM而 σ 需要一個額外的資料編碼步驟。換言之,習知的 ROM的修復方法包括將連接到缺陷胞的一字元線,以一對 f的几餘字元線取代,而且對用來取代的冗餘字元線,執 =一個資料編碼動作,以使得即將儲存在缺陷胞中的資 料’可儲存在取代的冗餘字元線的冗餘胞中。 口此’習知的修復方法需要一個冗餘記憶胞陣列。此 外’因為在修復之後,需要一個冗餘記憶胞陣列的資料編 碼步驟’所以該方法程序複雜而且成本增加。再者,因為 几餘胞係以一列(r 〇 W )或一行(c 〇 1 u m n )為單位修復,所以 修復效率下降,而且需要許多冗餘記憶胞。造成實現高密 度ROM的障礙。此外,還必須執行修復過的冗餘胞的測試 工作’就像是一個主記憶胞陣列。 發明内容 有鑑於此,本發明提供一種具備可應用在高密度元件 的修復功能的ROM記憶元件。 本發明更加提供一種適用於ROM記憶元件的修復方法。 根據本發明一方面,具備修復功能的ROM記憶元件及修 復方法’係使用存在於ROM記憶元件中的一接地線或一操 作(例如電源供應)電壓線。此外,根據本發明另一方面, 具備修復功能的ROM記憶元件及修復方法,係藉由一位元 胞卓元(b i t c e 1 1 u n i t )修復缺陷胞。其中,該接地線係 為存在ROM記憶元件中的一個接地的電線,而且其電壓位
11989pif.ptd 第7頁 1222080 五、發明說明(3) 準對應於邏輯資料。該操作電壓(operating voltage) 線係為其上施加一個像是VCC的操作電壓的電線,而且其 電壓位準對應於邏輯π Γ資料。因此,不需要使用分開的 冗餘記憶胞,而且不需測試替代過的記憶胞。 較特別的是,ROM記憶元件包括一個本身具有複數個記 憶胞的ROM胞陣列;一個胞選擇組件(cell selecting sect ion),根據一輸入位址,選擇該些記憶胞的至少其中 之一;一個感測放大器組件(sense amplifier section),感測儲存在選定記憶胞中的資料;一個修復控 制組件(repair control secti〇n),根據該輸入位址,產 生一第一選擇訊號;以及一個第一多工傳輸組件(first multiplexing section),根據該第一選擇訊號,選擇及 輸出感測放大器組件的輸出或一固定電壓。 修復控制組件會根據該輸入位址是否對應於一缺陷 胞,而產生具有互補狀態(c〇mplementary states)其中一 狀態的該第一選擇訊號。此時,當該第—選擇訊號ς於二 第-邏輯狀態時’第一多工傳輸組件會選擇該線,而當 一選擇訊號位於一第二邏輯狀態時,該第一多工傳輪二 會選擇感測放大器組件的輪中。苴巾,楚 、 ㈣古站能品结中4 一邏輯狀態係為 2,第-邏輯狀態及第二邏輯狀態亦可相=大;來:, 當輸入位^係對應於—缺陷胞時,修復控制組件奋 邏輯高狀悲的第-選擇訊號,而當輸入位址係; 常胞時,該修復控制組件會產生具有邏輯低狀 第8頁 11989pif.ptd 1222080 五、發明說明(4) η 選擇訊號位於邏輯高狀態時,第 態時,第一多工而當第一選擇訊號位於邏輯低狀 " 輸組件會選擇感測放大器組件的輪屮。 該固定電壓係從其中分別包含接地電壓和操作電壓電。 線的^牛的接地線及操作電壓線中選出乍n電 說’當缺陷胞具有—缺陷時,該 +例束 ,地線的接地電遂,而當該缺陷 時,該固定電麼為不接地的一操作電Μ。 #1缺b 此ROM記憶=件適用於製程中所指定的任何缺陷類 第U ί ΠΓ0,缺陷出現,則接地線會被用來當成 f夕工傳輸組件的輸入。⑹果資料Τ缺陷 :成 /選線擇會Λ用Λ當成第一多工傳輸組件的輸入。 胞選擇組件包括一個列解碼器組件, 址的一列位址,以選擇一列;一個 •、’、輸位 所選取的Μ;以及-個行解碼器組件,用來碼二來驅動 的一行位址,以選擇一行。 解馬輸入位址 在本較佳實施例中,該修復控告丨 絲盒(fuse boxes),分別對應於輸入位牛址ζ括一複數―個保險 且包括兩個保險絲(fuses); 一 、位兀唬碼並 二)的解碼方塊,…收該 -個連接至該些與非閘輸出的或 :出,以及 指向一缺陷胞時’在對應輸入位址位元虽輸入位址 的兩保險絲的其中之一會切斷,以一目應保險絲盒中 訊號。當輸入位址指向—正常胞時:;:第-狀態的 在對應保險絲盒中的 m 11989pif.ptd 第9頁 [222〇8〇 五、發明說明(5) 兩保險絲都不會切斷,以輸出一具有一第二狀態的訊號。 舉例來說,當輸入位址指向一缺陷胞時,如果對應位址位 疋為"〇 ",則保險絲盒中的一第一保險絲會熔斷,如果對 應位址位元為” 1 ",則保險絲盒中的一第二保險絲會 斷。 “具備修復功能的一個ROM記憶元件包括一個具有複數 記憶胞的胞陣列組件,其中每一記憶胞儲存一固定資料 :個胞選擇組件’根據一輸Λ位址,選擇該些記憶胞 登^少其中之一卜個感測放大器組件,用來感測儲存在 =疋記憶胞々中的資料;-個修復控制組件,根據該輸入位 =二產生一第一選擇訊號及一第二選擇訊號·以及第一及 2傳Ϊ組件,分別響應該第一及第二選擇訊號而動 * ^弟一多工傳輸組件係根據該第一選擇訊號,選 =感:]放大器組件的輸出及第二多工傳輸組件的輸 =的,、中之一。第二多工傳輸組件係根據該第二選擇訊 ί之ί擇接地電壓的接地線及操作電壓的操作電壓線的其 當輸入位址對應於一缺陷胞時,修復控制組 j有:穴邏輯狀態的第一選擇訊號,而當輸入位、產生 =正:胞時’修復控制組件會產生具有一第二邏= 狀$日± 一擇3fl號。此外,當該第一選擇訊號位於第一邏& 狀悲日守,纟亥修復和:舍丨丨&日/生,. 、輯 j. H ii - λ- „ Γ 、,,件_根據缺陷胞的缺陷類型,產生 J互補狀怨的其中一狀態的產士 輸入位址係關於一資許缺㈣,該修復控制二^ 11989pif.ptd 第10頁
生具有一第一狀態的第二選擇訊號 二資料"0”缺陷時’該修復控制組4 態的第二選擇訊號。 而當輸入位址係關於 會產生具有一第二狀 因此,當輸入位址對應於一缺陷 :::-邏輯狀態,而且第一多工傳輸組件會選 二=組件的輸:。當缺陷胞具有一資料"Γ,缺陷時,第 一 k擇汛號具有苐一邏輯狀態,而且第二多工傳 = ^ , 〇 t^p; 有一資料”0”缺陷時,第二選擇訊號具有第二邏輯狀 :而且第二多工傳輸組件會選擇接地線 復資料”0”缺陷。 心曰修 在本較佳實施例中,該修復控制組件包括複數個對應 1輸入位址的一位元號碼的保險絲盒;一個具有複數個盥 非閘(NAND gate)的解碼方塊,用來接收該些保險絲盒的、 輪出;以及一個連接至該些與非閘輸出的或非閘(n〇r), 用來輸出第一選擇訊號;一個第—NM〇s電晶體,具有一連 接以接收或非閘輸出的閘極,以及一接地的源極;一個選 擇保險絲’具有連接到一個電晶體的一汲極的一端; 以及個電阻為’具有連接到該選擇保險絲的另一端的一 端’以及連接以接收一操作電壓以及從該選擇保險絲和該 電阻器互相連接的接點上所輸出的第二選擇訊號的另一 端。 其中,每一該些保險絲盒包括一個第一CMOS傳輸閘 (transmission gate),用來接收一位址位元;一個第一
1222080 五、發明說明(7) 位址保險絲,連接到該第一CM0S傳輸閘;一個第:CM〇s傳 輸閘’係為該位址位元的反相版本;一個第二位址保險 絲,連接到該第二CMOS傳輸閘;以及一個第二cmos電晶 體’連接在該第一及第二位址保險絲和一接地電壓互相連 接的接點之間。 該修復方法包括下列步驟:首先根據輸入位址所指向 的記憶胞係為一缺陷胞或一正常胞,產生一選擇訊號;以 及根據該選擇訊號,選擇及輸出一固定電壓或該被指向記 憶胞的一資料值,其中該固定電壓係為存在R〇M記憶元件 中的一操作電壓。 备所指定的記憶胞係為一正常胞時,該選擇訊號為停 用(inactivated),而且該被指定的記憶胞會被選定。然 而,當該被指定的記憶胞係為一缺陷胞時,該選擇訊號為 啟動,而且該固定電壓會被選定。換言之,會替換該輸入 位址的缺陷胞。 當該缺陷胞係為一資料” 〇 ”缺陷時,該固定電壓係為來 自接地線的一接地電壓。另一方面,當該缺陷胞係為一資 料” 1 ”缺陷時,該固定電壓係為來自操作電壓線的一操、 電壓。 、 此時,如果資料"0”及"1"缺陷同時出現,則會更加產 生具有邏輯性互補狀態的另一選擇訊號。因此,根據該缺 陷胞的一缺陷類型,可選擇接地線及操作電壓線的其中之 —— Ο 為讓本發明之上述和其他目的、特徵、和優點能更明
11989pif.ptd 第12頁 1222080
並配合所附圖式,作詳細 顯易懂,下文特以較佳實施例 說明如下: 實施方式: 以下將參考所附繪圖,詳細說明本發明實施例。 第1 A圖係代表一個儲存資料,,〇,,的R 〇 M記憶元件的 電路’而第1B圖係代表-個儲存資料π丨’’的漬記憶元 等效電路>。第2圖係顯示根據本發明第一較佳實施例的一、 ROM記憶兀件的方塊圖。第2圖中的酬記憶元件不用 胞’便可修復具有資料”〇”的缺陷胞。 餘 請參考第2圖所示,具備修復功能的ROM記憶元件包括 一個胞選擇單元100、一個修復控制組件12〇、一個胞陣 組件140、一個感測放大器組件16〇(在圖中簡稱為,,sa")、 一個多工傳輸組件180(在圖中簡稱為,,Μϋχ")、以及一個 料輸出組件220。該胞選擇組件丨〇〇包括一個控制組件、 1 02,用來接收一位址;一個列解碼組件丨〇4,在該控制組 件1 0 2的控制下,解碼所接收位址的一列位址;以及一個 行解碼組件1 0 8,藉由解碼所接收位址的一行位址及選擇 一心定行’選擇所接收位址的一指定記憶胞。該胞陣列組 件1 4 0係由複數個分別根據使用者需求,儲存資料值的記 憶胞所組成。 胞選擇組件1 0 〇根據所接收到的位址,選擇胞陣列組件 1 4 0其中至少一記憶胞。資料輸出組件2 2 0係連接至該多工 傳輸組件180的一輪出,而且感測放大器組件160感測及放 大來自該胞選擇組件丨〇 〇所選擇的一或多個記憶胞的資
11989pif.ptd 第13頁 1222080
修復控制組件丨2〇根據所接收的位址,啟動或停用傳 到多工傳輸組件j 8 〇的一選擇 、 I &擇Λ唬CS1。多工傳輸組件18〇 根據该選擇汛號CS1,選擇所接收訊號的豆中之一。 地線20 0為在一般R0M記憶元件中的接地線。換言之, 地線弋0為一連接至接地電壓的電線,或是當_記憶元件 運作時,任何接地的電線。地線2 〇 〇可輕易地連接至多工 傳輸組件180的其他輸入。 上述的ROM記憶元件並不需具有用來修復缺陷胞的冗餘 胞陣列。而且不需要測試修復過的記憶胞。 換言之,在正常狀態(當接收位址對應於一正常胞) =、,舉例來說,修復控制組件丨20會產生具邏輯低狀態的 一選擇訊號cs 1,使多工傳輸組件1 8〇將胞陣列組件1 4〇的 一輸出’傳送到資料輸出組件220。 然而’如果對應於所接收訊號的記憶胞為一缺陷胞, 則修復控制組件1 2 〇會產生具邏輯高狀態的選擇訊號Cs 1, 使多工傳輸組件180選擇地線200。地線200的接地電壓位 準會經由多工傳輸組件丨8 〇,傳送到資料輸出組件2 2 〇。因 此’不用冗餘胞陣列,便可修復資料,,〇 ”缺陷。 第3 A圖係顯示第2圖所示的修復控制組件1 2 〇的一較佳 實施例’而第3B圖係顯示第3 A圖所示的保險絲盒的一較佳 實施例。
11989pif.ptd
1222080 五、發明說明(ίο) — " - 請參考第3A圖所示,修復控制組件12〇包括一個保險絲 盒方塊3 0 0、一個解碼方塊32〇、以及一個或非閘34()。該 保險絲盒方塊3 00是由複數個分別對應於輸入位址位元 ΑΧΟ-AX(n-l)的保險絲盒FB〇 — FB(n—丨)所組成。每一該些保 險絲盒FBO-FB(n-1 )接收一輸入位址位元AXi (卜〇到^。 、一個時脈訊號CLK、以及一個時脈訊號CLK的反相訊號 CLKB(下文中稱為反相時脈訊號)。解碼方法32〇係由複數 個與非閘(NAND gate)NGO-NG(k-l)(其中k為小於n的整數) 所組成,用來接收及解碼保險絲盒方塊3 〇 〇的輸出訊號 FOO-FO(n-l)。或非閘340接收與非閘NGO-NG(k-l)的輸出 訊號,並且輸出接下來會供應給第2圖中的多工傳輸組件 180的一選擇訊號CS1。每一該些保險絲盒fb〇 —ρβ(η —1)具 有兩個可根據一輸入位址位元選擇性切斷的保險絲。 當輸入位址係對應於一缺陷胞時,在每一該些對靡保 險絲盒FB0-FB(n-1)中的一保險絲會被切斷,使保險^盒 FB0-FB(n-1)的所有輸出訊號F〇〇-F0(n-1)都具有一邏輯"高 狀態。此時,與非閘NG0-NG(k-丨)的所有輸出/訊號都為^ 輯低位準,因此造成或非閘340的輸出為邏輯高位準。換 言之,具邏輯高狀態的選擇訊號CS1,會提供給多工傳輸 組件1 8 0。 & 請參考第3Β圖所示,每一該些保險絲盒FB〇 —FB(n —丨)都 包括兩個CMOS傳輸閘302和304、兩個保險絲6和308、一 個反相器310、以及一個NM0S電晶體30 9。其中,每一CM〇s 傳輸閘302和304都包括一 PM0S電晶體及一關〇s電晶體。舉
U989pif.ptd
第15頁 1222080 發明說明(11) 例來說,傳輸閘302係由一pm〇S電晶體P1及一NM〇S電晶體 N1所組成,而傳輸閘3〇4係由一pMOS電晶體p2及一麗〇3電 晶體N 2所組成。 一個輸入位址位元AX i直接供應給傳輸閘3 〇 2,並且經 由反相态3 1 0,供應給傳輸閘3 〇 4。換言之,傳輸閘3 〇 2和 3 0 4分別接收相位(或邏輯狀態)互補的訊號。時脈訊號CLk 供應給NM0S電晶體N1和们的閘極,而反相時脈訊號CL〇則 供應給PM0S電晶體pi和P2的閘極。NM〇s電晶體3〇9連接在 輸出)而點Fouti及接地電壓之間,並且由反相時脈訊號““ 控制。所需的如第3 B圖所示的保險絲盒號碼,係與輸入位 址位元的號碼相同。 假設輸入位址AXi係指定一缺陷胞。則在此假設下,如 果輸入位址位元為"〇 ”,則在每一保險絲盒中的保險絲3 〇 6 會被切斷或熔斷。如果輸入位址位元為”丨”,則在每一保 險、、糸益中的保險絲3 〇 8會被切斷或溶斷。此時,因為關 電晶體3 0 9接收具邏輯低狀態的反相時脈訊號CLKB,故其 為關閉。因此,該保險絲盒的輸出訊號1?〇111:1為邏輯高位 準〇 以下將參考第3 A圖和第3B圖,詳細說明修復控制電路 的動作細節。首先,當輸入位址Αχ[(Γ1 —〇 :〇]指定一正常 胞時、,在對應保險絲盒FB0 —FBb—D中的保險絲3〇6和3〇8 都未被切斷或熔斷。因為反相時脈訊號CL〇此時係位於邏 輯低狀態,所以NM0S電晶體309為變成關閉。因為此時傳 輸閘3 0 2和3 0 4皆為開啟,所以為互補狀態的輸出訊號Αχ 土
1222080 五、發明說明(12) 和ΑΧιΒ會經由對應傳輸閘及保險絲,傳送到輸出端點以^^ i。換言之,位址位元” 〇”會經由傳輸閘3〇2及保險絲3〇6, 傳送到輸出端點Fouti,而位址位元,’ 1"則會經由傳輸閘3〇4 及保險絲3 0 8 ’傳送到輸出端點}?0ll t。當輸入位址ax i為 π 〇 π時,一個π Γ的反相位址位元AX i B,會經由一驅動器 (未繪示)接地,而位址AXi —個經此輸入至一保險絲盒。 當輸入位址AXi為"Γ時,會經由反相器31〇(也就是反相器 310的NM0S電晶體)將其接地。因此該輸出訊號仏以為°鞋 低位準。 當使用主保險絲(master fuse)時,當其未修復時,還 有一種使主保險絲的輸出變成邏輯低位準的方法可使用。 可藉由延遲與保險絲盒的輸出訊號F〇uti耦合的或非閘 3 4 0的輸出完成此功能,以將位址位元”丨,,接地。 綜合以上說明,因為低位準訊號F〇〇 —F〇(n—丨)為從 絲盒FBO-FB(n-1)所輸出,所以會經由解碼方塊32〇及二 閘340產生具邏輯低狀態的選擇訊號CS1。因此,多工僖 組件180響應具邏輯低狀態的選擇訊號CS1,並且經 二 放大器組件160,選擇從胞陣列組件14〇的一指定 ^二 出的資料。 丁 Μ頃 yj \sj
A个调八视祉相疋一缺陷胞C資料丨丨〇丨丨缺 陷),則根據輸入位址的一數值,會切斷在每一保險絲各 中的兩個保險絲的其中一保險絲,以使得保險絲4 π 輸出高位準訊號F00-FOU — D。舉例來說,如果用I於缺7及 胞的輸入位址位元為” 〇”,則保險絲3〇6會被切斷,而且63
1222080
1的反相位址訊號Αχ i b會經由傳輸閘3 〇 4和保險絲3 〇 8, 傳送到輸出端點F0uti。同樣地,如果用於缺陷胞的輸入位 址位元為’’ 1 ’’’則保險絲3 0 8會被切斷,而且” 1 ”的位址訊 號A X i會經由傳輸閘3 〇 2和保險絲3 〇 β,不經修正而傳送到 輸出端點Fouh。因此,保險絲盒會輸出高位準訊號 FOO-F0(n-1),使該選擇訊號CS1變成邏輯高位準,因此造 成多工傳輸組件180選擇地線2 0 0。換言之,不需使用一單 獨冗餘胞,即可修復資料” 〇 ”缺陷。 舉例來说,如果輸入位址為一個八位元位址,則需要 如第3B圖所示的八個保險絲盒FB〇 —FB7。此時,假設輸入 位址π 1 0 1 0 0 0 1 1 ”為指定一缺陷胞。則在此例中,保險絲盒 FB0的保險絲308,保險絲盒FB1的保險絲3〇6,保險絲盒现 FB2的保險絲308,保險絲盒FB3的保險絲3〇6,保險絲$ FB4的保險絲306,保險絲盒FB5的保險絲3〇6,保險絲$ FB6的保險絲308,以及保險絲盒FB7的保險絲308都會被切 斷。如上所述,因此保險絲盒FB0 —FB7會分別輸出皆具邏 輯高位準的訊號F0-F7。 此日守’如果在製造r q Μ記憶元件之後存在一資料"111缺 陷,則請參考回第2圖所示,可藉由將多工傳輸組件18〇的 一輸入連接至並未接地的一操作電壓線(例如一電源供應 電壓),而非接到一接地線,而將其修復。該操作電壓線 係為當ROM記憶元件運作時供應一操作電壓的電線。因 此,不使用一單獨冗餘胞陣列,也可修復資料,,丨”缺陷。 第4圖係顯示一個可修復資料”〇,’及” Γ缺陷的R〇M =憶
1222080 五、發明說明(14) 元件的方塊圖。在ROM §己憶元件中,因為在記憶胞中的資 料係為固疋,所以先刖為開放給製造商自行決定在任何位 址的記憶胞中的資料係為”〇,,或為”Γ,。換言之,如果接收 到用來存取記憶胞的一位址,則可事先決定即將存取的記 憶胞是否為一缺陷胞,以及事先決定該缺陷胞係為何種缺 陷類型。因此,資料” 〇,,及,’ Γ,缺陷皆可藉由在該R〇M記憶 元件中,更加包括一多工傳輸組件而修復,其中該多工傳 輸組件包括連接到接地線及操作電壓線的兩輸入端點,用 來選取该些輸入線的其中任何一輸入線,其詳細說明如 下。 與第2圖所示的組成元件相同的第4圖中的元件,係以 相同參考號碼表示。如第4圖所示,本發明的R〇M記憶元件 包括一個胞選擇組件1 〇 〇、一個修復控制組件丨2 〇,、一個 胞陣列組件140、一個感測放大器組件16〇、一個第一多工 傳輸組件180(在圖中簡稱為” Μυχι")、一個第二多工傳輸 組件180,(在圖中簡稱為” MUX2”)、以及一個資料輸出組^牛 220。第二多工傳輸組件18〇,選擇接地線2〇()或操作電壓線 200’的其中之一,並且將該選定線的一電壓輸出給第一多 工傳輸組件180。第一多工傳輸組件18〇選擇感測放大器组 件160及第二多工傳輸組件18〇,輸出訊號的其中之一,°並 且將一選定訊號輸出給資料輸出組件22〇。第一及第二多 工傳輸組件180和180,根據從修復控制組件12〇,所二 對應選擇訊號C S1和C S 2動作。 舉例來說,如果輸入位址指定—資料"Γ缺陷的記憶
第19頁 1222080 五、發明說明(15) 胞,則修復控制組件12〇,會產生具有邏輯高狀態的選擇訊 號CS1。此外,修復控制組件120,會根據缺陷胞類型,產 生具有邏輯低狀態或邏輯高狀態的選擇訊號以2。以下將 詳細說明這個動作的細節。當選擇訊號CS2位於邏輯低狀 悲牯,第一多工傳輸組件1 8 〇 ’會選擇地線2 〇 〇,並且輸出 接地電壓。當選擇訊號CS2位於邏輯高狀態時,第二多工 傳輸組件180’會選擇操作電壓線2〇〇,,並且輸出並未 的操作電壓。 第5圖係顯示一個繪示在第4圖中的修復控制組件 120’ 。在第5圖中,為簡化說明起見,與第3A圖和第“圖 所述的相同組件在此將於省略。 除了與第3A圖所示相同的修復控制組件12〇的組件之 外,該修復控制組件120,更加包括一個保險絲盒5〇〇。請 參考第5圖所示,該保險絲盒5〇〇係由在電源供應電壓vc(: 和接地電壓之間串聯的一個電阻器5〇6、一個保險絲5〇4、 以及個關OS電晶體502所組成。該NMOS電晶體5〇2具有一 個連接以接收一選擇訊號C s 1的閘極,一個接地的源極, 以及連接到保險絲504的一個汲極。保險絲5〇4和電阻器 50 6互相連接在一個輸出接點5〇5上,而且一個選擇訊號 CS2由該接點輸出。 ° 如果在電源供應電壓VCC和接地電壓之間成形一個電流 路徑,則在輸出接點505上,就會出現一個分壓(divided v ο 11 a g e)。5亥分麼係由保險絲5 〇 4和j\j Μ 0 S電晶體5 〇 2的洎電 阻值,與電阻器5〇6的電阻值的比率(以10)定2的;:
I 11989pif.ptd 第20頁 1222080 五、發明說明(16) -------- Γ阳〇6:電阻值係遠大於保險絲504和咖電晶體502的總 電阻值。错由此條件,當保險絲5〇4並未切斷時,在電 =應電壓VCC和接地電壓之間,會成形一電流路徑。此” 時,出現在輸出端點5 0 5上的電壓係遠低於電源供應電壓 VCC。因此,該選擇訊號CS2會變成邏輯低位準。另一方 面,如果保險絲5 0 4切斷,該選擇訊號CS2會變成邏輯高位 準。 &舉例來說,當資料”〇,,缺陷出現時,保險絲504並未切 斷’而當資料π Γ缺陷出現時,保險絲5 〇4會被切斷。另一 方面,也可使用相反的架構。 以下將詳細說明修復控制電路1 20,的操作細節。 如果輸入位址對應於一缺陷胞’則如上所述,修復控 制組件1 20會輸出一個具有邏輯高狀態的選擇訊號cs 1。該 選擇訊號CS1可導通NMOS電晶體502。此時,因為在對應於 輸入位址的記憶胞中有資料存在,所以藉由該輸入位址, 可決定其為資料11 (Γ缺陷或資料π Γ缺陷。 因此,如果輸入位址係與資料π 0π缺陷有關,則在保險 絲盒5 0 0中的保險絲5 0 4不會切斷。因此,在電源供應電壓 VCC和接地電壓之間,會成形一電流路徑。這意味著輸出 端點50 5會輸出具有邏輯低狀態的選擇訊號CS2。第二多工 傳輸組件180,會根據該選擇訊號CS2,選擇地線200。此 時,因為選擇訊號CS1位於邏輯高狀態,所以第一多工傳 輸組件180會選擇第二多工傳輸組件180’的一輸出(也就是 接地電壓),而非選擇具有資料π 0 π缺陷的記憶胞,並且將
11989pif.ptd 第21頁 !222080 五、發明說明(17) 不使用一單 一選定訊號輸出至資料輸出組件220。因此 獨冗餘胞陣列’也可修復資料,,〇,,缺陷。 此時,如果輸入位址係與資料,,1 ”缺陷有關,則保險 504會切斷,使該選擇訊號CS2變成邏輯高位準。第二 傳輸組件180’會根據該選擇訊號⑴,選擇 2二 =多工傳輸組件180,的-輸出(也就是並未接地 、缸乍電£,例如一電源供應電壓),會經由第一多工 輪組件180,傳送到資料輸出組件22〇。因此,不 獨冗餘胞陣列,也可修復資料” 1 ”缺陷。 如上所述,因為並不需使用修復缺陷胞的冗餘胞 所以ROM可應用於高密度元件。此外,因為缺陷胞係 己=操:Γ線所所以另不需要對將被取代的 Ζ憶胞執仃資料編碼及測試動作,因此可p 雖然本發明已以較佳實施例揭露如上,然直
限定本發明,任何熟習此技藝者, 純、、、/、W 和範圍内,當可作各種之更動與潤Ϊ不明之精f 範圍當視後附之申請專利範圍所界定者為準。X明之保屢 ιζζ 屬 υ
圖式簡單說明 第1 Α圖和第1 β圖係八 ROM記憶元件的等效電:圖顯示儲存資料"〇,,*資料,,1”的 第2圖係顯示根據本發 憶元件的方塊圖。 第 貝施例的一個ROM記 第3 A圖係顯示第2同 一 ^ 例。 圖所不的修復控制組件的一較佳實施 例 第3β圖係顯示第3A圖 所示的保險絲盒的一較佳實施 個根據本發明第二較佳實施例的 第4圖係顯
ROM記憶元件的方塊圖 苐5圖係顯示第4闰& — & 例。 弟4圖所不的修復控制組件的一較佳實 圖式標記說明: 1 0 0 :胞選擇單元 1 0 2 :控制組件 1 0 4 :列解碼組件 1 0 8 :行解碼組件 1 2 0,1 2 0 ’ :修復控制組件 1 4 0 :胞陣列組件
1 6 0 ··感測放大器組件 180 ··第一多工傳輸組件 18 0 •第一多工傳輪組件 2 0 0 ··地線
11989pif.ptd 第23頁 1222080 圖式簡單說明 2 0 0 ’ :操作電壓線 2 2 0 :資料輸出組件 3 0 0 :保險絲盒方塊 30 2, 304 : CMOS 傳輸閘 3 0 6,3 0 8 :保險絲 30 9 : NM0S電晶體 3 1 0 :反相器 3 2 0 :解碼方塊 340 :或非閘 5 0 0 :保險絲盒 502 : NM0S電晶體 5 0 4 :保險絲 5 0 5 :輸出接點 5 0 6 :電阻器
11989pif.ptd 第24頁
Claims (1)
1222080
1 · 一種具備一 一ROM胞陣列 一胞選擇組件 至少其中之~ · 修復功能之ROM記憶元件,包括: 具有複數個記憶胞; ,根據一輸入位址,選擇該些記憶胞的 用來感測儲存在該選定記憶胞中 一感測放大器組件 的資料; 修復控制組件,根據該輸入位址,產生一第一選擇 訊號;以及
、、 第一多工傳輸組件,根據該第一選擇訊號,從由該 感測放大為、組件的一輸出及一固定電壓所組成的一群組中 選擇及輸出其中之一。 /·如申請專利範圍第1項所述之ROM記憶元件,其中該 修復控制組件根據該輸入位址是否對應於一缺陷胞,產生 具f兩互補狀態的其中之一狀態的該第一選擇訊號,而當 该第一選擇訊號位於一第一邏輯狀態時,該第一多工傳輸 組件選擇該固定電壓,當該第一選擇訊號位於一第二邏輯 狀態時’該第一多工傳輸組件選擇該感測放大器的該輸 出。
3·如申請專利範圍第1項所述之ROM記憶元件,其中該 固疋電壓係選自一接地電壓及該元件的一未接地的操作電 壓的f中之一’當一缺陷胞具有一資料’’ 0 ”缺陷時,該固 定電壓為接地電壓,當該缺陷胞具有一資料’,丨”缺陷時, 该固疋電壓為該操作電壓。 4 ·如申凊專利範圍第1項所述之r 〇 μ §己憶元件,其中該
1^2080 肌旰a括: 列解碼器組件,用夾 碑該輸入位址的一列位址, 以選擇一列; 一列驅動組件,用來驅動該選定列;以及 碼該輸入位址的一行位址, 、、申請專利範圍 胞選擇組件包括: 仃解碼器組件,用來解 以選擇一行。 肝 之ROM記憶元件,其中該 未接地的操作電 ^ 中請專利範圍第1項所述-------- 疋電壓係選自一接地電壓及該元件的 壓的其中之一, 1 /其$中該修復控制組件更加包括一第二多工傳輸組件, 用來k擇该接地電壓或該作電壓,並且將一選定訊號 送給該第一客τ # μ 盆 ·夕工傳輸組件,以及 #給、《中該修復控制組件產生一第二選擇訊號’用來控制 6二多工J專輸組件的一輸出。 修】批如^Vf專利範圍第5項所述之議記憶元件’其中該 豆有二万ΐ 1牛根據該輪入位址是否對應於一缺陷胞,產生 一多工傳田^一選擇訊號位於一第一邏輯狀態時,該第 一第二邏輯狀態時,^電壓,當該第一選擇訊號位於 器的該輸出,以及 多工傳輸組件選擇該感測放大 其中當該第一選擇旬味 二多工傳輸組件變靡I 位於該第一邏輯狀態時,該第 號,選擇該操作電壓,、、,^卓一邏輯狀態的該第二選擇訊 並且響應具由該第二邏輯狀態的該
1222080 六、申晴專利範圍 第二選擇訊號,選擇該接地電壓。 7·如申請專利範圍第1項所述之ROM記憶元件,其中該 修復控制組件包括: 複數個保險絲盒,對應於在該輸入位址中的複數個位 元的一個數,其中每一保險絲盒具有兩保險絲; 一解碼方塊,具有複數個與非閘(NAND gates),用來 接收該些保險絲盒的輸出;以及 或非閘(0 R g a t e),連接至該些與非閘的輸出, 其中當該輸入位址指定一缺陷胞時,在對應於一輸入 位址位元的該些個別保險絲盒中的兩保險絲的其中之一會 切斷’以輸出一具有一第一狀態的訊號,以及 其中當該輸入位址指定一正常胞時,在該些對應的保 險絲盒中的該兩保險絲不會切斷,以輸出一具有一第二狀 態的訊號。 8·如申請專利範圍第5項所述之R〇M記憶元件,其中該 修復控制組件包括: 複數個保險絲盒,對應於該輸入位址中的複數個位元 的一個數,其中每一保險絲盒包括一第一保險絲及一 保險絲; 一解碼方塊,具有複數個與非閘(NAND gates),用來 接收該些保險絲盒的輸出; 一或非閘(OR gate),連接至該些與非閘的輸出,以輸 出該第一選擇訊號; 一NM0S電晶體,具有連接以接收該或非閘的一輸出的
11989pif.ptd 第27頁 1222080 六、申請專利範圍 一閘極,以及一接地的源極; 一第:第端三絲,具有連接到該咖電晶體的_沒極的 電阻态,具有連接到該第三保險絲的一第_ :擇連接以接收該操作電壓的-第二端;第二 由該第三保險絲及該電阻器互相連接的= 其中田。亥輸入位址指定一缺陷胞時, 位址的該坻個別徂ρ 人 你町應於—輸入 w ^: 盒*的該第—保險絲和該第-伴ρ 絲的其中之—會切冑,以輸出H第 自H呆險 其中當該輪入位址指定一正常 « 絲盒中的該第_仵Μ M 時在该些個別保險 :保險絲和忒弟一保險絲並未切斷,以#屮 一具有一弟二狀態的訊號, π从輸出 其中當—缺陷胞具有一資料"i"缺陷時,哕 會切斷,以使得該第二選擇訊號具有一第一邏\ =險絲 且该第二^多工傳輸組件選擇該操作電壓,以及 怨,而 if —缺陷胞具有-f料"01'缺陷時,該第:伴r碎 並未切:,以使得該第二選擇訊號具有一 ;:,、冻 而且該第二多工傳輸組件選擇該接地電壓。、輯狀悲’ 9. 一種具備一修復功能之R〇M記憶元件,包括. -胞陣列組件,具有複數個記憶胞,其中每—記憶胞 儲存一固定資料值; 一胞選擇組件,根據一輸入位址,選擇該些記憶胞的 至少其中之一; 1222080 六、 的 訊 據 由 輸 由 擇 該 於 號 復 補: 當. 第 傳】 申請專利範圍 一感測放大器組件,用來 資料; 4測儲存在该選定記憶胞中 -修復控制組件,根據該輸入位 號及一苐二選擇訊號;以及 座生一第一選擇 一第一多工傳輸組件及_夕 該第-及該第二選擇訊號動弟作-,夕專輸組件,分別根 其中響應該第一選擇訊號,該 該感測放大器組件的一輸出及 二夕夕傳輸組件,從 出所組成的-群組中選擇及輸出\中::傳輸組件的-其中響應該第二選擇訊號,第、一 值以及 其中之一。禾接地的刼作電壓所組成的-群組中選 1 0 ·如申請專利範圚篦qα^ 輸入位址對應於一缺陷胞時,、H〇M §己憶兀件,其中當 第-邏輯狀態的該第一選摆^ 设控制組件產生具有 —Τ堂旳栌,;^ ^ 、擇讯號,而當該輸入位址對應 甘士二年」產生具有—第二邏輯狀態的該第一選擇訊 ,/、中虽該第一選擇訊號具有該第-邏輯狀態時,該修 陵制組件會根據該缺陷胞的—缺陷類型,產生具有兩互 仗態的其中之一狀態的該第二選擇訊號。 Π.如申請專利範圍第10項所述之議記憶元件,其中 ,亥輸入位址對應於一缺陷胞時,該第一選擇訊號具有嗜 一邏輯狀態,而且該第一多工傳輸組件選擇該第二多工 翁組件的該輸出, 其中當該缺陷胞具有一資料”丨"缺陷時,該第二選擇訊 1222080 六、申請專利範圍 而且該第二多工傳輸組件選擇該 號具有該第一邏輯狀態, 操作電壓;以及 其中當該缺陷胞呈右_欠 號具有該第二邏輯狀釀,貝料"0"缺陷時,該第二選擇訊 接地電壓。 〜、而且該第二多工傳輸組件選擇該 1 2 ·如申請專利節 接地電壓係為該元 所述之R0M記憶元件,其中該 形在該元件中。 、接地電壓,而且該操作電壓係成 1 3 ·如申請專利範 修復控制組件包括: 、斤述之R〇M圮憶元件,其中該 複數個保險絲盒,對靡 的一個數; ^ ;该輸入位址中的複數個位元 接收一該糸盒=复出數個與非閉(麵_),用來 出該第5一選’擇(:f】a;te) ’連接至該些與非閘的輸出,以輸 屮& pe ^ 具有連接以接收該或非閘的一輸 出的一閘極,以及一接地的源極; 一選擇保險絲,具有連接到該關⑽電晶體的 一苐一端;以及 J 一厂電阻器,具有連接到該選擇保險絲的另一第二端的 一知,以及連接以接收該供應電壓的一第二端,該第二 擇訊號係由該選擇保險絲及該電阻器互相連接的一接點 輸出, μ
1222080 六、申請專利範圍 其中每一該些保險絲盒包括 第一 C Μ 0 S傳輪閘 一第一位址保險絲 一第二CMOS傳輪閘 一第二位址保險絲 一弟二NM0S電晶體 用來接收一位址位元; 連接至該第一CMOS傳輸閘; 係為該位址位元的一反向版本; 連接至該第二CM〇s傳輸閘;以 連接在該第一及今望-a 所、和一接地電壓的—互相連接接點之間。—位址保險 一二如申請專利範圍第13項所述之_記憶 ㈡二ΐ對Γ —缺陷胞時,該第-選擇訊號具有-傳輸組件的:輸出且該第一多工傳輸組件選擇該第二多工 其中當該缺陷胞具有一資料,,丨”缺陷時, 號具有該卜邏輯狀態,而且該第輸=訊 操作電壓;以及 寻輸、、且件選擇該 其中當該缺陷胞具有一資料” 〇,,缺陷時,令 號具有該第二邏輯狀能而Η兮楚-夕 Μ第一 k擇訊 接地電壓。铒狀悲,而且该苐-多工傳輸組件選擇該 15·種匕括其中每一記憶胞儲存一固定資料佶的、—^ 個記憶胞的—記憶元件之修復方法,包括、 稷數 根據由一輸入位址所指定的一記憶胞 為-正常胞’產生〜選擇訊號;以及 3缺㈣或 響應該選擇訊號,選擇及輸出一固定 憶胞的一資料值的其中之一。 13指疋圮 1 6·如申請專利範圍第丨5項所述之修復方法,其中當該
11989pif.ptd 1222080 六、申請專利範圍 記憶胞為一資料π 0 ’’缺陷時,該固定電壓為一接地電壓, 而當該缺陷胞為一資料π Γ缺陷時,該固定電壓為一操作 電壓。 1 7.如申請專利範圍第1 5項所述之修復方法,其中當該 指定記憶胞為該資料值時,該選擇訊號為停用,而且該資 料值被選定,而當該指定記憶胞為該缺陷胞時,該選定訊 號為啟動,而且該固定電壓被選定。 1 8.如申請專利範圍第1 7項所述之修復方法,更加包括 根據該缺陷胞的一缺陷類型,產生一第二選擇訊號,用來 選擇一接地電壓和一未接地的操作電壓的其中之一。
11989pif.ptd 第32頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0050116A KR100504114B1 (ko) | 2002-08-23 | 2002-08-23 | 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200403684A TW200403684A (en) | 2004-03-01 |
TWI222080B true TWI222080B (en) | 2004-10-11 |
Family
ID=31492895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092121777A TWI222080B (en) | 2002-08-23 | 2003-08-08 | ROM memory device having repair function for defective cell and method for repairing the defective cell |
Country Status (5)
Country | Link |
---|---|
US (1) | US6882585B2 (zh) |
JP (1) | JP2004087103A (zh) |
KR (1) | KR100504114B1 (zh) |
FR (1) | FR2843824B1 (zh) |
TW (1) | TWI222080B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101165027B1 (ko) * | 2004-06-30 | 2012-07-13 | 삼성전자주식회사 | 반도체 메모리 장치에서의 리던던시 프로그램 회로 |
US7116590B2 (en) * | 2004-08-23 | 2006-10-03 | Micron Technology, Inc. | Memory address repair without enable fuses |
KR100763122B1 (ko) | 2005-03-31 | 2007-10-04 | 주식회사 하이닉스반도체 | 면적이 감소된 반도체 메모리 장치의 리페어 제어 회로 |
KR102108838B1 (ko) * | 2013-06-18 | 2020-05-11 | 삼성전자주식회사 | 임베디드 메모리 장치 및 그것을 포함한 메모리 컨트롤러 |
KR102492033B1 (ko) * | 2018-03-26 | 2023-01-26 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2129585B (en) * | 1982-10-29 | 1986-03-05 | Inmos Ltd | Memory system including a faulty rom array |
JPH04278299A (ja) * | 1991-03-07 | 1992-10-02 | Sharp Corp | 半導体記憶装置 |
JP2738195B2 (ja) * | 1991-12-27 | 1998-04-08 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
JP2981346B2 (ja) * | 1992-08-31 | 1999-11-22 | シャープ株式会社 | 読み出し専用半導体記憶装置 |
US5349558A (en) * | 1993-08-26 | 1994-09-20 | Advanced Micro Devices, Inc. | Sector-based redundancy architecture |
US5502676A (en) * | 1995-04-24 | 1996-03-26 | Motorola, Inc. | Integrated circuit memory with column redundancy having shared read global data lines |
KR20000014181U (ko) * | 1998-12-30 | 2000-07-25 | 윤종용 | 이이피롬의 데이터 오류 발생 방지장치 |
JP2002063797A (ja) * | 2000-08-22 | 2002-02-28 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
-
2002
- 2002-08-23 KR KR10-2002-0050116A patent/KR100504114B1/ko not_active IP Right Cessation
-
2003
- 2003-06-24 US US10/601,560 patent/US6882585B2/en not_active Expired - Fee Related
- 2003-08-05 JP JP2003287107A patent/JP2004087103A/ja active Pending
- 2003-08-08 TW TW092121777A patent/TWI222080B/zh not_active IP Right Cessation
- 2003-08-22 FR FR0310107A patent/FR2843824B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2843824B1 (fr) | 2009-05-15 |
JP2004087103A (ja) | 2004-03-18 |
US20040037122A1 (en) | 2004-02-26 |
US6882585B2 (en) | 2005-04-19 |
TW200403684A (en) | 2004-03-01 |
KR100504114B1 (ko) | 2005-07-27 |
FR2843824A1 (fr) | 2004-02-27 |
KR20040017690A (ko) | 2004-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5323353A (en) | Method and apparatus for repair of memory by redundancy | |
US6310806B1 (en) | Semiconductor memory device with redundant circuit | |
US20020101777A1 (en) | Method and apparatus for initializing an integrated circuit using compressed data from a remote fusebox | |
US5963489A (en) | Method and apparatus for redundancy word line replacement in a repairable semiconductor memory device | |
JPS58130495A (ja) | 半導体記憶装置 | |
US20050207244A1 (en) | Semiconductor memory and redundancy repair method | |
JPS63220500A (ja) | 半導体記憶装置の冗長回路 | |
JPH0444359B2 (zh) | ||
KR970012781A (ko) | 컬럼 리던던시 회로를 가지는 반도체 메모리 장치 | |
US20040085826A1 (en) | Semiconductor integrated circuit with memory redundancy circuit | |
US6037799A (en) | Circuit and method for selecting a signal | |
KR100287541B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 인에이블회로 | |
TWI222080B (en) | ROM memory device having repair function for defective cell and method for repairing the defective cell | |
JPH11134895A (ja) | 半導体記憶装置 | |
JP4115045B2 (ja) | 半導体記憶装置 | |
US7359264B2 (en) | Semiconductor memory device | |
US6536002B1 (en) | Buffered redundancy circuits for integrated circuit memory devices | |
US6026037A (en) | Repair circuit of memory cell array | |
JP2001210092A (ja) | 半導体記憶装置 | |
US20080068905A1 (en) | Reparable semiconductor memory device | |
TW440856B (en) | Semiconductor memory device | |
US8116163B2 (en) | Semiconductor memory device | |
JP2006147127A (ja) | データ出力モードを変更可能なメモリ装置 | |
JP2000285693A (ja) | 半導体記憶装置 | |
JP2004355744A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |