KR102492033B1

KR102492033B1 - 메모리 장치 및 이를 포함하는 메모리 시스템

Info

Publication number: KR102492033B1
Application number: KR1020180034677A
Authority: KR
Inventors: 박원선
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2018-03-26
Filing date: 2018-03-26
Publication date: 2023-01-26
Also published as: CN110364191A; CN110364191B; US20190295650A1; KR20190112549A; US10755784B2

Abstract

본 기술은 독립 신호를 출력하는 독립 회로; ; 상기 독립 회로의 상부에 형성되며, 데이터가 저장되는 다수의 메모리 셀들이 포함된 메모리 셀 어레이; 상기 메모리 셀 어레이의 상부에 형성되며, 상기 독립 신호와 상이한 변경 롬 데이터를 저장하고, 선택 신호에 응답하여 롬 제어 신호 및 상기 변경 롬 데이터를 출력하는 리비전 회로(revision circuit); 및 상기 롬 제어 신호에 응답하여 상기 독립 신호 또는 상기 변경 롬 데이터를 출력하는 롬 먹스(ROM MUX)를 포함하는 메모리 장치 및 이를 포함하는 메모리 시스템을 포함한다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템{Memory device and memory system having the same}

본 발명은 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것으로, 보다 구체적으로는 롬(ROM)을 포함하는 메모리 장치에 관한 것이다.

메모리 시스템(memory system)은 저장 장치(storage device) 및 메모리 컨트롤러(memory controller)를 포함할 수 있다.

저장 장치는 다수의 메모리 장치들(memory devices)을 포함할 수 있으며, 메모리 장치들은 데이터를 저장하거나, 저장된 데이터를 출력할 수 있다. 예를 들면, 메모리 장치들은 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치들로 이루어지거나, 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치들로 이루어질 수 있다.

메모리 컨트롤러는 호스트(host)와 저장 장치 사이에서 데이터 통신을 제어할 수 있다.

호스트는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 컨트롤러를 통해 메모리 장치와 통신할 수 있다. 호스트와 메모리 시스템 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스들이 포함될 수 있다.

최근에는 메모리 장치들의 데이터 저장 용량 증가를 위하여, 집적도가 높아진 3차원 구조의 메모리 장치가 개발되고 있다.

본 발명의 실시예는 수정이 불가능한 롬(ROM)의 출력 데이터를 수정할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템을 제공한다.

본 발명의 실시예에 따른 메모리 장치는, 독립 신호를 출력하는 독립 회로; 상기 독립 회로의 상부에 형성되며, 데이터가 저장되는 다수의 메모리 셀들이 포함된 메모리 셀 어레이; 상기 메모리 셀 어레이의 상부에 형성되며, 상기 독립 신호와 상이한 변경 롬 데이터를 저장하고, 선택 신호에 응답하여 롬 제어 신호 및 상기 변경 롬 데이터를 출력하는 리비전 회로(revision circuit); 및 상기 롬 제어 신호에 응답하여 상기 독립 신호 또는 상기 변경 롬 데이터를 출력하는 롬 먹스(ROM MUX)를 포함한다.

본 발명의 실시예에 따른 메모리 장치는, 기판 상에 형성된 동작 회로들; 상기 동작 회로들의 상부에 형성되며, 독립 신호를 출력하는 독립 회로; 상기 동작 회로들의 상부에 형성되며, 롬 제어 신호에 응답하여 상기 독립 신호 또는 변경 롬 데이터를 출력하는 롬 먹스; 상기 낸드 롬 및 상기 롬 먹스의 상부에 형성되는 메모리 셀 어레이; 및 상기 메모리 셀 어레이의 상부에 형성되며, 선택 신호에 응답하여 상기 변경 롬 데이터를 상기 롬 먹스에 전송하는 리비전 회로를 포함한다.

본 발명의 실시예에 따른 메모리 시스템은, 사용자 데이터를 저장하고 독립 신호를 출력하는 메모리 장치; 및 상기 독립 신호를 변경하여 출력하도록 상기 메모리 장치에 변경 커맨드를 전송하는 메모리 컨트롤러를 포함하고, 상기 메모리 장치는, 상기 사용자 데이터가 저장되는 메모리 셀 어레이; 상기 메모리 셀 어레이의 하부에 형성되며, 상기 독립 신호를 출력하는 독립 회로; 상기 메모리 셀 어레이의 상부에 형성되며, 상기 독립 신호와 상이한 변경 롬 데이터를 저장하고, 선택 신호에 응답하여 롬 제어 신호 및 상기 변경 롬 데이터를 출력하는 리비전 회로; 및 상기 롬 제어 신호에 응답하여 상기 독립 신호 또는 상기 변경 롬 데이터를 출력하는 롬 먹스를 포함한다.

본 기술은 3차원 구조의 메모리 장치에 포함된 롬(ROM)의 리비전(revision)을 수행할 수 있다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 개략적으로 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 도 2의 주변 회로를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 장치의 구조를 설명하기 위한 도면이다.
도 6은 도 5의 롬 회로(ROM circuit)의 구현 방법을 설명하기 위한 도면이다.
도 7은 도 6의 리비전 회로(Revision circuit)를 설명하기 위한 도면이다.
도 8은 도 6의 롬 먹스(ROM MUX)를 설명하기 위한 도면이다.
도 9는 도 8의 롬 먹스의 구동 방법을 설명하기 위한 도면이다.
도 10은 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.

도 1을 참조하면, 메모리 시스템(1000)은 데이터가 저장되는 저장 장치(1100)와, 상기 저장 장치(1100)와 호스트(2000) 사이에서 통신하는 메모리 컨트롤러(1200)를 포함할 수 있다.

저장 장치(1100)는 다수의 메모리 장치들(100)을 포함할 수 있다. 예를 들면, 메모리 장치들(100)은 전원 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치(volatile memory device) 또는 전원 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치(non-volatile memory device)로 구현될 수 있다. 도 1에는 비휘발성 메모리 장치에 해당되는 낸드 플래시(NAND Flash)로 구현된 메모리 장치들(100)이 실시예로써 도시되었다.

메모리 장치들(100)은 다수의 채널들(channels; CH1~CHk)에 연결될 수 있다. 예를 들면, 제1 내지 제k 채널들(CH1~CHk) 각각에 다수의 메모리 장치들(100)이 연결될 수 있다.

메모리 컨트롤러(1200)는 제어 프로세서(Control Processor; 200), 롬(ROM; 210), 내부 메모리(Internal Memory; 220), 메모리 인터페이스(memory Interface; 230), 버퍼 메모리(Buffer Memory; 240) 및 호스트 인터페이스(Host Interface; 250)를 포함할 수 있다.

제어 프로세서(200)는 저장 장치(1100)를 제어하기 위한 각종 연산을 수행하거나, 커맨드(command) 및 어드레스(address)를 생성할 수 있다. 예를 들면, 제어 프로세서(200)는 상태 체크 동작(status check operation)을 위한 상태 체크 커맨드(status check command)를 생성하여 저장 장치(1100)의 상태(status)를 체크할 수 있고, 체크 결과에 따라 저장 장치(1100)를 제어하기 위한 커맨드를 생성할 수 있다. 또한, 제어 프로세서(200)는 롬(210)에서 출력되는 롬 코드에 따라 펌웨어를 수행할 수 있다.

롬(210)은 읽기 전용 메모리(read only memory)로써, 전원 공급이 중단되더라도 정보가 유지되는 불휘발성(non-volatile) 메모리 장치를 포함할 수 있다. 예를 들면, 롬(210)에는 다수의 퓨즈 데이터 및 롬 코드들(ROM codes)이 저장될 수 있다.

내부 메모리(220)는 메모리 컨트롤러(1200)의 동작에 필요한 다양한 정보들을 저장할 수 있다. 예를 들면, 내부 메모리(220)는 논리적, 물리적(logical, physical) 어드레스 맵 테이블(address map table)을 포함할 수 있다. 어드레스 맵 테이블에 따라, 내부 메모리(220)에 논리적 어드레스가 입력되면, 입력된 논리적 어드레스에 대응되는 물리적 어드레스가 출력될 수 있다. 또한, 내부 메모리(220)에 물리적 어드레스가 입력되면 입력된 물리적 어드레스에 대응되는 논리적 어드레스가 출력될 수 있다. 예를 들면, 논리적 어드레스는 호스트(2000)로부터 출력되어 내부 메모리(220)에 입력될 수 있고, 물리적 어드레스는 저장 장치(1100)로부터 출력되어 내부 메모리(220)에 입력될 수 있다. 내부 메모리(220)는 RAM(random access memory), DRAM(dynamic RAM), SRAM(static RAM), 캐시(cache) 및 강하게 결합된 메모리(tightly coupled memory; TCM) 중 적어도 하나 이상으로 구성될 수 있다.

메모리 인터페이스(230)는 메모리 컨트롤러(1200)와 저장 장치(1100) 사이에서 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 메모리 인터페이스(230)는 제1 내지 제k 채널들(CH1~CHk)을 통해 메모리 장치들(100)에 커맨드, 어드레스 및 데이터 등을 전송할 수 있고, 메모리 장치들(100)로부터 데이터 등을 수신할 수 있다. 여기서, 커맨드는 내부 커맨드(internal command)일 수 있고, 어드레스는 논리적 어드레스(logical address)일 수 있다.

버퍼 메모리(240)는 메모리 시스템(1000)의 동작 수행 시, 데이터를 임시로 저장할 수 있다. 예를 들면, 버퍼 메모리(240)는 프로그램 동작 시, 선택된 메모리 장치(100)의 프로그램 동작이 패스(pass)될 때까지 원본 프로그램 데이터를 임시로 저장할 수 있다. 또는, 버퍼 메모리(240)는 리드 동작 시, 메모리 장치(100)로부터 리드된 데이터를 임시로 저장한 후, 호스트 인터페이스(250)에 데이터를 순차적으로 전송할 수 있다. 버퍼 메모리(240)는 SRAM 또는 DRAM으로 구성될 수 있다.

호스트 인터페이스(250)는 메모리 컨트롤러(1200)와 호스트(2000) 사이에서 커맨드, 어드레스 및 데이터 등을 주고받을 수 있다. 예를 들면, 호스트 인터페이스(250)는 호스트(2000)로부터 커맨드, 어드레스 및 데이터 등을 수신할 수 있고, 호스트(2000)에 데이터 등을 전송할 수 있다. 여기서, 커맨드는 외부 커맨드(external command)일 수 있고, 어드레스는 물리적 어드레스(physical address)일 수 있다.

제어 프로세서(200), 롬(210), 내부 메모리(220), 메모리 인터페이스(230), 버퍼 메모리(240) 및 호스트 인터페이스(250)는 버스(bus; 260)를 통해 서로 통신할 수 있다.

호스트(2000)는 호스트 프로세서(Host Processor; 2100) 및 저장 인터페이스(Storage Interface; 2200)를 포함할 수 있다. 호스트 프로세서(2100)와 저장 인터페이스(2200)는 버스(bus; 2300)를 통해 서로 통신할 수 있다.

호스트 프로세서(2100)는 메모리 시스템(1000)의 프로그램 동작(program operation)을 제어할 수 있는 프로그램 요청(program request), 또는 리드 동작(read operation)을 제어할 수 있는 리드 요청(read request)을 생성할 수 있다. 예를 들면, 프로그램 요청은 메모리 시스템(1000)으로 전송하기 위한 프로그램 외부 커맨드(program external command) 및 물리적 어드레스(physical address)를 포함할 수 있다. 예를 들면, 리드 요청은 메모리 시스템(1000으로 전송하기 위한 리드 외부 커맨드(read external command) 및 물리적 어드레스(physical address)를 포함할 수 있다. 이 외에도 소거 요청 등의 다양한 동작 요청들을 제어할 수 있다.

저장 인터페이스(2200)는 PCIe(Peripheral Component Interconnect Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI) 또는 NVMe(Non-Volatile Memory Express)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(1000)과 통신할 수 있다. 저장 인터페이스(2200)는 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스들을 포함할 수 있다.

도 2는 도 1의 메모리 장치를 개략적으로 설명하기 위한 도면이다.

도 2를 참조하면, 메모리 장치(100)는 데이터가 저장되는 메모리 셀 어레이(Memory Cell Array; MCA)와 프로그램, 리드 또는 소거 등의 동작을 수행하도록 구성된 주변 회로(Peripheral circuit; PER)을 포함할 수 있다.

메모리 셀 어레이(MCA)는 다수의 메모리 블록들을 포함할 수 있다. 메모리 블록들은 다수의 메모리 셀들을 포함할 수 있다.

주변 회로(PER)는 채널(channel; CH)을 통해 메모리 컨트롤러(도 1의 1200)로부터 프로그램 커맨드(program command), 어드레스(address) 및 데이터 등을 수신받고, 프로그램 동작을 위한 동작 신호들(OP_SIG)을 생성하여 메모리 셀 어레이(MCA)에 프로그램 동작을 수행할 수 있다. 또한, 주변 회로(PER)는 리드 커맨드(read command) 및 어드레스에 응답하여 리드 동작을 위한 동작 신호들(OP_SIG)을 생성하여 메모리 셀 어레이(MCA)의 리드 동작을 수행할 수 있고, 리드된 데이터를 채널(CH)을 통해 메모리 컨트롤러(1200)로 출력할 수 있다. 여기서, 채널(CH)은 다수의 입출력 라인들(input/output lines; IO)로 이루어질 수 있다.

상술한 메모리 셀 어레이(MCA)와 주변 회로(PER)를 보다 구체적으로 설명하면 다음과 같다.

도 3은 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.

도 3을 참조하면, 메모리 셀 어레이(MCA)는 다수의 메모리 블록들, 예를 들면 제1 내지 제k 메모리 블록들(MB_1~MBk; k는 양의 정수)을 포함할 수 있다. 낸드 플래시(NAND Flash) 메모리 장치의 경우, 제1 내지 제k 메모리 블록들(MB_1~MB_k)은 제1 방향(X)으로 배열된 제1 내지 제n 비트 라인들(bit lines; BL1~BLn; n은 양의 정수)에 공통으로 연결될 수 있다.

제1 내지 제k 메모리 블록들(MB_1~MB_k)은 제1 방향(X)에 직교하는 제2 방향(Y)으로 따라 배열될 수 있다.

도 4는 도 2의 주변 회로를 설명하기 위한 도면이다.

도 4를 참조하면, 주변 회로(PER)는 프로그램, 리드 또는 소거 등의 다양한 동작들을 수행하기 위한 다수의 동작 회로들(OP_CIR)과, 메모리 시스템(도 1의 1000)의 내부적으로 사용되는 시스템 데이터 등을 저장하기 위한 롬 회로들(ROM_CIR)을 포함할 수 있다.

동작 회로들(OP_CIR)은 전압 생성 회로(voltage generation circuit; V_GEN), 로우 디코더(Row Decoder; X-DEC), 컬럼 디코더(Column Decoder; Y-DEC), 입출력 회로(IO_C), 낸드 롬(NAND ROM; N_ROM) 및 제어 로직(Control Logic; LOG)을 포함할 수 있다.

제어 로직(LOG)은 메모리 컨트롤러(1200)로부터 수신된 커맨드 및 어드레스에 응답하여 전압 생성 회로(V_GEN), 로우 디코더(X-DEC), 컬럼 디코더(Y-DEC), 입출력 회로(IO_C) 및 롬 회로들(ROM_CIR)을 제어하기 위한 동작 제어 신호들을 출력할 수 있다.

전압 생성 회로(V_GEN)는 제어 로직(LOG)의 제어에 따라, 프로그램 전압, 리드 전압 또는 소거 전압 등을 생성할 수 있다. 이 외에도, 전압 생성 회로(V_GEN)는 다양한 동작들에 사용되는 전압들을 생성할 수 있다.

로우 디코더(X-DEC)는 메모리 장치(100)에 수신된 어드레스에 포함된 로우 어드레스(row address)에 따라 메모리 블록들 중 하나의 메모리 블록을 선택하고, 전압 생성 회로(V_GEN)에서 생성된 전압들을 선택된 메모리 블록으로 전송할 수 있다.

컬럼 디코더(Y-DEC)는 메모리 장치(100)에 수신된 어드레스에 포함된 컬럼 어드레스(column address)에 따라 입출력 회로(IO_C)로부터 데이터를 수신받거나, 입출력 회로(IO_C)에 데이터를 전송할 수 있다. 컬럼 디코더(Y-DEC)에는 프로그램 또는 리드 동작 시 데이터가 임시로 저장될 수 있는 페이지 버퍼들(page buffers)을 포함할 수 있다.

입출력 회로(IO_C)는 입출력 라인들(도 2의 IO)을 통해 커맨드, 어드레스 또는 데이터를 수신 또는 출력할 수 있다. 예를 들면, 메모리 장치(100)는 프로그램 동작 시 입출력 회로(IO_C)를 통해 커맨드, 어드레스 및 데이터를 수신받을 수 있고, 리드 동작 시 입출력 회로(IO_C)를 통해 데이터를 출력할 수 있다.

낸드 롬(N_ROM)은 리드 전용 메모리(Read Only Memory)로써, 메모리 셀 어레이(MCA)에 저장되는 사용자 데이터와 다른 시스템 데이터를 저장할 수 있다. 낸드 롬(N_ROM)에 저장된 코드 및 데이터는 메모리 장치(100)의 동작 시 사용되는 코드 및 데이터일 수 있으며, 낸드 롬(N_ROM)에 저장된 코드 및 데이터는 메모리 시스템(1000)의 패키징 이후에는 변경이 불가능하다. 낸드 롬(N_ROM)에서 출력되는 코드 또는 데이터에 따라 일부 회로들이 동작하거나 데이터 또는 신호들을 출력할 수 있으나, 일부 회로들은 낸드 롬(N_ROM)에 의해 리비전(revision)이 불가능 하기도 하다. 이러한 낸드 롬(N_ROM)은 제어 로직(LOG)에 포함되거나 주변 회로(PERI)의 일부에 포함될 수 있다. 본 실시예에서는 낸드 롬(N_ROM)에 의해 리비전(revision)이 불가능한 회로들을 독립 회로(Independence Circuit; ID_CIR)라고 정의한다.

롬 회로들(ROM_CIR)은 롬 먹스(ROM_MUX), 독립 회로(ID_CIR) 및 리비전 회로(Revision circuit; REV_CIR)를 포함할 수 있다.

롬 먹스(ROM_MUX)는 롬 제어 신호에 응답하여 또는 리비전 롬 데이터를 선택적으로 출력할 수 있다.

독립 회로(ID_CIR)는 낸드 롬(N_ROM)에 의해 리비전(revision)이 불가능한 회로들을 포함할 수 있다.

리비전 회로(REV_CIR)는 낸드 롬(N_ROM)에 의해 리비전이 불가능한 독립 회로(ID_CIR)의 출력 값 대신 수정된 데이터를 출력하고자 할 때 사용될 수 있다. 즉, 독립 회로(ID_CIR)에서 출력되는 독립 신호의 변경이 불가능하므로, 독립 신호 대신 출력될 수 있는 데이터를 저장할 수 있다.

상술한 메모리 셀 어레이(도 3의 MCA)와 주변 회로(도 4의 PER)는 기판 상에서 서로 평행하게 배열되거나, 수직하게 적층되어 형성될 수 있다. 본 실시예에서는 메모리 장치(100)의 집적도를 높이기 위하여 주변 회로(PER)와 메모리 셀 어레이(MCA)가 서로 적층된 3차원 구조의 메모리 장치(100)를 예를 들어 설명하도록 한다.

도 5는 본 발명의 실시예에 따른 메모리 장치의 구조를 설명하기 위한 도면이다.

도 5를 참조하면, 기판(substrate; SUB) 상에 동작 회로들(OP_CIR), 롬 먹스(ROM_MUX), 독립 회로(ID_CIR), 메모리 셀 어레이(MCA) 및 리비전 회로(REV_CIR)가 순차적으로 적층될 수 있다. 예를 들면, 비트 라인들(도 3의 BL1~BLn)이 배열된 방향을 제1 방향(X)이라고 하고, 비트 라인들(BL1~BLn)이 연장된 방향을 제2 방향(Y) 이라고 하면, 동작 회로들(OP_CIR), 롬 먹스(ROM_MUX), 독립 회로(ID_CIR), 메모리 셀 어레이(MCA) 및 리비전 회로(REV_CIR)는 제1 및 제2 방향들(X 및 Y)에 수직한 제3 방향(Z)으로 적층될 수 있다. 즉, 제조 공정의 순서 상(51), 기판(SUB) 상에 동작 회로들(OP_CIR), 롬 먹스(ROM_MUX), 독립 회로(ID_CIR), 메모리 셀 어레이(MCA) 및 리비전 회로(REV_CIR)가 순차적으로 형성될 수 있다. 여기서, 롬 먹스(ROM_MUX)와 독립 회로(ID_CIR)는 적층 순서가 바뀔 수 있으며, 서로 동일한 층(layer)에 형성될 수도 있다.

독립 회로(ID_CIR)는 메모리 장치(100)의 동작 시 동작에 필요한 신호들을 출력해야 하므로 메모리 장치(100)의 크기 증가를 감소시키고 동작 시간을 단축하기 위하여 동작 회로들(OP_CIR)과 가까운 영역에 형성될 수 있다.

리비전 회로(REV_CIR)는 메모리 셀 어레이(MCA)까지 형성한 후, 독립 회로(ID_CIR)에서 출력되는 독립 신호를 변경하는 경우에 사용될 수 있다. 예를 들면, 동작 회로들(OP_CIR)부터 메모리 셀 어레이(MCA)까지 형성한 후, 테스트 동작 시 독립 회로(ID_CIR)에서 출력되는 독립 신호에서 에러가 발생한 경우, 메모리 셀 어레이(MCA)의 하부에 형성된 독립 회로(ID_CIR)를 리비전(revision)하기가 어렵다. 따라서, 본 실시예에서는, 메모리 셀 어레이(MCA)의 상부에 리비전 회로(REV_CIR)를 형성하고, 독립 회로(ID_CIR)에서 출력되는 독립 신호의 수정이 필요한 경우, 리비전 회로(REV_CIR)를 사용하여 독립 회로(ID_CIR)에서 출력되는 독립 신호 대신 다른 신호 또는 데이터를 출력할 수 있다.

상술한 롬 먹스(ROM_MUX), 독립 회로(ID_CIR) 및 리비전 회로(REV_CIR)의 동작 방법을 설명하면 다음과 같다.

도 6은 도 5의 롬 회로(ROM circuit)의 구현 방법을 설명하기 위한 도면이다.

도 6을 참조하면, 독립 회로(ID_CIR)의 제조 공정 후, 독립 회로(ID_CIR)는 리비전이 불가능한 독립 신호(ID_SIG)만 출력할 수 있다. 따라서, 본 실시예에서는 독립 회로(ID_CIR)에서 출력되는 독립 신호(ID_SIG)는 동작 회로(도 5의 OP_CIR)로 바로 출력되는 것이 아니라, 롬 먹스(ROM_MUX)를 통해 선택적으로 동작 회로(OP_CIR)로 출력될 수 있다.

리비전 회로(REV_CIR)에는 독립 신호(ID_SIG)와 다른 변경 롬 데이터(modified ROM data; M#_ROM_DATA)가 저장될 수 있다. 여기서 ‘#’은 식별 부호일 수 있다. 예를 들면, ‘#’은 변경 롬 데이터에 대응되는 어드레스(address) 또는 섹터(sector)를 나타낼 수 있다. 이하 실시예에서는 ‘#’이 섹터 식별 부호인 것으로 가정한다.

리비전 회로(REV_CIR)는 선택 신호(S_SIG)에 응답하여 변경 롬 데이터(M#_ROM_DATA) 중에서 선택된 변경 롬 데이터(M#_ROM_DATA)를 출력할 수 있으며, 이때 롬 제어 신호(C_SEL)를 함께 출력할 수 있다. 롬 제어 신호(C_SEL)는 변경 롬 데이터(M#_ROM_DATA)로 출력하는 경우에 활성화될 수 있다. 또는, 리비전 회로(REV_CIR)는 선택 신호(SEL_S)가 비활성화되면 변경 롬 데이터(M#_ROM_DATA)를 출력하지 않고, 롬 제어 신호(C_SEL)도 비활성화 시킬 수 있다. 선택 신호(SEL_S)는 커맨드에 응답하여 동작하는 제어 로직(도 3의 LOG)에서 출력될 수 있다.

롬 먹스(ROM_MUX)는 독립 신호(ID_SIG)와 변경 롬 데이터(M#_ROM_DATA)를 모두 수신받고, 롬 제어 신호(C_SEL)에 응답하여 최종 롬 데이터(F_ROM_DATA)를 출력할 수 있다. 최종 롬 데이터(F_ROM_DATA)는 독립 신호(ID_SIG) 또는 변경 롬 데이터(M#_ROM_DATA)를 포함할 수 있다. 즉, 롬 먹스(ROM_MUX)는 롬 제어 신호(C_SEL)에 응답하여 독립 신호(ID_SIG) 또는 변경 롬 데이터(M#_ROM_DATA)를 출력할 수 있다.

상술한 리비전 회로(REV_CIR)를 보다 상세히 설명하면 다음과 같다.

도 7은 도 6의 리비전 회로(Revision circuit)를 설명하기 위한 도면이다.

도 7을 참조하면, 리비전 회로(REV_CIR)는 변경 롬 데이터(M#_ROM_DATA)를 저장하는 저장부(REG)와, 선택 신호(SEL_S)에 응답하여 섹터(sector) 값(M#)과 롬 제어 신호(C_SEL)를 출력하는 선택 회로(SEL_CIR)를 포함할 수 있다.

저장부(REG)에는 섹터(sector)에 따라 다수의 변경 롬 데이터(M#_ROM_DATA)가 저장될 수 있다. 예를 들면, 저장부(REG)에는 제1 내지 제i 변경 롬 데이터(M1~Mi_ROM_DATA; i는 양의 정수)가 저장될 수 있으며, 섹터 값(sector value; M#)에 따라 선택된 변경 롬 데이터(M#_ROM_DATA)가 출력될 수 있다.

선택 회로(SEL_CIR)는 선택 신호(SEL_S)가 수신되면 선택된 섹터 값(M#)과 롬 제어 신호(C_SEL)를 활성화 시킬 수 있다. 또는, 선택 회로(SEL)CIR)는 선택 신호(SEL_S)가 수신되면 선택된 섹터 값(M#)과 하이(high)의 롬 제어 신호(C_SEL)를 출력할 수 있다. 또한, 선택 회로(SEL_CIR)는 선택 신호(SEL_S)가 수신되지 않으면, 디폴트(default) 섹터 값(M#)을 출력할 수 있으며, 이때 롬 제어 신호(C_SEL)는 비활성화된다. 디폴트 섹터 값(M#)이 출력되면, 저장부(REG)는 변경 롬 데이터(M#_ROM_DATA)를 출력하지 않는다.

도 8은 도 6의 롬 먹스(ROM MUX)를 설명하기 위한 도면이다.

도 8을 참조하면, 롬 먹스(ROM_MUX)는 제1 내지 제3 입력 단자들(IP1~IP3)과 하나의 출력 단자(OP)를 포함할 수 있다. 예를 들면, 제1 입력 단자(IP1)에는 독립 신호(ID_SIG)가 입력될 수 있고, 제2 입력 단자(IP2)에는 변경 롬 데이터(M#_ROM_DATA)가 입력될 수 있다. 제3 입력 단자(IP3)에는 롬 제어 신호(C_SEL)가 입력될 수 있다.

롬 먹스(ROM_MUX)는 롬 제어 신호(C_SEL)에 따라 독립 신호(ID_SIG) 또는 변경 롬 데이터(M#_ROM_DATA)를 출력할 수 있다. 예를 들면, 롬 먹스(ROM_MUX)는 롬 제어 신호(C_SEL)가 비활성화되면 원본 롬 데이터(O_ROM_DATA)를 출력할 수 있고, 롬 제어 신호(C_SEL)가 활성화되면 변경 롬 데이터(M#_ROM_DATA)를 출력할 수 있다. 또는, 롬 먹스(ROM_MUX)는 롬 제어 신호(C_SEL)가 로우(low) 이면 독립 신호(ID_SIG)를 출력할 수 있고, 롬 제어 신호(C_SEL)가 하이(high)이면 변경 롬 데이터(M#_ROM_DATA)를 출력할 수 있다.

도 9는 도 8의 롬 먹스의 구동 방법을 설명하기 위한 도면이다.

도 9를 참조하면, 메모리 컨트롤러(도 1의 1200)로부터 입출력 라인들(IO)을 통해 롬 변경 커맨드(M_CMD)가 수신되면, 메모리 장치(도 1의 100)는 롬 변경 동작을 수행할 수 있다. 예를 들면, 독립 신호(ID_SIG)가 ‘0’이지만 해당 신호를 변경하여 출력할 경우, 제어 신호(C_SEL)가 하이(high)로 활성화되면, 저장부(도 7의 REG)에 저장된 변경 롬 데이터(M#_ROM_DATA)가 출력될 수 있다. 예를 들면, 변경 롬 데이터(M#_ROM_DATA)가 ‘1’이면, 롬 먹스(ROM_MUX)는 ‘1’ 데이터를 출력할 수 있다. 만약, 변경 롬 데이터(M#_ROM_DATA)가 ‘0’이면 롬 먹스(ROM_MUX)는 ‘0’ 데이터를 출력할 수 있는데, 이러한 경우는 독립 신호(ID_SIG)와 변경 롬 데이터(M#_ROM_DATA)가 서로 동일한 경우이므로, 독립 신호(ID_SIG)에 대한 신뢰도가 낮은 경우에 사용될 수도 있다.

도 10은 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 10을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은 저장 장치(1100)와 상기 저장 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 저장 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작 등을 제어할 수 있다.

저장 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다. 또한, 저장 장치(1100)에는 다수의 메모리 장치들(도 1의 100)이 포함될 수 있으며, 메모리 장치들(100) 각각은 롬 회로들(도 3의 ROM_CIR)을 포함할 수 있다.

무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 저장 장치(1100)에 전송할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.

실시 예에 따라, 저장 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다.

도 11은 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 11을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.

메모리 시스템(40000)은 저장 장치(1100)와 상기 저장 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다.

프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 저장 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.

프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 저장 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한, 저장 장치(1100)에는 다수의 메모리 장치들(도 1의 100)이 포함될 수 있으며, 메모리 장치들(100) 각각은 롬 회로들(도 3의 ROM_CIR)을 포함할 수 있다.

도 12는 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 12를 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.

메모리 시스템(50000)은 저장 장치(1100)와 상기 저장 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.

메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 저장 장치(1100)에 저장될 수 있다. 또한, 저장 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.

실시 예에 따라 저장 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한, 저장 장치(1100)에는 다수의 메모리 장치들(도 1의 100)이 포함될 수 있으며, 메모리 장치들(100) 각각은 롬 회로들(도 3의 ROM_CIR)을 포함할 수 있다.

도 13은 도 1에 도시된 저장 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.

도 13을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 저장 장치(1100), 메모리 컨트롤러(1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.

메모리 컨트롤러(1200)는 저장 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 저장 장치(1100)에는 다수의 메모리 장치들(도 1의 100)이 포함될 수 있으며, 메모리 장치들(100) 각각은 롬 회로들(도 3의 ROM_CIR)을 포함할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.

카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.

메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 저장 장치(1100)와 데이터 통신을 수행할 수 있다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

1000: 메모리 시스템 1100: 저장 장치
1200: 메모리 컨트롤러 2000: 호스트
100: 메모리 장치
MCA: 메모리 셀 어레이 PER: 주변 회로
ROM_CIR: 롬 회로들 OP_CIR: 동작 회로들
LOG: 제어 로직 IO_C: 입출력 회로
Y_DEC: 컬럼 디코더 X_DEC: 로우 디코더
V_GEN: 전압 생성 회로 ROM_MUX: 롬 먹스
N_ROM: 낸드 롬 REV_CIR: 리비전 회로
ID_CIR: 독립 회로

Claims

독립 신호를 출력하는 독립 회로;
상기 독립 회로의 상부에 형성되며, 데이터가 저장되는 다수의 메모리 셀들이 포함된 메모리 셀 어레이;
상기 메모리 셀 어레이의 상부에 형성되며, 상기 독립 신호와 상이한 변경 롬 데이터를 저장하고, 선택 신호에 응답하여 롬 제어 신호 및 상기 변경 롬 데이터를 출력하는 리비전 회로(revision circuit); 및
상기 롬 제어 신호에 응답하여 상기 독립 신호 또는 상기 변경 롬 데이터를 출력하는 롬 먹스(ROM MUX)를 포함하는 메모리 장치.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 메모리 셀 어레이는 3차원 구조로 이루어진 다수의 메모리 블록들을 포함하는 메모리 장치.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서, 상기 리비전 회로는,
섹터(sector)에 따라 상기 변경 롬 데이터를 저장하는 저장부; 및
상기 선택 신호에 응답하여 섹터 값 및 상기 롬 제어 신호를 출력하는 선택 회로를 포함하는 메모리 장치.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제3항에 있어서, 상기 선택 회로는,
상기 선택 신호가 활성화되면 상기 섹터 값 및 상기 롬 제어 신호를 출력하고,
상기 선택 신호가 비활성화되면 상기 섹터 값을 디폴트로 출력하고, 상기 롬 제어 신호를 비활성화시키는 메모리 장치.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제3항에 있어서,
상기 저장부는 상기 섹터 값에 따라 선택된 변경 롬 데이터를 출력하는 메모리 장치.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제3항에 있어서,
상기 저장부는 상기 섹터 값이 디폴트 값이면, 상기 변경 롬 데이터를 출력하지 않는 메모리 장치.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 롬 먹스는 상기 독립 신호 및 상기 변경 롬 데이터를 수신받고, 상기 롬 제어 신호에 따라 상기 독립 신호 또는 상기 변경 롬 데이터를 선택적으로 출력하는 메모리 장치.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제7항에 있어서, 상기 롬 먹스는,
상기 롬 제어 신호가 활성화되면 상기 변경 롬 데이터를 출력하고,
상기 롬 제어 신호가 비활성화되면 상기 독립 신호를 출력하는 메모리 장치.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제1항에 있어서,
상기 메모리 셀 어레이에 대한 프로그램, 리드 또는 소거 동작을 수행하도록 구성된 동작 회로들을 더 포함하는 메모리 장치.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제9항에 있어서,
상기 동작 회로들은 상기 메모리 셀 어레이 및 상기 롬 먹스의 하부에 형성되고, 기판의 상부에 형성되는 메모리 장치.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제9항에 있어서, 상기 동작 회로들은,
메모리 컨트롤러로부터 수신된 커맨드 및 어드레스에 응답하여 다양한 동작 제어 신호들을 출력하는 제어 로직;
상기 동작 제어 신호들에 응답하여 프로그램 전압, 리드 전압 또는 소거 전압을 생성하는 전압 생성 회로;
상기 어드레스에 포함된 로우 어드레스(row address)에 따라, 상기 전압 생성 회로에서 생성된 동작 전압들을 상기 메모리 셀 어레이에 포함된 선택된 메모리 블록에 전송하는 로우 디코더;
상기 어드레스에 포함된 컬럼 어드레스(column address)에 따라, 입출력 회로와 데이터를 주고받는 컬럼 디코더;
상기 동작 제어 신호들에 응답하여, 입출력 라인들을 통해 수신된 상기 커맨드 및 어드레스를 상기 제어 로직으로 전송하고, 상기 컬럼 디코더와 데이터를 주고받는 입출력 회로; 및
시스템 데이터가 저장되는 낸드 롬을 포함하는 메모리 장치.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제11항에 있어서, 상기 입출력 회로는,
상기 롬 먹스에서 출력된 상기 독립 신호 또는 상기 변경 롬 데이터를 상기 입출력 라인들을 통해 상기 메모리 컨트롤러로 전송하는 메모리 장치.
기판 상에 형성된 동작 회로들;
상기 동작 회로들의 상부에 형성되며, 독립 신호를 출력하는 독립 회로;
상기 동작 회로들의 상부에 형성되며, 롬 제어 신호에 응답하여 상기 독립 신호 또는 변경 롬 데이터를 출력하는 롬 먹스;
상기 독립 회로 및 상기 롬 먹스의 상부에 형성되는 메모리 셀 어레이; 및
상기 메모리 셀 어레이의 상부에 형성되며, 선택 신호에 응답하여 상기 변경 롬 데이터를 상기 롬 먹스에 전송하는 리비전 회로를 포함하는 메모리 장치.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제13항에 있어서,
상기 동작 회로들은 상기 롬 먹스에서 출력된 상기 독립 신호 또는 상기 변경 롬 데이터를 메모리 컨트롤러로 전송하는 메모리 장치.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제14항에 있어서, 상기 동작 회로들은,
상기 메모리 컨트롤러로부터 수신된 커맨드 및 어드레스에 응답하여 상기 메모리 셀 어레이의 프로그램, 리드 또는 소거 동작을 수행하거나, 상기 독립 회로, 롬 먹스 및 상기 리비전 회로를 제어하도록 구성된 메모리 장치.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제15항에 있어서, 상기 동작 회로들은,
상기 커맨드 및 어드레스에 응답하여 다양한 동작 제어 신호들을 출력하는 제어 로직;
상기 동작 제어 신호들에 응답하여 프로그램 전압, 리드 전압 또는 소거 전압을 생성하는 전압 생성 회로;
상기 어드레스에 포함된 로우 어드레스(row address)에 따라, 상기 전압 생성 회로에서 생성된 동작 전압들을 상기 메모리 셀 어레이에 포함된 선택된 메모리 블록에 전송하는 로우 디코더;
상기 어드레스에 포함된 컬럼 어드레스(column address)에 따라, 입출력 회로와 데이터를 주고받는 컬럼 디코더;
상기 동작 제어 신호들에 응답하여, 입출력 라인들을 통해 수신된 상기 커맨드 및 어드레스를 상기 제어 로직으로 전송하고, 상기 컬럼 디코더와 데이터를 주고받는 입출력 회로; 및
시스템 데이터가 저장되는 낸드 롬을 포함하는 메모리 장치.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제16항에 있어서,
상기 제어 로직은 상기 커맨드에 응답하여 상기 리비전 회로를 제어하기 위한 선택 신호를 출력하는 메모리 장치.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제17항에 있어서, 상기 리비전 회로는,
섹터(sector)에 따라 상기 변경 롬 데이터를 저장하는 저장부; 및
상기 선택 신호에 응답하여 섹터 값 및 상기 롬 제어 신호를 출력하는 선택 회로를 포함하는 메모리 장치.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제18항에 있어서, 상기 선택 회로는,
상기 선택 신호가 활성화되면 상기 섹터 값 및 상기 롬 제어 신호를 출력하고,
상기 선택 신호가 비활성화되면 상기 섹터 값을 디폴트로 출력하고, 상기 롬 제어 신호를 비활성화시키는 메모리 장치.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제19항에 있어서, 상기 저장부는,
상기 섹터 값에 따라 선택된 변경 롬 데이터를 출력하고,
상기 저장부는 상기 섹터 값이 디폴트 값이면 상기 변경 롬 데이터를 출력하지 않는 메모리 장치.
사용자 데이터를 저장하고 독립 신호를 출력하는 메모리 장치; 및
상기 독립 신호를 변경하여 출력하도록 상기 메모리 장치에 변경 커맨드를 전송하는 메모리 컨트롤러를 포함하고,
상기 메모리 장치는,
상기 사용자 데이터가 저장되는 메모리 셀 어레이;
상기 메모리 셀 어레이의 하부에 형성되며, 상기 독립 신호를 출력하는 독립 회로;
상기 메모리 셀 어레이의 상부에 형성되며, 상기 독립 신호와 상이한 변경 롬 데이터를 저장하고, 선택 신호에 응답하여 롬 제어 신호 및 상기 변경 롬 데이터를 출력하는 리비전 회로; 및
상기 롬 제어 신호에 응답하여 상기 독립 신호 또는 상기 변경 롬 데이터를 출력하는 롬 먹스를 포함하는 메모리 시스템.