CN110364191A - 存储器装置和具有该存储器装置的存储器系统 - Google Patents

存储器装置和具有该存储器装置的存储器系统 Download PDF

Info

Publication number
CN110364191A
CN110364191A CN201910116400.1A CN201910116400A CN110364191A CN 110364191 A CN110364191 A CN 110364191A CN 201910116400 A CN201910116400 A CN 201910116400A CN 110364191 A CN110364191 A CN 110364191A
Authority
CN
China
Prior art keywords
rom
circuit
signal
data
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910116400.1A
Other languages
English (en)
Other versions
CN110364191B (zh
Inventor
朴元善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110364191A publication Critical patent/CN110364191A/zh
Application granted granted Critical
Publication of CN110364191B publication Critical patent/CN110364191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

存储器装置和具有该存储器装置的存储器系统。该存储器装置包括：独立电路，所述独立电路被配置为输出独立信号；存储器单元阵列，所述存储器单元阵列被形成在所述独立电路的上部，所述存储器单元阵列包括存储数据的多个存储器单元；修正电路，所述修正电路被形成在所述存储器单元阵列的上部，所述修正电路存储与所述独立信号不同的更正ROM数据，当在所述存储器单元阵列下方形成的所述独立电路的测试操作中在所述独立信号中发生错误时，所述修正电路响应于选择信号而输出ROM控制信号和所述更正ROM数据；以及选择电路，所述选择电路被配置为响应于所述ROM控制信号而输出所述独立信号或所述更正ROM数据。

Description

存储器装置和具有该存储器装置的存储器系统
技术领域
本公开总体涉及存储器装置，更具体地，涉及一种包括只读存储器(ROM)的存储器装置和包括该存储器装置的存储器系统。
背景技术
存储器系统可以包括储存装置以及用于控制储存装置的操作并且用于将储存装置可操作地联接到主机的存储器控制器。
储存装置可以包括多个存储器装置，并且存储器装置可以存储数据或输出所存储的数据。例如，存储器装置可以被配置为在电源供应中断时所存储的数据消失的易失性存储器装置，或者可以被配置为即使电源供应中断时也保留所存储的数据的非易失性存储器装置。
存储器控制器可以控制主机和储存装置之间的数据通信。
主机可以通过使用诸如快速外围部件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行连接SCSI(SAS)之类的接口协议，经由存储器控制器与存储器装置通信。主机和存储器系统之间的接口协议不限于上述示例，并且可以包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子(IDE)之类的各种接口。
为了增加存储器装置的数据储存容量，最近已经开发了具有集成度改进的三维结构的存储器装置。
发明内容
本发明的实施方式提供了一种具有改进的ROM的存储器装置以及具有该存储器装置的存储器系统。所述存储器装置可以校正ROM的输出数据。根据本公开的一方面，提供了一种存储器装置，该存储器装置包括：独立电路，所述独立电路被配置为输出独立信号；存储器单元阵列，所述存储器单元阵列被形成在所述独立电路的上部，所述存储器单元阵列包括存储数据的多个存储器单元；修正电路，所述修正电路被形成在所述存储器单元阵列的上部，所述修正电路存储与所述独立信号不同的更正ROM数据，当在形成在所述存储器单元阵列下方的所述独立电路的测试操作中在所述独立信号中发生错误时，所述修正电路响应于选择信号而输出ROM控制信号和所述更正ROM数据；以及选择电路，所述选择电路被配置为响应于所述ROM控制信号而输出所述独立信号或所述更正ROM数据。
根据本公开的另一方面，提供了一种存储器装置，该存储器装置包括：操作电路，所述操作电路被形成在基板的上部；独立电路，所述独立电路被形成在所述操作电路的上部，所述独立电路输出独立信号；选择电路，所述选择电路被形成在所述操作电路的上部，所述选择电路响应于ROM控制信号而输出所述独立信号或更正ROM数据；存储器单元阵列，所述存储器单元阵列被形成在NAND ROM和所述选择电路的上部；以及修正电路，所述修正电路被形成在所述存储器单元阵列的上部，所述修正电路响应于选择信号而将所述更正ROM数据发送到所述选择电路。
根据本公开的又一方面，提供了一种存储器系统，该存储器系统包括：存储器装置，所述存储器装置被配置为存储用户数据并输出独立信号；以及存储器控制器，所述存储器控制器被配置为向所述存储器装置发送修改命令以修改并输出所述独立信号，其中，所述存储器装置包括：存储器单元阵列，所述存储器单元阵列被配置为存储所述用户数据；独立电路，所述独立电路被形成在所述存储器单元阵列的底部，所述独立电路输出所述独立信号；修正电路，所述修正电路被形成在所述存储器单元阵列的上部，所述修正电路存储与所述独立信号不同的更正ROM数据，所述修正电路响应于选择信号而输出ROM控制信号和所述更正ROM数据；以及选择电路，所述选择电路被配置为响应于所述ROM控制信号而输出所述独立信号或所述更正ROM数据。
根据本公开的又一方面，提供一种存储器系统，该存储器系统包括：三维结构的存储器单元阵列；第一电路，所述第一电路形成在存储器单元阵列的第一侧并且被配置为输出不能修改的第一信号；第二电路，所述第二电路形成在存储器单元阵列的第二侧并且被配置为输出代替第一信号的第二信号；选择电路，所述选择电路被配置为响应于控制信号而选择第一信号和第二信号当中的一个，以控制存储器单元阵列。
附图说明
现在将在下文中参照附图更全面地描述本发明的示例实施方式；然而，要注意的是，本发明可以以不同的形式实施，而不应该被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使本公开彻底和完整，并且将示例实施方式的范围充分传达给本领域技术人员。
在附图中，为了清楚说明，可能夸大了尺寸。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的一个实施方式的可操作地联接到主机的存储器系统的图。
图2是示意性示出图1中所示的存储器装置的图。
图3是示出图2中所示的存储器单元阵列的图。
图4是示出图2中所示的外围电路的图。
图5是示出根据本公开的一个实施方式的存储器装置的结构的图。
图6是示出图5中所示的ROM电路的实现方法的图。
图7是示出图6的修正电路的图。
图8是示出图6中所示的选择电路的图。
图9是示出图8中所示的ROM MUX的驱动方法的图。
图10是示出包括图1中所示的储存装置的存储器系统的一个实施方式的图。
图11是示出包括根据本发明的储存装置的存储器系统的一个实施方式的图。
图12是示出包括根据本发明的储存装置的存储器系统的一个实施方式的图。
图13是示出包括根据本发明的储存装置的存储器系统的一个实施方式的图。
具体实施方式
在以下详细描述中，仅通过示例的方式示出并描述了本公开的特定示例性实施方式。如本领域技术人员将认识到的，在都不脱离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同方式修改。因此，附图和描述本质上被认为是示例性的而非限制性的。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，该元件能够直接连接或联接到另一元件，或者按照在其间插置一个或更多个中间元件的方式间接连接或联接到另一元件。此外，当元件被称为“包括”一个组件时，这表示该元件可以进一步包括另一组件而不是排除另一组件，除非存在不同的公开内容。
图1是示出根据本公开的一个实施方式的存储器系统的图。
参照图1，存储器系统1000可以包括用于存储数据的储存装置1100和用于在储存装置1100和主机2000之间通信的存储器控制器1200。
储存装置1100可以包括多个存储器装置100。例如，存储器装置100可以利用在电源供给中断时所存储的数据消除的易失性存储器装置或者在电源供给中断时所存储的数据保留的非易失性存储器装置来实现。例如，存储器装置100可以利用NAND闪存装置来实现。
存储器装置100可以经由多个通道CH1至CHk连接到存储器控制器1200。例如，如图1的实施方式中所示，多个存储器装置100可以各自连接到第一通道CH1至第k通道CHk。
存储器控制器1200可以包括控制处理器200、ROM 210、内部存储器220、存储器接口230、缓冲存储器240和主机接口250。
控制处理器200可以执行用于控制储存装置1100的各种操作，其可以包括生成要发送到储存装置1100的命令和地址。例如，控制处理器200可以通过生成用于状态检查操作的状态检查命令来检查储存装置1100的状态，并基于检查结果生成用于控制储存装置1100的命令。另外，控制处理器200可以根据从ROM 210输出的ROM代码运行固件。
ROM 210可以包括即使在电源中断时信息也被保留的非易失性存储器装置。例如，可以在ROM 210中存储多个熔丝数据和ROM代码。
内部存储器220可以存储存储器控制器1200的操作所需的各种信息。例如，内部存储器220可以包括逻辑-物理地址映射表。例如，可以将逻辑地址输入到内部存储器220中，然后存储器控制器1200可以生成与所接收的逻辑地址相对应的物理地址，并将物理地址发送到储存装置1100。例如，当物理地址被输入到内部存储器220时，可以根据地址映射表生成与所输入的物理地址对应的逻辑地址，并将该逻辑地址发送到储存装置1100的一个或更多个存储器装置100。例如，可以经过储存接口2200和主机接口250从主机2000接收逻辑地址并且将其输入到内部存储器220。可由存储器控制器1200的控制处理器200基于逻辑-物理地址映射表生成的物理地址可以被发送到储存装置1100。内部存储器220可以配置有随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)和紧耦合存储器(TCM)中的至少一个。
存储器接口230可以在存储器控制器1200和储存装置1100之间交换命令、地址、数据等。例如，存储器接口230可以通过第一通道CH1至第k通道CHk向存储器装置100发送命令、地址、数据等，并且从存储器装置100接收数据等。命令可以是内部命令。地址可以是物理地址。
当执行存储器系统1000的操作时，缓冲存储器240可以临时存储数据。例如，在编程操作中，缓冲存储器240可以临时存储原始编程数据，直到所选存储器装置100的编程操作通过。另选地，在读取操作中，缓冲存储器240可以临时存储从存储器装置100读取的数据，然后将数据依次发送到主机接口250。缓冲存储器240可以配置有SRAM或DRAM。
主机接口250可以在存储器控制器1200和主机2000之间交换命令、地址、数据等。例如，主机接口250可以从主机2000接收命令、地址、数据等，并将数据等发送到主机2000。命令可以是外部命令。地址可以是逻辑地址。
控制处理器200、ROM 210、内部存储器220、存储器接口230、缓冲存储器240和主机接口250可以通过总线260彼此通信。
主机2000可以包括主机处理器2100和储存接口2200。主机处理器2100和储存接口2200可以通过总线2300彼此通信。
主机处理器2100可以生成能够控制存储器系统1000的编程操作的编程请求或者能够控制存储器系统1000的读取操作的读取请求。例如，编程请求可以包括被发送到存储器系统1000的编程外部命令和逻辑地址。例如，读取请求可以包括被发送到存储器系统1000的读取外部命令和逻辑地址。此外，诸如擦除请求之类的各种操作请求可以被控制。
储存接口2200可以通过使用诸如快速外围组件互连(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行连接SCSI(SAS)或快速非易失性存储器(NVMe)之类的接口协议与存储器系统1000通信。储存接口2200不限于上述示例，并且可以包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子IDE之类的各种其它接口。
图2是示意性示出图1的存储器装置100的图。
参照图2，存储器装置100可以包括用于存储数据的存储器单元阵列MCA和被配置为对存储器单元阵列MCA执行编程操作、读取操作、擦除操作等的外围电路PER。
存储器单元阵列MCA可以包括多个存储块。存储块可以包括多个存储器单元。
外围电路PER可以通过通道CH从图1的存储器控制器1200接收编程命令、地址、数据等，并且通过生成用于编程操作的操作信号OP_SIG来执行存储器单元阵列MCA的编程操作。另外，外围电路PER可以通过响应于读取命令和地址而生成用于读取操作的操作信号OP_SIG来执行存储器单元阵列MCA的读取操作，并且通过通道CH将读取数据输出到存储器控制器1200。通道CH可以配置有多条输入/输出线IO。
下面将更详细地描述存储器单元阵列MCA和外围电路PER。
图3是示出图2的存储器单元阵列的图。
参照图3，存储器单元阵列MCA可以包括多个存储块，例如，第一存储块MB_1至第k存储块MB_k(k是正整数)。在NAND闪存装置的情况下，第一存储块MB_1至第k存储块MB_k可以共同联接至沿着第一方向X排列的第一位线BL1至第n位线BLn(n是正整数)。
第一存储块MB_1至第k存储块MB_k可以沿着与第一方向X正交的第二方向Y排列。
图4是示出图2的外围电路的图。
参照图4，外围电路PER可以包括在图1的存储器系统1000中内部使用的、用于执行诸如编程操作、读取操作和擦除操作的各种操作的多个操作电路OP_CIR和用于存储系统数据等的ROM电路ROM_CIR。
操作电路OP_CIR可以包括电压生成电路V_GEN、行解码器X-DEC、列解码器Y-DEC、输入/输出电路IO_C、NAND ROM N_ROM和控制逻辑LOG。
控制逻辑LOG可以响应于从存储器控制器1200接收的命令和地址而输出用于控制电压生成电路V_GEN、行解码器X-DEC、列解码器Y-DEC、输入/输出电路IO_C和ROM电路ROM_CIR的操作控制信号。
电压生成电路V_GEN可以在控制逻辑LOG的控制下生成编程电压、读取电压、擦除电压等。此外，电压生成电路V_GEN可以生成各种操作中使用的电压。
行解码器X-DEC可以根据存储器装置100接收的地址中所包括的行地址来选择存储块当中的一个存储块，并且将从电压生成电路V_GEN生成的电压传输到所选存储块。
列解码器Y-DEC可以根据存储器装置100接收的地址中所包括的列地址从输入/输出电路IO_C接收数据或者将数据发送到输入/输出电路IO_C。列解码器Y-DEC可以包括用于在编程操作或读取操作中临时存储数据的页缓冲器。
输入/输出电路IO_C可以通过图2的输入/输出线IO接收或输出命令、地址或数据。例如，存储器装置100可以在编程操作中通过输入/输出电路IO_C接收命令、地址和数据，并且在读取操作中通过输入/输出电路IO_C输出数据。
NAND ROM N_ROM在图4的图示中被示为单独电路。然而，注意到，这仅仅是示例性配置，而并非旨在限制本发明的范围。在所描述的实施方式的变型中，NAND ROM N_ROM可以被包括在控制逻辑LOG中。另外，NAND ROM N_ROM的位置不限于图4的图示中所示的位置。通常，NAND ROM N_ROM可以位于外围电路PER的任何合适的区域或部分中。
NAND ROM N_ROM可以存储系统数据和代码(软件)。系统数据可以与存储在存储器单元阵列MCA中的用户数据不同。代码和系统数据可以用于控制存储器装置100的操作。存储在NAND ROM N_ROM中的代码和系统数据在存储器系统1000封装之后不能修改。一些电路可以根据从NAND ROM N_ROM检索到的代码和/或系统数据操作或输出数据或信号。然而，根据从NAND ROM N_ROM检索到的代码和/或系统数据，一些电路不能修改。存储器装置100的外围电路PER中的根据从NAND ROM N_ROM检索到的代码和/或系统数据不能进行修改的电路在下文中被称为独立电路ID_CIR，并且输出信号被称为独立信号。
ROM电路ROM_CIR可以包括选择电路SC、独立电路ID_CIR和修正电路REV_CIR。
选择电路SC可响应于ROM控制信号而选择性地输出更正ROM数据。
独立电路ID_CIR可以包括NAND ROM N_ROM无法修改的一个或更多个电路。
修正电路REV_CIR可以输出要使用的修改数据来代替NAND ROM N_ROM无法修改的独立电路ID_CIR的独立信号。也就是说，由于从独立电路ID_CIR输出的独立信号不能被修改，因此修正电路REV_CIR可以存储要输出的数据来代替独立信号。
图3的存储器单元阵列MCA和图4的外围电路PER可以通过彼此并行排列在基板上或者通过垂直堆叠在基板上来形成。在该实施方式中，为了提高存储器装置1000的集成度，作为示例，将描述具有外围电路PER和存储器单元阵列MCA彼此堆叠的三维结构的存储器装置100。
图5是根据本公开的一个实施方式的存储器装置100的结构的图。
参照图5，操作电路OP_CIR、选择电路SC、独立电路ID_CIR、存储器单元阵列MCA和修正电路REV_CIR可以依次堆叠在基板SUB上。例如，当假设图3的位线BL1至BLn沿着第一方向X排列并且位线BL1至BLn沿着第二方向Y延伸时，操作电路OP_CIR、选择电路SC、独立电路ID_CIR、存储器单元阵列MCA和修正电路REV_CIR可以沿着与第一方向X和第二方向Y正交的第三方向Z堆叠。也就是说，在制造过程的顺序51中，操作电路OP_CIR、选择电路SC、独立电路ID_CIR、存储器单元阵列MCA以及修正电路REV_CIR可以依次形成在基板SUB上。选择电路SC和独立电路ID_CIR可以反向堆叠或者形成在同一层中。
独立电路ID_CIR用于输出执行存储器装置100的操作所需的独立信号。因此，独立电路ID_CIR可以形成在靠近操作电路OP_CIR的区域中，以防止存储器装置100的尺寸增加并且减少操作时间。
当在形成至存储器单元阵列MCA的电路之后需要修改从独立电路ID_CIR输出的独立信号时，可以使用修正电路REV_CIR。例如，当在从操作电路OP_CIR到存储器单元阵列MCA的电路形成之后的测试操作中在从独立电路ID_CIR输出的独立信号中出现错误时，难以修改在存储器单元阵列MCA的底部形成的独立电路ID_CIR。因此，在该实施方式中，修正电路REV_CIR形成在存储器单元阵列MCA的上部。当从独立电路ID_CIR输出的独立信号REV_CIR需要校正时，修正电路REV_CIR可以输出修改的信号或数据来代替从独立电路ID_CIR输出的独立信号。
下面将描述选择电路SC、独立电路ID_CIR和修正电路REV_CIR的操作方法。
图6是示出图5的ROM电路ROM_CIR的实现方法的图。
参照图6，在独立电路ID_CIR被制造之后，独立电路ID_CIR可以仅输出使用来自NAND ROM N_ROM的代码和系统数据不能修改的独立信号ID_SIG。如图6所示，从独立电路ID_CIR输出的独立信号ID_SIG不直接传送到图5的操作电路OP_CIR，而是可替代地通过选择电路SC选择性地传送到操作电路OP_CIR。
可以在修正电路REV_CIR中存储与独立信号ID_SIG不同的更正ROM数据M#_ROM_DATA。井字符号“#”可以用作识别标记。例如，'#'可用于表示与更正ROM数据相对应的地址或扇区。在以下描述的实施方式中，假设'#'用作扇区识别标记。
修正电路REV_CIR可以响应于选择信号SEL_S而输出存储于其中的多条更正ROM数据M#_ROM_DATA当中的被选更正ROM数据M#_ROM_DATA。修正电路REV_CIR也可以生成ROM控制信号C_SEL并将其与被选更正ROM数据M#_ROM_DATA一起输出。当更正ROM数据M#_ROM_DATA被修正电路REV_CIR选择以传送到选择电路SC时，可以启用ROM控制信号C_SEL。另选地，当选择信号SEL_S被禁用时，修正电路REV_CIR不输出更正ROM数据M#_ROM_DATA，并且禁用ROM控制信号C_SEL。选择信号SEL_S可以由图3的响应于命令而操作的控制逻辑LOG生成。例如，当需要修改ROM的输出数据时，控制逻辑LOG可以输出选择信号SEL_S。
选择电路SC可以接收独立信号ID_SIG和更正ROM数据M__ROM_DATA，并响应于ROM控制信号C_SEL而输出最终的ROM数据F_ROM_DATA。最终的ROM数据F_ROM_DATA可以基于ROM控制信号C_SEL在独立信号ID_SIG和更正ROM数据M#_ROM_DATA之间选择一个作为其输出。也就是说，选择电路SC可以响应于ROM控制信号C_SEL而输出独立信号ID_SIG或更正ROM数据M#_ROM_DATA。
下面将更详细地描述修正电路REV_CIR。
图7是示出图6的修正电路REV_CIR的图。
参照图7，修正电路REV_CIR可以包括用于存储多条更正ROM数据M#_ROM_DATA的储存单元REG以及用于响应于选择信号SEL_S而输出扇区值M#和ROM控制信号C_SEL的选择电路SEL_CIR。
多个更正ROM数据M#_ROM_DATA可以根据扇区存储在储存单元REG中。例如，第一更正ROM数据M1_ROM_DATA至第i更正ROM数据Mi_ROM_DATA(i是正整数)可以存储在储存单元REG中，并且可以输出根据扇区值M#所选择的更正ROM数据M#_ROM_DATA。
当接收到选择信号SEL_S时，选择电路SEL_CIR可以根据选择信号SEL_S输出所选择的扇区值M#并且启用ROM控制信号C_SEL。另选地，当接收到选择信号SEL_S时，选择电路SEL_CIR可以输出所选择的扇区值M#和具有高逻辑的ROM控制信号C_SEL。因此，当未接收到选择信号SEL_S时，选择电路SEL_CIR可以输出默认扇区值M#，并且将ROM控制信号C_SEL禁用。当输出默认扇区值M#时，储存单元REG不输出更正ROM数据M#_ROM_DATA。
图8是示出图6的选择电路的图。
参照图8，选择电路SC可以包括第一输入端子IP1至第三输入端子IP3和一个输出端子OP。例如，独立信号ID_SIG可以被输入到第一输入端子IP1，并且更正ROM数据M#_ROM_DATA可以被输入到第二输入端子IP2。ROM控制信号C_SEL可以被输入到第三输入端子IP3。
选择电路SC可以响应于ROM控制信号C_SEL而输出独立信号ID_SIG或更正ROM数据M#_ROM_DATA。例如，当ROM控制信号C_SEL被禁用时，选择电路SC可以输出独立信号ID_SIG。当ROM控制信号C_SEL被启用时，选择电路SC可以输出更正ROM数据M#_ROM_DATA。另选地，当ROM控制信号C_SEL为低时，选择电路SC可以输出独立信号ID_SIG。当ROM控制信号C_SEL为高时，选择电路SC可以输出更正ROM数据M#_ROM_DATA。
图9是示出图8的选择电路SC的驱动方法的图。
参照图9，当通过输入/输出线IO从图1的存储器控制器1200接收到ROM修改命令M_CMD时，图1的存储器装置100可以执行ROM修改操作。例如，当值为“0”的独立信号ID_SIG需要校正时，可以在ROM控制信号C_SEL被使能为高电平时输出存储在图7的储存单元REG中的更正ROM数据M#_ROM_DATA。例如，当更正ROM数据M#_ROM_DATA为“1”时，选择电路SC可以输出数据“1”。当更正ROM数据M#_ROM_DATA为“0”时，选择电路SC可以输出数据“0”。这是独立信号ID_SIG和更正ROM数据M#_ROM_DATA相同的情况。因此，当独立信号ID_SIG的可靠性低时，可以使用更正ROM数据M#_ROM_DATA。
图10是示出包括图1所示的储存装置的存储器系统的另一实施方式的图。
参照图10，存储器系统30000可以被实现为蜂窝电话、智能手机、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括储存装置1100和能够控制储存装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制储存装置1100的数据访问操作，例如，编程操作、擦除操作、读取操作等。
在存储器控制器1200的控制下，在储存装置1100中编程的数据可以通过显示器3200输出。此外，图1的多个存储器装置100可以被包括在储存装置1100中，并且存储器装置100各自可以包括图3的ROM电路ROM_CIR。
无线电收发器3300可以通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换为处理器3100能够处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并将处理后的信号发送到存储器控制器1200或显示器3200。存储器控制器1200可以将处理器3100处理后的信号发送到半导体储存装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号转换为无线电信号，并通过天线ANT将转换后的无线电信号输出到外部设备。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或者处理器3100要处理的数据的装置，并且可以被实现为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据能够通过显示器3200输出。
在一些实施方式中，能够控制储存装置1100的操作的存储器控制器1200可以被实现为处理器3100的一部分或者被实现为与处理器3100分开的芯片。
图11是示出包括根据本发明的储存装置的存储器系统的另一实施方式的图。
参照图11，存储器系统40000可以被实现为个人电脑(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括储存装置1100和能够控制储存装置1100的数据处理操作的存储器控制器1200。
处理器4100可以根据通过输入装置4200输入的数据，经由显示器4300输出存储在储存装置1100中的数据。例如，输入装置4200可以被实现为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的整体操作，并控制存储器控制器1200的操作。在一些实施方式中，能够控制储存装置1100的操作的存储器控制器1200可以被实现为处理器4100的一部分或者被实现为与处理器4100分开的芯片。此外，图1的多个存储器装置100可以被包括在储存装置1100中，并且存储器装置100各自可以包括图3的ROM电路ROM_CIR。
图12是示出包括根据本发明的储存装置的存储器系统的另一实施方式的图。
参照图12，存储器系统50000可以被实现为图像处理设备，例如，数码相机、附有数码相机的移动终端、附有数码相机的智能手机或附有数码相机的平板PC。
存储器系统50000可以包括储存装置1100和能够控制储存装置1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储器控制器1200。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且转换后的数字信号可以被发送到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可以通过显示器5300输出，或者通过存储器控制器1200存储在储存装置1100中。另外，存储在储存装置1100中的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在一些实施方式中，能够控制储存装置1100的操作的存储器控制器1200可以被实现为处理器5100的一部分或者被实现为与处理器5100分开的芯片。此外，图1的多个存储器装置100可以被包括在储存装置1100中，并且存储器装置100各自可以包括图3的ROM电路ROM_CIR。
图13是示出包括根据本发明的储存装置的存储器系统的另一实施方式的图。
参照图13，存储器系统70000可以被实现为存储卡或智能卡。存储器系统70000可以包括储存装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制储存装置1100和卡接口7100之间的数据交换。图1的多个存储器装置100可以被包括在储存装置1100中，并且存储器装置100各自可以包括图3的ROM电路ROM_CIR。在一些实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。
卡接口7100可以根据主机60000的协议在主机60000和存储器控制器1200之间的进行接口数据交换。在一些实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以意指能够支持主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。
当存储器系统70000联接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒之类的主机60000的主机接口6200时，主机接口6200可以在微处理器(μP)6100的控制下通过卡接口7100和存储器控制器1200与储存装置1100进行数据通信。
根据本公开，能够执行具有三维结构的存储器装置中所包括的ROM的修正。
本文已经公开了示例实施方式，并且尽管采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而并非出于限制的目的。在一些情况下，如本领域普通技术人员中的一个显而易见的，除非另外特别指出，否则在提交本申请时结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离本公开的所附权利要求中所阐述的精神和范围的情况下，可以在形式和细节上进行各种改变。
相关申请的交叉引用
本申请要求于2018年3月26日提交的韩国专利申请No.10-2018-0034677的优先权，该韩国专利申请通过引用全部并入本文中。

Claims (21)

1.一种存储器装置，该存储器装置包括：
独立电路，所述独立电路被配置为输出独立信号；
存储器单元阵列，所述存储器单元阵列被形成在所述独立电路的上部，所述存储器单元阵列包括存储数据的多个存储器单元；
修正电路，所述修正电路被形成在所述存储器单元阵列的上部，所述修正电路存储与所述独立信号不同的更正ROM数据，当在形成在所述存储器单元阵列下方的所述独立电路的测试操作中在所述独立信号中发生错误时，所述修正电路响应于选择信号而输出ROM控制信号和所述更正ROM数据；以及
选择电路，所述选择电路被配置为响应于所述ROM控制信号而输出所述独立信号或所述更正ROM数据。
2.根据权利要求1所述的存储器装置，其中，所述存储器单元阵列包括以三维结构配置的多个存储块。
3.根据权利要求1所述的存储器装置，其中，所述修正电路包括：
储存单元，所述储存单元被配置为根据扇区存储所述更正ROM数据；并且
选择电路，所述选择电路被配置为响应于所述选择信号而输出扇区值和所述ROM控制信号。
4.根据权利要求3所述的存储器装置，其中，所述选择电路：
在所述选择信号被启用时输出所述扇区值和所述ROM控制信号；并且
在所述选择信号被禁用时输出默认扇区值并禁用所述ROM控制信号。
5.根据权利要求3所述的存储器装置，其中，所述储存单元输出根据所述扇区值选择的更正ROM数据。
6.根据权利要求3所述的存储器装置，其中，当所述扇区值是默认扇区值时，所述储存单元不输出所述更正ROM数据。
7.根据权利要求1所述的存储器装置，其中，所述选择电路接收所述独立信号和所述更正ROM数据，并响应于所述ROM控制信号而选择性地输出所述独立信号或所述更正ROM数据。
8.根据权利要求7所述的存储器装置，其中，所述选择电路：
在所述ROM控制信号被启用时输出所述更正ROM数据；并且
在所述ROM控制信号被禁用时输出所述独立信号。
9.根据权利要求1所述的存储器装置，该存储器装置还包括：操作电路，所述操作电路被配置为对所述存储器单元阵列执行编程操作、读取操作或擦除操作。
10.根据权利要求9所述的存储器装置，其中，所述操作电路被形成在NAND ROM和所述选择电路的底部上，并且形成在基板的上部上。
11.根据权利要求9所述的存储器装置，其中，所述操作电路包括：
控制逻辑，所述控制逻辑被配置为响应于从存储器控制器接收的命令和地址而输出各种操作控制信号；
电压生成电路，所述电压生成电路被配置为响应于所述操作控制信号而生成编程电压、读取电压或擦除电压；
行解码器，所述行解码器被配置为根据所述地址中包括的行地址将所述电压生成电路生成的操作电压发送到所述存储器单元阵列中所包括的被选存储块；
列解码器，所述列解码器被配置为根据所述地址中包括的列地址与输入/输出电路交换数据；
输入/输出电路，所述输入/输出电路被配置为响应于所述操作控制信号而将通过输入/输出线接收的命令和地址发送到所述控制逻辑，并且与所述列解码器交换数据；以及
NAND ROM，所述NAND ROM被配置为存储系统数据。
12.根据权利要求11所述的存储器装置，其中，所述输入/输出电路通过所述输入/输出线将从所述选择电路输出的所述独立信号或所述更正ROM数据发送到所述存储器控制器。
13.一种存储器装置，该存储器装置包括：
操作电路，所述操作电路被形成在基板的上部；
独立电路，所述独立电路被形成在所述操作电路的上部，所述独立电路输出独立信号；
选择电路，所述选择电路被形成在所述操作电路的上部，所述选择电路响应于ROM控制信号而输出所述独立信号或更正ROM数据；
存储器单元阵列，所述存储器单元阵列被形成在NAND ROM和所述选择电路的上部；以及
修正电路，所述修正电路被形成在所述存储器单元阵列的上部，所述修正电路响应于选择信号而将所述更正ROM数据发送到所述选择电路。
14.根据权利要求13所述的存储器装置，其中，所述操作电路将从所述选择电路输出的所述独立信号或所述更正ROM数据输出到存储器控制器。
15.根据权利要求14所述的存储器装置，其中，所述操作电路响应于从所述存储器控制器接收的命令和地址而执行所述存储器单元阵列的编程操作、读取操作或擦除操作，或者控制所述NAND ROM、所述选择电路和所述修正电路。
16.根据权利要求14所述的存储器装置，其中，所述操作电路包括：
控制逻辑，所述控制逻辑被配置为响应于命令和地址而输出各种操作控制信号；
电压生成电路，所述电压生成电路被配置为响应于所述操作控制信号而生成编程电压、读取电压或擦除电压；
行解码器，所述行解码器被配置为根据所述地址中包括的行地址将所述电压生成电路所生成的操作电压发送到所述存储器单元阵列中所包括的被选存储块；
列解码器，所述列解码器被配置为根据所述地址中包括的列地址与输入/输出电路交换数据；
输入/输出电路，所述输入/输出电路被配置为响应于所述操作控制信号而将通过输入/输出线接收的命令和地址发送到所述控制逻辑，并且与所述列解码器交换数据；以及
NAND ROM，所述NAND ROM被配置为存储系统数据。
17.根据权利要求16所述的存储器装置，其中，所述控制逻辑响应于所述命令而输出用于控制所述修正电路的所述选择信号。
18.根据权利要求17所述的存储器装置，其中，所述修正电路包括：
储存单元，所述储存单元被配置为根据扇区存储所述更正ROM数据；以及
选择电路，所述选择电路被配置为响应于所述选择信号而输出扇区值和所述ROM控制信号。
19.根据权利要求18所述的存储器装置，其中，所述选择电路：
在所述选择信号被启用时输出所述扇区值和所述ROM控制信号；并且
在所述选择信号被禁用时输出默认扇区值并且禁用所述ROM控制信号。
20.根据权利要求19所述的存储器装置，其中，所述储存单元：
输出根据所述扇区值选择的更正ROM数据；并且
在所述扇区值是默认扇区值时不输出所述更正ROM数据。
21.一种存储器系统，该存储器系统包括：
存储器装置，所述存储器装置被配置为存储用户数据并输出独立信号；以及
存储器控制器，所述存储器控制器被配置为向所述存储器装置发送修改命令以修改并输出所述独立信号，
其中，所述存储器装置包括：
存储器单元阵列，所述存储器单元阵列被配置为存储所述用户数据；
独立电路，所述独立电路被形成在所述存储器单元阵列的底部，所述独立电路输出所述独立信号；
修正电路，所述修正电路被形成在所述存储器单元阵列的上部，所述修正电路存储与所述独立信号不同的更正ROM数据，所述修正电路响应于选择信号而输出ROM控制信号和所述更正ROM数据；以及
选择电路，所述选择电路被配置为响应于所述ROM控制信号而输出所述独立信号或所述更正ROM数据。
CN201910116400.1A 2018-03-26 2019-02-13 存储器装置和具有该存储器装置的存储器系统 Active CN110364191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180034677A KR102492033B1 (ko) 2018-03-26 2018-03-26 메모리 장치 및 이를 포함하는 메모리 시스템
KR10-2018-0034677 2018-03-26

Publications (2)

Publication Number Publication Date
CN110364191A true CN110364191A (zh) 2019-10-22
CN110364191B CN110364191B (zh) 2022-10-21

Family

ID=67983714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910116400.1A Active CN110364191B (zh) 2018-03-26 2019-02-13 存储器装置和具有该存储器装置的存储器系统

Country Status (3)

Country Link
US (1) US10755784B2 (zh)
KR (1) KR102492033B1 (zh)
CN (1) CN110364191B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282136B1 (en) * 1999-05-31 2001-08-28 Hitachi, Ltd. Semiconductor memory devices and sensors using the same
US7069482B1 (en) * 2000-08-21 2006-06-27 Nanoamp Solutions, Inc. ROM error-correction control
CN101075213A (zh) * 2006-02-21 2007-11-21 三星电子株式会社 只读存储器数据修补电路和方法、及其嵌入式系统
KR20110043210A (ko) * 2009-10-21 2011-04-27 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US20150279474A1 (en) * 2014-03-31 2015-10-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN107507638A (zh) * 2016-06-14 2017-12-22 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60116167A (ja) * 1983-11-29 1985-06-22 Toshiba Corp 半導体記憶装置及びその製造方法
EP0333207B1 (en) * 1988-03-18 1997-06-11 Kabushiki Kaisha Toshiba Mask rom with spare memory cells
EP0587093B1 (en) * 1992-09-08 1999-11-24 Hitachi, Ltd. Information processing apparatus using inference and adaptive learning
KR0168896B1 (ko) * 1993-09-20 1999-02-01 세키자와 다다시 패리티에 의해 에러를 수정할 수 있는 반도체 메모리장치
US5640353A (en) * 1995-12-27 1997-06-17 Act Corporation External compensation apparatus and method for fail bit dynamic random access memory
DE19622275A1 (de) * 1996-06-03 1997-12-04 Siemens Ag Redundanzkonzept für integrierte Speicher mit ROM-Speicherzellen
JP3244031B2 (ja) * 1997-08-20 2002-01-07 日本電気株式会社 半導体記憶装置
KR100504114B1 (ko) * 2002-08-23 2005-07-27 삼성전자주식회사 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법
WO2006129739A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2007060904A1 (en) * 2005-11-25 2007-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
KR101083166B1 (ko) * 2007-06-05 2011-11-11 파나소닉 주식회사 비휘발성 기억 소자 및 그 제조 방법, 및 그 비휘발성 기억소자를 이용한 비휘발성 반도체 장치
JP4551958B2 (ja) * 2008-12-22 2010-09-29 株式会社東芝 半導体記憶装置および半導体記憶装置の制御方法
US9124432B2 (en) * 2012-05-25 2015-09-01 Kabushiki Kaisha Toshiba Host device and authentication method for host device
US20140245011A1 (en) * 2013-02-26 2014-08-28 Kabushiki Kaisha Toshiba Device and authentication method therefor
KR102259943B1 (ko) * 2014-12-08 2021-06-04 삼성전자주식회사 멀티 플래인을 포함하는 불 휘발성 메모리 장치
JP6473733B2 (ja) * 2016-12-13 2019-02-20 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置およびその動作設定方法
US10347344B2 (en) * 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
US10388351B2 (en) * 2017-08-30 2019-08-20 Micron Technology, Inc. Wear leveling for random access and ferroelectric memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282136B1 (en) * 1999-05-31 2001-08-28 Hitachi, Ltd. Semiconductor memory devices and sensors using the same
US7069482B1 (en) * 2000-08-21 2006-06-27 Nanoamp Solutions, Inc. ROM error-correction control
CN101075213A (zh) * 2006-02-21 2007-11-21 三星电子株式会社 只读存储器数据修补电路和方法、及其嵌入式系统
KR20110043210A (ko) * 2009-10-21 2011-04-27 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US20150279474A1 (en) * 2014-03-31 2015-10-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN107507638A (zh) * 2016-06-14 2017-12-22 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
US10755784B2 (en) 2020-08-25
US20190295650A1 (en) 2019-09-26
KR20190112549A (ko) 2019-10-07
CN110364191B (zh) 2022-10-21
KR102492033B1 (ko) 2023-01-26

Similar Documents

Publication Publication Date Title
KR100755111B1 (ko) 컨트롤러, 메모리 카드 및 그 제어 방법
CN104424994B (zh) 半导体存储器件及其编程方法
CN108417233A (zh) 存储设备及其写入和读取方法、以及存储系统
CN104835525B (zh) 半导体存储器件和包括半导体存储器件的存储系统
CN110400588A (zh) 存储器装置以及该存储器装置的操作方法
CN107589905A (zh) 存储器系统及其操作方法
TWI605454B (zh) 半導體記憶體裝置
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN108511023A (zh) 半导体存储器装置及其操作方法
US9582205B2 (en) Protection scheme with dual programming of a memory system
CN110349607A (zh) 存储器装置及其操作方法和包括存储器装置的存储器系统
CN104637534A (zh) 半导体存储器件及操作其的方法
CN110413535A (zh) 存储器控制器及存储器控制器的操作方法
CN109390019A (zh) 存储系统及其操作方法
CN109754827A (zh) 半导体存储器装置及其操作方法
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
CN110277126A (zh) 存储器装置和具有存储器装置的存储器系统
CN106293505A (zh) 存储系统和操作其的方法
CN110176261A (zh) 存储装置及其操作方法
CN107958687A (zh) 存储器编程方法、存储器控制电路单元及其存储装置
CN109697995A (zh) 半导体存储器装置及其操作方法
CN109388514A (zh) 存储器系统及其操作方法
CN108461099A (zh) 半导体存储装置
CN109390014A (zh) 解码器和具有该解码器的半导体器件
CN109491590A (zh) 存储器控制器、具有其的存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant