CN110176261A - 存储装置及其操作方法 - Google Patents

Abstract

本发明提供一种存储装置。该存储装置包括：存储器装置，存储指示在执行操作时供应电压中是否发生了电压降的电压降信息；以及存储器控制器，将用于请求操作的执行结果的状态读取命令提供至存储器装置，并且基于状态读取响应中包括的电压降信息来确定操作是否通过，其中存储器装置响应于状态读取命令而提供状态读取响应。

Description

存储装置及其操作方法

相关申请的交叉引用

本申请要求于2018年2月21日提交的申请号为10-2018-0020753的韩国专利申请的优先权，其通过引用整体并入本文。

技术领域

本公开的各种实施例总体涉及一种电子装置，并且更特别地，涉及一种存储装置以及操作该存储装置的方法。

背景技术

通常，存储装置是在诸如计算机、智能电话或智能平板的主机装置的控制下存储数据的装置。存储装置可以包括被配置成存储数据的存储器装置，以及被配置成控制存储器装置的存储器控制器。这种存储器装置被分类成易失性存储器装置和非易失性存储器装置。

易失性存储器装置是在电源被中断时所存储的数据丢失的存储器装置。易失性存储器装置的代表性示例包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。

非易失性存储器装置是即使在电源被中断时也保留所存储数据的存储器装置。非易失性存储器装置的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)，电阻式RAM(RRAM)、铁电RAM(FRAM)等。

发明内容

本公开的各种实施例涉及一种能够检测电压降的存储装置，以及操作该存储装置的方法。

本公开的实施例可以提供一种存储器装置，其包括：存储器单元阵列，该存储器单元阵列包括多个存储器单元；外围电路，其被配置成对多个存储器单元中的所选择存储器单元执行操作；电压降信息生成单元，其被配置成生成电压降信息，该电压降信息指示在执行操作时从外部装置输入的供应电压中是否发生了电压降；以及状态寄存器，其被配置成存储电压降信息。

本公开的实施例可以提供一种用于操作存储器控制器的方法，该方法包括：将与操作相对应的命令提供至存储器装置；在提供命令之后经过预设时间时，将状态读取命令提供至存储器装置；接收存储器装置响应于状态读取命令而输出的状态读取响应；以及根据在状态读取响应中包括的电压降信息来确定操作通过还是失败。电压降信息可以是指示在执行操作时存储器装置的供应电压中是否发生了电压降的信息。

本公开的实施例可以提供一种存储器控制器，该存储器控制器包括：状态读取控制单元，其被配置成当与操作相对应的命令被提供至存储器装置后经过预设时间时，将状态读取命令提供至存储器装置，并且接收存储器装置响应于状态读取命令而输出的状态读取响应；以及命令控制单元，其被配置成基于在状态读取响应中包括的电压降信息来执行对操作的错误处理操作。

本公开的实施例可以提供一种存储装置，该存储装置包括：存储器装置，其被配置成存储指示在执行操作时供应电压中是否发生了电压降的电压降信息；以及存储器控制器，其被配置成将状态读取命令提供至存储器装置，该状态读取命令用于请求操作的执行结果，并且基于状态读取响应中包括的电压降信息来确定操作是否通过，其中存储器装置响应于状态读取命令而提供状态读取响应。

本公开的实施例可以提供一种存储器系统，该存储器系统包括：存储器装置，其适于根据对在存储器装置中发生电压降期间执行的写入操作和擦除操作中的一个进行的检测而生成电压降信息；以及控制器，其适于根据电压降信息，基于与所检测操作相对应的数据可靠性来控制存储器装置再次执行该操作。

附图说明

图1是示出根据本公开的实施例的存储装置的示图。

图2是示出图1中所示的电压降信息生成单元的操作的框图。

图3是示出根据本公开的实施例的存储器控制器和存储器装置之间的数据通信的示图。

图4是示出图1所示的存储器控制器的电压降操作控制单元的操作的示图。

图5是示出图2中所示的状态寄存器的示图。

图6是示出图1中所示的存储器装置的配置的示图。

图7是示出图6中所示的存储器单元阵列的实施例的示图。

图8是示出根据本公开的实施例的图7中所示的任意一个存储块的电路图。

图9是示出根据本公开的实施例的图7中所示的任意一个存储块的电路图。

图10是说明图6中所示的存储器单元阵列的实施例的电路图。

图11是示出根据本公开的实施例的存储器装置的操作的流程图。

图12是示出根据本公开的实施例的存储器控制器的操作的流程图。

图13是示出根据本公开的实施例的存储器控制器的操作的流程图。

图14是示出根据本公开的实施例的存储装置的操作的流程图。

图15是示出图1中所示的存储器控制器的实施例的示图。

图16是示出应用根据本公开的实施例的存储装置的存储卡系统的框图。

图17是示出应用根据本公开的实施例的存储装置的固态硬盘(SSD)系统的框图。

图18是示出应用根据本公开的实施例的存储装置的用户系统的框图。

具体实施方式

现在将参照附图在下文中更全面地描述示例性实施例；然而，示例性实施例可以以不同的形式体现，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底并完整的，并且将示例性实施例的范围完全传达给本领域技术人员。

在附图中，为了清楚说明，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。

在下文中，将参照附图描述实施例。本文参照作为实施例(以及中间结构)的示意图的横截面图来描述实施例。这样，可以预期由于例如制造技术和/或公差而导致的图示形状的变化。因此，实施例不应被解释为限于本文示出的区域的特定形状，而是可以包括例如由制造导致的形状偏差。在附图中，为了清楚起见，层和区域的长度和尺寸可能被夸大。附图中相同的附图标记表示相同的元件。

可以使用诸如“第一”和“第二”的术语来描述各种部件，但术语不应限制各种部件。这些术语仅用于将部件与其它部件区分。例如，在不脱离本公开的精神和范围的情况下，第一部件可以被称为第二部件，第二部件可以被称为第一部件等。此外，“和/或”可包括所提及的组分中的任何一种或组合。

此外，单数形式可以包括复数形式，只要在句子中没有特别提及单数形式。此外，说明书中使用的“包括/包含”或“包括有/包含有”表示存在或添加一个或多个部件、步骤、操作和元件。

此外，除非另有说明，否则本说明书所使用的包括技术和科学术语的所有术语具有与相关领域的技术人员通常理解的含义相同的含义。在通常使用的词典中定义的术语应被理解为具有与它们在相关领域的语境中被理解的含义相同的含义，并且除非在本说明书中明确地限定，否则不应被解释为具有理想化或过于形式化的含义。

还注意的是，在本说明书中，“连接/联接”是指一个部件不仅直接联接另一部件，而且还通过中间部件间接联接另一部件。另一方面，“直接连接/直接联接”是指一个部件直接联接另一部件而没有中间部件。

图1是示出根据本公开的实施例的存储装置50的示图。

参照图1，存储装置50可以包括存储器装置100、存储器控制器200和电力管理集成电路(PMIC)300。

PMIC 300可以将电压提供至存储器装置100和存储控制器200。在实施例中，待由PMIC 300提供的电压可以是3.3V和1.8V。例如，PMIC 300可以将1.8V的电压提供至存储器控制器200，并且可以将3.3V的电压提供至存储器装置100。从PMIC 300提供至存储器装置100和存储器控制器200的电压可以分别是对存储器装置100和存储器控制器200的供应电压VCC。

存储器装置100可以将数据存储在其中。存储器装置100可以在存储器控制器200的控制下而操作。存储器装置100可以包括存储器单元阵列(未示出)，该存储器单元阵列包括被配置成存储数据的多个存储器单元。在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器装置、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。

存储器装置100可以从存储器控制器200接收命令和地址，并且可以访问由地址选择的存储器单元阵列的区域。换言之，存储器装置100可以对由地址选择的区域执行与命令相对应的操作。例如，存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程到由地址选择的区域。在读取操作期间，存储器装置100可以从由地址选择的区域读取数据。在擦除操作期间，存储器装置100可以从由地址选择的区域擦除数据。

在实施例中，可以基于页面执行编程操作和读取操作中的每一个，并且可以基于块执行擦除操作。

存储器装置100可以从PMIC 300接收供应电压VCC。存储器装置100可以接收3.3V的供应电压VCC。存储器装置100可以根据供应电压VCC的电平变化而执行各种管理操作，以确保存储器装置100的操作可靠性。

例如，如果来自PMIC 300的供应电压的供应突然中断(以下，这种事件将被称为“突然断电(SPO)”)，则可能会导致缺陷，例如损坏正在被编程到存储器装置100中的数据。因此，为了即使在发生SPO事件的情况下也安全地保留数据，存储器装置100可以监控供应电压VCC的电平。

如果通过供应电压VCC的电平下降至预定电平或更低而预期到SPO事件，则存储器装置100可以执行对待供应至字线WL和位线BL的电压放电的操作，其中字线WL和位线BL联接至存储器装置100中包括的存储器单元。

存储器装置100可以包括上电复位(POR)电路以当供应电压VCC被施加至存储器装置100时，防止发生故障。如果当供应电压VCC被施加到存储器装置100时供应电压VCC达到预定电平，则POR电路可以提供复位信号以用于初始化形成存储器装置100的触发器、锁存器、计数器，寄存器等。例如，如果供应电压VCC在通电期间达到预定电平，则存储器装置100可以输出启用复位信号。随后，如果供应电压VCC达到正常工作电压电平，则复位信号被停用。响应于启用复位信号，存储器装置100的内部部件可以被复位至初始状态。POR电路还可以检测供应电压VCC的电平。

与存储器装置100处于空闲状态的情况下的功耗相比，当存储器装置100执行编程操作、读取操作或擦除操作时功耗可能增加。特别地，当多个存储器装置100联接至单个存储器控制器200并且PMIC 300将供应电压VCC供应至存储器装置100时，如果存储器装置100同时执行操作，则功耗可能会激增。此处，如果所需的电力没有被立即供应至PMIC 300，则可能会导致电压降。

这种情况不是存储器装置100不可以操作的情况，例如SPO事件。换言之，这种情况可能是以下情况：存储器装置100在正常操作期间瞬间经历电压降。然而，这种情况可能由于瞬时电压降而降低存储器装置100的操作可靠性。

在本公开的实施例中，存储器装置100可以生成电压降信息，该电压降信息指示在由存储器装置100执行的操作期间是否发生了电压降，并且存储器装置100可以将所生成的电压降信息提供至存储器控制器200。

为此，存储器装置100可包括电压降信息生成单元131。电压降信息生成单元131可以包括其操作和功能所必需的所有电路、系统、固件和装置。电压降信息生成单元131可以监控供应电压VCC的电平。电压降信息生成单元131可以通过检查供应电压VCC的电平是否下降至预设参考电平来检测电压降。参考电平可以比用于确定SPO事件的预期的另一参考电平高。

当检测到电压降时，电压降信息生成单元131可以将电压降信息存储在存储器装置100中包括的状态寄存器中。状态寄存器可以存储状态信息，该状态信息是关于存储器装置100的操作状态的信息。状态信息可以包括电压降信息。例如，如果电压降信息为设置状态(set)，则这可以指示在执行操作时，存储器装置100的供应电压VCC中发生了电压降。如果电压降信息为释放状态(released)，则这可以指示在执行操作时，存储器装置100的供应电压VCC中未发生电压降。在实施例中，设置状态的电压降信息可以被表示为“0”，并且释放状态的电压降信息可以被表示为“1”。可选地，设置状态的电压降信息可以被表示为“1”，并且释放状态的电压降信息可以被表示为“0”。

响应于从存储器控制器200接收的状态读取命令，存储器装置100可以将存储在状态寄存器中的状态信息提供至存储器控制器200。

存储器控制器200可以控制存储器装置100的全部操作。存储器控制器200可以响应于主机300的请求或不管主机300的请求，来控制存储器装置100的操作。

例如，存储器控制器200可以响应于来自主机300的请求，控制存储器装置100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以将编程命令、地址和数据提供至存储器装置100。在读取操作期间，存储器控制器200可以将读取命令和地址提供至存储器装置100。在擦除操作期间，存储器控制器200可以将擦除命令和地址提供至存储器装置100。

在实施例中，存储器控制器200可以在没有来自主机300的请求的情况下自主地生成编程命令、地址和数据，并且可以将编程命令、地址和数据传送至存储器装置100。例如，存储器控制器200可以将命令、地址和数据提供至存储器装置100以执行后台操作，诸如用于损耗均衡的编程操作或用于垃圾收集的编程操作。

存储器控制器200可以运行固件以用于控制存储器装置100。在存储器装置100是闪速存储器装置的情况下，存储器控制器200可以管理诸如闪存转换层(FTL)的固件以用于控制主机300和存储器装置100之间的通信。详细地，存储器控制器200可以将包括在来自主机300的请求中的逻辑地址转换成物理地址，该物理地址是待被提供至存储器装置100的地址。

存储器控制器200可以进一步包括电压降操作控制单元210。电压降操作控制单元210可以包括其操作和功能所必需的所有电路、系统、固件和装置。

电压降操作控制单元210可以接收从存储器装置100提供的电压降信息。例如，电压降操作控制单元210可以将状态读取命令提供至存储器装置100，并且可以接收存储器装置100响应于状态读取命令而提供的状态信息。从存储器装置100接收的状态信息可以包括电压降信息。

电压降操作控制单元210可以根据电压降信息来确定在存储器装置100执行操作时是否发生了电压降。换言之，电压降操作控制单元210可以确定存储器装置100的相应操作是否是其间发生电压降的电压降操作。

如果由存储器装置100执行的操作是电压降操作，则电压降操作控制单元210可以控制存储器装置100对与电压降操作相对应的数据执行错误处理操作。

在实施例中，如果电压降操作是编程操作，为了确定与电压降操作相对应的数据是否成功地被存储到存储器装置100中，电压降操作控制单元210可以将读取与电压降操作相对应的编程数据的读取命令提供至存储器装置100。如果读取编程数据的读取操作成功，则可以确定已正常执行电压降操作。然而，如果该读取操作失败，则可以确定由于电压降而导致了电压降操作异常执行。在这种情况下，电压降操作控制单元210可以控制存储器装置100对另一个存储器区域重新执行电压降操作或者编程操作。

在实施例中，如果电压降操作是擦除操作，则为了确定存储块是否根据电压降操作而被正常擦除，电压降操作控制单元210可以将对相应存储块的读取命令提供至存储器装置100。在这种情况下使用的读取电压可以是在擦除操作中使用的擦除验证电压。如果使用擦除验证电压的读取操作成功，则可以确定已正常执行了电压降操作。如果读取操作失败，则电压降操作控制单元210可以控制存储器装置100对相应存储块重新执行电压降操作或者擦除操作。

在各种实施例中，如果检测到电压降操作，则存储器控制器200可以确定电压降操作已失败，而无需对与电压降操作相对应的数据执行错误处理操作。

主机400可以使用诸如下列的各种通信方法中的至少一种与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互联(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。

图2是示出图1的电压降信息生成单元131的操作的框图。

参照图2，电压降信息生成单元131可以包括电压降检测单元134和电压降信息处理单元133。电压降检测单元134和电压降信息处理单元133可以包括它们各自的操作和功能所必需的所有电路、系统、固件和装置。

电压降检测单元134可以监控供应电压VCC的电平。电压降检测单元134可以确定供应电压VCC的电平是否已下降至预设参考电平。如果供应电压VCC的电平已下降至预设参考电平，则电压降检测单元134可以输出检测信号DETECT。此处，参考电平可以比用于确定SPO事件的预期的另一参考电平高。

电压降信息处理单元133可以从电压降检测单元134接收检测信号DETECT。电压降信息处理单元133可以基于检测信号DETECT将电压降信息VOLTAGE DROP INFO存储到状态寄存器132。

例如，如果输入检测信号DETECT，则电压降信息处理单元133可以将设置状态的电压降信息VOLTAGE DROP INFO存储到状态寄存器132。可选地，如果未输入检测信号DETECT，则电压降信息处理单元133可以将释放状态的电压降信息VOLTAGE DROP INFO存储到状态寄存器132。

如果电压降信息VOLTAGE DROP INFO是设置状态，则这可指示在执行相应的操作时供应电压VCC中发生了电压降。如果电压降信息VOLTAGE DROP INFO是释放状态，则这可以指示在执行相应的操作时供应电压VCC中未发生电压降。在实施例中，设置状态的电压降信息VOLTAGE DROP INFO可以表示为“0”，并且释放状态的电压降信息VOLTAGE DROP INFO可以表示为“1”。可选地，设置状态的电压降信息VOLTAGE DROP INFO可以表示为“1”，并且释放状态的电压降信息VOLTAGE DROP INFO可以表示为“0”。

图3是示出根据本公开的实施例的存储器控制器200与存储器装置100之间的数据通信的示图。

参照图3，如果在存储器控制器200将编程命令或擦除命令提供至存储器装置100之后经过了预设时间，则存储器控制器200可以向存储器装置100提供状态读取命令StatusRead。

状态读取命令Status Read可以是请求状态寄存器的值的命令，该状态寄存器存储指示存储器装置100的操作状态的状态信息。详细地，存储器装置100可以根据存储器装置100的操作状态来更新包括在存储器装置100中的状态寄存器(未示出)。

当接收到状态读取命令Status Read时，存储器装置100可响应于状态读取命令Status Read，将存储在状态寄存器中的值提供至存储器控制器200作为状态读取响应。

在本公开的实施例中，存储器装置100可以生成电压降信息VOLTAGE DROP INFO，该电压降信息指示在存储器装置100执行操作时是否发生电压降。电压降信息VOLTAGEDROP INFO可以形成状态寄存器的值。例如，如果已发生电压降，则存储器装置100可以将设置状态的电压降信息VOLTAGE DROP INFO存储到状态寄存器。如果未发生电压降，则存储器装置100可以将释放状态的电压降信息VOLTAGE DROP INFO存储到状态寄存器。存储器装置100可以将包括电压降信息VOLTAGE DROP INFO的状态寄存器值提供至存储器控制器200以作为状态读取响应，该状态读取响应是对状态读取命令Status Read的响应。

图4是示出图1的存储器控制器200的电压降操作控制单元210的操作的示图。

参照图4，电压降操作控制单元210可以包括状态读取控制单元211和命令控制单元212。状态读取控制单元211和命令控制单元212可以包括它们各自的操作和功能必需的所有电路、系统、固件和装置。

如果在状态读取控制单元211已经将编程命令或擦除命令提供至存储器装置100之后经过了预设时间，则状态读取控制单元211可以将状态读取命令Status Read提供至存储器装置100。

状态读取命令Status Read可以是请求状态寄存器的值的命令，该状态寄存器存储指示存储器装置100的操作状态的状态信息。详细地，存储器装置100可以根据存储器装置100的操作状态来更新在存储器装置100中包括的状态寄存器(未示出)。

当接收到状态读取命令Status Read时，存储器装置100可响应于状态读取命令Status Read而将存储在状态寄存器中的值提供至存储器控制器200作为状态读取响应。状态读取控制单元211可以接收存储器装置100响应于状态读取命令Status Read而提供的状态读取响应。

基于包括在状态读取响应中的电压降信息VOLTAGE DROP INFO，状态读取控制单元211可以确定在执行与从存储器控制器200提供至存储器装置100的编程命令或擦除命令相对应的操作时是否发生电压降。换言之，状态读取控制单元211可以确定与从存储器控制器200提供至存储器装置100的编程命令或擦除命令相对应的操作是否是其间发生电压降的电压降操作。

如果与从存储器控制器200提供至存储器装置100的编程命令或擦除命令相对应的操作是电压降操作，则状态读取控制单元211可以通知命令控制单元212与从存储器控制器200提供至存储器装置100的编程命令或擦除命令相对应的操作是电压降操作(如“VOLTAGE DROP OPERATION”所示)。

如果与从存储器控制器200提供至存储器装置100的编程命令或擦除命令相对应的操作是电压降操作，则命令控制单元212可以对电压降操作执行错误处理操作。例如，命令控制单元212可以根据电压降操作是编程操作还是擦除操作而将不同的命令CMD提供至存储器装置100。

在实施例中，如果电压降操作是编程操作，则为了确定与电压降操作相对应的数据是否成功地被存储至存储器装置100，命令控制单元212可以将用于读取与电压降操作相对应的编程数据的读取命令提供至存储器装置100。如果读取编程数据的读取操作成功，则可以确定已正常执行电压降操作。然而，如果该读取操作失败，则可以确定由于电压降而导致电压降操作被异常执行。在这种情况下，命令控制单元212可以控制存储器装置100对另一个存储器区域重新执行电压降操作或者编程操作。

在实施例中，如果电压降操作是擦除操作，则为了确定存储块是否根据电压降操作而被正常擦除，命令控制单元212可以将对相应存储块的读取命令提供至存储器装置100。在这种情况下使用的读取电压可以是在擦除操作中使用的擦除验证电压。如果使用擦除验证电压的读取操作成功，则可以确定已正常执行了电压降操作。如果读取操作失败，则命令控制单元212可以控制存储器装置100对相应存储块重新执行电压降操作或者擦除操作。

图5是说明图2的状态寄存器132的示图。

状态寄存器132可以存储指示存储器装置的操作状态的状态信息。存储在状态寄存器132中的数据值可以根据操作类型而变化。

参照图5，存储在状态寄存器132中的数据可以包括就绪信息1301、电压降信息1303和失败信息1305。

就绪信息1301可以指示存储器装置对新命令就绪。在实施例中，就绪信息1301可以指示可接收新命令，并且已完成与先前所接收命令相对应的操作。存储器控制器200可以使用就绪信息1301来确定是否已完成与先前提供的命令相对应的操作。

电压降信息1303可以是指示在存储器装置执行操作时是否发生电压降的信息。详细地，如果电压降信息1303是设置状态，则这可以指示在存储器装置执行操作时发生了电压降。如果电压降信息是释放状态，则这可以指示在存储器装置执行操作时未发生电压降。在实施例中，设置状态的电压降信息1303可以被表示为“0”，并且释放状态的电压降信息1303可以被表示为“1”。可选地，设置状态的电压降信息1303可以被表示为“1”，并且释放状态的电压降信息1303可以被表示为“0”。

失败信息1305可以指示与最新命令相对应的操作已失败。在实施例中，失败信息1305可以仅针对编程操作或擦除操作具有有效值。在各种实施例中，失败信息1305可以指示与在最新命令之前接收的命令相对应的操作已失败。

图6是示出图1的存储器装置100的配置的示图。

参照图6，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。

存储器单元阵列110可以包括多个存储器块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接至地址解码器121。存储块BLK1至BLKz可以通过位线BL1至BLm联接至读取/写入电路123。存储块BLK1至BLKz中的每一个可以包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。多个存储器单元之中的联接至相同字线的存储器单元被定义为一个页面。换言之，存储器单元阵列110由多个页面组成。在实施例中，包括在存储器单元阵列110中的存储块BLK1至BLKz中的每一个可以包括多个虚拟单元。此处，一个或多个虚拟单元可以串联地联接在漏极选择晶体管和存储器单元之间以及源极选择晶体管和存储器单元之间。

存储器装置100的存储器单元中的每一个可以由能够存储单个数据位的单层单元(SLC)、能够存储两个数据位的多层单元(MLC)、能够存储三个数据位的三层单元(TLC)、或能够存储四个数据位的四层单元(QLC)形成。

外围电路120可以包括地址解码器121、电压发生器122、读取/写入电路123以及数据输入/输出电路124。

外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110，以执行编程操作、读取操作或擦除操作。

地址解码器121通过行线RL联接至存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和公共源极线。在实施例中，字线可以包括正常字线和虚拟字线。在实施例中，行线RL还可以包括管道选择线。

地址解码器121可以在控制逻辑130的控制下而操作。地址解码器121从控制逻辑130接收地址ADDR。

地址解码器121可以解码所接收地址ADDR中的块地址。地址解码器121根据解码的块地址来选择存储块BLK1至BLKz中的至少一个。地址解码器121可以解码所接收地址ADDR中的行地址。地址解码器121可以根据解码的行地址，通过将从电压发生器122供应的电压施加到至少一个字线WL来选择所选择存储块的至少一个字线WL。

在编程操作期间，地址解码器121可以将编程电压施加到所选择字线，并将具有低于编程电压电平的电平的通过电压施加到未选择字线。在编程验证操作期间，地址解码器121可以将验证电压施加到所选择字线，并将高于验证电压的验证通过电压施加到未选择字线。

在读取操作期间，地址解码器121可将读取电压施加到所选择字线，并将高于读取电压的读取通过电压施加到未选择字线。

在实施例中，可以基于存储块来对存储器装置100执行擦除操作。在擦除操作期间，待输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以解码块地址并根据解码的块地址来选择相应的一个存储块。在擦除操作期间，地址解码器121可以将接地电压施加到与所选择存储块联接的字线。

在实施例中，地址解码器121可以解码所传送的地址ADDR中的列地址。解码的列地址可以被传送至读取/写入电路123。在实施例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的部件。

电压发生器122可以使用供应至存储器装置100的外部供应电压来生成多个电压。电压发生器122可以在控制逻辑130的控制下操作。

在实施例中，电压发生器(122)可以通过调节外部供应电压来生成内部供应电压。由电压发生器122生成的内部供应电压可以用作存储器装置100的操作电压。

在实施例中，电压发生器122可以使用外部供应电压或内部供应电压生成多个电压。电压发生器122可以生成存储器装置100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个取消选择(unselect)读取电压。

电压发生器122可以包括被配置成接收内部供应电压的多个泵电容器(pumpingcapacitors)以便生成具有各种电压电平的多个电压，并且可以在控制逻辑130的控制下通过选择性地启用多个泵电容器来生成多个电压。

所生成的电压可以由地址解码器121供应至存储器单元阵列110。

读取/写入电路123可以包括第一至第m页面缓冲器PB1至PBm。第一至第m页面缓冲器PB1至PBm分别通过第一至第m位线BL1至BLm联接至存储器单元阵列110。第一至第m页面缓冲器PB1至PBm可以在控制逻辑130的控制下操作。

第一至第m页面缓冲器PB1至PBm可以执行与数据输入/输出电路124的数据通信。在编程操作期间，第一至第m页面缓冲器PB1至PBm可以通过数据输入/输出电路124和数据线DL来接收待被存储的数据DATA。

在编程操作期间，当编程脉冲被施加至所选择字线时，第一至第m页面缓冲器PB1至PBm可以通过位线BL1至BLm将通过数据输入/输出电路124接收的数据DATA传送至所选择的存储器单元。基于传送的数据DATA，对所选择页面中的存储器单元进行编程。与被施加编程许可电压(例如，接地电压)的位线联接的存储器单元可具有增加的阈值电压。与被施加编程禁止电压(例如，供应电压)的位线联接的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一至第m页面缓冲器PB1到PBm可以通过位线BL1至BLm从所选择的存储器单元读取数据，以便确定存储器单元的阈值电压是否超过验证电压。

在读取操作期间，读取/写入电路123可以通过位线BL从所选择页面中的存储器单元读取数据DATA，并且可以将读取的数据DATA存储到第一到第m页面缓冲器PB1到PBm。

在擦除操作期间，读取/写入电路123可以使位线BL浮置(float)。在实施例中，读取/写入电路123可以包括列选择电路。

数据输入/输出电路124通过数据线DL联接至第一至第m页面缓冲器PB1至PBm。数据输入/输出电路124可以在控制逻辑130的控制下操作。

数据输入/输出电路124可以包括接收输入数据的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124可以从外部控制器(未示出)接收待被存储的数据DATA。在读取操作期间，数据输入/输出电路124将从包括在读取/写入电路123中的第一至第m页面缓冲器PB1至PBm传送的数据输出至外部控制器。

控制逻辑130可以联接至地址解码器121、电压发生器122、读取/写入电路123以及数据输入/输出电路124。控制逻辑130可以控制存储器装置100的全部操作。控制逻辑130可以响应于从外部装置所传送的命令CMD而操作。

在实施例中，控制逻辑130可以进一步包括电压降信息生成单元131和状态寄存器132。电压降信息生成单元131和状态寄存器132可以分别是已经参照图2描述的电压降信息生成单元131和状态寄存器132。

图7是示出图6的存储器单元阵列110的实施例的示图。

参照图7，存储器单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块具有三维结构。每个存储块可以包括堆叠在衬底上的多个存储器单元。存储器单元沿+X方向、+Y方向和+Z方向布置。下面将参照图8和图9更详细地描述每个存储块的结构。

图8是示出根据本公开的实施例的图7的存储块BLK1到BLKz的任意一个存储块BLKa的电路图。

参照图8，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，单元串CS11至CS1m和CS21至CS2m中的每一个可以形成“U”型。在存储块BLKa中，m个单元串可以沿行方向(即，+X方向)布置。在图8中，两个单元串被示为沿列方向(即，+Y方向)布置。然而，该图示是为了便于描述而做出，并且应当理解的是，可以在列方向上布置三个或更多个单元串。

多个单元串CS11至CS1m和CS21至CS2m中的每一个可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT和至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以对每个单元串设置用于提供沟道层的柱(pillar)。在实施例中，可以对每个单元串设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。

每个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCp之间。

在实施例中，布置在同一行中的单元串的源极选择晶体管联接至沿行方向延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接至不同的源极选择线。在图8中，第一行中的单元串CS11至CS1m的源极选择晶体管联接至第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接至第二源极选择线SSL2。

在实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同地联接至单个源极选择线。

每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。

第一至第n存储器单元MC1至MCn可以被划分为第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp顺序地布置在与+Z方向相反的方向上并且串联地联接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn顺序地沿+Z方向布置并且串联地联接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT彼此联接。每个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接至第一至第n字线WL1至WLn。

单元串的管道晶体管PT的各自栅极联接至管线PL。

每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MCp+1至MCn之间。沿行方向布置的单元串联接至沿行方向延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接至第二漏极选择线DSL2。

沿列方向布置的单元串可以联接至沿列方向延伸的位线。在图8中，第一列中的单元串CS11和CS21联接至第一位线BL1。第m列中的单元串CS1m和CS2m联接至第m位线BLm。

沿行方向布置的单元串中的、联接至相同字线的存储器单元构成单个页面。例如，在第一行中的单元串CS11至CS1m中的、联接至第一字线WL1的存储器单元构成单个页面。在第二行中的单元串CS21至CS2m中的、联接至第一字线WL1的存储器单元构成另一单个页面。当选择漏极选择线DSL1和DSL2中的任意一个时，可以选择沿单个行方向布置的相应单元串。可以通过选择字线WL1至WLn中的任意一个而从所选择的单元串中选择一个页面。

在实施例中，可以设置偶数位线和奇数位线，来代替第一至第m位线BL1至BLm。沿行方向布置的单元串CS11至CS1m或CS21至CS2m中的、偶数编号的单元串可以分别联接至偶数位线。沿行方向布置的单元串CS11至CS1m或CS21至CS2m中的、奇数编号的单元串可以分别联接至奇数位线。

在实施例中，第一至第n存储器单元MC1至MCn中的至少一个或多个可以用作虚拟存储器单元。例如，可以设置至少一个或多个虚拟存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，可以设置至少一个或多个虚拟存储器单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当虚拟存储器单元的数量增大时，虽然可以增加存储块BLKa的操作可靠性，但存储块BLKa的大小可能增加。当虚拟存储器单元的数量减小时，虽然可以减小存储块BLKa的大小，但存储块BLKa的操作可靠性可能劣化。

为了高效地控制至少一个虚拟存储器单元，虚拟存储器单元中的每一个可具有所需的阈值电压。在对存储块BLKa执行擦除操作之前或之后，可以对所有或一些虚拟存储器单元执行编程操作。在执行编程操作之后执行擦除操作的情况下，通过控制待施加到与各个虚拟存储器单元联接的虚拟字线的电压，虚拟存储器单元可以具有所需的阈值电压。

图9是示出根据本公开的实施例的图7的存储块BLK1至BLKz的任意一个存储块BLKb的电路图。

参照图9，存储块BLKb可以包括多个单元串CS11'至CS1m'和CS21'至CS2m'。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个可以包括堆叠在衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST，其衬底位于存储块BLKb的下部。

每个单元串的源极选择晶体管SST联接在公共源极线CSL和存储器单元MC1至MCn之间。沿相同行布置的单元串的源极选择晶体管联接至相同源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管可以联接至第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管可以联接至第二源极选择线SSL2。在实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同地联接至单个源极选择线。

每个单元串中的第一至第n存储器单元MC1至MCn串联地联接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接至第一至第n字线WL1至WLn。

每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。沿行方向布置的单元串的漏极选择晶体管可以联接至沿行方向延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接至第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管可以联接至第二漏极选择线DSL2。

因此，除了从每个单元串中排除管道晶体管PT之外，图9的存储块BLKb可以具有与图8的存储块BLKa的电路类似的等效电路。

在实施例中，可以设置偶数位线和奇数位线，来代替第一至第m位线BL1至BLm。沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'中的偶数编号单元串可以分别联接至各自的偶数位线，并且沿行方向布置的单元串CS11'至CS1m'或CS21'至CS2m'中的奇数编号单元串可以分别联接至各自的奇数位线。

在实施例中，第一至第n存储器单元MC1至MCn中的至少一个或多个可以用作虚拟存储器单元。例如，可以设置至少一个或多个虚拟存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。可选地，可以设置至少一个或多个虚拟存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当虚拟存储器单元的数量增大时，虽然可以增加存储块BLKb的操作可靠性，但存储块BLKb的大小可能增加。当虚拟存储器单元的数量减少时，虽然可以减小存储块BLKb的大小，但存储块BLKb的操作可靠性可能劣化。

为了高效地控制至少一个虚拟存储器单元，虚拟存储器单元中的每一个可具有所需的阈值电压。在对存储块BLKb执行擦除操作之前或之后，可以对所有或一些虚拟存储器单元执行编程操作。在执行编程操作之后执行擦除操作的情况下，通过控制待施加到与各个虚拟存储器单元联接的虚拟字线的电压，虚拟存储器单元可具有所需的阈值电压。

图10是示出图6的存储器单元阵列的实施例的电路图。

参照图10，存储器单元阵列可以具有二维平面结构，而不是具有参照图7至图9描述的三维结构。

在图10中，存储块BLKc包括多个单元串CS1至CSm。多个单元串CS1至CSm可以分别联接至多个位线BL1至BLm。单元串CS1至CSm中的每个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn和至少一个漏极选择晶体管DST。

选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以在每个单元串中设置用于提供沟道层的柱。在实施例中，可以在每个单元串中设置用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。

每个单元串的源极选择晶体管SST联接在公共源极线CSL和存储器单元MC1至MCn之间。

每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。

每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。

联接至相同字线的存储器单元可以形成单个页面。可以通过选择漏极选择线DSL来选择单元串CS1至CSm。可以通过选择字线WL1至WLn中的任意一个来从所选择单元串中选择一个页面。

在实施例中，可以设置偶数位线和奇数位线，来代替第一至第m位线BL1至BLm。单元串CS1至CSm的偶数编号单元串可以联接至各自的偶数位线，并且奇数编号单元串可以联接至各自的奇数位线。

图11是示出根据本公开的实施例的存储器装置100的操作的流程图。

参照图11，在步骤S1101中，存储器装置100可以从存储器控制器200接收命令。例如，该命令可以是编程命令或擦除命令。

在步骤S1103中，存储器装置100可以执行与所接收命令相对应的操作。例如，如果所接收命令是编程命令，则存储器装置100可以执行编程操作，该编程操作将与命令一起接收的数据存储到与和命令一起接收的地址相对应的存储器区域。可选地，如果所接收命令是擦除命令，则存储器装置100可以对与和擦除命令一起接收的块地址相对应的存储块执行擦除操作。

在步骤S1105中，存储器装置100可以确定是否检测到电压降。详细地，存储器装置100可以监控供应电压VCC的电平。换言之，存储器装置100可以确定供应电压VCC的电平是否已下降至预设参考电平。如果供应电压VCC的电平已下降至参考电平，则存储器装置100可以检测到电压降。如果检测到电压降，则进程可以进行至步骤S1107。如果未检测到电压降，则进程可以进行至步骤S1109。

在步骤S1107中，存储器装置100可以将电压降信息存储到状态寄存器。例如，存储器装置100可以将设置状态的电压降信息存储到状态寄存器。

在步骤S1109中，存储器装置100可以确定是否已完成操作的执行。如果数据被存储到与编程命令相对应的存储器区域的存储器单元中，则进程可以进行至步骤S1111。如果正在执行编程操作，则进程可以返回到步骤S1105。可选地，如果已完成擦除操作，则进程可以进行至步骤S1111。如果正在执行擦除操作，则进程可以返回到步骤S1105。即，在步骤S1105，存储器装置100可以连续地监控是否检测到电压降，直到完成相应操作的执行。

在步骤S1111中，存储器装置100可以更新存储在状态寄存器中的就绪信息或失败信息。在实施例中，就绪信息可以指示可接收新命令并且已完成与先前所接收命令相对应的操作。失败信息可以指示与最新命令相对应的操作已失败。

图12是示出根据本公开的实施例的存储器控制器200的操作的流程图。

参照图12，在步骤S1201中，存储控制器200可以将编程命令提供至存储器装置100。当将编程命令提供至存储器装置100时，存储器控制器200可以提供作为待被编程的数据的编程数据、指示待被编程编程数据的存储器区域的编程地址以及编程命令。

在步骤S1203中，存储器控制器200可以将状态读取命令提供至存储器装置100。在实施例中，如果在步骤S1201中的已经提供编程命令之后经过了预设时间，则在步骤S1203中存储器控制器200可以将状态读取命令提供至存储器装置100。状态读取命令可以是请求状态寄存器的值的命令，该状态寄存器存储指示存储器装置100的操作状态的状态信息。

在步骤S1205中，存储器控制器200可以接收从存储器装置100提供的状态读取响应。从存储器装置100提供的状态读取响应可以是存储在状态寄存器中的值。

在步骤S1207中，存储器控制器200可以基于包括在从存储器读取装置100提供的状态读取响应中的状态信息，来确定是否已完成编程操作。状态信息可以包括就绪信息、电压降信息和失败信息。存储器控制器200可以基于就绪信息来确定存储器装置100是否已完成编程操作。作为确定结果，如果编程操作尚未完成，则进程可以返回到步骤S1203。如果编程操作已完成，则进程可以进行至步骤S1209。

在步骤S1209中，存储器控制器200可以确定已完成的编程操作是否是电压降操作。电压降操作是其间在存储器装置100中发生电压降的操作。存储器控制器200可以基于包括在状态信息中的电压降信息来确定编程操作是否是电压降操作。作为确定结果，如果编程操作是电压降操作，则执行步骤S1211至S1215的错误处理操作。如果编程操作不是电压降操作，则进程进行至步骤S1217。

在步骤S1211中，存储器控制器200可以将读取编程数据的读取命令提供到存储器装置100，以便确定是否已正常执行了电压降操作。此后，根据读取命令，存储器装置100可以读取与电压降操作相对应的数据。

在步骤S1213中，存储器控制器200可以确定读取操作是否成功。详细地，存储器装置100可以在存储器控制器200的控制下，将读取的数据提供至存储器控制器200。存储器控制器200可以对读取的数据执行错误校正码(ECC)解码操作。如果解码操作成功，则这可以指示读取操作成功。如果解码操作失败，则这可以指示读取操作失败。读取操作成功的情况可以是以下情况：虽然发生了电压降，但是电压降不影响电压降操作。因此，在这种情况下，进程进行至步骤S1217。如果读取操作未通过，则进程进行至步骤S1215。

在步骤S1215中，因为电压降操作未正常完成，所以存储器控制器200可以对另一个存储器区域重新执行电压降操作或者编程操作。

在步骤S1217中，因为已正常执行相应的编程命令，所以存储器控制器200可以将编程操作通过信号输出至主机。

图13是示出根据本公开的实施例的存储器控制器200的操作的流程图。

参照图13，在步骤S1301中，存储控制器200可以将擦除命令提供至存储器装置100。当将擦除命令提供至存储器装置100时，存储器控制器200可以与擦除命令一起提供地址，该地址指示待被擦除的存储器区域(存储块)。

在步骤S1303中，存储器控制器200可以将状态读取命令提供至存储器装置100。在实施例中，如果在S1301中的提供擦除命令后经过了预设时间，则在步骤S1303中，存储器控制器200可以将状态读取命令提供至存储器装置100。状态读取命令可以是请求状态寄存器的值的命令，该状态寄存器存储指示存储器装置100的操作状态的状态信息。

在步骤S1305中，存储器控制器200可以接收从存储器装置100提供的状态读取响应。从存储器装置100提供的状态读取响应可以是存储在状态寄存器中的值。

在步骤S1307中，存储器控制器200可以基于包括在从存储器装置100提供的状态读取响应中的状态信息，来确定是否已完成擦除操作。状态信息可以包括就绪信息、电压降信息和失败信息。存储器控制器200可以基于就绪信息来确定存储器装置100是否已完成擦除操作。作为确定结果，如果擦除操作尚未完成，则进程可以返回到步骤S1303。如果擦除操作已完成，则进程可以进行至步骤S1309。

在步骤S1309中，存储器控制器200可以确定已完成的擦除操作是否是电压降操作。电压降操作是其间在存储器装置100中发生电压降的操作。存储器控制器200可以基于包括在状态信息中的电压降信息来确定擦除操作是否是电压降操作。作为确定结果，如果擦除操作是电压降操作，则执行步骤S1311至S1315的错误处理操作。如果擦除操作不是电压降操作，则进程进行至步骤S1317。

在步骤S1311中，为了确定存储块是否被正常擦除，存储器控制器200可以将对相应存储块的读取命令提供至存储器装置100。在这种情况下使用的读取电压可以是在擦除操作中使用的擦除验证电压。在实施例中，存储器控制器200可以使用擦除验证电压对包括在存储块中的多个页面中的至少一个页面执行读取操作。

在步骤S1313中，存储器控制器200可以确定擦除验证操作是否成功。

使用擦除验证电压的读取操作成功的情况可以是以下情况：虽然发生了电压降，但是电压降不影响电压降操作。因此，在这种情况下，进程进行至步骤S1317。如果擦除验证操作未通过，则进程进行至步骤S1315。

在步骤S1315中，因为电压降操作未正常完成，所以存储器控制器200可以对存储块重新执行电压降操作或者擦除操作。

在步骤S1317中，因为已正常执行了相应的擦除命令，所以存储器控制器200可以将擦除操作通过信号输出至主机。

图14是示出根据本公开的实施例的存储装置50的操作的流程图。

参照14，在步骤S1401中，存储器控制器200将编程命令提供至存储器装置100。当将编程命令提供至存储器装置100时，存储器控制器200可以提供作为待被编程的数据的编程数据、指示待被编程编程数据的存储器区域的编程地址以及编程命令。

在步骤S1403中，存储器装置100可以确定是否在执行编程操作时检测到电压降。详细地，存储器装置100可以监控供应电压VCC的电平。换言之，存储器装置100可以确定供应电压VCC的电平是否已下降至预设参考电平。如果供应电压VCC的电平已下降至参考电平，则存储器装置100可以检测电压降。

在步骤S1405中，存储器装置100可以将电压降信息存储到状态寄存器。例如，存储器装置100可以将设置状态的电压降信息存储到状态寄存器。

如果在步骤S1407中，经过了预设时间tPROG，则存储器控制器200可进行至步骤S1409，并且将状态读取命令提供至存储器装置100。

在步骤S1411中，存储器装置100可以将存储在状态寄存器中的值提供至存储器控制器200作为状态读取响应。

在步骤S1413中，存储器控制器200可以基于包括在从存储器装置100提供的状态读取响应中的状态信息，来确定编程操作是否已完成。状态信息可以包括就绪信息、电压降信息和失败信息。存储器控制器200可以基于就绪信息来确定存储器装置100是否已完成编程操作。

在步骤S1415中，存储器控制器200可以确定已完成的编程操作是否是电压降操作。电压降操作是其间在存储器装置100中发生电压降的操作。存储器控制器200可以基于包括在状态信息中的电压降信息来确定编程操作是否是电压降操作。

在步骤S1417中，存储器控制器200可以将读取编程数据的读取命令提供至存储器装置100以便确定是否已正常执行了电压降操作。

在步骤S1419中，存储器装置100可以响应于读取命令来读取与电压降操作相对应的数据，并且可以将所读取的数据作为读取操作的结果提供至存储器控制器200。

在步骤S1421中，存储器控制器200可以根据读取操作是否成功来执行后续操作。例如，如果读取操作成功，则这指示以下情况：虽然发生了电压降，但是电压降不影响电压降操作。因此，存储器控制器200可以确定已正常执行了电压降操作。如果读取操作未通过，则因为电压降操作未正常完成，所以存储器控制器200可以对另一个存储器区域重新执行电压降操作或者编程操作。

图15是示出图1的存储器控制器的实施例的示图。

存储器控制器1000联接至主机和存储器装置。响应于来自主机的请求，控制器1000可以访问存储器装置。例如，存储器控制器1000可以控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000可以提供存储器装置和主机之间的接口。存储器控制器1000可以驱动固件以用于控制存储器装置。

参照图15，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。

总线1070可以提供在存储器控制器1000的部件之间的通道。

处理器1010可以控制存储器控制器1000的全部操作，并且执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。另外，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过将存储器缓冲器1020用作工作存储器、高速缓冲存储器或缓冲存储器来控制存储装置50的操作。

处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将由主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以使用映射表来接收LBA并将LBA转换为PBA。可以根据映射单位而以各种方式来改变使用FTL的地址映射方法。代表性的地址映射方法可以包括页面映射方法、块映射方法和混合映射方法。

处理器1010可以随机化从主机接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机接收的数据。随机化数据可以作为待被存储的数据而被提供至存储器装置100并且可以被编程到存储器单元阵列中。

在读取操作期间，处理器1010可以将从存储器装置100接收的数据去随机化。例如，处理器1010可以使用去随机化种子以将从存储器装置100接收的数据去随机化。去随机化数据可以被输出至主机。

在实施例中，处理器1010可以驱动软件或固件以执行随机化操作或去随机化操作。

在实施例中，处理器1010可以执行上面参照图1至图4描述的电压降操作控制单元210的操作。

存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以存储待由处理器1010执行的代码和命令。存储器缓冲器1020可以存储待被处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。

ECC电路1030可以执行错误校正。ECC电路1030可以基于待通过存储器接口1060被写入到存储器装置100的数据来执行ECC编码操作。经ECC编码的数据可以通过存储器接口1060而被传输至存储器装置100。ECC电路1030可以对通过存储器接口1060而从存储器装置100接收的数据执行ECC解码操作。例如，ECC电路1030可以被包括在存储器接口1060中而作为存储器接口1060的部件。

主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用诸如下列的各种通信方法中的至少一种来执行通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互联(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)通信方法。

缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。

存储器接口1060可以在处理器1010的控制下与存储器装置100通信。存储器接口1060可以通过通道与存储器装置100通信命令、地址和数据。

例如，存储器控制器1000可以既不包括存储器缓冲器1020也不包括缓冲器控制电路1050。

例如，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000中的非易失性存储器装置(例如，只读存储器)加载代码。可选地，处理器1010可以通过存储器接口1060从存储器装置100加载代码。

例如，存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以在存储器控制器1000中传送数据。控制总线可以在存储器控制器1000中传送诸如命令和地址的控制信息。数据总线和控制总线可以彼此隔离，并且可以既不彼此干扰也不彼此影响。数据总线可以联接至主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可以联接至主机接口1040，处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。

图16是示出应用根据本公开的实施例的存储装置的存储卡系统2000的框图。

参照图16，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。

存储器控制器2100联接至存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以提供存储器装置2200和主机之间的接口。存储器控制器2100可以驱动固件以用于控制存储器装置2200。存储器控制器2100可以与参照图1描述的存储器控制器200的方式相同的方式来实施。

在实施例中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的部件。

存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于具体通信协议与外部装置(例如，主机)通信。在实施例中，存储器控制器2100可以通过诸如下列的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及高速非易失性存储器(NVMe)协议。在实施例中，连接器2300可以由上述各种通信协议中的至少一个来限定。

在实施例中，存储器装置2200可被实施为诸如下列的各种非易失性存储器装置中的任意一种，电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器，相变RAM(PRAM)、电阻式RAM(ReRAM)，铁电RAM(FRAM)、自旋转移力矩磁性RAM(STT-MRAM)。

可以由存储器控制器2100执行参照图1和图4描述的电压降操作控制单元210的操作。

例如，存储器控制器2100或存储器装置2200可以以诸如下列的类型来封装：层叠式封装(POP)、球栅阵列(BGA)、芯片级封装(CSP)、塑封引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、叠片内裸片、晶片内裸片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制方形扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、收缩小外形封装(SSOP)、薄型小外形(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)。可选地，存储器装置2200可以包括多个非易失性存储器芯片，并且多个非易失性存储器芯片可以基于上述封装方法被封装并且被设置为单个半导体封装。

在实施例中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中。在实施例中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以形成固态硬盘(SSD)。在实施例中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以形成存储卡。例如，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以形成诸如下列的存储卡：个人计算机存储卡国际协会(PCMCIA)，标准闪存卡(CF)，智能媒体卡(SM或SMC)，记忆棒，多媒体卡(MMC、RS-MMC或微型MMC)，SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。

例如，存储器装置2200可以是参照图1和图6描述的存储器装置100。

图17是示出应用根据本公开的实施例的存储装置的固态硬盘(SSD)系统3000的框图。

参照图17，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过电源连接器3002接收电力PWR。SSD 3200可以包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。

在实施例中，SSD控制器3210可以执行上面参照图1描述的存储器控制器200的功能。

SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在实施例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如下列的各种接口中的至少一种限定的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及高速非易失性存储器(NVMe)接口。

辅助电源3230可以通过电源连接器3002联接至主机3100。可以为辅助电源3230供应来自主机3100的电力PWR并且可以对辅助电源3230充电。当未平稳地执行来自主机3100的电力供应时，辅助电源3230可以为SSD 3200供应电力。在实施例中，辅助电源3230可以被定位在SSD 3200内部或被定位在SSD 3200外部。例如，辅助电源3230可以被设置在主板中并且可以将辅助电力供应至SSD 3200。

缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者可以临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。

例如，非易失性存储器装置3221至322n中的每一个可以是参照图1和图6描述的存储器装置100。

图18是示出应用根据本公开的实施例的存储装置的用户系统4000的框图。

参照图18，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。

应用处理器4100可以运行包括在用户系统4000、操作系统(OS)或用户程序中的部件。在实施例中，应用处理器4100可以包括用于控制包括在用户系统4000中的部件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。

存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM和LPDDR3 SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在实施例中，应用处理器4100和存储器模块4200可以基于堆叠式封装(POP)来封装，然后可以被设置为单个半导体封装。

网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如以下的无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信。在实施例中，网络模块4300可以被包括在应用处理器4100中。

存储模块4400可以将数据存储在其中。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储在存储模块4400中的数据传送至应用处理器4100。在实施例中，存储模块4400可以被实施为非易失性半导体存储器装置，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪速存储器、NOR闪速存储器或具有三维(3D)结构的NAND闪速存储器。在实施例中，存储模块4400可以被设置为诸如用户系统4000的存储卡或外部驱动器的可移除存储介质(即，可移除驱动器)。

在实施例中，存储模块4400可以包括多个非易失性存储器装置，多个非易失性存储器装置中的每一个可以是上面参照图1和图6描述的存储器装置100。

用户接口4500可以包括将数据或指令输入到应用处理器4100或将数据输出至外部装置的接口。在实施例中，用户接口4500可以包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500还可以包括诸如以下的用户输出接口：液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电动机。

本公开的各种实施例可以提供一种能够检测电压降的存储装置，以及操作该存储装置的方法。

虽然出于说明性目的公开了本公开的示例性实施例，但是本领域技术人员将理解各种修改、添加和替换是可能的。因此，本公开的范围应当由所附权利要求和权利要求的等同方案来限定，而不是由在此之前的说明来限定。

虽然本公开的实施例已经被公开，但是本领域的技术人员将理解的是，在不脱离本公开的范围和精神的情况下，各种修改、添加和替换都是可能的。

在上述实施例中，可以选择性地执行或跳过所有步骤。另外，每个实施例中的步骤可能不会总是以常规次序而顺序执行，并且可以以另一种次序来执行。另外，本说明书以及附图所公开的实施例旨在帮助本领域普通技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。换言之，本公开所属领域的普通技术人员将能够容易地理解的是，基于本公开的技术范围的各种修改是可能的。

已经参照附图描述了本公开的实施例，并且说明书中使用的特定术语或词语应当根据本公开的精神来解释，而不限制其主题。应当理解的是，本文描述的基本发明构思的许多变化和修改仍将落入如所附权利要求及其等同方案中限定的本公开的精神和范围内。

Claims (14)

1.一种存储器装置，包括：

存储器单元阵列，包括多个存储器单元；

外围电路，对所述多个存储器单元中的所选择存储器单元执行操作；

电压降信息生成单元，生成电压降信息，所述电压降信息指示在执行所述操作时从外部装置输入的供应电压中是否发生了电压降；以及

状态寄存器，存储所述电压降信息。

2.根据权利要求1所述的存储器装置，其中所述电压降信息生成单元包括：

电压降检测单元，根据所述供应电压是否已下降至参考电平来生成检测信号；以及

电压降信息处理单元，根据所述检测信号来设置所述电压降信息。

3.根据权利要求2所述的存储器装置，其中所述参考电平高于用于检测所述供应电压是否对应于突然断电事件的检测电压的电平。

4.根据权利要求1所述的存储器装置，

其中所述状态寄存器存储关于所述存储器装置的状态信息，并且

其中所述状态信息包括就绪信息、所述电压降信息和失败信息，所述就绪信息用于指示接收新命令是可能的并且已完成与先前接收命令相对应的操作，所述失败信息用于指示与执行的命令相对应的操作已失败。

5.根据权利要求4所述的存储器装置，其中当发生电压降时所述电压降信息具有设置状态，并且当未发生电压降时，所述电压降信息具有释放状态。

6.根据权利要求1所述的存储器装置，其中所述操作是编程操作或擦除操作。

7.一种用于操作存储器控制器的方法，包括：

将与操作相对应的命令提供至存储器装置；

在提供所述命令之后经过预设时间时，将状态读取命令提供至所述存储器装置；

接收所述存储器装置响应于所述状态读取命令而输出的状态读取响应；以及

根据在所述状态读取响应中包括的电压降信息来确定所述操作通过还是失败，

其中所述电压降信息是指示在执行所述操作时所述存储器装置的供应电压中是否发生了电压降的信息。

8.根据权利要求7所述的方法，其中所述状态读取命令是请求存储在所述存储器装置中的状态寄存器的值的命令。

9.根据权利要求7所述的方法，

其中所述状态读取响应包括所述存储器装置的状态信息，以及

其中所述状态信息包括就绪信息、所述电压降信息和失败信息，所述就绪信息用于指示接收新命令是可能的并且已完成与先前接收命令相对应的操作，所述失败信息用于指示与执行的命令相对应的操作已失败。

10.根据权利要求9所述的方法，其中所述确定包括：

根据所述就绪信息来确定所述操作是否已完成；

当所述操作已完成时，根据所述电压降信息来确定所述操作是否是在执行所述操作时所述存储器装置的供应电压中发生了电压降的电压降操作；以及

当所述操作对应于所述电压降操作时，对所述操作执行错误处理操作。

11.根据权利要求10所述的方法，其中执行所述错误处理操作包括：

当所述操作是编程操作时，读取已被执行所述编程操作的存储器区域；并且

当所述读取操作失败时，对与已被执行所述编程操作的存储器区域不同的存储器区域重新执行所述编程操作。

12.根据权利要求10所述的方法，其中执行所述错误处理操作包括：

当所述操作是擦除操作时，对已被执行所述擦除操作的存储器区域执行擦除验证操作；并且

当所述擦除验证操作失败时，对已被执行所述擦除操作的存储器区域重新执行擦除操作。

13.根据权利要求7所述的方法，其中所述操作是编程操作或擦除操作。

14.一种存储装置，包括：

存储器装置，存储电压降信息，所述电压降信息指示在执行操作时供应电压中是否发生了电压降；以及

存储器控制器，将用于请求所述操作的执行结果的状态读取命令提供至所述存储器装置，并且基于状态读取响应中包括的所述电压降信息来确定所述操作是否通过，所述存储器装置响应于所述状态读取命令而提供所述状态读取响应。